KR20130066870A

KR20130066870A - 반도체 발광소자

Info

Publication number: KR20130066870A
Application number: KR1020110133592A
Authority: KR
Inventors: 김남성; 신동익; 심현욱; 김동준; 김영선; 양정승
Original assignee: 삼성전자주식회사
Priority date: 2011-12-13
Filing date: 2011-12-13
Publication date: 2013-06-21
Also published as: US20130146842A1; US9000460B2

Abstract

본 발명은 반도체 발광소자에 관한 것으로서, 본 발명의 일 실시 형태는 n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층과, 상기 활성층과 상기 p형 반도체층 사이에 배치된 전자차단층 및 상기 활성층과 상기 전자차단층 사이에 배치되어 p형 도펀트 원소가 상기 활성층으로 주입되는 것을 차단하는 캡핑층을 포함하는 반도체 발광소자를 제공한다.
본 발명의 일 실시 예에 의할 경우, 활성층으로 확산되는 p형 도펀트를 차단하여 p형 반도체층의 도핑 효율이 향상되면서도 결정 품질 및 정공 주입 효율의 저하가 최소화될 수 있는 캡핑 구조를 갖는 반도체 발광소자를 얻을 수 있다.

Description

반도체 발광소자 {Semiconductor light emitting device}

본 발명은 반도체 발광소자에 관한 것이다.

반도체 발광소자의 일 종인 발광 다이오드(LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 3족 질화물 반도체가 각광을 받고 있다.

이러한 발광 다이오드의 경우, 일반적으로, n형 및 p형 반도체층 사이에 활성층이 배치된 구조가 이용되는데, p형 반도체층에 포함된 p형 도펀트가 활성층으로 확산하여 성능의 저하될 수 있다. 즉, 발광 다이오드에서는 발광 영역으로 기능하는 활성층의 품질이 매우 중요한데, p형 반도체층의 성장 과정 등에서 활성층으로 확산되어 들어온 도펀트 원소에 의하여 활성층의 결정 품질이 저하되거나 의도한 발광 파장, 효율 등을 얻지 못하는 경우가 발생할 수 있다.

따라서, 당 기술 분야에서는 활성층으로 확산되는 p형 도펀트의 양을 최소화할 수 있는 방안이 요구되고 있다.

본 발명의 목적 중 하나는 활성층으로 확산되는 p형 도펀트를 차단하여 p형 반도체층의 도핑 효율이 향상되면서도 결정 품질 및 정공 주입 효율의 저하가 최소화될 수 있는 캡핑 구조를 갖는 반도체 발광소자를 제공하는 것에 있다. 다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결 수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.

상기와 같은 과제를 해결하기 위하여, 본 발명의 일 실시 형태는,

n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층과, 상기 활성층과 상기 p형 반도체층 사이에 배치된 전자차단층 및 상기 활성층과 상기 전자차단층 사이에 배치되어 p형 도펀트 원소가 상기 활성층으로 주입되는 것을 차단하는 캡핑층을 포함하는 반도체 발광소자를 제공한다.

본 발명의 일 실시 예에서, 상기 캡핑층은 상기 양자장벽층을 이루는 물질보다 격자상수가 작은 물질로 이루어질 수 있다.

이 경우, 상기 캡핑층은 상기 양자장벽층을 이루는 물질보다 에너지 밴드갭이 더 큰 물질로 이루어질 수 있다.

또한, 상기 캡핑층은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어진 영역을 포함하며, 상기 양자장벽층은 GaN으로 이루어진 영역을 포함할 수 있다.

또한, 상기 캡핑층은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 상기 양자장벽층은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 캡핑층은 p형 반도체 물질로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 캡핑층은 언도프 반도체 물질로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 캡핑층은 제1층 및 상기 제1층보다 에너지 밴드갭이 낮은 제2층을 구비할 수 있다.

이 경우, 상기 제1층은 상기 활성층과 접촉하도록 배치되며, 상기 제2층은 상기 제1층과 상기 전자차단층 사이에 배치될 수 있다.

또한, 상기 제1층은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어진 영역을 포함하며, 상기 제2층은 GaN으로 이루어진 영역을 포함할 수 있다.

또한, 상기 제1층은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 상기 제2층은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함할 수 있다.

본 발명의 일 실시 예에서, 상기 전자차단층은 상기 p형 반도체층보다 에너지 밴드갭이 높은 물질을 구비할 수 있다.

본 발명의 일 실시 예에서, 상기 전자차단층은 에너지 밴드갭이 서로 다른 2개 이상의 층이 교대로 적층된 구조를 가질 수 있다.

이 경우, 상기 전자차단층은 에너지 밴드갭이 서로 다른 2개 이상의 층이 교대로 적층된 초격자 구조를 가질 수 있다.

본 발명의 일 실시 예에 의할 경우, 활성층으로 확산되는 p형 도펀트를 차단하여 p형 반도체층의 도핑 효율이 향상되면서도 결정 품질 및 정공 주입 효율의 저하가 최소화될 수 있는 캡핑 구조를 갖는 반도체 발광소자를 얻을 수 있다.

다만, 본 발명으로부터 얻을 수 있는 효과는 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결 수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.

도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 2는 도 1의 반도체 발광소자에서 채용 가능한 전자차단층을 확대하여 나타낸 것이다.
도 3은 도 2의 전자차단층 주변의 에너지 밴드 다이어그램을 나타낸 것이다.
도 4는 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 또 다른 실시 형태에 따른 질화물 반도체 발광소자를 개략적으로 나타낸 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.

본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것으로서 개별적인 실시 형태는 서로 합쳐진 형태로 제공될 수 있음은 평균적인 지식을 가진 자에게 자명하다 할 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 2는 도 1의 반도체 발광소자에서 채용 가능한 전자차단층을 확대하여 나타낸 것이며, 도 3은 이러한 전자차단층 주변의 에너지 밴드 다이어그램을 나타낸 것이다. 도 1을 참조하면, 본 실시 형태에 따른 반도체 발광소자(100)는 기판(101), n형 반도체층(102), 활성층(103), 캡핑층(104), 전자차단층(Electron Blocking Layer, 105), p형 반도체층(106) 및 오믹전극층(107)을 포함하며, n형 반도체층(102) 및 오믹전극층(107)의 상면에는 각각 제1 및 제2 전극(108a, 108b)이 형성될 수 있다. 다만, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다. 또한, 하기에서 설명하는 조성식에 사용되는 x, y, z, a, b 등의 밑 첨자의 경우, 서로 다른 물질에 사용된 것이라면 관련이 있다고 언급되지 아니하는 한 동일한 밑 첨자로 표기되었다고 해도 서로 관련이 없는 것이다.

기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, Si, SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 이 경우, 가장 바람직하게 사용될 수 있는 것은 전기 절연성을 갖는 사파이어로서, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 다만, 상기 C면에 질화물 박막을 성장할 경우, 질화물 박막에는 압전 효과로 인하여 내부에 강한 전계가 형성될 수 있다. 한편, 기판(101)으로 사용하기에 적합한 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮은 Si 기판을 사용하여 양산성이 향상될 수 있다. Si 기판을 이용하는 경우, 기판(101) 상에 Al_xGa₁ _- _xN (0 ≤ x ≤ 1)과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.

n형 및 p형 반도체층(102, 106)은 질화물 반도체, 예컨대, Al_xIn_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 다만, n형 및 p형 반도체층(102, 106)은 질화물 반도체 외에도 AlInGaP나 AlInGaAs 계열의 반도체를 이용할 수도 있을 것이다. n형 및 p형 반도체층(102, 106) 사이에 배치된 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층(103a)과 양자장벽층(103b)이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, 양자우물층(103a)은 InGaN (In, Ga 함량은 변화될 수 있음)으로 이루어지고 양자장벽층(103b)은 GaN, InGaN (In, Ga 함량은 변화될 수 있으며, 양자우물층보다 In 함량이 낮을 수 있음), AlInGaN (Al, In, Ga 함량은 변화될 수 있음) 등으로 이루어진 영역을 구비할 수 있다.

한편, 발광구조물을 구성하는 n형 및 p형 반도체층(102, 106)과 활성층(103)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다. 또한, 따로 도시하지는 않았지만, n형 반도체층(102)에 작용하는 응력을 완화하여 결정성을 향상시킬 수 있는 n형 반도체층(102) 형성 전에 버퍼층을 기판(101) 상에 미리 형성하여 둘 수도 있을 것이다.

전자차단층(105)은 활성층(103) 내에서의 재결합 효율이 증가되도록 활성층(103)으로부터 주입되는 전자를 차단하여 오버플로우(overflow)를 방지하는 기능을 하며, 이를 위하여, p형 반도체층(106)을 이루는 물질보다 에너지 밴드갭이 큰 물질을 포함할 수 있다. 예를 들어, p형 반도체층(106)이 GaN으로 이루어질 경우, 전자차단층(105)은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어질 수 있다. 또한, 전자차단층(105)은 단일층으로 이루어질 수 있지만, 이와 달리, 서로 다른 에너지 밴드갭을 갖는 층들을 구비할 수 있다. 즉, 도 2 및 도 3에 도시된 바와 같이, 전자차단층(105)은 우물층(105a) 및 장벽층(105b)을 포함하며, 우물층(105a) 및 장벽층(105b)은 교대로 1회 이상 배치될 수 있다. 이 경우, 장벽층(105b)은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 우물층(105a)은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함할 수 있다. 나아가, 이러한 우물층(105a) 및 장벽층(105b)의 교대 배치 구조는 초격자 구조를 형성할 수 있으며, 이에 의하여 전자차단층(106)의 전자 차단 기능을 효율적으로 확보함과 더불어 결정성의 저하를 저감할 수 있다. 또한, 본 실시 형태에서는 전자차단층(105)에 2개의 층이 교대로 적층된 구조를 설명하였지만, 에너지 밴드갭이 서로 다른 3개의 층, 예컨대, AlGaN/GaN/InGaN 구조 등이 반복된 구조도 가능할 것이다.

본 실시 형태의 경우, 활성층(103)과 전자차단층(104) 사이에는 캡핑층(104)이 배치되며, 캡핑층(104)은 전자차단층(105)이나 p형 반도체층(106) 등으로부터 확산되어 오는 Mg 등의 p형 불순물이 활성층(103)으로 주입되는 것을 차단하기 위한 것이다. p형 불순물이 활성층(103)으로 확산될 경우, 활성층(103)의 결정성이 저하되며, 비발광 재결합이 증가되는 문제가 생길 수 있으므로, 전자차단층(105) 외에 캡핑층(104)을 활성층(103)에 인접 배치하여 활성층(103)을 p형 불순물로부터 보호하도록 한 것이다. 이러한 확산 방지 기능을 수행하기 위하여, 캡핑층(104)은 활성층(103)에 포함된 양자장벽층(103b)을 이루는 물질보다 격자상수가 작은 물질로 이루어질 수 있다. 이와 유사한 관점에서, 캡핑층(104)은 활성층(103)에 포함된 양자장벽층(103b)을 이루는 물질보다 에너지 밴드갭이 더 큰 물질로 이루어질 수 있다.

이러한 조건을 충족하는 물질의 예를 들면, 캡핑층(104)은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어진 영역을 포함하며, 양자장벽층(103b)은 GaN으로 이루어진 영역을 포함할 수 있다. 또한, 캡핑층(104) 및 양자장벽층(103b)은 In을 포함할 수도 있으며, 이러한 예로서, 캡핑층(104)은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 양자장벽층(103b)은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함할 수 있다. 이 경우, Al의 함량이 지나치게 늘어난다면 캡핑층(104)과 그 위에 성장되는 층의 결정성이 저하될 수 있으므로 p형 불순물 확산 방지 기능을 고려하여 Al의 함량(x, a)은 0.20 이하인 것이 바람직하다.

한편, 캡핑층(104)은 p형 반도체 또는 언도프 반도체로 형성될 수 있으며, 여기서 언도프는 고의로 도프하지 아니한 상태를 의미한다. 특히, 캡핑층(104)이 p형 반도체로 이루어지는 경우, 캡핑층(104) 성장 시부터 p형 반도체 물질로 형성되거나 언도프 반도체 물질로 형성된 후 확산에 의한 p형 불순물의 주입이 이뤄질 수도 있다. 이와 같이, 캡핑층(104)은 GaN에서 Ga의 일부를 Al이 치환한 형태로 이루어질 수 있는데, 이렇게 Al이 일부 치환된 형태의 경우, GaN과 비교하여 상대적으로 격자상수가 작아 p형 불순물(예컨대, Mg)의 확산에 대한 장벽 특성이 향상될 수 있다. 또한, Al, Ga 및 N의 3원계 물질의 경우, 2원계 물질인 GaN과 비교하여 원자간 결합력이 크게 되어 p형 불순물에 의한 상호치환형 확산 역시 저감시킬 수 있다. 따라서, 이러한 물질(예컨대, Al이 포함된 3원계 물질)로 이루어진 캡핑층(104)을 사용함으로써 활성층(103)을 향하는 p형 불순물의 확산을 효과적으로 차단할 수 있다.

캡핑층(104)에 이러한 p형 불순물 확산 방지 기능에 의하여, 활성층(103)의 열화를 막아 발광 특성이 향상될 수 있다. 또한, 본 실시 형태에서 제안하는 캡핑층(104)은 과도한 두께로 형성하지 않더라도 효과적으로 p형 불순물을 차단할 수 있으므로, 캡핑층(104)의 삽입에 의하여 구동 전압이 증가되는 것을 최소화할 수 있다. 캡핑층(104)에 의한 다른 효과로서, p형 불순물의 확산이 방지됨에 따라 전자차단층(105)이나 p형 반도체층(106)에서 p형 불순물의 농도를 증가시킬 수 있게 되며, 이에 따라, p형 불순물의 농도가 충분히 확보되어 발광에 참여하는 정공의 수도 증가될 수 있으므로, 전기적 특성과 발광 특성이 향상될 수 있다. 또한, 상술한 바와 같이 상대적으로 큰 값의 에너지 밴드갭을 갖는 캡핑층(104)은 전자차단층(105)과 함께 효과적으로 전자의 오버플로우를 억제하는 기능도 수행할 수 있다.

한편, 다시 도 1을 참조하여 나머지 구성 요소를 설명하면, 오믹전극층(107)은 p형 반도체층(106)과 전기적으로 오믹 특성을 보이는 물질로 이루어질 수 있으며, 투명 전극용 물질 중 광 투과율이 높으면서도 오믹컨택 성능이 상대적으로 우수한 ITO, CIO, ZnO 등과 같은 투명 전도성 산화물로 형성될 수 있다. 이와 달리 오믹전극층(107)은 광 반사성 물질, 예를 들어, 고반사성 금속으로 이루어질 수 있으며, 이 경우, 소자(100)는 제1 및 제2 전극(108a, 108b) 패키지의 리드 프레임 등을 향하여 실장되는 소위, 플립칩 구조로 이용될 수 있다. 다만, 오믹전극층(107)은 본 실시 형태에서 반드시 필요한 요소는 아니며, 경우에 따라서는 제외될 수도 있을 것이다.

제1 및 제2 전극(108a, 108b)은 당 기술 분야에서 공지된 전기전도성 물질, 예컨대, Ag, Al, Ni, Cr 등의 물질 중 하나 이상을 증착하거나 스퍼터링하는 등의 공정으로 형성될 수 있다. 다만, 도 1에 도시된 구조의 경우, n형 반도체층(102) 및 오믹전극층(107)의 상면에는 각각 제1 및 제2 전극(108a, 108b)이 형성되어 있으나 이러한 전극(108a, 108b) 형성 방식은 일 예일 뿐이며, 도 8의 실시 형태와 같이, n형 반도체층(102), 활성층(103) 및 p형 반도체층(106)을 구비하는 발광구조물의 다양한 위치에 전극이 형성될 수 있을 것이다.

도 4는 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 4를 참조하면, 본 실시 형태에 따른 반도체 발광소자(200)는 기판(201), n형 반도체층(202), 활성층(203), 캡핑층(204), 전자차단층(205), p형 반도체층(206) 및 오믹전극층(207)을 포함하며, n형 반도체층(202) 및 오믹전극층(207)의 상면에는 각각 제1 및 제2 전극(208a, 208b)이 형성될 수 있다.

앞선 실시 형태와의 차이로서, 캡핑층(204)은 제1층 및 제2층(204a, 204b)을 포함할 수 있으며, 제1층(204a)은 활성층과 접촉하도록 배치되고, 제2층(204b)은 제1층(204a)과 전자차단층(205) 사이에 배치되되 제1층(204a)보다 에너지 밴드갭이 낮은 물질로 이루어질 수 있다. 이러한 물질의 예로서, 제1층(204a)은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어진 영역을 포함하며, 제2층(204b)은 GaN으로 이루어진 영역을 포함할 수 있다. 또한, 제1층 및 제2층(204a, 204b)은 In을 포함할 수도 있으며, 이러한 예로서, 제1층(204a)은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 제2층(204b)은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함할 수 있다. 본 실시 형태에서는 캡핑층(204) 전체를 Al이 함유된 물질로 형성하지 아니하고, 결정성을 고려하여 확산 방지 기능이 다소 취약하다고 하더라도 캡핑층(204)의 일부를 상대적으로 에너지 밴드갭이 낮은 물질로 변경하였다.

도 5는 본 발명의 또 다른 실시 형태에 따른 질화물 반도체 발광소자를 개략적으로 나타낸 단면도이다. 본 실시 형태에 따른 질화물 반도체 발광소자(300)는 도전성 기판(308) 상에 발광구조물이 형성되며, 상기 발광구조물은 n형 반도체층(302), 활성층(303), 캡핑층(304), 전자차단층(305) 및 p형 반도체층(306)을 구비하는 구조이다. 이 경우, 캡핑층(304)은 제1층(304a) 및 제2층(304b)을 포함할 수 있으며, 앞선 실시 형태들에서 설명한 구조를 가짐으로써 p형 불순물의 확산을 효과적으로 차단할 수 있는 구조이다. 다만, 본 실시 형태의 경우, 도 4에서 설명한 구조를 기준으로 캡핑층(304)을 채용하였으나, 도 1에서 설명한 구조 역시 사용될 수 있을 것이다.

n형 반도체층(302)의 상부에는 n형 전극(309)이 형성되며, p형 반도체층(306)의 하부에는 반사금속층(307) 및 도전성 기판(308)이 형성될 수 있다. 반사금속층(307)은 p형 반도체층(306)과 전기적으로 오믹 특성을 보이는 물질로서, 나아가, 활성층(303)에서 방출된 빛을 반사할 수 있도록 높은 반사율을 갖는 금속으로 이루어질 수 있다. 이러한 기능을 고려하여 반사금속층(307)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하여 형성할 수 있다.

도전성 기판(308)은 외부 전원과 연결되어 p형 반도체층(306)에 전기 신호를 인가하는 기능을 수행할 수 있다. 또한, 도전성 기판(308)은 반도체 성장에 이용된 기판을 제거하기 위한 레이저 리프트 오프 등의 공정에서 상기 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질, 예컨대, Si 기판에 Al이 도핑된 물질로 이루어질 수 있다. 이 경우, 도전성 기판(308)은 도금, 스퍼터링, 증착 등의 공정으로 반사금속층(307)에 형성할 수 있으며, 이와 달리, 미리 제조된 도전성 기판(308)을 반사금속층(307)에 도전성 접합층 등을 매개로 하여 접합시킬 수도 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

101: 기판 102: n형 반도체층
103: 활성층 103a: 양자우물층
103b: 양자장벽층 104: 캡핑층
105: 전자차단층 106: p형 반도체층
107: 오믹전극층 108a, 108b: 제1 및 제2 전극

Claims

n형 및 p형 반도체층;
상기 n형 및 p형 반도체층 사이에 배치되며, 양자우물층과 양자장벽층이 1회 이상 교대로 배치된 구조를 갖는 활성층;
상기 활성층과 상기 p형 반도체층 사이에 배치된 전자차단층; 및
상기 활성층과 상기 전자차단층 사이에 배치되어 p형 도펀트 원소가 상기 활성층으로 주입되는 것을 차단하는 캡핑층;
을 포함하는 반도체 발광소자.
제1항에 있어서,
상기 캡핑층은 상기 양자장벽층을 이루는 물질보다 격자상수가 작은 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
제2항에 있어서,
상기 캡핑층은 상기 양자장벽층을 이루는 물질보다 에너지 밴드갭이 더 큰 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
제2항에 있어서,
상기 캡핑층은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어진 영역을 포함하며, 상기 양자장벽층은 GaN으로 이루어진 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
제2항에 있어서,
상기 캡핑층은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 상기 양자장벽층은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서,
상기 캡핑층은 p형 반도체 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서,
상기 캡핑층은 언도프 반도체 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서,
상기 캡핑층은 제1층 및 상기 제1층보다 에너지 밴드갭이 낮은 제2층을 구비하는 것을 특징으로 하는 반도체 발광소자.
제8항에 있어서,
상기 제1층은 상기 활성층과 접촉하도록 배치되며, 상기 제2층은 상기 제1층과 상기 전자차단층 사이에 배치된 것을 특징으로 하는 반도체 발광소자.
제8항에 있어서,
상기 제1층은 Al_xGa₁ _- _xN (0 < x ≤ 1)으로 이루어진 영역을 포함하며, 상기 제2층은 GaN으로 이루어진 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
제8항에 있어서,
상기 제1층은 Al_xIn_yGa₁ _-x- _yN (0 < x ≤ 1, 0 ≤ y < 1)으로 이루어진 영역을 포함하며, 상기 제2층은 Al_aIn_bGa₁ _-a- _bN (0 ≤ a < x, 0 ≤ b < 1)으로 이루어진 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서,
상기 전자차단층은 상기 p형 반도체층보다 에너지 밴드갭이 높은 물질을 구비하는 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서,
상기 전자차단층은 에너지 밴드갭이 서로 다른 2개 이상의 층이 교대로 적층된 구조를 갖는 것을 특징으로 하는 반도체 발광소자.
제13항에 있어서,
상기 전자차단층은 에너지 밴드갭이 서로 다른 2개 이상의 층이 교대로 적층된 초격자 구조를 갖는 것을 특징으로 하는 반도체 발광소자.