[go: up one dir, main page]

KR20130062769A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20130062769A
KR20130062769A KR1020110129199A KR20110129199A KR20130062769A KR 20130062769 A KR20130062769 A KR 20130062769A KR 1020110129199 A KR1020110129199 A KR 1020110129199A KR 20110129199 A KR20110129199 A KR 20110129199A KR 20130062769 A KR20130062769 A KR 20130062769A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor
emitting device
light
Prior art date
Application number
KR1020110129199A
Other languages
Korean (ko)
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110129199A priority Critical patent/KR20130062769A/en
Publication of KR20130062769A publication Critical patent/KR20130062769A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/811Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/814Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A light emitting device is provided to restrain light loss by forming a semi-reflection layer between a first and a second semiconductor structure. CONSTITUTION: A first electrode(142) is electrically connected to a first and a fourth semiconductor layer. A second electrode is electrically connected to a second and a third semiconductor layer. A semi-reflection layer(150) is arranged between the first and the second semiconductor structure(120,130). The light coming from a first or a second active layer passes through the semi-reflection layer. The semi-reflection layer reflects or refracts the light from the first and the second active layer.

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시 예는, 발광소자에 관한 것이다.The embodiment relates to a light emitting device.

LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, display boards, The use area of LED is becoming wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

한편, LED는 일반적인 다이오드의 정류 특성을 가지기 때문에 교류(AC) 전원에 연결되는 경우 전류의 방향에 따라 온/오프를 반복하게 되어 연속적으로 빛을 창출하지 못하며, 역방향 전류에 의해 파손될 우려가 있다.On the other hand, since the LED has a rectifying characteristic of a general diode, when connected to an AC power source is repeated on / off according to the direction of the current does not generate light continuously, there is a risk of being damaged by the reverse current.

따라서, 최근 들어 LED를 직접 교류 전원에 연결하여 사용하기 위한 다양한 연구가 진행되고 있다.Therefore, in recent years, various researches for using LEDs directly connected to AC power sources have been conducted.

실시 예는, 제1, 2 반도체구조물에서 방출되는 광의 손실을 방지하기 용이한 발광소자를 제공한다.The embodiment provides a light emitting device which is easy to prevent loss of light emitted from the first and second semiconductor structures.

실시 예에 따른 발광소자는, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 제1 활성층을 포함하는 제1 반도체구조물 및 상기 제1 반도체구조물 상에 배치되며, 제3 반도체층, 제4 반도체층 및 상기 제3, 4 반도체층 사이에 배치되며, 상기 제1 활성층의 양자우물과 다른 에너지 밴드갭의 양자우물을 갖는 제2 활성층을 포함하는 제2 반도체구조물을 포함하는 발광구조물, 상기 제1, 4 반도체층에 전기적으로 연결된 제1 전극, 상기 제2, 3 반도체층에 전기적으로 연결된 제2 전극 및 상기 제1, 2 반도체구조물 사이에 배치되며, 상기 제1, 2 활성층 중 어느 하나에서 입사된 광을 투과하고, 다른 하나에서 입사된 광을 반사 및 굴절시키는 편반사층을 포함할 수 있다.The light emitting device according to the embodiment is disposed on a first semiconductor structure including a first active layer, a first semiconductor layer including a first active layer, a second semiconductor layer, and the first and second semiconductor layers, and a third semiconductor structure. A second semiconductor structure disposed between the semiconductor layer, the fourth semiconductor layer and the third and fourth semiconductor layers, the second semiconductor structure including a second active layer having a quantum well having an energy band gap different from that of the quantum well of the first active layer; The light emitting structure is disposed between the first electrode electrically connected to the first and fourth semiconductor layers, the second electrode electrically connected to the second and third semiconductor layers, and the first and second semiconductor structures. It may include a polarized reflective layer that transmits the light incident from any one of the active layer, and reflects and refracts the light incident from the other.

실시 예에 따른 발광소자는, 제1, 2 반도체구조물 사이에 편반사를 일으키는 편반사층을 배치함으로써, 제1, 2 반도체구조물 중 어느 하나에서 입사된 광을 투과하고, 다른 하나에서 입사된 광을 반사 및 굴절시켜, 임의의 반도체구조물에서 광을 흡수하지 않도록 하여 광 손실을 억제할 수 있는 이점이 있다.The light emitting device according to the embodiment transmits the light incident on any one of the first and second semiconductor structures by disposing a polarization reflection layer causing polarized reflection between the first and second semiconductor structures, and transmits the light incident on the other. There is an advantage in that light loss can be suppressed by reflecting and refracting so as not to absorb light in any semiconductor structure.

또한, 실시 예에 따른 발광소자는, 제1, 2 반도체구조물에서 방출되는 광에 대한 광효율 편차를 줄일 수 있는 이점이 있다.In addition, the light emitting device according to the embodiment has an advantage of reducing the light efficiency variation with respect to the light emitted from the first and second semiconductor structures.

도 1은 실시 예에 따른 발광소자를 나타낸 사시도이다.
도 2는 도 1에 나타낸 발광소자의 절단면을 나타낸 단면 사시도이다.
도 3은 도 2에 나타낸 'A'를 실시 예에 따라 확대한 확대도이다.
도 4는 실시 예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.
도 5는 실시 예에 따른 발광소자를 포함하는 조명장치를 나타낸 사시도이다.
도 6은 도 5의 조명장치에 대한 A-A 단면을 나타낸 단면도이다.
도 7은 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제1 실시 예를 나타낸 분해 사시도이다.
도 8은 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제2 실시 예를 나타낸 분해 사시도이다.
1 is a perspective view showing a light emitting device according to an embodiment.
2 is a cross-sectional perspective view showing a cut surface of the light emitting device shown in FIG.
3 is an enlarged view of 'A' illustrated in FIG. 2 according to an embodiment.
4 is a perspective view showing a light emitting device package including a light emitting device according to the embodiment.
5 is a perspective view showing a lighting apparatus including a light emitting device according to the embodiment.
6 is a cross-sectional view showing a cross-section AA of the lighting device of FIG.
7 is an exploded perspective view showing a first embodiment of a liquid crystal display including a light emitting device according to the embodiment.
8 is an exploded perspective view illustrating a second embodiment of a liquid crystal display including a light emitting device according to the embodiment.

본 발명 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the inventive examples, and methods of achieving them will become apparent with reference to the embodiments described below in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various forms, and the present embodiments are merely provided to make the disclosure of the present invention complete, and those of ordinary skill in the art to which the present invention pertains. It is provided to fully inform the scope of the invention, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when flipping a device shown in the figure, a device described as "below" or "beneath" of another device may be placed "above" of another device. Thus, the exemplary term "below" can include both downward and upward directions. The device can also be oriented in other directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless otherwise defined, all terms (including technical and scientific terms) used in the present specification may be used in a sense that can be commonly understood by those skilled in the art. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 사시도이고, 도 2는 도 1에 나타낸 발광소자의 절단면을 나타낸 단면 사시도이고, 도 3은 도 2에 나타낸 'A'를 실시 예에 따라 확대한 확대도이다.1 is a perspective view showing a light emitting device according to the embodiment, Figure 2 is a sectional perspective view showing a cut surface of the light emitting device shown in Figure 1, Figure 3 is an enlarged view according to an embodiment 'A' shown in FIG. to be.

도 1 및 도 2를 참조하면, 발광소자(100)는 지지부재(110) 및 지지부재(110) 상에 적어도 일부분이 중첩 배치된 제1, 2 반도체구조물(120, 130)을 포함할 수 있다.Referring to FIGS. 1 and 2, the light emitting device 100 may include a support member 110 and first and second semiconductor structures 120 and 130 having at least a portion thereof overlapped on the support member 110. .

지지부재(110)은 투광성 재질이며, 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다. The support member 110 is a translucent material, and may be formed of a conductive substrate or an insulating substrate. For example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, And Ga 2 O 3 .

이러한 지지부재(110)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 지지부재(110)은 광 추출 효과를 향상시키기 위해 표면에 광추출 패턴(Patterned SubStrate, PSS) 이 패터닝 될 수 있으나, 이에 한정하지는 않는다.The support member 110 may be wet-washed to remove impurities from the surface, and the support member 110 may be patterned with a light extraction pattern (Patterned SubStrate (PSS)) to improve the light extraction effect. It is not limited to this.

또한, 지지부재(110)은 열의 방출을 용이하게 하여 열적 안정성을 향상시킬 수 있는 재질을 사용할 수 있다.In addition, the support member 110 may be a material that can facilitate the release of heat to improve the thermal stability.

한편, 지지부재(110) 상에는 광추출 효율을 향상시키는 반사 방지층(미도시)이 배치될 수 있으며, 상기 반사 방지층은 AR 코팅층(Anti-Reflective Coating Layer)이라고 불리는 것으로, 기본적으로 복수의 계면으로부터의 반사광끼리의 간섭 현상을 이용한다. 즉, 다른 계면으로부터 반사되어 오는 광의 위상을 180도 어긋나도록 해서, 서로 상쇄되도록 하여, 반사광의 강도를 약하게 하고자 하는 것이다. 다만 이에 한정되는 것은 아니다.Meanwhile, an anti-reflection layer (not shown) may be disposed on the support member 110 to improve light extraction efficiency, and the anti-reflection layer is called an AR-anti-reflective coating layer, and is basically provided from a plurality of interfaces. The interference phenomenon between reflected light is used. That is, the phase of the light reflected from the other interface is shifted by 180 degrees to cancel each other, and the intensity of the reflected light is weakened. However, the present invention is not limited thereto.

그리고, 지지부재(110) 상에는 지지부재(110)과 제1 반도체구조물(120) 간의 격자 부정합을 완화하고 복수의 반도체층이 용이하게 성장될 수 있도록 버퍼층(112)이 배치될 수 있다.The buffer layer 112 may be disposed on the support member 110 to mitigate lattice mismatch between the support member 110 and the first semiconductor structure 120 and to easily grow the plurality of semiconductor layers.

버퍼층(112)은 지지부재(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(112)은 버퍼층(112) 상에 성장하는 반도체구조물(120)의 결정성을 향상시킬 수 있다.The buffer layer 112 may grow as a single crystal on the support member 110, and the buffer layer 112 grown as the single crystal may improve crystallinity of the semiconductor structure 120 growing on the buffer layer 112.

또한, 버퍼층(112)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.In addition, the buffer layer 112 may be formed of a structure including an AlInN / GaN stacked structure, an InGaN / GaN stacked structure, and an AlInGaN / InGaN / GaN stacked structure including AlN and GaN.

지지부재(110) 상에는 발광구조물(미도시)이 배치될 수 있다. The light emitting structure (not shown) may be disposed on the support member 110.

실시 예에서, 상기 발광구조물은 복수 개의 발광셀(미도시)로 구획될 수 있으며, 이에 한정을 두지 않는다.In an embodiment, the light emitting structure may be divided into a plurality of light emitting cells (not shown), but is not limited thereto.

이때, 상기 발광구조물은 제1, 2 반도체구조물(120, 130)이 서로 적층된 구조를 이룰 수 있다.In this case, the light emitting structure may have a structure in which the first and second semiconductor structures 120 and 130 are stacked on each other.

제1 반도체구조물(120)은 제1 반도체층(122), 제2 반도체층(126) 및 제1, 2 반도체층(122, 126) 사이에 제1 활성층(124)를 포함할 수 있다.The first semiconductor structure 120 may include a first active layer 124 between the first semiconductor layer 122, the second semiconductor layer 126, and the first and second semiconductor layers 122 and 126.

그리고, 제2 반도체구조물(130)은 제3 반도체층(132), 제4 반도체층(136) 및 제3, 4 반도체층(132, 136) 사이에 제2 활성층(134)을 포함할 수 있다.The second semiconductor structure 130 may include a second active layer 134 between the third semiconductor layer 132, the fourth semiconductor layer 136, and the third and fourth semiconductor layers 132 and 136. .

먼저, 제1 반도체구조물(120)의 제1 반도체층(122)은 지지부재(110) 또는 버퍼층(112) 상에 배치될 수 있으며, n형 반도체층으로 구현될 수 있다.First, the first semiconductor layer 122 of the first semiconductor structure 120 may be disposed on the support member 110 or the buffer layer 112, and may be implemented as an n-type semiconductor layer.

이때, 제1 반도체층(122)은 질화물계 반도체층일 경우, 예컨데, InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.In this case, when the first semiconductor layer 122 is a nitride-based semiconductor layer, for example, the composition formula of In x Al y Ga 1 -xy N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) A semiconductor material having, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like can be selected, for example, n-type dopants such as Si, Ge, Sn, Se, Te may be doped. .

또한, 제1 반도체층(122)은 산화아연계 반도체층일 경우, 예컨데, InxAlyZn1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.In addition, when the first semiconductor layer 122 is a zinc oxide-based semiconductor layer, for example, In x Al y Zn 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), Semiconductor materials having a compositional formula, such as ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO or the like, for example, n-type dopants such as Si, Ge, Sn, Se, Te may be doped.

제1 반도체층(122) 상에는 제1 활성층(124)이 배치될 수 있으며, 제1 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The first active layer 124 may be disposed on the first semiconductor layer 122, and the first active layer 124 may be formed of a single or multiple quantum well structure or a quantum line using a compound semiconductor material of Group III-V elements. It may be formed of a quantum-wire structure, or a quantum dot structure.

제1 활성층(124)은 질화물계 반도체층의 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다.The first active layer 124 when formed of a quantum well structure of the nitride-based semiconductor layer for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤ Single or both having a well layer having a compositional formula of 1) and a barrier layer having a compositional formula of In a Al b Ga 1-ab N (0 ≦ a ≦ 1 , 0 ≦ b ≦ 1 , 0 ≦ a + b ≦ 1) It may have a well structure.

또한, 제1 활성층(124)은 산화아연계 반도체층의 양자우물구조로 형성된 경우 예컨데, InxAlyZn1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InxAlyZn1 -x- yN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다.In addition, the first active layer 124 when formed of a quantum well structure of a zinc oxide semiconductor layer for example, In x Al y Zn 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x a barrier layer having a compositional formula of + well layers and in x Al y Zn 1 -x- y N (0≤a≤1, 0 ≤b≤1, 0≤a + b≤1) having a composition formula of y≤1) It may have a single or quantum well structure having a.

상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

제1 활성층(124)이 다중 양자우물구조로 이루어진 경우, 각각의 우물층(미도시) 및 장벽층(미도시)은 서로 상이한 조성, 두께 및 밴드갭을 가질 수 있으며, 이에 한정을 두지 않는다.When the first active layer 124 has a multi-quantum well structure, each well layer (not shown) and a barrier layer (not shown) may have different compositions, thicknesses, and band gaps, but are not limited thereto.

제1 활성층(124)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 예컨대 AlGaN계, 또는 AlZnO계 반도체로 형성될 수 있으며, 제1 활성층(124)의 밴드 갭 보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on or under the first active layer 124. The conductive clad layer (not shown) may be formed of, for example, an AlGaN-based or AlZnO-based semiconductor, and may have a band gap larger than that of the first active layer 124.

여기서, 제1 활성층(124)은 Al 또는 In 의 조성비를 조절함에 따라 상기 밴드 갭을 가변할 수 있으며, 예를 들어, Al을 포함하는 경우 Al의 조성비를 높힘으로써 상기 밴드갭을 높일 수 있으며, In을 포함하는 경우 In의 조성비를 낮춤으로써 상기 밴드갭을 높일 수 있다.Here, the first active layer 124 may vary the band gap by adjusting the composition ratio of Al or In, for example, when the Al is included, the band gap may be increased by increasing the composition ratio of Al, When In is included, the band gap can be increased by lowering the composition ratio of In.

실시 예에서, 발광소자(100)는 수평형 타입으로 도면에 나타내었으나, 플립칩 타입으로 사용할 수 있다.In the embodiment, the light emitting device 100 is shown as a horizontal type, but may be used as a flip chip type.

제1 활성층(124) 위에는 제2 반도체층(126)이 배치될 수 있으며, 제2 반도체층(126)은 제1 활성층(124)으로 정공을 주입하는 p형 반도체층으로 구현될 수 있다.The second semiconductor layer 126 may be disposed on the first active layer 124, and the second semiconductor layer 126 may be implemented as a p-type semiconductor layer that injects holes into the first active layer 124.

이때, 제2 반도체층(126)은 질화물계 반도체층일 경우, 예컨데, InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 도핑될 수 있다.In this case, when the second semiconductor layer 126 is a nitride-based semiconductor layer, for example, the composition formula of In x Al y Ga 1 -xy N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) A semiconductor material having, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like can be selected, for example, p-type dopants such as Mg, Zn, Ca, Sr, Ba, etc. can be doped. .

또한, 제2 반도체층(126)은 산화아연계 반도체층일 경우, 예컨데, InxAlyZn1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등에서 선택될 수 있으며, 예를 들어,Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 도핑될 수 있다.In addition, when the second semiconductor layer 126 is a zinc oxide-based semiconductor layer, for example, In x Al y Zn 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), Semiconductor materials having a compositional formula, such as ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO and the like, for example, p-type dopants such as Mg, Zn, Ca, Sr, Ba and the like can be doped.

상술한 제1 반도체층(122), 제1 활성층(124), 및 제2 반도체층(126)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 122, the first active layer 124, and the second semiconductor layer 126 may be, for example, metal organic chemical vapor deposition (MOCVD) or chemical vapor deposition (CVD). Vapor Deposition, Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), Sputtering, etc. It may be formed using, but is not limited thereto.

또한, 제1 반도체층(122) 및 제2 반도체층(126) 내의 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the dopants in the first semiconductor layer 122 and the second semiconductor layer 126 may be uniformly or non-uniformly formed. That is, the plurality of semiconductor layers may be formed to have various doping concentration distributions, but the invention is not limited thereto.

또한, 제1 반도체층(122)이 p형 반도체층으로 구현되고, 제2 반도체층(126)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(126) 상에는 n형 또는 p형 반도체층을 포함하는 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 제1 발광 구조물(120)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.In addition, the first semiconductor layer 122 may be implemented as a p-type semiconductor layer, the second semiconductor layer 126 may be implemented as an n-type semiconductor layer, and the n-type or p-type semiconductor is formed on the second semiconductor layer 126. A semiconductor layer (not shown) including a layer may be formed. Accordingly, the first light emitting structure 120 may have at least one of np, pn, npn, and pnp junction structures.

제2 반도체구조물(130)의 제3 반도체층(132)은 제1 반도체구조물(120)의 제2 반도체층(126) 상에 배치될 수 있으며, 제1 반도체층(122)와 동일한 n형 반도체층으로 구현될 수 있다.The third semiconductor layer 132 of the second semiconductor structure 130 may be disposed on the second semiconductor layer 126 of the first semiconductor structure 120, and is the same n-type semiconductor as the first semiconductor layer 122. It can be implemented in layers.

또한, 제3 반도체층(132) 상에는 제2 활성층(134)이 배치되며, 제2 활성층(134) 상에는 제4 반도체층(136)이 배치될 수 있으며, 제4 반도체층(136)은 제2 반도체층(126)과 동일한 p형 반도체층으로 구현될 수 있다.In addition, a second active layer 134 may be disposed on the third semiconductor layer 132, and a fourth semiconductor layer 136 may be disposed on the second active layer 134, and the fourth semiconductor layer 136 may be disposed on the second semiconductor layer 136. The semiconductor device may be implemented with the same p-type semiconductor layer as the semiconductor layer 126.

여기서, 제2 활성층(134)은 제1 활성층(124)과 다른 밴드갭을 가지도록, 상술한 바와 같이 Al 또는 In 의 조성비를 가변할 수 있다.Here, the second active layer 134 may vary the composition ratio of Al or In, as described above, to have a band gap different from that of the first active layer 124.

제3, 4 반도체층(132, 136) 및 제2 활성층(134)는 제1, 2 반도체층(122, 126) 및 제1 활성층(124)과 동일한 구조인 바, 설명을 생략한다.Since the third and fourth semiconductor layers 132 and 136 and the second active layer 134 have the same structure as the first and second semiconductor layers 122 and 126 and the first active layer 124, description thereof is omitted.

여기서, 제1, 2 반도체구조물(120, 130)은 일체형으로 형성될 수 있으며, 제1, 2 반도체구조물(120, 130)은 제1, 2 활성층(124, 134)에서 발생된 광이 서로 다른 파장을 가질 수 있으며, 또한 광량도 다를 수 있다.Here, the first and second semiconductor structures 120 and 130 may be integrally formed, and the first and second semiconductor structures 120 and 130 may have different light generated from the first and second active layers 124 and 134. It may have a wavelength, and the amount of light may also vary.

그리고, 제1, 2 반도체구조물(120, 130)은 서로 다른 구조, 재질, 두께, 조성 및 크기를 가질 수 있으며, 이에 한정을 두지 않는다.The first and second semiconductor structures 120 and 130 may have different structures, materials, thicknesses, compositions, and sizes, but are not limited thereto.

여기서, 제1, 2 반도체구조물(120, 130)의 일측에는 메사 식각되어, 제1 반도체층(122)의 일부분이 노출되며, 제2 반도체구조물(130)의 일측에는 메사 식각되어, 제3 반도체층(132)의 일부분이 노출될 수 있다.Here, one side of the first and second semiconductor structures 120 and 130 may be mesa-etched to expose a portion of the first semiconductor layer 122, and one side of the second semiconductor structure 130 may be mesa-etched to form a third semiconductor. A portion of layer 132 may be exposed.

이때, 상기 노출된 제1, 2 반도체구조물(120, 130)의 일측면 및 제2 반도체구조물(130)의 일측면에는 절연층(160)이 형성될 수 있다.In this case, an insulating layer 160 may be formed on one side of the exposed first and second semiconductor structures 120 and 130 and one side of the second semiconductor structure 130.

이때, 절연층(160)은 제1, 2 반도체구조물(120, 130) 각각의 메사 식각된 부분에서 반도체층들 사이의 단락을 방지할 수 있으며, 제1, 2 전극(142, 144) 중 적어도 하나가 배치될 수 있다.In this case, the insulating layer 160 may prevent a short circuit between the semiconductor layers in the mesa-etched portions of each of the first and second semiconductor structures 120 and 130, and at least one of the first and second electrodes 142 and 144. One can be arranged.

즉, 제1 전극(142)은 제1 반도체구조물(120)의 제1 반도체층(122)과 제2 반도체구조물(130)이 제4 반도체층(136)에 전기적으로 연결될 수 있다.That is, in the first electrode 142, the first semiconductor layer 122 and the second semiconductor structure 130 of the first semiconductor structure 120 may be electrically connected to the fourth semiconductor layer 136.

여기서, 제1 전극(142)은 발광소자(100)가 플립칩 타입으로 적용되는 경우, 제4 반도체층(136)의 상면 전체에 배치될 수 있으며, 절연층(160)의 측면에 배치되어 제1 반도체층(122)의 노출된 영역까지 연장되어 배치될 수 있다.Here, when the light emitting device 100 is a flip chip type, the first electrode 142 may be disposed on the entire upper surface of the fourth semiconductor layer 136, and may be disposed on the side surface of the insulating layer 160. 1 may extend to an exposed area of the semiconductor layer 122.

또한, 제2 전극(144)은 제2 반도체구조물(130)의 다른 일측에 배치되며, 제3 반도체층(132)의 노출된 영역에 배치되어, 제2, 3 반도체층(126, 132)과 전기적으로 연결될 수 있다.In addition, the second electrode 144 is disposed on the other side of the second semiconductor structure 130, and is disposed in the exposed region of the third semiconductor layer 132 so that the second and third semiconductor layers 126 and 132 may be formed. Can be electrically connected.

실시 예에서, 제1, 2 반도체구조물(120, 130)은 ac 전원, 예를 들어 상용 AC 전원의 입력시 정극성(+) 전원 입력시 제1 반도체구조물(120)에서 발광하며, 부극성(-) 전원 입력시 제2 반도체구조물(130)이 발광할 수 있는 ac 전용 발광소자일 수 있다.In an embodiment, the first and second semiconductor structures 120 and 130 emit light from the first semiconductor structure 120 upon input of an ac power source, for example, a commercial AC power source. The second semiconductor structure 130 may be an ac-only light emitting device capable of emitting light when the power is input.

실시 예에서 제1 전극(142)은 제1, 4 반도체층(122, 136) 상에 일체형으로 나타내었으나, 서로 분리될 수 있으며, 이에 한정을 두지 않는다.In the exemplary embodiment, the first electrode 142 is integrally shown on the first and fourth semiconductor layers 122 and 136, but may be separated from each other, but is not limited thereto.

이때, 제2 반도체구조물(130)의 제4 반도체층(136) 상에는 투광성 전극(미도시)가 배치될 수 있으며, 상기 투광성 전극에는 제1 전극(142)으로 인가된 전류가 균일하게 제4 반도체층(136)으로 인가되도록 패턴이 형성될 수 있으며, 이에 한정을 두지 않는다.In this case, a light transmissive electrode (not shown) may be disposed on the fourth semiconductor layer 136 of the second semiconductor structure 130, and a current applied to the first electrode 142 is uniformly applied to the light transmissive electrode. The pattern may be formed to be applied to the layer 136, but is not limited thereto.

또한, 제2 전극(144)은 제2, 3 반도체층(126, 132) 상에 형성되어, 제2, 3 반도체층(126, 132)에 동일한 극성의 전원을 인가할 수 있다.In addition, the second electrode 144 may be formed on the second and third semiconductor layers 126 and 132 to apply power having the same polarity to the second and third semiconductor layers 126 and 132.

한편, 제1, 2 발광 구조물(120, 130)의 일부를 제거하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.Meanwhile, a method of removing a part of the first and second light emitting structures 120 and 130 may use a predetermined etching method, but is not limited thereto. The etching method may be a wet etching method or a dry etching method.

그리고, 제1, 2 전극(142, 144)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 포함할 수 있으며, 이에 한정을 두지 않는다.The first and second electrodes 142 and 144 may be conductive materials, for example, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W , Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and may include a metal selected from WTi, or may include an alloy thereof, the metal material and IZO, IZTO, IAZO, IGZO, Translucent conductive materials such as IGTO, AZO, ATO, and the like may be included, but are not limited thereto.

또한, 제1, 2 전극(142, 144) 중 적어도 하나는 단층, 또는 다층 구조를 가질 수 있으며, 이에 한정을 두지 않는다.In addition, at least one of the first and second electrodes 142 and 144 may have a single layer or a multi-layer structure, but is not limited thereto.

제1, 2 반도체구조물(120, 130) 사이에는 편반사층(150)이 배치될 수 있다.The polarized reflection layer 150 may be disposed between the first and second semiconductor structures 120 and 130.

편반사층(150)은 소정의 두께를 가지며, 제1, 2 반도체구조물(120, 130)을 분리할 수 있다.The polarized reflection layer 150 has a predetermined thickness and may separate the first and second semiconductor structures 120 and 130.

실시 예에서 편반사층(150)은 제2 전극(144)으로 공급되는 전원을 제2 반도체층(126)으로 공급할 수 있으며, 전원을 공급하지 못하는 절연물질을 포함하는 경우 홀이 형성될 수 있으며, 절연물질이 패턴을 형성하여 전원이 제2 반도체층(126)으로 공급될 수 있으며, 이에 한정을 두지 않는다.In the embodiment, the polarized reflection layer 150 may supply power supplied to the second electrode 144 to the second semiconductor layer 126, and may include a hole when it includes an insulating material that cannot supply power. The insulating material may form a pattern so that power may be supplied to the second semiconductor layer 126, but is not limited thereto.

편반사층(150)은 언도프드 반도체층일 수 있다. 즉, 편반사층(150)은 p 형 도펀트, 또는 n 형 도펀트가 도핑되지 아니하여 낮은 전기 전도성을 가질 수 있다.The polarized reflection layer 150 may be an undoped semiconductor layer. That is, the polarized reflection layer 150 may have low electrical conductivity because the p-type dopant or the n-type dopant is not doped.

편반사층(150)은 제1, 2 반도체구조물(120, 130) 사이에 배치됨으로써, 제1, 2 반도체구조물(120, 130) 사이의 diffusion 발생, 및 누설 전류 발생이 방지될 수 있다. The polarized reflection layer 150 may be disposed between the first and second semiconductor structures 120 and 130 to prevent diffusion and leakage current between the first and second semiconductor structures 120 and 130.

여기서, 도 3을 참조하면, 편반사층(150)은 복수 개의 층(151, 152, 153, 154, 155)을 포함한 복층 구조를 가질 수 있다. 도 3 에서는 복수개의 층(151, 152, 153, 154, 155)이 형성된 것으로 나타내었으나, 이에 한정하지 아니하며 적어도 2개 이상의 층이 형성될 수 있다.3, the reflective reflection layer 150 may have a multilayer structure including a plurality of layers 151, 152, 153, 154, and 155. In FIG. 3, a plurality of layers 151, 152, 153, 154, and 155 are formed, but the present disclosure is not limited thereto, and at least two layers may be formed.

복수 개의 층(151, 152, 153, 154, 155)은 적어도 두 개의 서로 상이한 밴드갭을 가질 수 있다. 예컨대, 편반사층(150)은 밴드갭이 서로 상이한 복수 개의 층(151, 152, 153, 154, 155)이 반복하여 교대로 적층되는 구조를 가질 수 있으며, 이에 한정하지 아니한다.The plurality of layers 151, 152, 153, 154, and 155 may have at least two different band gaps. For example, the polarized reflection layer 150 may have a structure in which a plurality of layers 151, 152, 153, 154, and 155 having different band gaps are repeatedly stacked alternately, but is not limited thereto.

편반사층(150)은 지지부재(110)과 제1 반도체층(122) 사이의 격자상수 차이로 발생되는 결정결함을 완화시킬 수 있다. 이러한 결정결함은 성장방향에 따라 증가하는 경향을 갖는다. 편반사층(150)은 서로 상이한 밴드갭을 갖는 복수 개의 층(151, 152, 153, 154, 155)을 포함하며, 제1 발광 구조물(120)과 제2 발광 구조물(130) 사이에 형성됨으로써, 편반사층(150) 하부에서 발생한 결정결함의 전파를 차단할 수 있다. 따라서, 편반사층(150)은 결정결함이 상부로 전달되는 것을 억제할 수 있다. 따라서, 발광소자(100)의 신뢰성 및 발광 효율이 개선될 수 있다.The polarized reflection layer 150 may mitigate crystal defects caused by the lattice constant difference between the support member 110 and the first semiconductor layer 122. Such crystal defects tend to increase with the growth direction. The polarized reflection layer 150 includes a plurality of layers 151, 152, 153, 154, and 155 having different band gaps from each other, and is formed between the first light emitting structure 120 and the second light emitting structure 130. The propagation of crystal defects occurring in the lower reflection layer 150 may be blocked. Therefore, the polarized reflection layer 150 can suppress the transfer of crystal defects to the top. Therefore, the reliability and luminous efficiency of the light emitting device 100 can be improved.

한편, 편반사층(150)은 예컨대 GaN, InN, InGaN, AlGaN, ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 을 포함하는 반도체층을 포함할 수 있으며, 각각의 층은 다층구조를 형성하는 층 중 가장 밴드갭이 작은 층과 가장 밴드갭이 작은 층이 접하도록 배치될 수 있다.On the other hand, the polarized reflection layer 150 is, for example, GaN, InN, InGaN, AlGaN, ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. A semiconductor layer including AlInO may be included, and each layer may be disposed such that the layer having the smallest bandgap and the layer having the smallest bandgap are in contact with each other.

예컨대, AlN 의 조성이 높을수록 밴드갭이 커지고 InN 의 조성이 높을수록 밴드갭이 작아지므로, InN 을 포함하는 층의 밴드갭이 가장 낮고, AlN 을 포함하는 층의 밴드갭이 가장 크게 형성될 수 있다. 따라서, 가장 밴드갭이 큰 AlN 을 포함하는 층과 가장 밴드갭이 작은 InN 를 포함하는 층이 접하게 형성될 수 있다.For example, the higher the composition of AlN, the larger the bandgap, and the higher the composition of InN, the smaller the bandgap, so that the bandgap of the layer containing InN is the lowest and the bandgap of the layer containing AlN can be the largest. have. Therefore, the layer containing AlN having the largest band gap and the layer containing InN having the smallest band gap can be formed in contact with each other.

한편, 격자 상수가 작은 AlN 을 포함하는 층은 인장 응력(tensile stress)을 발생하며, 격자 상수가 큰 InN 을 포함하는 층은 압축 응력(compress stress)을 발생할 수 있다. 따라서, AlN 을 포함한 층과 InN 을 포함한 층이 교대로 적층될 경우 층간의 응력을 완화시킬 수 있다. On the other hand, the layer containing AlN having a small lattice constant generates tensile stress, and the layer containing InN having a large lattice constant may generate compressive stress. Therefore, when layers including AlN and layers including InN are alternately stacked, stress between layers can be alleviated.

편반사층(150)은 반사율을 갖는 반사물질을 포함할 수 있다. 한편, 복수 개의 층(151, 152, 153, 154, 155)은 적어도 두 개의 서로 상이한 굴절율을 가질 수 있다. 편반사층(150)은 적어도 두개의 상이한 굴절율을 갖는 복수 개의 층(151, 152, 153, 154, 155)을 포함함으로써 반사율을 갖는 DBR (Distributed Bragg Reflector) 층으로 기능할 수 있다.The polarized reflective layer 150 may include a reflective material having a reflectance. Meanwhile, the plurality of layers 151, 152, 153, 154, and 155 may have at least two different refractive indices. The polarized reflection layer 150 may function as a distributed bragg reflector (DBR) layer having reflectance by including a plurality of layers 151, 152, 153, 154, and 155 having at least two different refractive indices.

즉, 발광소자(100)가 플립칩 타입으로 발광소자 패키지(미도시) 내에 배치되는 경우, 편반사층(150)은 제1, 2 활성층(124, 134) 중 밴드갭이 높은 활성층에 인접하게 복수 개의 층(151, 152, 153, 154, 155) 중 굴절율이 높은 층이 배치되도록 하여 제1 활성층(124)에 인접한 층까지 굴절율이 높고, 낮은 순으로 적층할 수 있다.That is, when the light emitting device 100 is disposed in a light emitting device package (not shown) in a flip chip type, a plurality of polarized reflection layers 150 may be adjacent to an active layer having a high band gap among the first and second active layers 124 and 134. The layers having the highest refractive index among the layers 151, 152, 153, 154, and 155 may be arranged so that the layers adjacent to the first active layer 124 may be stacked in the order of the highest refractive index and then the lowest refractive index.

또한, 복수 개의 층(151, 152, 153, 154, 155) 중 적어도 하나는 절연물질을 포함할 수 있으며, 소정 패턴을 형성할 수 있다.In addition, at least one of the plurality of layers 151, 152, 153, 154, and 155 may include an insulating material, and may form a predetermined pattern.

이때, 편반사층(150)의 폭(미도시)은 제2 활성층(134)의 폭과 동일하거나, 넓게 형성될 수 있으며, 또한 제1 활성층(124)의 폭과 동일하거나, 좁게 형성될 수 있으며, 이에 한정을 두지 않는다.In this case, the width (not shown) of the polarized reflection layer 150 may be the same as or wider than the width of the second active layer 134, and may be formed to be the same or narrower than the width of the first active layer 124. It does not limit to this.

편반사층(150)은 편반사율을 가짐으로써, 제1, 2 활성층(124, 134) 중 어느 하나의 광을 투과하고, 다른 하나의 광을 반사시킬 수 있으며, 편반사층(150)에 의해 반사된 광은 제1, 2 반도체구조물(120, 130) 중 어느 하나의 측면 방향으로 진행할 수 있다.The polarized reflection layer 150 has a polarization reflectivity, thereby transmitting the light of any one of the first and second active layers 124 and 134 and reflecting the other light, and is reflected by the polarized reflection layer 150. The light may travel in the lateral direction of one of the first and second semiconductor structures 120 and 130.

즉, 편반사층(150)은 제2 반도체구조물(130)에서 생성된 광을 제1 반도체구조물(120) 방향으로 투과하지 않고 반사하여 상방향 또는 측방향으로 진행하도록 하여, 광 손실을 줄이는 이점이 있다.
That is, the polarized reflection layer 150 reflects the light generated by the second semiconductor structure 130 without passing in the direction of the first semiconductor structure 120 and proceeds upward or laterally, thereby reducing light loss. have.

도 4는 실시 예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.4 is a perspective view showing a light emitting device package including a light emitting device according to the embodiment.

도 4는 발광소자 패키지(300)의 일부분을 투시하여 나타낸 투과 사시도이며, 실시 예에서 발광소자 패키지(300)는 탑 뷰 타입인 것으로 나타내었으나, 사이드 뷰 타입일 수 있으며 이에 한정을 두지 않는다.4 is a transparent perspective view illustrating a part of the light emitting device package 300, and in the embodiment, the light emitting device package 300 is shown as a top view type, but may be a side view type, but is not limited thereto.

도 4를 참조하면, 발광소자 패키지(300)는 발광소자(310) 및 발광소자(310)가 배치된 몸체(320)를 포함할 수 있다.Referring to FIG. 4, the light emitting device package 300 may include a light emitting device 310 and a body 320 on which the light emitting device 310 is disposed.

몸체(320)는 제1 방향(미도시)으로 배치된 제1 격벽(322) 및 상기 제1 방향과 교차하는 제2 방향(미도시)으로 배치된 제2 격벽(324)을 포함할 수 있으며, 제1, 2 격벽(322, 324)은 서로 일체형으로 형성될 수 있으며, 사출 성형, 에칭 공정 등에 의해 형성될 수 있으며, 이에 대하여 한정을 두지 않는다.The body 320 may include a first partition 322 disposed in a first direction (not shown) and a second partition 324 disposed in a second direction (not shown) that crosses the first direction. The first and second barrier ribs 322 and 324 may be integrally formed with each other, and may be formed by injection molding, an etching process, and the like.

즉, 제1, 2 격벽(322, 324)은 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹, 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. That is, the first and second barrier ribs 322 and 324 may be formed of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), AlO x , and liquid crystal polymer (PSG). , photo sensitive glass, polyamide 9T (PA9T), neogeotactic polystyrene (SPS), metal, sapphire (Al 2 O 3 ), beryllium oxide (BeO), ceramic, and printed circuit board (PCB) It may be formed of at least one of).

제1, 2 격벽(322, 324)의 상면 형상은 발광소자(310)의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.The top shape of the first and second barrier ribs 322 and 324 may have various shapes such as triangles, squares, polygons, and circles, depending on the use and design of the light emitting device 310, but is not limited thereto.

또한, 제1, 2 격벽(322, 324)은 발광소자(310)가 배치되는 캐비티(s)를 형성하며, 캐비티(s)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(s)를 이루는 제1, 2 격벽(322, 324)은 하부 방향으로 경사지게 형성될 수 있다.In addition, the first and second partitions 322 and 324 form a cavity s in which the light emitting device 310 is disposed, and the cross-sectional shape of the cavity s may be formed in a cup shape, a concave container shape, or the like. The first and second partitions 322 and 324 constituting the cavity s may be inclined downward.

그리고, 캐비티(s)의 평면 형상은 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.In addition, the planar shape of the cavity s may have various shapes such as triangles, squares, polygons, and circles, without being limited thereto.

몸체(320)의 하부면에는 제1, 2 리드프레임(313, 314)이 배치될 수 있으며, 제1, 2 리드프레임(313, 314)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.First and second leadframes 313 and 314 may be disposed on the lower surface of the body 320, and the first and second leadframes 313 and 314 may be made of a metal material, for example, titanium (Ti) or copper. (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), It may include one or more materials or alloys of indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium (Ge), hafnium (Hf), ruthenium (Ru), and iron (Fe). .

그리고, 제1, 2 리드프레임(313, 314)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 한정을 두지 않는다.In addition, the first and second lead frames 313 and 314 may be formed to have a single layer or a multilayer structure, but the present invention is not limited thereto.

제1, 2 격벽(322, 324)의 내측면은 제1, 2 리드프레임(313, 314) 중 어느 하나를 기준으로 소정의 경사각을 가지고 경사지게 형성되며, 상기 경사각에 따라 발광소자(310)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 광의 지향각이 줄어들수록 발광소자(310)에서 외부로 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 발광소자(310)에서 외부로 방출되는 광의 집중성은 감소한다.Inner surfaces of the first and second barrier ribs 322 and 324 are formed to be inclined at a predetermined inclination angle with respect to any one of the first and second lead frames 313 and 314, and the light emitting device 310 may be inclined according to the inclination angle. The reflection angle of the light emitted may vary, and thus the directivity angle of the light emitted to the outside may be adjusted. Concentration of the light emitted from the light emitting device 310 to the outside increases as the directivity of the light decreases, while concentration of the light emitted from the light emitting device 310 to the outside decreases as the directivity of the light increases.

몸체(320)의 내측면은 복수의 경사각을 가질 수 있으며, 이에 한정을 두지 않는다.The inner surface of the body 320 may have a plurality of inclination angles, but is not limited thereto.

제1, 2 리드프레임(313, 314)은 발광소자(310)에 전기적으로 연결되며, 외부 전원(미도시)의 양(+)극 및 음(-)극에 각각 연결되어, 발광소자(310)로 전원을 공급할 수 있다.The first and second lead frames 313 and 314 are electrically connected to the light emitting device 310, and are connected to the positive and negative poles of an external power source (not shown), respectively, to emit light of the light emitting device 310. ) Can be powered.

실시 예에서, 제1 리드프레임(313) 상에는 발광소자(310)가 배치되며, 제2 리드프레임(314)은 제1 리드프레임(313)과 이격된 것으로 설명하며, 발광소자(310)는 제1 리드프레임(313)과 다이본딩되며, 제2 리드프레임(314)과 와이어(미도시)에 의한 와이어 본딩되어, 제1, 2 리드프레임(313, 314)로부터 전원을 공급받을 수 있다.In an embodiment, the light emitting device 310 is disposed on the first lead frame 313, and the second lead frame 314 is described as being spaced apart from the first lead frame 313. Die-bonded with the first lead frame 313, wire-bonded by the second lead frame 314 and a wire (not shown), and may receive power from the first and second lead frames 313 and 314.

여기서, 발광소자(310)는 제1 리드프레임(313) 및 제2 리드프레임(314)에 서로 다른 극성을 가지며 본딩될 수 있다.Here, the light emitting device 310 may be bonded to the first lead frame 313 and the second lead frame 314 with different polarities.

또한, 발광소자(310)는 제1, 2 리드프레임(313, 314) 각각에 와이어 본딩되거나, 또는 다이본딩 될수 있으며, 접속 방법에 대하여 한정을 두지 않는다.In addition, the light emitting device 310 may be wire-bonded or die-bonded to each of the first and second lead frames 313 and 314, and the connection method is not limited.

실시 예에서, 발광소자(310)는 제1 리드프레임(313)에 배치된 것으로 설명하였으나, 이에 한정을 두지 않는다.In the embodiment, the light emitting device 310 has been described as being disposed on the first lead frame 313, but is not limited thereto.

그리고, 발광소자(310)는 제1 리드프레임(313) 상에 접착부재(미도시)에 의해 접착될 수 있다.The light emitting device 310 may be adhered to the first lead frame 313 by an adhesive member (not shown).

여기서, 제1, 2 리드프레임(313, 314) 사이에는 제1, 2 리드프레임(313, 314)의 전기적인 단락(쇼트)를 방지하기 위한 절연댐(316)이 형성될 수 있다.Here, an insulating dam 316 may be formed between the first and second lead frames 313 and 314 to prevent electrical shorts (shorts) of the first and second lead frames 313 and 314.

실시 예에서, 절연댐(316)은 상부가 반원형으로 형성될 수 있으며, 이에 한정을 두지 않는다.In an embodiment, the insulating dam 316 may be formed in a semicircular shape, but the embodiment is not limited thereto.

몸체(313)에는 캐소드 마크(cathode mark, 317)가 형성될 수 있다. A cathode mark 317 may be formed on the body 313.

발광소자(310)는 발광 다이오드일 수 있다. 상기 발광 다이오드는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 다이오드 또는 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드일 수 있으나, 이에 한정을 두지 않으며, 또한 제1 리드프레임(313)에 실장되는 발광소자(310)는 복수 개 일 수 있으며, 제1, 2 리드프레임(313, 314) 상에 각각 적어도 하나의 발광소자(310)가 실장될 수 있으며, 발광소자(310)의 개수 및 실장위치에 대하여 한정을 두지 않는다. The light emitting device 310 may be a light emitting diode. The light emitting diode may be, for example, a colored light emitting diode emitting red, green, blue, or white light, or an ultraviolet (UV) emitting diode emitting ultraviolet light, but is not limited thereto. A plurality of light emitting devices 310 may be mounted on the frame 313, and at least one light emitting device 310 may be mounted on the first and second lead frames 313 and 314, respectively. The number and mounting positions of 310 are not limited.

몸체(320)는 캐비티(s)에 충진된 수지물(318)을 포함할 수 있다. 즉, 수지물(18)은 이중몰딩구조 또는 삼중몰딩구조로 형성될 수 있으며, 이에 한정을 두지 않는다.The body 320 may include a resin 318 filled in the cavity s. That is, the resin material 18 may be formed in a double molding structure or a triple molding structure, but is not limited thereto.

그리고, 수지물(318)은 필름형으로 형성될 수 있으며, 형광체 및 광확산재 중 적어도 하나를 포함할 수 있으며, 또한 형광체 및 광확산재를 포함하지 않는 투광성재질이 사용될 수 있으며 이에 한정을 두지 않는다.
In addition, the resin material 318 may be formed in a film form, and may include at least one of a phosphor and a light diffusing material, and a translucent material that does not include the phosphor and the light diffusing material may be used. Do not.

도 5는 실시 예에 따른 발광소자를 포함하는 조명장치를 나타낸 사시도이며, 도 6은 도 5의 조명장치에 대한 A-A 단면을 나타낸 단면도이다.5 is a perspective view illustrating a lighting apparatus including a light emitting device according to an embodiment, and FIG. 6 is a cross-sectional view illustrating an A-A cross section of the lighting apparatus of FIG. 5.

이하에서는, 실시 예에 따른 조명장치(400)의 형상을 보다 상세히 설명하기 위해, 조명장치(400)의 길이방향(Z)과, 길이방향(Z)과 수직인 수평방향(Y), 그리고 길이방향(Z) 및 수평방향(Y)과 수직인 높이방향(X)으로 설명하기로 한다.In order to describe the shape of the illumination device 400 according to the embodiment in detail, the longitudinal direction Z of the illumination device 400, the horizontal direction Y perpendicular to the longitudinal direction Z, The direction Z and the horizontal direction Y and the vertical direction X perpendicular to the horizontal direction Y will be described.

즉, 도 6은 도 5의 조명장치(400)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.That is, FIG. 6 is a cross-sectional view of the lighting apparatus 400 of FIG. 5 cut in the plane in the longitudinal direction Z and the height direction X, and viewed in the horizontal direction Y. As shown in FIG.

도 5 및 도 6을 참조하면, 조명장치(400)는 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.5 and 6, the lighting device 400 may include a body 410, a cover 430 fastened to the body 410, and a closing cap 450 positioned at both ends of the body 410. have.

몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생된 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다. The light emitting device module 440 is fastened to the lower surface of the body 410, and the body 410 is conductive so that heat generated from the light emitting device package 444 can be discharged to the outside through the upper surface of the body 410. And it may be formed of a metal material having an excellent heat dissipation effect.

발광소자 패키지(444)는 각각의 리드 프레임(미도시)에 러프니스(미도시)가 형성되어 본딩의 신뢰성 및 발광 효율이 향상될 수 있고, 슬림하고 소형인 디스플레이장치를 설계하는데 유리하다.The light emitting device package 444 has roughness (not shown) formed on each lead frame (not shown), so that the reliability and luminous efficiency of bonding can be improved, and it is advantageous to design a slim and compact display device.

발광소자 패키지(444)는 PCB(442) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(442)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting device package 444 may be mounted on the PCB 442 in multiple colors and in multiple rows to form an array. The light emitting device package 444 may be mounted at the same interval or may be mounted with various separation distances as necessary to adjust brightness. As the PCB 442, a metal core PCB (MPPCB) or a PCB made of FR4 may be used.

커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 430 may be formed in a circular shape to surround the lower surface of the body 410, but is not limited thereto.

커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 430 protects the light emitting device module 440 from the outside and the like. In addition, the cover 430 may include diffusing particles to prevent glare of the light generated from the light emitting device package 444 and to uniformly emit light to the outside, and may also include at least one of an inner surface and an outer surface of the cover 430. A prism pattern or the like may be formed on either side. In addition, a phosphor may be applied to at least one of an inner surface and an outer surface of the cover 430.

한편, 발광소자 패키지(444)에서 발생한 광은 커버(430)를 통해 외부로 방출되므로 커버(430)는 광 투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.On the other hand, since the light generated from the light emitting device package 444 is emitted to the outside through the cover 430, the cover 430 should have excellent light transmittance, and has sufficient heat resistance to withstand the heat generated from the light emitting device package 444. The cover 430 is preferably formed of a material including polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like. .

마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원핀(452)이 형성되어 있어, 실시예에 따른 조명장치(400)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.Closing cap 450 is located at both ends of the body 410 may be used for sealing the power supply (not shown). In addition, the fin 450 is formed on the finishing cap 450, so that the lighting device 400 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 7은 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제1 실시 예를 나타낸 분해 사시도이다.7 is an exploded perspective view showing a first embodiment of a liquid crystal display including a light emitting device according to the embodiment.

도 7은 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.7, the liquid crystal display 500 may include a liquid crystal display panel 510 and a backlight unit 570 for providing light to the liquid crystal display panel 510 in an edge-light manner.

액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.The liquid crystal display panel 510 may display an image by using light provided from the backlight unit 570. The liquid crystal display panel 510 may include a color filter substrate 512 and a thin film transistor substrate 514 facing each other with a liquid crystal interposed therebetween.

컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 512 may implement colors of an image displayed through the liquid crystal display panel 510.

박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로 기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 514 is electrically connected to the printed circuit board 518 on which a plurality of circuit components are mounted through the driving film 517. The thin film transistor substrate 514 may apply a driving voltage provided from the printed circuit board 518 to the liquid crystal in response to the driving signal provided from the printed circuit board 518.

박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 514 may include a thin film transistor and a pixel electrode formed of a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.The backlight unit 570 may convert the light provided from the light emitting device module 520, the light emitting device module 520 into a surface light source, and provide the light guide plate 530 to the liquid crystal display panel 510. Reflective sheet for reflecting the light emitted from the rear of the light guide plate 530 and the plurality of films 550, 566, 564 to uniform the luminance distribution of the light provided from the 530 and improve the vertical incidence ( 540.

발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 어레이를 이룰 수 있도록 PCB 기판(522)을 포함하는 발광소자 어레이를 포함할 수 있다.The light emitting device module 520 may include a light emitting device array including a PCB substrate 522 such that a plurality of light emitting device packages 524 and a plurality of light emitting device packages 524 are mounted to form an array.

한편, 백라이트 유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.Meanwhile, the backlight unit 570 includes a diffusion film 566 for diffusing light incident from the light guide plate 530 toward the liquid crystal display panel 510, and a prism film 550 for condensing the diffused light to improve vertical incidence. ), And may include a protective film 564 to protect the prism film 550.

도 8는 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제2 실시 예를 나타낸 분해 사시도이다. 8 is an exploded perspective view showing a second embodiment of a liquid crystal display including the light emitting device according to the embodiment.

다만, 도 8는 도 7에서 나타내고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.However, FIG. 8 will not be described in detail repeatedly with reference to FIG. 7.

도 8는 직하 방식으로, 액정표시장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.8 is a direct view, the liquid crystal display device 600 may include a liquid crystal display panel 610 and a backlight unit 670 for providing light to the liquid crystal display panel 610.

액정표시패널(610)은 도 7에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 610 is the same as that described with reference to FIG. 7, a detailed description thereof will be omitted.

백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.The backlight unit 670 may include a plurality of light emitting device modules 623, a reflective sheet 624, a lower chassis 630 in which the light emitting device modules 623 and the reflective sheet 624 are accommodated, and an upper portion of the light emitting device module 623. It may include a diffusion plate 640 and a plurality of optical film 660 disposed in the.

발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 어레이를 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.LED Module 623 A plurality of light emitting device packages 622 and a plurality of light emitting device packages 622 may be mounted to include a PCB substrate 621 to form an array.

특히, 발광소자 패키지(622)는 각각의 리드 프레임(140, 142)에 광원부(130)와 와이어(150)에 의해 와이어 본딩되는 영역에 러프니스(Roughness)(170)가 형성되어 본딩의 신뢰성을 향상시키고, 슬림하고 소형이며 보다 신뢰성 있는 백라이트 유닛(670)의 구현이 가능해진다.In particular, in the light emitting device package 622, roughness 170 is formed in a region where wires are bonded by the light source 130 and the wires 150 to the lead frames 140 and 142, thereby improving the reliability of the bonding. Improved, slim, compact and more reliable backlight unit 670 can be implemented.

반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 624 reflects the light generated from the light emitting device package 622 in the direction in which the liquid crystal display panel 610 is positioned to improve light utilization efficiency.

한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.On the other hand, the light generated from the light emitting device module 623 is incident on the diffusion plate 640, the optical film 660 is disposed on the diffusion plate 640. The optical film 660 includes a diffusion film 666, a prism film 650, and a protective film 664.

여기서, 조명장치(400) 및 액정표시장치(500, 600)는 조명시스템에 포함될 수 있으며, 이 외에도 발광소자 패키지를 포함하며 조명을 목적으로 하는 장치 등도 조명시스템에 포함될 수 있다.Here, the lighting device 400 and the liquid crystal display device 500 and 600 may be included in the lighting system. In addition, the lighting device 400 may include a light emitting device package, and a lighting device may be included in the lighting system.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiment, which is merely an example, and is not intended to limit the present invention. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광소자 110: 지지부재
120: 제1 반도체구조물 130: 제2 반도체구조물
150: 편반사층 300: 발광소자 패키지
100: light emitting element 110: support member
120: first semiconductor structure 130: second semiconductor structure
150: polarized reflection layer 300: light emitting device package

Claims (14)

제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 제1 활성층을 포함하는 제1 반도체구조물 및 상기 제1 반도체구조물 상에 배치되며, 제3 반도체층, 제4 반도체층 및 상기 제3, 4 반도체층 사이에 배치되며, 상기 제1 활성층의 양자우물과 다른 에너지 밴드갭의 양자우물을 갖는 제2 활성층을 포함하는 제2 반도체구조물을 포함하는 발광구조물;
상기 제1, 4 반도체층에 전기적으로 연결된 제1 전극;
상기 제2, 3 반도체층에 전기적으로 연결된 제2 전극; 및
상기 제1, 2 반도체구조물 사이에 배치되며, 상기 제1, 2 활성층 중 어느 하나에서 입사된 광을 투과하고, 다른 하나에서 입사된 광을 반사 및 굴절시키는 편반사층;을 포함하는 발광소자.
A first semiconductor structure including a first active layer between the first semiconductor layer, the second semiconductor layer, and the first and second semiconductor layers and the first semiconductor structure, the third semiconductor layer and the fourth semiconductor layer; A light emitting structure disposed between the third and fourth semiconductor layers, the light emitting structure including a second semiconductor structure including a second active layer having a quantum well having a different energy band gap from the quantum well of the first active layer;
A first electrode electrically connected to the first and fourth semiconductor layers;
A second electrode electrically connected to the second and third semiconductor layers; And
And a polarized reflection layer disposed between the first and second semiconductor structures and transmitting the light incident from one of the first and second active layers, and reflecting and refracting the light incident from the other.
제 1 항에 있어서, 상기 편반사층은,
제1 층 및 상기 제1 층보다 굴절율이 높은 제2 층을 포함하는 적어도 하나의 적층페어(pair)를 포함하는 발광소자.
The method of claim 1, wherein the polarized reflective layer,
A light emitting device comprising at least one stacked pair comprising a first layer and a second layer having a higher refractive index than the first layer.
제 2 항에 있어서,
상기 제1 활성층의 양자우물은,
상기 제2 활성층의 양자우물보다 높은 에너지 밴드갭을 가지며,
상기 제2 층은,
상기 제1 활성층에 인접하게 배치된 발광소자.
3. The method of claim 2,
The quantum well of the first active layer,
Has a higher energy band gap than the quantum well of the second active layer,
The second layer,
A light emitting device disposed adjacent to the first active layer.
제 2 항에 있어서,
상기 제1 층은,
AlGaN 이며,
상기 제2 층은,
GaN 및 AlN 중 적어도 하나인 발광소자.
3. The method of claim 2,
The first layer is,
AlGaN,
The second layer,
At least one of GaN and AlN.
제 2 항에 있어서,
상기 편반사층은,
상기 제2 층 위에 제3 층;을 포함하고,
상기 제3 층은,
절연물질을 포함하며, 소정 패턴을 가지는 발광소자.
3. The method of claim 2,
The polarized reflection layer,
A third layer on the second layer;
The third layer,
A light emitting device comprising an insulating material and having a predetermined pattern.
제 1 항에 있어서, 상기 편반사층의 폭은,
상기 제2 활성층의 폭과 동일하거나,
또는 상기 제2 활성층의 폭보다 넓은 발광소자.
The width of the polarized reflective layer,
Is equal to the width of the second active layer,
Or a light emitting device wider than the width of the second active layer.
제 1 항에 있어서, 상기 편반사층은,
상기 제1 활성층의 폭과 동일하거나,
또는 상기 제1 활성층의 폭보다 좁은 발광소자.
The method of claim 1, wherein the polarized reflective layer,
Is equal to the width of the first active layer,
Or a light emitting device narrower than the width of the first active layer.
제 1 항에 있어서,
상기 제1, 2 활성층은,
Al 및 In 중 적어도 하나를 포함하는 발광소자.
The method of claim 1,
The first and second active layers,
A light emitting device comprising at least one of Al and In.
제 8 항에 있어서,
상기 제1 활성층은,
상기 제2 활성층보다 상기 Al의 농도가 높거나,
또는 상기 제2 활성층보다 상기 In의 농도가 낮은 발광소자.
The method of claim 8,
The first active layer,
The concentration of Al is higher than that of the second active layer,
Or a light emitting device having a lower In concentration than the second active layer.
제 1 항에 있어서,
상기 제1 반도체구조물을 지지하는 지지부재;를 포함하는 발광소자.
The method of claim 1,
And a support member for supporting the first semiconductor structure.
제 8 항에 있어서, 상기 지지부재는,
투광성 재질인 발광소자.
The method of claim 8, wherein the support member,
Light emitting device made of a light-transmissive material.
제 1 항에 있어서, 상기 제1, 2 전극 중 적어도 하나는,
다층 구조로 이루어진 발광소자.
The method of claim 1, wherein at least one of the first and second electrodes,
Light emitting device consisting of a multilayer structure.
제 1 항에 있어서,
상기 제1, 2 반도체구조물의 적어도 일측면에 배치된 절연층;을 포함하고,
상기 제2 전극은,
상기 절연층의 측면에 배치되어 상기 제1, 4 반도체층에 전기적으로 연결된 발광소자.
The method of claim 1,
And an insulating layer disposed on at least one side of the first and second semiconductor structures.
Wherein the second electrode comprises:
A light emitting device disposed on a side of the insulating layer and electrically connected to the first and fourth semiconductor layers.
제 1 항 내지 제 13 항 중 어느 한 항의 발광소자를 포함하는 조명 시스템.An illumination system comprising the light emitting element of any one of claims 1 to 13.
KR1020110129199A 2011-12-05 2011-12-05 Light emitting device KR20130062769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110129199A KR20130062769A (en) 2011-12-05 2011-12-05 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129199A KR20130062769A (en) 2011-12-05 2011-12-05 Light emitting device

Publications (1)

Publication Number Publication Date
KR20130062769A true KR20130062769A (en) 2013-06-13

Family

ID=48860396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129199A KR20130062769A (en) 2011-12-05 2011-12-05 Light emitting device

Country Status (1)

Country Link
KR (1) KR20130062769A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180126796A (en) * 2017-05-18 2018-11-28 한국과학기술연구원 Method for manufacturing color light-emitting diode using wafer bonding and vertically deposited color light-emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180126796A (en) * 2017-05-18 2018-11-28 한국과학기술연구원 Method for manufacturing color light-emitting diode using wafer bonding and vertically deposited color light-emitting diode

Similar Documents

Publication Publication Date Title
KR101762787B1 (en) Light emitting device, Light emitting device package and light system
KR101872735B1 (en) Light emitting device package
US9130117B2 (en) Light emitting device
US8405093B2 (en) Light emitting device
JP6026138B2 (en) Light emitting device package and lighting system
EP2365541A2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR101978632B1 (en) Light emitting device
KR20130105772A (en) Light emitting device
KR101814690B1 (en) Light emittitng device
KR20140097603A (en) Light emitting device
KR101903776B1 (en) Light emitting device
KR20130062771A (en) Light emitting device array
KR101865405B1 (en) Light emitting device
KR101818753B1 (en) Light emitting device
KR101863732B1 (en) Light Emitting Device
KR20130062769A (en) Light emitting device
KR20130053974A (en) Light emitting device
KR20130040009A (en) Light emitting device package
KR20130074510A (en) Light emitting device
KR101946268B1 (en) Light emitting device package
KR101901589B1 (en) Light emitting device
KR20130039169A (en) Light emitting device
KR20130048040A (en) Light emitting device
KR20130062772A (en) Light emitting device package
KR20130070283A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111205

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid