[go: up one dir, main page]

KR20130040796A - 전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판 - Google Patents

전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판 Download PDF

Info

Publication number
KR20130040796A
KR20130040796A KR1020127025593A KR20127025593A KR20130040796A KR 20130040796 A KR20130040796 A KR 20130040796A KR 1020127025593 A KR1020127025593 A KR 1020127025593A KR 20127025593 A KR20127025593 A KR 20127025593A KR 20130040796 A KR20130040796 A KR 20130040796A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
integrated
electronic component
component
Prior art date
Application number
KR1020127025593A
Other languages
English (en)
Other versions
KR101809288B1 (ko
Inventor
요한네스 스타르
마르쿠스 레이트게브
Original Assignee
에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 filed Critical 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Publication of KR20130040796A publication Critical patent/KR20130040796A/ko
Application granted granted Critical
Publication of KR101809288B1 publication Critical patent/KR101809288B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/041Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/042Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/043Stacked PCBs with their backs attached to each other without electrical connection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/045Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10083Electromechanical or electro-acoustic component, e.g. microphone
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

인쇄회로기판에 부품(3)을 집적하는 방법에 있어서, 다음의 단계들이 제공된다. 즉, 2개의 완성된 인쇄회로기판 요소들(1,4)을 마련하는 단계로, 상기 인쇄회로기판 요소들은 보다 상세하게는 복수의 상호연결된 층들 또는 겹들(6,7,8)로 구성되고, 여기서 적어도 하나의 인쇄회로기판 요소(4)은 컷아웃 또는 오목부(10)를 포함하고, 상기 인쇄회로기판 요소들(1) 중 하나 위에 또는 상기 적어도 하나의 인쇄회로기판 요소의 상기 컷아웃 안에 집적될 부품(3)을 배치하는 단계, 및 상기 인쇄회로기판 요소들(1,4)을 상기 컷아웃(10) 안에 수용된 상기 부품(3)과 연결하는 단계로, 그 결과 인쇄회로기판에 부품 또는 센서(3)의 안전하고 신뢰할 수 있는 수용을 획득하는 것이 가능하게 된다. 나아가, 그 안에 집적되는 전자부품(3)을 포함하는 이러한 타입의 인쇄회로기판이 제공된다.

Description

전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판{Method for integrating an electronic component into a printed circuit board, and printed circuit board comprising an electronic component integrated therein}
본 발명은 인쇄회로기판에 전자부품을 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는, 이러한 타입의 인쇄회로기판에 관한 것이다.
그 안에 집적된 적어도 하나의 전자부품을 가지는 인쇄회로기판의 제조라는 맥락에서 볼 때, 회로기판, 특히 복합층(multilayer) 회로기판에, 특히 이러한 복합층 회로기판 층들 또는 겹들(plies)이 상기 부품을 둘러싸도록 적응하는 것에 의해 이러한 전자부품을 수용하는 것이 잘 알려져 있어, 그 결과 이러한 층들, 특히 서로 다른 복합층 회로기판의 층들을 연결하는 방법 그 자체가 채용된다. 이러한 복합층 회로기판의 층들 또는 겹들을 연결하기 위해, 인쇄회로기판 내의 적어도 하나의 전자부품의 삽입(embedment) 및 상기 층들 또는 겹들의 원하는 연결을 보장하기 위해, 이러한 복합 조립 구조들(composite assembly structures)은 보통 적어도 수지 등과 같은 합성 물질들로 구성된 층들을 적어도 부분적으로 녹이게 되는(soften 또는 melt) 상승된 압력들 및/또는 온도들의 지배를 받게 된다. 인쇄회로기판 내에 전자부품을 삽입하기 위한 이러한 방법은, 상기 전자부품이 원하는 연결을 생성하기 위해 이러한 방법 단계들의 지배를 받을 때, 상기 복합층 회로기판 내에 이러한 부품들의 완벽한 외장(sheathing) 또는 삽입을 가져오는데, 이것은 보통 합성 층들, 특히 서라운딩(surrounding)을 녹이는 것에 의해, 전자부품들을 제조(construction)하는 특수한 모드에서 바람직하다. 그러나, 이러한 타입의 알려진 방법은, 전자부품이 인쇄회로기판의 복합층 구조의 형성 동안 즉시(immediately) 집적되고 연이어 인쇄회로기판의 개별 층들 또는 겹들 사이의 연결을 적절한 후처리 또는 프로세싱 단계들에 종속되는데, 이러한 서라운딩, 특히 절연 물질들과 상기 부품과의 연결이 바람직하지 않거나 수용될 수 없는 한, 적용될 수 없다.
전자부품의 이러한 즉시 삽입이 바람직하지 않거나 득이 되지 않는 실시예가, 예를 들어, GB-A 2 451 921에 개시되어 있는데, 여기서 전자부품, 예를 들어 용량성 마이크로폰(capacitive microphone)이 복합층 회로기판 상에 배치되어 있다. 실드(shielding)를 위해, 상기 복합층 회로기판 상에 상기 부품을 배치한 이후의 분리되고 귀찮은 추가 작동 단계들에서, 뚜껑 형태로 금속 실드가 상기 복합층 인쇄회로기판에 고정되는데, 게다가 이때 예를 들어, 금속 우리(metal cage)에 의해 형성된 이러한 실드의 분리 제조 및 고정은 상기 부품의 보호받고 안전한 수용을 허용하지 않고, 상당한 추가 비용을 수반할 것이라는 것이 매우 명백하다.
GB 2451921 A
그러므로, 본 발명은 인쇄회로기판에 전자부품을 집적하는 방법, 및 그 안에 집적되거나 삽입된 부품을 포함하는 이러한 인쇄회로기판 모두를 제공하는 것을 목적으로 하는데, 이때 종래 기술의 단점들은 회피되고 이러한 인쇄회로기판의 후속 프로세싱 또는 처리 단계들 동안 이러한 집적 부품의 완벽한 외장 또는 연결이 상기 부품의 보호받는 수용을 보장하는 동시에 신뢰성 있게 방지된다.
이러한 목적들을 달성하기 위해, 처음으로 정의된 종류의 방법은 이하의 단계들에 의해 실질적으로 특징지어진다. 즉,
2개의 완성된 인쇄회로기판 요소들을 마련하는 단계로, 상기 인쇄회로기판 요소들은 보다 상세하게는 복수의 상호연결된 층들 또는 겹들로 구성되고, 여기서 적어도 하나의 인쇄회로기판 요소는 컷아웃(cutout) 또는 오목부(depression)를 포함하고;
상기 인쇄회로기판 요소들 중 하나 위에 또는 상기 적어도 하나의 인쇄회로기판 요소의 상기 컷아웃 안에 집적될 부품을 배치하는 단계; 및
상기 인쇄회로기판 요소들을 상기 컷아웃 안에 수용된 상기 부품과 연결하는 단계.
본 발명에 따라, 2개의 완성된 인쇄회로기판 요소들, 특히 그 각각이 복수의 상호연결된 층들 또는 겹들로 구성된 인쇄회로기판 요소들이 마련되고, 여기서 적어도 하나의 인쇄회로기판 요소는 인쇄회로기판에 집적될 상기 부품을 연이어 수용하기 위한 컷아웃 또는 오목부를 포함한다는 점에 있어서, 상기 인쇄회로기판의 후속 처리 또는 프로세싱 단계들 동안, 예를 들어 상기 2개의 완성된 인쇄회로기판 요소들이 연결되어 있는 동안에서도, 상기 인쇄회로기판 요소의 개별적인 층들 또는 겹들의 새로운 또는 추가적인 변형이 신뢰성 있게 회피될 수 있는데, 이는 특히 상기 컷아웃 또는 오목부가 그 치수(dimensions)에 있어서 전혀 변화가 없거나 또는 연결될 상기 인쇄회기판 요소들의 조립된 상태에서 상기 전자부품의 안전한 수용을 예상할 수 있기 때문이다. 그러므로, 상기 인쇄회로기판 요소들을 상기 전자부품을 삽입(embedding)하거나 집적(integrating)할 수 있도록 반완성(semi-finished) 또는 완성된(finished) 제조물들로 마련하는 것이 본 발명에 따른 방법에 필수적이다. 이로써, 알려진 방법 제어들과는 달리, 후속 프로세싱 또는 처리 단계들 동안, 상기 인쇄회로기판들의 개별적인 층들의 변형 등을 걱정할 필요가 없어, 상기 컷아웃 또는 오목부 영역 안에서, 상기 전자부품을 수용하기 위해 마련되는 자유 공간의 변형을 방지할 수 있게 된다. 집적되거나 또는 수용되는 상기 전자부품의 특성에 따라서, 상기 완성된 인쇄회로기판 요소들 중 적어도 하나에 적어도 하나의 컷아웃이 마련되는데, 이는 충분히 커서 수용될 상기 전자부품의 수용에 꼭 맞는 공간을 연이어 제공하기 위해, 상기 적어도 하나의 컷아웃 안에 상기 전자부품을 배치하고 수용할 때, 그 안에 수용되는 상기 전자부품을 보호하면서 수용하기 위해서이다. 조립된 상태의 상기 인쇄회로기판 요소에 있어서, 전체 전자부품을 수용하기 위해 단 하나의 인쇄회로기판 요소 안에 컷아웃을 형성하는 대신, 인쇄회로기판 요소들 양자 모두에 매칭되는 컷아웃들 또는 오목부들을 마련하는 것이 가능함은 물론인데, 이것은 조립되고 연결된 상태에 있어서 상기 전자부품을 수용하는 데 필요한 자유 공간을 제공하게 된다.
상기 전자부품을 수용하기 위해 완성된 인쇄회로기판 요소들을 사용함으로써, 모듈들을 개별적으로 장착할 필요가 없어지고, 특히 잘 알려진 인쇄회로기판 제조 프로세스들을 사용할 때, 복수의 인쇄회로기판 요소들 각각이 공통 캐리어 요소 또는 인쇄회로기판 제조 라인에 적합한 포맷에 마련되거나 수용될 수 있기 때문에, 알려진 바와 같이, 공통 제조 작업에서 이러한 포맷들 또는 캐리어 요소들에 각각 수용되는 복수의 미리 완성된(prefinished) 인쇄회로기판 요소들을 연결하는 것에 의해, 그 각각이 2개의 미리 완성된 인쇄회로기판 요소들 및 그 안에 집적된 전자부품으로 구성된 복수의 이러한 모듈들이 제공될 수 있다. 상기 모듈들은 후속 프로세싱 또는 처리 단계들에서 세분되거나 분리되는데, 이는 잘 알려진 바와 같다. 이러한 방식으로, 특히 이러한 모듈들의 대량 생산에 수반되는 비용들이 더 감소될 수 있다.
이러한 집적되는 전자부품의 단순하고 신뢰성 있는 수용을 위해, 또한 이러한 집적되는 전자부품의 특성들의 선택적으로 요구되는 변경(adaptation)을 위해, 및/또는 응용 분야에서, 바람직한 실시예에 따라 상기 컷아웃의 치수는 상기 부품의 확장(extension)의 적어도 한 방향으로 상기 부품의 치수를 초과하도록 선택되는 것이 제안된다. 이로써, 상기 적어도 하나의 오목부 또는 컷아웃 안에 상기 전자부품의 신뢰성 있고 간단한 수용 또는 간단한 변경이 보장될 뿐만 아니라, 상기 전자부품의 응용 특성들에 적합한 자유 공간을 제공하는 것 또한 가능하게 되는데, 이는 이하에서 더 상세하게 설명하기로 한다.
다른 바람직한 실시예에 따라, 상기 컷아웃의 치수는 상기 부품의 적어도 5%, 특히 각각의 적어도 15% 만큼의 확장의 적어도 한 방향으로 상기 부품의 치수를 초과하는 것이 제안되고, 여기서, 다른 바람직한 실시예에 따라 상기 컷아웃의 치수는 상기 부품의 확장의 어느 방향으로도 상기 부품의 치수를 초과하도록 선택되는 것이 제안된다. 이로써, 본 발명에 따라 완성되고 마련되고 연결되는 인쇄회로기판 요소들에 서로 다른 전자부품들을 수용하는 것이 가능하게 된다.
다른 바람직한 실시예에 따라, 본 발명에 의해 집적되는 상기 전자부품은 센서에 의해 예를 들어 온도, 습도, 압력, 음향(sound), 밝기(brightness), 가속도(acceleration), 공간적 위치(spatial position), 가스 또는 액체 매체의 성분(composition), 고주파 요소(high-frequency element) 등을 결정하기 위해 형성 되는 것이 제안된다. 상기에서 이미 상세하게 지적한 바와 같이, 특히 2개의 완성된 인쇄회로기판 요소들이 마련된다는 사실로 인해, 집적되는 전자부품을 수용하기 위해 제공되는 적어도 하나의 컷아웃 또는 오목부의 치수는 수용되는 상기 전자부품의 치수를 초과하는 것이 바람직하고, 이러한 전자부품은 매우 많은 복수의 서로 다른 측정들을 검출하거나 결정하기 위한 센서의 형태로 사용되거나 인쇄회로기판에 신뢰성 있고 안전하게 집적될 수 있다.
그러므로 본 발명에 따라 제안되는 방법은 인쇄회로기판에 집적을 관리하고, 예를 들어 MEMS 기술 맥락에서 볼 때 가장 많은 서로 다른 센서들을 사용한다.
상기에서 지시한 바와 같이, 센서로 집적되는 전자부품을 구성하는 것에 의해, 서로 다른 복수의 측정 데이터를 결정하는 것이 가능한데, 이때 상기 센서의 상기 외부 환경과의 결합(coupling)이 상기 측정 데이터 중 일부를 위해 필요할 것이다. 이러한 측면에서, 본 발명의 다른 바람직한 실시예에 따라서, 집적되는 상기 부품을 수용하기 위한 상기 컷아웃으로 흐르는 적어도 하나의 통과 통로(passage opening)가 인쇄회로기판 요소 안에 형성되는 것이 제안된다. 이러한 방식으로, 예를 들어, 온도, 습도, 압력, 음향 등과 같은 물리 값들 및 그들의 성분을 결정하기 위해, 가스 또는 액체 매체가 상기 센서가 상기 인쇄회로기판 안에 직접 집적되어 있는 자유 공간으로 본 발명에 의해 제공되는 상기 통과 통로를 통해 유입될 수 있다.
어떤 경우에 있어서는, 상기 센서에 의해 결정되는 측정 데이터 또는 값들이 환경적인 요인들에 의해 영향을 받는 것을 방지하기 위해 상기 센서의 적절한 실딩(shielding)이 필요하다. 이러한 맥락에서, 본 발명에 따른 방법의 다른 바람직한 실시예에 따라 상기 전자부품은, 상기 컷아웃에 수용된 상태에서, 상기 2개의 인쇄회로기판 요소들의 외부 환경 및/또는 상기 인쇄회로기판 요소들의 이웃 영역들로부터 차폐되는 것이 제안된다.
예를 들어, 상기 회로기판에 집적된 다른 부품들로부터 유도되거나 상기 인쇄회로기판의 외부 환경으로부터 유도될 수 있는 전자기파(electromagnetic radiation)에 의한 영향들을 방지하기 위해, 바람직한 실시예에 따라 실딩은 상기 인쇄회로기판 요소들의 전도층들(conductiong layers), 실질적으로 전체표면에 의해 적어도 부분적으로 제공되는 것이 제안된다. 이러한 실질적으로 전체표면, 전도층들은 예를 들어, 패러데이 우리(Faraday cage)의 형태로 전자기 실딩을 설립하는 데 사용될 뿐만 아니라, 예를 들어 가스 또는 액체 매체가 이러한 층들을 통과하는 것을 방지함으로써 외부 영향들에 대해 적절한 실딩을 제공할 것이다.
집적되는 상기 전자부품을 실딩하기 위해 개별적인 인쇄회로기판 요소들의 형성 동안 제공되는 개별적인 전도 영역들의 결합 또는 연결을 위해, 다른 바람직한 실시예에 따라, 전체 둘레(entire periphery) 주위로 상기 부품을 실질적으로 둘러싸는 방식으로 전자기파에 대한 실딩을 제공하기 위해, 실딩에 사용되는 상기 인쇄회로기판 요소들의 전도 영역들은 상기 인쇄회로기판 요소들의 상기 전도 영역들 사이 접촉 연결들(contact connections)을 도통시키는 것에 의해 추가적으로 연결되는 것에 제안된다.
패러데이 우리 방식으로 그 전체 둘레로 상기 집적되는 전자부품을 실질적으로 둘러싸는 전자기 실딩을 제공하는 것에 의한 전자기파에 대한 실딩에 추가하여, 외부 환경 요인들로부터 이러한 센서의 실질적으로 밀폐 실딩(hermetically tight shelding) 또는 봉지(encapsulation)하는 것이 어떤 응용에서는 필요할 수 있는데, 이때 특히 예를 들어 복합층 회로기판들에 있어서의 절연 물질들에 사용되는 합성 층들은 필요한 불투수성(imperviousness)을 포함하지 않는다. 게다가, 상기 전자부품의 접촉 연결들 영역들에서, 단락(short-circuits)을 방지하기 위해, 선택적으로 외부 환경 영향들에 대한 적절한 실딩을 제공하는 실질적으로 전체표면 전도 실드들을 사용하는 것이 그 물질 특성들 때문에 가능하지 않다는 것은 매우 명백하다. 이러한 측면에서 다른 바람직한 실시예에 따라, 이러한 환경 요인들에 대한 실딩을 보장하고 동시에 상기 부품의 안전한 접촉을 제공하기 위해, 집적되는 상기 부품의 접촉 연결들 영역에서 밀폐 비전도 물질(hermetically tight non-conducting material) 층이 인쇄회로기판 요소에 삽입되고 상기 부품의 접촉 연결이 상기 밀폐 층(hermetically sealing layer)을 관통해 형성되고 전도 물질로 채워지는 블라인드 홀들(blind holes), 도금(plating) 등에 의해 실현되는 것이 제안된다. 이러한 밀폐 층들 또는 겹들은 상기 집적되는 전자부품의 의도된 위치의 함수로서 복합층 회로기판에 간단하고 신뢰성 있게 수용될 수 있고, 특히 이러한 부품들의 접촉 연결들 영역에서 환경적 영향들에 대한 적절한 밀폐(hermetic sealing)를 제공할 것이다.
부품들 및 인쇄회로기판 요소들의 소형화 추세 맥락에서 볼 때, 또한 간섭 효과들을 더 방지하기 위해, 나아가, 이러한 부품들 또는 센서들의 주위에 가능한 한 가까이 전자 센서들 또는 부품들의 평가 유닛들의 적어도 부분들을 배치하는 것이 자주 목적이 된다. 이러한 맥락에서 볼 때, 본 발명에 따른 방법의 다른 바람직한 실시예에 따라 상기 부품을 위한 평가 전자부품들(evaluation electronics)이 상기 인쇄회로기판 요소 안에 삽입되고, 상기 인쇄회로기판 요소 위에 상기 전자부품이 지지되거나, 또는 상기 전자부품이 접촉연결되는 것이 제안된다. 상기 인쇄회로기판 요소들 중 적어도 하나에 또한 이로 인해 집적되는 상기 전자부품의 바로 주위에 이와 같은 상기 평가 전자부품들의 이러한 추가적인 집적은, 예를 들어, 상기 평가 전자부품들이 상기 실딩 안에 수용되는 것에 의해 상기 부품과 함께 직접 환경 요인들로부터 적절하게 보호되도록 해준다.
나아가, 본 발명에 따른 방법의 바람직한 실시예에 대응하여, 상기 전자부품의 수용 후 연결되는 상기 완성된 인쇄회로기판 요소들의 특히 신뢰성 있고 간단한 연결을 위해, 상기 인쇄회로기판 요소들의 상기 연결은 그 자체로 잘 알려진 솔더링(soldering), 공융 본딩(eutectic bonding), 열압축 본딩(thermocompression bonding), 확산 솔더링(diffusion soldering), 전도성 접착제(conductive adhesive) 및/또는 전도성 접착필름(conducting/conductive adhesive films) 등의 사용에 의해 수행되는 것이 제안된다. 이러한 연결 방법들은 인쇄회로기판의 제조 맥락에서는 잘 알려져 있어 복합층 회로기판들을 위한 제조 프로세스들을 공들어 변형하거나 확장하지 않고 즉시 적용가능하다. 게다가, 이러한 연결 방법들은, 상기 전자부품을 수용하기 위해 마련되는 자유 공간에 영향을 미칠 수 있는, 상기 완성된 인쇄회로기판 요소들의 구조에 있어서의 변화를 안전하게 회피하도록 보장한다.
적어도 하나의 인쇄회로기판 요소에 상기 전자부품을 수용하는 데 연이어 제공될 수 있는 컷아웃 또는 오목부를 생성하기 위해, 다른 바람직한 실시예에 따라 상기 컷아웃은 연결되는 인쇄회로기판 층들이 연결된 후 상기 인쇄회로기판 요소의 부분 영역의 접착(adhesion)을 방지하는 물질을 이용해, 상기 부분 영역을 세정(clear)하는 것에 의해 상기 적어도 하나의 인쇄회로기판 요소 안에 제조되는 것이 제안된다. 복합층 회로기판의 부분 영역들을 세정하는 것에 의해 컷아웃들 또는 홈들(recesses) 또는 오목부들을 생성하는 방법들은 알려져 있고, 본 발명에 따른 방법에 특히 간단하고 신뢰성 있는 방식으로 결합될 수 있다.
나아가, 처음에 언급한 목적들을 달성하기 위해, 그 안에 집적된 전자부품을 포함하는 인쇄회로기판은,
2개의 완성된 인쇄회로기판 요소들로, 상기 인쇄회로기판 요소들은 보다 상세하게는 복수의 상호연결된 층들 또는 겹들로 구성되고, 여기서 적어도 하나의 인쇄회로기판 요소는 컷아웃 또는 오목부를 포함하고; 및
상기 인쇄회로기판 요소들 중 하나 위에 또는 상기 적어도 하나의 인쇄회로기판 요소의 상기 컷아웃 안에 배치되는 전자부품을 포함하고;
여기서 상기 인쇄회로기판 요소들은 상기 컷아웃 안에 상기 부품의 수용 후 연결되거나 연결될 수 있는 것을 주요 특징으로 한다.
이러한 방식으로, 이미 상기에서 지적한 바와 같이 간단하고 신뢰성 있는 방식으로 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판을 제공하는 것이 가능한데, 이로써, 특히 상기 완성된 인쇄회로기판 요소들의 연결 동안 또는 그 후, 상기 전자부품이 수용되기 위해 제공되는 자유 공간에의 영향 또는 손상에 대해 걱정할 필요가 없다.
상기 부품에 단순히 맞도록 하기 위해, 또한 집적되는 상기 전자부품의 서로 다른 선택적인 사용 목적에 맞게 변경(adapt)하기 위해, 본 발명에 따른 인쇄회로기판에 대해 바람직하게 상기 컷아웃의 치수는 상기 부품의 확장의 적어도 한 방향으로 상기 부품의 치수를 초과하는 것이 제안된다.
상기에서 이미 지시한 바와 같이, 바람직한 실시예에 따라 상기 컷아웃의 치수는 상기 부품의 적어도 5%, 특히 적어도 15% 만큼의 확장의 적어도 한 방향으로 상기 부품의 치수를 초과하는 것이 제안되는데, 여기서 다른 바람직한 실시예에 따라 상기 컷아웃의 치수는 상기 부품의 확장의 어느 방향으로도 상기 부품의 치수를 초과하도록 선택되는 것이 제안될 수 있다. 이로써 상기 전자부품을 수용하기 위해 이에 따른 큰 자유 공간을 제공하는 것이 가능하게 된다.
나아가, 본 발명에 따른 인쇄회로기판의 다른 바람직한 실시예에 대응하여, 본 발명에 따른 인쇄회로기판을 이용하여 서로 다른 측정 데이터 또는 값들을 결정하기 위해, 집적되는 상기 전자부품은 센서에 의해 예를 들어 온도, 습도, 압력, 음향, 밝기, 가속도, 공간적 위치, 가스 또는 액체 매체의 성분, 고주파 요소 등을 결정하기 위해 형성되는 것이 제안된다.
나아가, 검사되는 가스 또는 액체 매체의 서로 다른 물리적 및/또는 화학물리적 특성 또는 변수들을 결정하기 위해, 다른 바람직한 실시예에 따라 상기 부품을 수용하기 위해 상기 컷아웃의 내부로 흐르는 적어도 하나의 통과 통로가 마련되는 것이 제안된다.
나아가, 본 발명에 따른 인쇄회로기판의 다른 바람직한 실시예에 대응하여, 외부 환경 요인들에 대해 상기 부품에 실딩을 제공하기 위해, 상기 인쇄회로기판의 이웃 부분 영역들 및/또는 외부 환경으로부터 상기 컷아웃에 수용된 상태에 있는 상기 부품의 부분 실딩이 제공되는 것이 고려된다.
특히 전자기파에 대한 실딩을 제공하기 위해, 다른 바람직한 실시예에 따라 상기 실딩은 상기 인쇄회로기판 요소들의 전도층들, 실질적으로 전체표면에 의해 적어도 부분적으로 제공되는 것이 고려된다. 이 경우에 있어서 상기 인쇄회로기판 요소들 안의 이러한 실질적으로 전체표면 전도층들의 집적은 간단하고 신뢰성 있는 방식으로 특히 복합층 인쇄회로기판을 제조할 때 가능하다.
나아가, 상기 전자부품 전체 둘레를 실질적으로 둘러싸는 실딩을 달성하기 위해, 바람직하게 실딩에 사용되는 상기 인쇄회로기판 요소들의 전도 영역들은 상기 인쇄회로기판 요소들의 상기 전도 영역들 사이 접촉 연결들을 도통시키는 것에 의해 추가적으로 연결되는 것이 제안된다. 이러한 전도 접촉 연결들은 간단하기 신뢰성 있는 방식으로 인쇄회로기판의 제조에 있어서 공통되고 잘 알려진 단계들에 의해 생성될 수 있다.
예를 들어, 전자기파에 대한 실딩에 더하여, 특히 패러데이 우리를 만드는 적절한 전도 물질들을 사용하는 것에 의해, 이러한 집적되는 센서 또는 전자부품의 특정 사용 경우에 있어서, 가스 또는 액체 매체에 대한 실딩 및 밀봉(sealing)이 필요할 수 있는데, 이때는 예를 들어 인쇄회로기판 제조에서 사용된 합성 물질들이 이러한 물질들에 대한 필요한 실딩 효과를 포함하고 있지 않을 수 있다. 상기 집적되는 전자부품의 접촉 연결들 영역들에서 밀폐 효과를 달성하기 위해, 특히, 전체표면 방식으로 전도성 있는 물질들 또는 금속 물질들은 필요한 밀봉 특성을 가지고 있을 수 있는데, 단락 등을 방지하도록 사용될 수 없을 때, 다른 바람직한 실시예에 따라 집적되는 상기 부품의 접촉 연결들의 영역에서, 밀폐 비전도 물질 층이 인쇄회로기판 요소에 삽입되고 상기 부품의 접촉 연결이 상기 밀폐 층을 관통해 형성되고 전도 물질로 채워지는 블라인드 홀들, 도금 등에 의해 실현되는 것이 제안된다. 이러한 밀폐 및 특히 비전도 물질들 또한 인쇄회로기판 요소들의 제조 맥락에서 간단한 방식으로 집적될 수 있다.
상기 전자부품들 또는 센서들에 의해 제공되는 측정들의 검출 및 평가를 단순화하고 보조하기 위해, 또한 더욱 소형화를 가능하게 하기 위해, 상기에서 이미 지시한 바와 같이, 상기 센서 또는 상기 전자부품, 및 평가 전자부품들 사이의 공간적 거리를 가능한 한 작게 하는 것이 바람직하거나 필요하다. 이러한 측면에서, 본 발명에 따른 인쇄회로기판의 다른 바람직한 실시예에 대응하여, 상기 전자부품을 위한 평가 전자부품들은 상기 인쇄회로기판 요소 안에 삽입되고, 상기 인쇄회로기판 요소 위에 상기 전자부품이 지지되거나, 또는 상기 전자부품이 접촉연결되는 것이 제안된다.
나아가, 상기 인쇄회로기판 요소들의 신뢰성 있는 연결을 달성하기 위해, 이것은 선택적으로 바람직한 밀봉 특성들을 제공할 수 있는데, 바람직하게 본 발명에 따른 인쇄회로기판을 위해 상기 인쇄회로기판 요소들의 상기 연결은 그 자체로 잘 알려진 솔더링, 공융 본딩, 열압축 본딩, 확산 솔더링, 전도성 접착제 및/또는 전도성 접착필름 등의 사용에 의해 수행되는 것에 제안된다.
이하에서는 첨부된 도면들에 대략적으로 도시된 예시적인 실시예들을 통해 보다 상세하게 본 발명을 설명한다.
도 1은, 종래 기술에 따른 그 위에 배치된 전자부품을 포함하는 인쇄회로기판의 대략도이다.
도 2는, 본 발명에 따른 방법에 의해 생성되고 그 안에 집적된 전자부품을 포함하는 인쇄회로기판의 제1실시예가 도시된 대략도이다.
도 3은, 도 2와 유사하게, 본 발명에 따른 인쇄회로기판의 변형된 실시예가 도시된 도면이고, 평가 전자부품들이 상기 집적된 전자부품 바로 주변에 추가적으로 마련되어 있다.
도 4는, 또한 도 2와 유사하게, 본 발명에 따른 인쇄회로기판의 변형된 다른 실시예가 도시된 도면이고, 상기 부품이 인쇄회로기판 요소 안에 마련된 컷아웃 안에 배치되어 있다.
도 5는, 본 발명에 따른 인쇄회로기판의 변형된 다른 실시예가 도시된 도면이고, 집적되는 상기 전자부품의 접촉들 영역에 밀폐가 또한 제공되어 있다.
도 1에 대략적으로 지시되어 있는 종래 기술에 따른 구성으로부터, 전자부품(101)이 인쇄회로기판 요소(100) 위에 배치되고, 상기 인쇄회로기판 요소(100)는 상세하게 도시되어 있지 않지만, 예를 들어, 복수의 서로 다른 층들 또는 겹들로 구성될 수 있고, 이때, 단지 2개의 접촉점들(102)이 대략적으로 지시되어 있다. 상기 전자부품(101)은, 예를 들어, 마이크로폰에 의해 형성되는데, 여기서 금속 우리(103)는 상기 인쇄회로기판 요소(100) 위에 배치되는 상기 전자부품의 적절한 실딩을 달성하기 위해 지시되어 있고, 상기 우리는 연결들(104)에 의해 상세히 도시되어 있지 않은 전도 요소들에 연결되어 있다. 상기 인쇄회로기판의 다른 접촉 연결들 또는 구조된 전도 요소들은 105 및 106에 의해 대략적으로 지시되어 있다.
종래 기술에 따라, 추가적으로 보호되거나 실드된 전자부품(101)은 그러므로 인쇄회로기판의 표면에 배치되는데, 이때 이 경우에 있어서, 상기 전자부품(101)은 마이크로폰으로 사용되고, 상기 마이크로폰(101)에 의해 기록된 음향을 위한 홀 또는 통과 통로(107)가 지시되어 있다. 이 알려진 실시예는 예를 들어, 금속 우리에 의해 형성된, 상기 실드(103)의 후속 제조를 위한 상당한 추가 비용을 수반할 뿐만 아니라, 상기 전자부품(101)의 적절하게 보호되고 안전한 수용을 절대 보장할 수 없다.
도 2에 도시된 본 발명에 따른 실시예에 있어서, 특히, 복합층 인쇄회로기판 요소(1)가 도 1에 따른 종래 기술과 유사하게 마련되고, 그 위헤 전자부품(3)이 대략적으로 지시된 접촉점들(2)을 통해 고정된다.
이하에서 상세히 설명될 연결들(5)을 통해, 제2인쇄회로기판 요소들(4)가 이미 완성된 인쇄회로기판 요소(1)에 연결되는데, 이때 복수의 서로 다른 층들 또는 겹들(6,7,8,9)이 상기 제2인쇄회로기판 요소(4)에 지시되어 있거나 도시되어 있다. 나아가, 이와 같이 이미 완성된 인쇄회로기판 요소(4)에는, 컷아웃 또는 홈 또는 오목부(10)가 형성되어 있는데, 도 2에 도시된 실시예에서의 치수는 어떠한 연장 방향으로도 상기 전자부품(3)의 치수를 초과하고, 이때 상기 부품(3)과 상기 홈 또는 오목부(10)의 주변벽들 사이, 상기 거리들 또는 자유 공간은 실제와 같은 비율로 도시되어 있지 않지만 설명을 위해 매우 크게 도시되어 있다.
마이크로폰으로 상기 부품(3)을 사용할 때, 통과 통로 또는 음향 홀(11) 또한 도 1에 따른 실시예에서와 유사하게 상기 인쇄회로기판(1) 안에 마련된다.
상기 부품 또는 마이크로폰(3)의 전자기파에 대한 적절한 실딩을 달성하기 위해, 상기 부품(3)을 실질적으로 완전히 둘러싸는 금속 우리가 이미 완성된 복합층 인쇄회로기판 요소(4)의 분리 층 또는 겹을 직접적으로 구성하는 전도 물질의 실질적으로 전체표면 층(12)에 의해, 또한 상기 접촉 연결들 또는 연결들(5)의 영역에서 접촉 연결들(13)에 의해 형성된다. 이러한 접촉 연결들(13)은 통과 통로들에 의해 형성되는데, 이것은 인쇄회로기판 제조에 있어서 알려져 있고, 예를 들어, 전도 물질을 채우거나 적어도 도금하는 것과 같다. 전도 물질과 같은 연결(5), 예를 들어, 솔더 연결(5)을 제공할 때, 상기 인쇄회로기판 요소들(1,4)에 집적되는 신뢰성 있는 실딩은 상기 전자부품 또는 센서(3)의 배치 후 상기 2개의 인쇄회로기판 요소들(1,4)의 연결 즉시 달성될 것이다.
집적되는 부품으로서 마이크로폰(3)을 삽입할 때, 상기 부품의 음향 품질의 달성은, 예를 들어, 도 1에 따른 종래 기술에서 따로 배치되어 있는 금속 실드를 포기하고, 상기 부품(3)을 상기 선제조된 인쇄회로기판 요소들(1,4)에 삽입하는 것에 의해 가능하다.
도 1에 도시된 종래 기술에 따른 실시예에서 마련된 것과 같은 추가적인 구조들 또는 접촉점들(14,15) 또한 상기 인쇄회로기판 요소(1)에 도시되어 있다.
도 3에 따른 구성에 있어서, 미리 완성된 인쇄회로기판 요소(21)가 도 2에 따른 실시예에서와 같이 마련되는데, 그 위에는 전자부품(23)이 배치되어 접촉점들(22)에 의해 지지된다.
상기 인쇄회로기판 요소(21)에 이미 완성된 제2인쇄회로기판 요소(24)가 연결되는데, 이것은 복합층 인쇄회로기판 요소에 의해 형성되고, 알려진 이러한 복합층들 또는 겹들은 간결함을 위해 도 3에서 생략되었다.
이전 실시예와 유사하게, 연결(25)이 상기 인쇄회로기판 요소들(21,24) 사이에 마련되는데, 이때 상기 전자부품(23)은 상기 인쇄회로기판 요소(24)에 마련된 홈 또는 오목부(26)에 배치되고, 그 치수는 상기 부품(23)의 치수에 비해서는 크고, 명료함을 위해 과장된 방식으로 도시되어 있다.
예를 들어, 마이크로폰으로 사용될 때 마련된 추가적인 실딩을 위해, 상기 인쇄회로기판 요소(24) 안의 전도 금속 물질의 실질적으로 전체표면 층이 27에 의해 지시되어 있는데, 이때 통과 통로들(28)은 이전 실시예에서와 유사하게 실드를 완성하기 위해 지시되어 있고, 통과 통로들은 전도 물질의 연결(25)을 제공할 때, 전도 물질로 채우거나 또는 적어도 도금하는 동안 또는 그 후 상기 전자부품(23)을 둘러싸는 실딩을 제공한다.
상기 부품 또는 센서(23)가 배치되거나 수령되거나 집적되는, 상기 홈(26)에 의해 정의되는 상기 자유 공간(29)으로의 통과 통로는 30으로 지시되어 있다.
도 3에 도시된 실시예에 있어서, 상기 부품(23)을 위한 평가 전자부품들(31)이 공간적으로 매우 가까운 주변에 마련되고, 특히 상기 인쇄회로기판 요소(21)에 집적되어, 이러한 인쇄회로기판에 바로 집적되거나 집적될 수 있는 이러한 모듈화된 센서의 소형화 관점에서, 상기 센서(23)에 의해 결정된 측정 데이터 또는 측정된 값들의 기록 및/또는 평가가 가능해질 것이다.
도 4에 도시된 다른 변형된 실시예에 있어서, 복수의 층들로 구성된 인쇄회로기판 요소(41)에는 홈 또는 오목부(42)가 마련되어 있고, 이때 전자부품(43)은 접촉점들(44)을 통해 상기 인쇄회로기판 요소(41)의 상기 홈(42) 안에 직접 고정된다. 이전 실시예에서와 유사하게, 평가 전자부품들(45)은 상기 부품(43)의 바로 근처 상기 인쇄회로기판 요소(41)에 집적되고, 상기 부품(43)과 상기 평가 전자부품들 사이의 접촉 연결은 대략적으로 46에 의해 지시된다. 또한 도 4에 따른 실시예는 외부 환경과 상기 센서 또는 부품(43)을 연결하기 위한 통과 통로(47)을 포함한다.
이전의 실시예들과 유사하게, 다른 인쇄회로기판 요소(48)가 연결들(49)을 통해 상기 인쇄회로기판 요소(41)에 연결되거나 결합되고, 이때, 실딩을 제공하기 위해, 이전 실시예들과 유사하게, 전도 물질의 층 또는 겹(50) 옆에 통과 통로들(51)에 적절한 금속 도금 등이 마련된다.
도 5에 따른 대략적인 도면으로부터, 인쇄회로기판의 제조에서 알려진 바와 같이, 매우 많은 복수의 유사한 요소들이 보통 공통 캐리어 또는 이에 따라 큰 포맷에서 제조되고, 이때 상기 개별적인 인쇄회로기판의 완성 후, 이것은 개별적인 모듈들 또는 요소들로 세분화된다.
나아가, 도 5에 따른 실시예에 있어서, 도 2 내지 도 4에 따른 이전 실시예들과는 달리, 수용되는 상기 전자부품의 실질적인 밀폐가 제공된다.
이를 위해, 유리, 세라믹 등과 같은 밀폐 물질의 층 또는 겹(62)이 이미 완성된 인쇄회로기판 요소(61)에 마련되거나 집적되는데, 상기 인쇄회로기판 요소(61)는 복수의 층들 또는 겹들로 구성되고, 간결함을 위해 상세히 도시하지 않았다. 이전 실시예들과 유사하게, 전자부품 또는 센서(63)가 대략적인 접촉점들(64)을 통해 상기 인쇄회로기판 요소(61)에 배치되는데, 상기 전자부품(63)은 다른 인쇄회로기판 요소(66)의 홈(65) 안에 배치되거나 집적되어 있다. 상기 인쇄회로기판 요소들(61,66) 사이의 연결은 대략적으로 지시된 연결들(67)을 통해 영향을 받는다.
이전 실시예들과 대조적으로, 도 5에 도시된 실시예는 외부 환경에 대한 상기 부품 또는 센서(63)의 밀폐를 필요로 하는데, 이때 상기 밀폐 물질(62)로 구성된 상기 밀봉에 더하여, 도금(68)이 상기 인쇄회로기판 요소(66)에 마련되는데, 이 도금은 또한 상기 연결들(67)의 영역들에서 상기 개별적인 통과 홀들 또는 통로들(69)로 연장된다. 금속 물질의 전체표면 물질 층 또는 연속적인 도금을 제공하는 것에 의해, 적절한 밀폐가 제공될 것이고, 상기 물질(62)로 구성된 상기 밀봉에 의해 상기 부품(63)의 전체표면 외장 또는 실딩이 가능하게 된다.
상기 밀폐 물질(62)의 영역에, 피드쓰루들(feedthroughs, 70)이 상기 밀폐 물질(62)을 관통하는 적당한 구멍들(bores) 또는 블라인드 홀들에 의해 마련된다. 이러한 방식으로, 상기 부품(63)의 적당한 밀폐 또한 상호 분리된 접촉점들 영역에 제공될 수 있다.
상기 인쇄회로기판 요소(61)는, 상기 피드쓰루들(70)에 더하여, 상기 물질(62)을 관통하는 슬롯들 또는 구멍들 또는 통로들(73)을 포함하는데, 상기 홀들(69)과 유사하게, 예를 들어 전자기 실딩에 더하여 완벽한 밀폐 실딩을 위해 전기적으로(gavanically) 도금되어 있다.
나아가, 도 5에는 인접한 모듈들을 분리시키는 분리선(72)이 상기 개별적인 모듈들의 완성 후에 마련되는데, 단지 상기 인쇄회로기판 요소들(61,66) 각각이 상기 인접한 모듈에 대하여 대략적으로 지시되어 있다.
도시된 것과는 반대로, 이러한 전자부품들은 매우 많은 복수의 접촉점들 또는 접촉 영역들을 포함하는데, 간결함을 위해 실질적으로 단지 2개의 접촉점들(2,22,44,64)이 각각의 도면에서 지시되고 있다.
게다가, 특히 상기 전자부품(3,23,43,63)의 적용 또는 사용 목적에 따라 설명을 위해 특히 도시된 바와 같이, 상기 개별적인 홈들 또는 오목부들(10,26,42,65)에 의해 형성되는 자유 공간들은 개별적으로 수용되는 상기 전자부품(3,23,43,63)의 치수가 도시된 정도 만큼 초과할 필요는 없다.
상기 개별적인 홈 또는 오목부들(10,26,42,65)의 치수들은 수용되거나 집적되는 상기 부품(3,23,43,63)의 치수에 따라 실질적으로 변경되어, 상기 부품은 실질적으로 정확하게 꼭 맞는 방식으로 상기 개별적인 홈 또는 오목부에 수령될 것임을 예상할 수 있다. 가장 핵심적인 것은 완성된 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)을 개별적으로 마련함으로써, 상기 홈들(10,26,42,65)에 의해 정의되는 자유 공간의 치수들이 변경되지 않고 유지된다는 것이다.
연결되는 상기 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)의 연결(5,25,49,67)을 제공하기 위해, 전도 물질들의 실딩이 필요하다면, 상기에서 지시한 바와 같은 솔더 연결 외에, 공융 본딩, 열압축 본딩, 확산 솔더링과 같은 연결, 또는 전도성 접착제 및/또는 전도성 접착필름을 이용한 연결을 실현하는 것 또한 가능하다. 예를 들어 패러데이 우리를 형성하는 것에 의한, 이러한 전도 물질의 연속적인 실딩이 필요하지 않는 한, 비전도 물질들의 접착 연결들 또한 예를 들어 마련될 수 있다.
예를 들어, 집적되거나 수용되는 상기 전자부품(3,23,43)의 마이크로폰으로서의 구성, 그 끝에 음향 홀의 형태인 통과 통로(11,30,47)가 개별적으로 마련되어 있는 이러한 구성 외에, 이러한 부품들은 또한 예를 들어, 온도, 습도, 압력, 밝기 또는 일반적으로 가스 또는 액체 매체의 성분과 같은 다른 물리적 값들을 결정하는 데 사용될 수 있다. 또는, 상기 전자부품은 고주파 요소로 구성될 수 있다.
도 5에 따른 실시예에 있어서, 실질적인 밀폐가 제공되는데, 환경 요인들 또는 외부 환경으로부터의 영향들에 대한 실딩이 안전하게 제공되어야 하는, 가속도 센서 또는 위치 센서 또는 다른 타입의 센서가 예를 들어, 상기 컷아웃 또는 홈에 의해 제공되는 자유 공간 안에 집적될 수 있다.
외부 영향으로부터 상기 부품 또는 센서(3,23,43,63)의 실딩에 더하여, 실딩은 또한 예를 들어, 상기 전자부품(63) 영역 안의 능동 매체(aggressive media)의 성분의 결정이 수행되어야 한다면, 도면에는 상세히 도시하지 않은 인쇄회로기판 영역의 다른 요소들 또는 부품들을 보호하기 위해 사용될 수 있다.
종합적으로, 상기 부품들 도는 센서들(3,23,43,63)의 삽입은 인쇄회로기판 제조에 있어서 전반적으로 알려진 방법 단계들을 사용하는 데 있어 영향을 준다.
1,4: 인쇄회로기판 요소 2: 접촉점들
3: 전자부품 5: 연결들
6,7,8: 층들 10: 오목부
11: 통과 통로 12: 전체표면 층
13: 접촉 연결들 14,15: 접촉점들

Claims (25)

  1. 2개의 완성된 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)을 마련하는 단계로, 상기 인쇄회로기판 요소들은 복수의 상호연결된 층들 또는 겹들(6,7,8)로 구성되고, 적어도 하나의 인쇄회로기판 요소(4,24,41,66)은 컷아웃 또는 오목부(10,26,42,65)를 포함하는, 단계;
    상기 인쇄회로기판 요소들 중 하나 위에 또는 상기 적어도 하나의 인쇄회로기판 요소의 상기 컷아웃 안에 집적될 부품(3,23,43,63)을 배치하는 단계; 및
    상기 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)을 상기 컷아웃(10,26,42,65) 안에 수용된 상기 부품(3,23,43,63)과 연결하는 단계를 포함하는, 인쇄회로기판에 전자부품을 집적하는 방법.
  2. 제 1 항에 있어서, 상기 컷아웃(10,26,42,65)의 치수는 상기 부품(3,23,43,63)의 확장의 적어도 한 방향으로 상기 부품(3,23,43,63)의 치수를 초과하도록 선택되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  3. 제 2 항에 있어서, 상기 컷아웃(10,26,42,65)의 치수는 상기 부품(3,23,43,63)의 각각의 치수의 적어도 5%, 특히 적어도 15% 만큼의 확장의 적어도 한 방향으로 상기 부품(3,23,43,63)의 치수를 초과하는, 인쇄회로기판에 전자부품을 집적하는 방법.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 컷아웃(10,26,42,65)의 치수는 상기 부품(3,23,43,63)의 확장의 어느 방향으로도 상기 부품(3,23,43,63)의 치수를 초과하도록 선택되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 집적되는 상기 부품(3,23,43,63)은 온도, 습도, 압력, 음향, 밝기, 가속도, 공간적 위치, 가스 또는 액체 매체의 성분, 고주파 요소 등을 결정하기 위해 센서에 의해 형성되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 집적되는 상기 부품(3,23,43)을 수용하기 위해 상기 컷아웃(10,26,42)으로 흐르는 적어도 하나의 통과 통로(11,30,47)가 인쇄회로기판 요소(1,21,41) 안에 형성되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 부품(3,23,43,63)은, 상기 컷아웃(10,26,42,65)에 수용된 상태에서, 상기 2개의 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)의 외부 환경 및/또는 상기 인쇄회로기판 요소들의 이웃 영역들로부터 차폐되어 있는, 인쇄회로기판에 전자부품을 집적하는 방법.
  8. 제 7 항에 있어서, 실딩이 상기 인쇄회로기판 요소들(4,24,41)의 전도층들(12,27,50), 실질적으로 전체표면에 의해 적어도 부분적으로 제공되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  9. 제 8 항에 있어서, 실딩에 사용되는 상기 인쇄회로기판 요소들(4,24,41,66)의 전도 영역들(12,27,50,68)은 상기 인쇄회로기판 요소들의 상기 전도 영역들 사이의 접촉 연결들(13,28,51,69,73)을 도통시키는 것에 의해 추가적으로 연결되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  10. 제 7 항, 제 8 항 또는 제 9 항에 있어서, 집적되는 상기 부품(63)의 접촉 연결들(64)의 영역에서, 밀폐 비전도 물질(62) 층이 인쇄회로기판 요소(61)에 삽입되고 상기 부품(63)의 접촉 연결이 상기 밀폐 층(62)을 관통해 형성되고 전도 물질로 채워지는 블라인드 홀들(70), 도금 등에 의해 실현되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 부품(23,43)을 위한 평가 전자부품들(31,45)이 상기 인쇄회로기판 요소(21,41) 안에 삽입되고, 상기 인쇄회로기판 요소(21,41) 위에 상기 전자부품(23,43)이 지지되거나, 또는 상기 전자부품이 접촉연결되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)의 상기 연결(5,25,49,67)은 그 자체로 잘 알려진 솔더링, 공융 본딩, 열압축 본딩, 확산 솔더링, 전도성 접착제 및/또는 전도성 접착필름 등의 사용에 의해 수행되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 컷아웃(10,26,42,65)은 연결되는 인쇄회로기판 요소 층들이 연결된 후 상기 인쇄회로기판 요소의 부분 영역의 접착을 방지하는 물질을 이용해, 상기 부분 영역을 세정하는 것에 의해 상기 적어도 하나의 인쇄회로기판 요소(4,24,41,66) 안에 제조되는, 인쇄회로기판에 전자부품을 집적하는 방법.
  14. 2개의 완성된 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)로, 상기 인쇄회로기판 요소들은 복수의 상호연결된 층들 또는 겹들(6,7,8)로 구성되고, 여기서 적어도 하나의 인쇄회로기판 요소(4,24,41,66)은 컷아웃 또는 오목부(10,26,42,65)를 포함하고; 및
    상기 인쇄회로기판 요소들 중 하나 위에 또는 상기 적어도 하나의 인쇄회로기판 요소의 상기 컷아웃 안에 배치되는 부품(3,23,43,63)을 포함하는 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판으로,
    상기 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)은 상기 컷아웃(10,26,42,65) 안에 상기 부품(3,23,43,63)의 수용 후 연결되거나 연결될 수 있는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  15. 제 14 항에 있어서, 상기 부품(3,23,43,63)을 수용하기 위해 상기 컷아웃(10,26,42,65)의 치수는 상기 부품(3,23,43,63)의 확장의 적어도 한 방향으로 상기 부품(3,23,43,63)의 치수를 초과하되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  16. 제 15 항에 있어서, 상기 컷아웃(10,26,42,65)의 치수는 상기 부품(3,23,43,63)의 치수의 적어도 5%, 특히 적어도 15% 만큼의 확장의 적어도 한 방향으로 상기 부품(3,23,43,63)의 치수를 초과하는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  17. 제 15 항 또는 제 16 항에 있어서, 상기 컷아웃(10,26,42,65)의 치수는 상기 부품(3,23,43,63)의 확장의 어느 방향으로도 상기 부품(3,23,43,63)의 치수를 초과하도록 선택되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  18. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서, 집적되는 상기 부품(3,23,43,63)은 온도, 습도, 압력, 음향, 밝기, 가속도, 공간적 위치, 가스 또는 액체 매체의 성분, 고주파 요소 등을 결정하기 위해 센서에 의해 형성되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  19. 제 14 항 내지 제 18 항 중 어느 한 항에 있어서, 상기 부품(3,23,43)을 수용하기 위해 상기 컷아웃(10,26,42)의 내부로 흐르는 적어도 하나의 통과 통로(11,30,47)가 마련되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  20. 제 14 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 인쇄회로기판의 이웃 부분 영역들 및/또는 외부 환경으로부터 상기 컷아웃(10,26,42,65)에 수용된 상태에서의 상기 부품(3,23,43,63)의 부분 실딩이 제공되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  21. 제 20 항에 있어서, 실딩이 상기 인쇄회로기판 요소들(4,24,41)의 전도층들(12,27,50), 실질적으로 전체표면에 의해 적어도 부분적으로 제공되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  22. 제 21 항에 있어서, 실딩에 사용되는 상기 인쇄회로기판 요소들(4,24,41,66)의 전도 영역들(12,27,50,68)은 상기 인쇄회로기판 요소들의 상기 전도 영역들 사이의 접촉 연결들(13,28,51,69,73)을 도통시키는 것에 의해 추가적으로 연결되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  23. 제 20 항, 제 21 항 또는 제 22 항에 있어서, 집적되는 상기 부품(63)의 접촉 연결들(64)의 영역에서, 밀폐 비전도 물질(62) 층이 인쇄회로기판 요소(61)에 삽입되고 상기 부품(63)의 접촉 연결이 상기 밀폐 층(62)을 관통해 형성되고 전도 물질로 채워지는 블라인드 홀들(70), 도금 등에 의해 실현되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  24. 제 14 항 내지 제 23 항 중 어느 한 항에 있어서, 상기 부품(23,43)을 위한 평가 전자부품들(31,45)이 상기 인쇄회로기판 요소(21,41) 안에 집적되고, 상기 인쇄회로기판 요소(21,41) 위에 상기 부품(23,43)이 지지되거나, 또는 상기 부품이 접촉연결되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
  25. 제 14 항 내지 제 24 항 중 어느 한 항에 있어서, 상기 인쇄회로기판 요소들(1,4,21,24,41,48,61,66)의 상기 연결(5,25,49,67)은 그 자체로 잘 알려진 솔더링, 공융 본딩, 열압축 본딩, 확산 솔더링, 전도성 접착제 및/또는 전도성 접착필름 등의 사용에 의해 수행되는, 그 안에 집적되는 전자부품을 포함하는 인쇄회로기판.
KR1020127025593A 2010-04-13 2011-04-11 전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판 Active KR101809288B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATGM236/2010 2010-04-13
AT0023610U AT12317U1 (de) 2010-04-13 2010-04-13 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
PCT/AT2011/000172 WO2011127503A1 (de) 2010-04-13 2011-04-11 Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil

Publications (2)

Publication Number Publication Date
KR20130040796A true KR20130040796A (ko) 2013-04-24
KR101809288B1 KR101809288B1 (ko) 2018-01-18

Family

ID=44279720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025593A Active KR101809288B1 (ko) 2010-04-13 2011-04-11 전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판

Country Status (7)

Country Link
US (2) US9055706B2 (ko)
EP (1) EP2559327B1 (ko)
JP (1) JP5579919B2 (ko)
KR (1) KR101809288B1 (ko)
CN (1) CN102845140B (ko)
AT (1) AT12317U1 (ko)
WO (1) WO2011127503A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
JP2014092531A (ja) * 2012-11-07 2014-05-19 Seiko Epson Corp 物理量検出装置、電子機器および移動体
AT514074B1 (de) * 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
CN104661431A (zh) * 2013-11-15 2015-05-27 联想(北京)有限公司 一种电子设备
CN104684269B (zh) * 2013-12-03 2017-09-05 旭景科技股份有限公司 具有嵌入式电子元件的印刷电路板及其制造方法
US10133314B2 (en) 2014-05-26 2018-11-20 Apple Inc. Portable computing system
US10228721B2 (en) 2014-05-26 2019-03-12 Apple Inc. Portable computing system
DE102014217866A1 (de) * 2014-09-08 2016-03-10 Robert Bosch Gmbh Verfahren zum Herstellen eines Elektronikmuduls insbesondere für ein Kfz-Getriebesteuergerät
CN207586791U (zh) 2014-09-30 2018-07-06 苹果公司 便携式计算系统
US9955570B2 (en) 2015-01-09 2018-04-24 Apple Inc. Features of a flexible connector in a portable computing device
US10162390B2 (en) * 2015-01-16 2018-12-25 Apple Inc. Hybrid acoustic EMI foam for use in a personal computer
JP5980463B1 (ja) * 2015-01-23 2016-08-31 三菱電機株式会社 セラミックス基板、接合体、モジュール、およびセラミックス基板の製造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
DE102015215398A1 (de) * 2015-08-12 2017-02-16 Innosent Gmbh Radarsensor
CN105809852A (zh) * 2016-03-07 2016-07-27 福建联迪商用设备有限公司 一种模块化pos机
DE102016208782A1 (de) * 2016-05-20 2017-11-23 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement
DE102016211967B3 (de) * 2016-06-30 2017-09-07 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
CN108444618A (zh) * 2018-04-11 2018-08-24 中北大学 一种微型高频压力传感器及其封装方法
EP3815197A4 (en) * 2018-06-05 2022-03-09 Plume Design, Inc COMPACT, PLUG-IN, HIGH-PERFORMANCE WIFI ACCESS POINT
CN110753447B (zh) * 2018-07-24 2021-05-28 鹏鼎控股(深圳)股份有限公司 内埋式电路板及其制作方法
CN109121293B (zh) * 2018-09-30 2020-05-15 西安易朴通讯技术有限公司 印刷电路板组件及电子设备
US11425821B2 (en) * 2019-08-22 2022-08-23 Cisco Technology, Inc. Optimizing design and performance for printed circuit boards
CN112218428B (zh) * 2020-11-04 2022-02-18 生益电子股份有限公司 一种内埋空腔的制作方法及pcb
DE102021205841A1 (de) * 2021-06-10 2022-12-15 MICRO-EPSILON-MESSTECHNIK GmbH & Co. K.G. Gehäuse für eine elektronische Einheit und Sensorsystem mit einem Gehäuse
CN113727519B (zh) * 2021-08-09 2023-02-03 维沃移动通信有限公司 电路板组件和电子设备
CN116997070A (zh) * 2022-04-25 2023-11-03 奥特斯奥地利科技与系统技术有限公司 部件承载件及其制造方法、部件承载件组件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
DE19654404A1 (de) * 1996-12-24 1998-06-25 Hewlett Packard Co Adaptationsvorrichtung zum elektrischen Test von Leiterplatten
JPH1123615A (ja) * 1997-05-09 1999-01-29 Hitachi Ltd 接続装置および検査システム
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP2004241358A (ja) * 2003-02-10 2004-08-26 Denso Corp 基板組込型タッチセンサ及びその製造方法
JP4303610B2 (ja) * 2003-05-19 2009-07-29 富士フイルム株式会社 多層配線基板、部品実装方法、及び、撮像装置
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
CN101331814B (zh) * 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
KR100770874B1 (ko) * 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
AT10030U1 (de) * 2007-02-16 2008-07-15 Austria Tech & System Tech Verfahren zum herstellen einer starr-flexiblen leiterplatte sowie starr-flexible leiterplatte
AT11664U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
DE102007036045A1 (de) 2007-08-01 2009-02-05 Siemens Ag Elektronischer Baustein mit zumindest einem Bauelement, insbesondere einem Halbleiterbauelement, und Verfahren zu dessen Herstellung
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법
GB2451921A (en) 2007-08-17 2009-02-18 Wolfson Microelectronics Plc MEMS package
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
WO2010095210A1 (ja) 2009-02-17 2010-08-26 株式会社村田製作所 部品内蔵モジュールの製造方法
US8116090B2 (en) * 2009-04-09 2012-02-14 Bae Systems Information And Electronic Systems Integration Inc. Low temperature co-fired ceramic (LTCC) transmit/receive (T/R) assembly utilizing ball grid array (BGA) technology

Also Published As

Publication number Publication date
US9055706B2 (en) 2015-06-09
KR101809288B1 (ko) 2018-01-18
CN102845140B (zh) 2016-01-27
JP2013524540A (ja) 2013-06-17
US20150237733A1 (en) 2015-08-20
CN102845140A (zh) 2012-12-26
EP2559327B1 (de) 2018-05-16
WO2011127503A1 (de) 2011-10-20
US20130008703A1 (en) 2013-01-10
JP5579919B2 (ja) 2014-08-27
EP2559327A1 (de) 2013-02-20
AT12317U1 (de) 2012-03-15
US9674960B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
KR20130040796A (ko) 전자부품을 인쇄회로기판에 집적하는 방법, 및 그 안에 집적된 전자부품을 포함하는 인쇄회로기판
KR101229142B1 (ko) 반도체 장치 및 마이크로폰
KR101566597B1 (ko) 케이스형 전기 소자
JP5763682B2 (ja) Mems及びasicを備える小型化した電気的デバイス及びその製造方法
KR101381438B1 (ko) 인쇄회로기판에 전기적으로 결합되도록 구성된 에어 캐비티 패키지 및 상기 에어 캐비티 패키지의 제공 방법
KR101481248B1 (ko) 인쇄회로기판에 전기적으로 결합되도록 구성된 반도체 패키지 및 상기 반도체 패키지의 제공 방법
JP5840172B2 (ja) 圧力センサーおよび圧力センサーの製造方法
KR101943895B1 (ko) 전자 부품 수납용 패키지, 전자 장치 및 전자 모듈
US20150117681A1 (en) Acoustic Assembly and Method of Manufacturing The Same
KR20140098069A (ko) 제어 유닛용 전자 모듈
CN111295894A (zh) 麦克风封装
KR20100073951A (ko) 공동부를 갖는 회로 기판 및 그 제조 방법
CN103487198B (zh) 压力传感器以及压力传感器的制造方法
US11146893B2 (en) Sensor system, sensor arrangement, and assembly method using solder for sealing
JP5656318B2 (ja) 圧力センサーおよび圧力センサーの製造方法
JP2009016841A5 (ko)
JP3556166B2 (ja) 圧力センサ
JP4989138B2 (ja) 赤外線検出器
US6750537B2 (en) Substrate structure
JP6605971B2 (ja) センサ用パッケージおよびセンサ装置
JP2008026079A (ja) 赤外線検出器及びその製造方法
CN119764298A (zh) 一种半导体封装及其制造方法
TW201810548A (zh) 電子單元
KR20170089483A (ko) 밀봉 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20120928

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160224

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170622

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20171113

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20171208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20171208

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200922

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20211014

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20221026

Start annual number: 6

End annual number: 6