KR20130038061A

KR20130038061A - Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit

Info

Publication number: KR20130038061A
Application number: KR1020110102698A
Authority: KR
Inventors: 정환희
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-10-07
Filing date: 2011-10-07
Publication date: 2013-04-17
Anticipated expiration: 2031-10-07
Also published as: KR101826984B1

Abstract

실시 예에 따른 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층 위에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 을 포함하고, 상기 제2 도전형 반도체층은 제1 캐리어 모빌리티를 갖는 제1 영역과, 상기 제1 캐리어 모빌리티에 비하여 낮은 값을 갖는 제2 캐리어 모빌리티를 갖는 제2 영역을 포함한다.The light emitting device according to the embodiment may include a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A reflective electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; An electrode disposed on the first conductive semiconductor layer and electrically connected to the first conductive semiconductor layer; The second conductive semiconductor layer may include a first region having a first carrier mobility and a second region having a second carrier mobility having a lower value than the first carrier mobility.

Description

LIGHT EMITTING DEVICE, METHOD OF FABRICATING LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHT UNIT}

실시 예는 발광소자, 발광소자 제조방법, 발광소자 패키지 및 라이트 유닛에 관한 것이다.The embodiment relates to a light emitting device, a light emitting device manufacturing method, a light emitting device package, and a light unit.

발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.Light emitting diodes (LEDs) are widely used as light emitting devices. Light-emitting diodes use the properties of compound semiconductors to convert electrical signals into light, such as infrared, visible and ultraviolet light.

발광소자의 광 효율이 증가됨에 따라 표시장치, 조명기기를 비롯한 다양한 분야에 발광소자가 적용되고 있다.As the light efficiency of light emitting devices increases, light emitting devices have been applied to various fields including display devices and lighting devices.

실시 예는 전류 분산 효과를 얻을 수 있고 광 추출 효율을 향상시킬 수 있는 발광소자, 발광소자 제조방법, 발광소자 패키지, 라이트 유닛을 제공한다.The embodiment provides a light emitting device, a light emitting device manufacturing method, a light emitting device package, and a light unit capable of obtaining a current dispersion effect and improving light extraction efficiency.

실시 예에 따른 발광소자 패키지는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층 위에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 을 포함하고, 상기 제2 도전형 반도체층은 제1 캐리어 모빌리티를 갖는 제1 영역과, 상기 제1 캐리어 모빌리티에 비하여 낮은 값을 갖는 제2 캐리어 모빌리티를 갖는 제2 영역을 포함한다.The light emitting device package according to the embodiment includes a body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting device; The light emitting device includes: a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A reflective electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; An electrode disposed on the first conductive semiconductor layer and electrically connected to the first conductive semiconductor layer; The second conductive semiconductor layer may include a first region having a first carrier mobility and a second region having a second carrier mobility having a lower value than the first carrier mobility.

실시 예에 따른 라이트 유닛은, 기판; 상기 기판 위에 배치된 발광소자; 상기 발광소자로부터 제공되는 빛이 지나가는 광학 부재; 를 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 아래에 배치되며 상기 제2 도전형 반도체층에 전기적으로 연결된 반사전극; 상기 제1 도전형 반도체층 위에 배치되며 상기 제1 도전형 반도체층에 전기적으로 연결된 전극; 을 포함하고, 상기 제2 도전형 반도체층은 제1 캐리어 모빌리티를 갖는 제1 영역과, 상기 제1 캐리어 모빌리티에 비하여 낮은 값을 갖는 제2 캐리어 모빌리티를 갖는 제2 영역을 포함한다.According to an embodiment, a light unit includes a substrate; A light emitting device disposed on the substrate; An optical member through which light provided from the light emitting device passes; The light emitting device includes: a light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer; A reflective electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer; An electrode disposed on the first conductive semiconductor layer and electrically connected to the first conductive semiconductor layer; The second conductive semiconductor layer may include a first region having a first carrier mobility and a second region having a second carrier mobility having a lower value than the first carrier mobility.

실시 예에 따른 발광소자 제조방법은, 기판 위에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제2 도전형 반도체층을 형성하는 단계; 상기 제2 도전형 반도체층의 제2 영역 위에 마스크를 형성하여, 상기 제2 도전형 반도체층의 제1 영역을 노출시키는 단계; 상기 제2 도전형 반도체층의 제2 영역에 대하여 활성화 공정을 수행하는 단계; 상기 마스크 및 상기 제2 영역 위에 오믹접촉층을 형성하는 단계; 를 포함한다.In another embodiment, a light emitting device manufacturing method includes: forming a first conductive semiconductor layer on a substrate; Forming an active layer on the first conductivity type semiconductor layer; Forming a second conductivity type semiconductor layer on the active layer; Forming a mask on the second region of the second conductive semiconductor layer to expose the first region of the second conductive semiconductor layer; Performing an activation process on a second region of the second conductive semiconductor layer; Forming an ohmic contact layer over the mask and the second region; It includes.

실시 예에 따른 발광소자, 발광소자 제조방법, 발광소자 패키지 및 라이트 유닛은 전류 분산 효과를 얻을 수 있고 광 추출 효율을 향상시킬 수 있는 장점이 있다.The light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the light unit according to the embodiment have an advantage of obtaining a current dispersion effect and improving light extraction efficiency.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.
도 2 내지 도 7은 실시 예에 따른 발광소자 제조방법을 나타낸 도면이다.
도 8은 실시 예에 따른 발광소자의 변형 예를 나타낸 도면이다.
도 9는 실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 10은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 11은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.1 is a view showing a light emitting device according to an embodiment.
2 to 7 illustrate a method of manufacturing a light emitting device according to the embodiment.
8 is a view showing a modification of the light emitting device according to the embodiment.
9 is a view illustrating a light emitting device package according to an embodiment.
10 is a view showing a display device according to the embodiment.
11 is a view showing another example of the display device according to the embodiment.
12 is a view showing a lighting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 패키지, 라이트 유닛 및 발광소자 제조방법에 대해 상세히 설명하도록 한다.Hereinafter, a light emitting device, a light emitting device package, a light unit, and a light emitting device manufacturing method according to embodiments will be described in detail with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 도면이다.1 is a view illustrating a light emitting device according to an embodiment.

실시 예에 따른 발광소자는, 도 1에 나타낸 바와 같이, 발광구조물(10), 반사전극(17), 전극(80)을 포함할 수 있다. 상기 발광구조물(10)은 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다. 상기 반사전극(17)은 상기 발광구조물(10) 아래에 배치되며 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11) 위에 배치되며 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다.As shown in FIG. 1, the light emitting device according to the embodiment may include a light emitting structure 10, a reflective electrode 17, and an electrode 80. The light emitting structure 10 may include a first conductive semiconductor layer 11, an active layer 12, and a second conductive semiconductor layer 13. The active layer 12 may be disposed between the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13. The active layer 12 may be disposed under the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be disposed under the active layer 12. The reflective electrode 17 may be disposed under the light emitting structure 10 and may be electrically connected to the second conductive semiconductor layer 13. The electrode 80 may be disposed on the first conductive semiconductor layer 11 and electrically connected to the first conductive semiconductor layer 11.

예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다. For example, the first conductivity type semiconductor layer 11 is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is formed of an n- Type semiconductor layer to which a p-type dopant is added. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체층으로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서 II족-VI족 화합물 반도체, III족-V족 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductivity type semiconductor layer 11 may be implemented as a compound semiconductor layer. The first conductivity-type semiconductor layer 11 may be formed of, for example, a group II-VI compound semiconductor and a group III-V compound semiconductor. The first conductive semiconductor layer 11 is a semiconductor material having a compositional formula of _{_{_{_{_{In x Al y Ga 1 -x- y}}}}} N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be implemented. The first conductive semiconductor layer 11 may be selected from among GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, An n-type dopant such as Se or Te can be doped.

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 12 is formed in such a manner that electrons (or holes) injected through the first conductive type semiconductor layer 11 and holes (or electrons) injected through the second conductive type semiconductor layer 13 meet with each other, And is a layer that emits light due to a band gap difference of an energy band according to a material of the active layer 12. [ The active layer 12 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12)은 예로서 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.The active layer 12 may be embodied as a semiconductor material having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + have. When the active layer 12 is implemented in the multi-well structure, the active layer 12 may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, the InGaN well layer / GaN barrier layer . &Lt; / RTI >

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 화합물 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 예로서 II-VI족 화합물 반도체, III족-V족 화합물 반도체로 구현될 수 있다. The second conductive semiconductor layer 13 may be implemented with, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 may be implemented as a compound semiconductor layer. The second conductivity-type semiconductor layer 13 may be implemented by, for example, a group II-VI compound semiconductor or a group III-V compound semiconductor.

상기 제2 도전형 반도체층(13)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive type semiconductor layer 13 of a semiconductor material having a compositional formula of _{_{_{_{_{In x Al y Ga 1 -x- y}}}}} N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) Can be implemented. The second conductive semiconductor layer 13 may be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, A p-type dopant such as Sr, Ba or the like may be doped.

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Meanwhile, the first conductive semiconductor layer 11 may include a p-type semiconductor layer, and the second conductive semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed below the second conductive semiconductor layer 13. Accordingly, the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be variously formed, but the present invention is not limited thereto.

또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(12) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(13)과 상기 활성층(12) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.Also, a first conductive InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductive semiconductor layer 11 and the active layer 12. In addition, a second conductive type AlGaN layer may be formed between the second conductive type semiconductor layer 13 and the active layer 12.

상기 발광구조물(10) 아래에 오믹접촉층(15)과 상기 반사전극(17)이 배치될 수 있다. 상기 발광구조물(10) 아래 및 상기 오믹접촉층(15) 둘레에 채널층(16)이 배치될 수 있다. 상기 채널층(16)은 상기 발광구조물(10) 하부 둘레에 배치될 수 있다.An ohmic contact layer 15 and the reflective electrode 17 may be disposed under the light emitting structure 10. The channel layer 16 may be disposed under the light emitting structure 10 and around the ohmic contact layer 15. The channel layer 16 may be disposed around the lower portion of the light emitting structure 10.

상기 채널층(16)은 예를 들어, 전기 절연성을 갖는 재질로 형성될 수 있다. 상기 채널층(16)은 예컨대 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 채널층(16)은 Si0₂, Si_xO_y, Si₃N₄, Si_xN_y, SiO_xN_y, Al₂O₃, TiO₂ 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 상기 채널층(16)은 아이솔레이션층으로 지칭될 수도 있다.The channel layer 16 may be formed of, for example, a material having electrical insulation. The channel layer 16 may be formed of, for example, oxide or nitride. For example, at least one channel layer 16 may be selected from the group consisting of Si0 ₂ , Si _x O _y , Si ₃ N ₄ , Si _x N _y , SiO _x N _y , Al ₂ O ₃ , TiO ₂ , and the like. Can be formed. The channel layer 16 may also be referred to as an isolation layer.

상기 발광구조물(10)과 상기 오믹접촉층(15) 사이에 전류차단층(CBL: Current Blocking Layer)(18)이 배치될 수 있다. 상기 전류차단층(18)은 상기 활성층(12)의 일부 영역에 전류가 집중되는 현상을 완화하여 실시 예에 따른 발광 소자의 발광 효율을 향상시킬 수 있다.A current blocking layer (CBL) 18 may be disposed between the light emitting structure 10 and the ohmic contact layer 15. The current blocking layer 18 may improve the luminous efficiency of the light emitting device according to the embodiment by alleviating the phenomenon that the current is concentrated in a portion of the active layer 12.

상기 전류차단층(18)은 전기 절연성을 갖거나, 상기 발광구조물(10)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류차단층(18)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 전류차단층(18)은, 예를 들어, SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃ _,TiO_x, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 전류차단층(18)은 상기 오믹접촉층(15)에 비하여 전류 흐름이 좋지 않은 물질로 구현될 수 있다.The current blocking layer 18 may have electrical insulation or may be formed using a material for forming a schottky contact with the light emitting structure 10. The current blocking layer 18 may be formed of an oxide, nitride, or metal. The current blocking layer 18 may include, for example, at least one of SiO ₂ , SiO _x , SiO _x N _y , Si ₃ N ₄ , Al ₂ O ₃ _, TiO _x , Ti, Al, Cr. . For example, the current blocking layer 18 may be made of a material having a poor current flow compared to the ohmic contact layer 15.

상기 채널층(16)과 상기 전류차단층(18)은 같은 물질로 형성될 수도 있으며, 서로 다른 물질로 형성될 수도 있다.The channel layer 16 and the current blocking layer 18 may be formed of the same material, or may be formed of different materials.

상기 오믹접촉층(15)은 예컨대 투명 도전성 산화막층으로 형성될 수 있다. 상기 오믹접촉층(15)은 예로서 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag 중에서 선택된 적어도 하나의 물질로 형성될 수 있다.The ohmic contact layer 15 may be formed of, for example, a transparent conductive oxide layer. The ohmic contact layer 15 may include, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), aluminum gallium zinc oxide (AGZO), indium zinc tin oxide (IZTO), and inaz Aluminum Zinc Oxide (IGZO), Indium Gallium Zinc Oxide (IGZO), Indium Gallium Tin Oxide (IGTO), Antimony Tin Oxide (ATO), Gallium Zinc Oxide (GZO), IZON (IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt It may be formed of at least one material selected from Ag.

상기 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사전극(17)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The reflective electrode 17 may be formed of a metal material having a high reflectance. For example, the reflective electrode 17 may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective electrode 17 may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc (AZO). Transmissive conductive materials such as -Oxide, IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide) and ATO (Antimony-Tin-Oxide) It can be formed in a multi-layer. For example, the reflective electrode 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

상기 오믹접촉층(15)은 상기 발광구조물(10)과 오믹 접촉이 되도록 형성될 수 있다. 상기 반사전극(17)은 상기 발광구조물(10) 아래에 배치될 수 있다. 상기 반사전극(17)은 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 상기 반사전극(17)은 상기 오믹접촉층(15)을 통하여 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다. 또한 상기 반사전극(17)은 상기 발광구조물(10)로부터 입사되는 빛을 반사시켜 외부로 추출되는 광량을 증가시키는 기능을 수행할 수 있다.The ohmic contact layer 15 may be formed in ohmic contact with the light emitting structure 10. The reflective electrode 17 may be disposed under the light emitting structure 10. The reflective electrode 17 may be electrically connected to the second conductivity type semiconductor layer 13. The reflective electrode 17 may be electrically connected to the second conductive semiconductor layer 13 through the ohmic contact layer 15. In addition, the reflective electrode 17 may function to increase the amount of light extracted to the outside by reflecting light incident from the light emitting structure 10.

실시 예에 의하면, 상기 제2 도전형 반도체층(13)은 영역에 따라 캐리어 모빌리티가 서로 다른 값을 갖도록 구현될 수 있다. 캐리어 모빌리티는 홀 모빌리티가 될 수도 있으며 또한 일렉트론 모빌리티가 될 수도 있다.According to an embodiment, the second conductivity type semiconductor layer 13 may be implemented such that carrier mobility has different values according to regions. Carrier mobility may be hole mobility or may be electron mobility.

상기 제2 도전형 반도체층(13)은 제1 캐리어 모빌리티를 갖는 제1 영역(21)과, 상기 제1 캐리어 모빌리티에 비하여 낮은 값을 갖는 제2 캐리어 모빌리티를 갖는 제2 영역(23)을 포함할 수 있다. 상기 제1 영역(21)과 상기 제2 영역(23)은 같은 평면에 이격 되어 분포될 수 있다.The second conductivity type semiconductor layer 13 includes a first region 21 having a first carrier mobility and a second region 23 having a second carrier mobility having a lower value than the first carrier mobility. can do. The first region 21 and the second region 23 may be distributed spaced apart from the same plane.

상기 제1 영역(21)과 상기 반사전극(17) 사이에 상기 오믹접촉층(15)이 배치될 수 있다. 상기 오믹접촉층(15)은 상기 제1 영역(21)에 접촉될 수 있다. 상기 제2 영역(23)과 상기 반사전극(17) 사이에 상기 전류차단층(18)이 배치될 수 있다. 상기 반사전극(17)과 상기 전류차단층(18) 사이에 상기 오믹접촉층(15)이 배치될 수 있다. 상기 전류차단층(18)은 상기 제2 영역(23)에 접촉될 수 있다.The ohmic contact layer 15 may be disposed between the first region 21 and the reflective electrode 17. The ohmic contact layer 15 may be in contact with the first region 21. The current blocking layer 18 may be disposed between the second region 23 and the reflective electrode 17. The ohmic contact layer 15 may be disposed between the reflective electrode 17 and the current blocking layer 18. The current blocking layer 18 may be in contact with the second region 23.

예컨대, 상기 제1 영역(21)의 제1 캐리어 모빌리티는 상기 제2 영역(23)의 제2 캐리어 모빌리티에 비하여 2 배 또는 3 배 이상 큰 값을 갖도록 구현될 수 있다. 상기 제1 캐리어 모빌리티는 10 ㎠/V·s 내지 12 ㎠/V·s의 값을 가질 수 있다. 또한 상기 제2 캐리어 모빌리티는 3 ㎠/V·s 내지 4 ㎠/V·s의 값을 가질 수 있다. For example, the first carrier mobility of the first region 21 may be implemented to have a value that is two or three times greater than the second carrier mobility of the second region 23. The first carrier mobility may have a value of 10 cm 2 / V · s to 12 cm 2 / V · s. In addition, the second carrier mobility may have a value of 3 cm 2 / V · s to 4 cm 2 / V · s.

이와 같이, 실시 예에 의하면 상기 제1 영역(21)에서의 캐리어 모빌리티가 상기 제2 영역(23)에서의 캐리어 모빌리티에 비하여 더 큰 값을 가질 수 있다. 이에 따라 상기 제1 영역(21)을 통한 캐리어 확산이 상기 제2 영역(23)을 통한 캐리어 확산에 비하여 더 빠르게 진행될 수 있다. 이에 따라 상기 제2 도전형 반도체층(13)을 통하여 추가적인 전류 분산 효과를 얻을 수 있게 되며, 광 추출 효과를 상승시킬 수 있게 된다.As described above, according to the embodiment, the carrier mobility in the first region 21 may have a larger value than the carrier mobility in the second region 23. Accordingly, carrier diffusion through the first region 21 may proceed faster than carrier diffusion through the second region 23. Accordingly, an additional current spreading effect can be obtained through the second conductive semiconductor layer 13, and the light extraction effect can be increased.

또한, 상기 채널층(16)에 접촉된 상기 제2 도전형 반도체층(13)은 상기 제2 영역(23)과 같은 제2 캐리어 모빌리티를 가질 수 있다.In addition, the second conductivity-type semiconductor layer 13 in contact with the channel layer 16 may have the same second carrier mobility as the second region 23.

상기 반사전극(17) 아래에 확산장벽층(50)이 배치될 수 있다. 상기 확산장벽층(50)은 상기 채널층(16) 아래에 배치될 수 있다. 상기 확산장벽층(50) 아래에 본딩층(60), 지지부재(70)가 배치될 수 있다. 상기 확산장벽층(50)은 상기 채널층(16)에 접촉되어 배치될 수 있다. 상기 채널층(16)은 상기 발광구조물(10) 하부 둘레에 배치되며 상기 확산장벽층(50) 위에 접촉될 수 있다. 상기 확산장벽층(50)은 상기 반사전극(17)에 전기적으로 연결될 수 있다. 상기 확산장벽층(50)은 상기 반사전극(17)과 상기 오믹접촉층(15)을 통하여 상기 제2 도전형 반도체층(13)에 전기적으로 연결될 수 있다.The diffusion barrier layer 50 may be disposed under the reflective electrode 17. The diffusion barrier layer 50 may be disposed under the channel layer 16. The bonding layer 60 and the support member 70 may be disposed below the diffusion barrier layer 50. The diffusion barrier layer 50 may be disposed in contact with the channel layer 16. The channel layer 16 may be disposed around the lower portion of the light emitting structure 10 and may contact the diffusion barrier layer 50. The diffusion barrier layer 50 may be electrically connected to the reflective electrode 17. The diffusion barrier layer 50 may be electrically connected to the second conductive semiconductor layer 13 through the reflective electrode 17 and the ohmic contact layer 15.

상기 확산장벽층(50) 아래에 상기 본딩층(60)이 배치될 수 있다. 상기 본딩층(60)은 상기 확산장벽층(50)을 통하여 상기 반사전극(17)에 전기적으로 연결될 수 있다.The bonding layer 60 may be disposed below the diffusion barrier layer 50. The bonding layer 60 may be electrically connected to the reflective electrode 17 through the diffusion barrier layer 50.

상기 확산장벽층(50)은 상기 본딩층(60)이 제공되는 공정에서 상기 본딩층(60)에 포함된 물질이 상기 반사전극(17) 방향으로 확산되는 것을 방지하는 기능을 수행할 수 있다. 상기 확산장벽층(50)은 상기 본딩층(60)에 포함된 주석(Sn) 등의 물질이 상기 반사전극(17) 등에 영향을 미치는 것을 방지할 수 있다. 상기 확산장벽층(50)은 Cu, Ni, Ti, Ti-W, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. The diffusion barrier layer 50 may function to prevent the material included in the bonding layer 60 from diffusing toward the reflective electrode 17 in the process of providing the bonding layer 60. The diffusion barrier layer 50 may prevent a material such as tin (Sn) included in the bonding layer 60 from affecting the reflective electrode 17. The diffusion barrier layer 50 may include at least one of Cu, Ni, Ti, Ti-W, W, Pt, V, Fe, and Mo material.

상기 본딩층(60)은 베리어 금속 또는 본딩 금속 등을 포함하며, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있다. 상기 지지부재(70)는 실시 예에 따른 발광구조물(10)을 지지하며, 외부 전극과 전기적으로 연결되어 상기 발광구조물(10)에 전원을 제공할 수 있다. 상기 본딩층(60)은 시드층으로 구현될 수도 있다.The bonding layer 60 may include at least one of Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd, . The support member 70 supports the light emitting structure 10 according to the embodiment, and may be electrically connected to an external electrode to provide power to the light emitting structure 10. The bonding layer 60 may be implemented as a seed layer.

상기 지지부재(70)는 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 또는 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 적어도 어느 하나로 형성될 수 있다. 또한 상기 지지부재(70)는 절연성 물질로 구현될 수도 있다. 상기 지지부재(70)는 예컨대 Al₂O₃, SiO₂ 등의 물질로 구현될 수도 있다.The supporting member 70 may be a semiconductor substrate (for example, Si, Ge, GaN, GaAs, or the like) into which Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu- ZnO, SiC, SiGe, and the like). In addition, the support member 70 may be implemented with an insulating material. The support member 70 may be made of a material such as Al ₂ O ₃ , SiO ₂ .

한편, 상기 제1 도전형 반도체층(11) 위에 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(21) 상부면에 접촉될 수 있다. Meanwhile, an electrode 80 may be disposed on the first conductive semiconductor layer 11. The electrode 80 may be electrically connected to the first conductivity type semiconductor layer 11. The electrode 80 may be in contact with an upper surface of the first conductivity type semiconductor layer 21.

이에 따라, 상기 전극(80) 및 상기 반사전극(17)에 의하여 상기 발광구조물(10)에 전원이 제공될 수 있게 된다. 이에 따라, 상기 전극(80) 및 상기 반사전극(17)을 통하여 전원이 인가되면 상기 발광구조물(10)에서 빛이 제공될 수 있게 된다. Accordingly, power may be provided to the light emitting structure 10 by the electrode 80 and the reflective electrode 17. Accordingly, when power is applied through the electrode 80 and the reflective electrode 17, light may be provided from the light emitting structure 10.

실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al, Ag 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to an embodiment, the electrode 80 may be implemented in a multilayer structure. The electrode 80 may be implemented as an ohmic contact layer, an intermediate layer, and an upper layer. The ohmic contact layer may implement an ohmic contact by including a material selected from Cr, V, W, Ti, and Zn. The intermediate layer may be implemented with a material selected from Ni, Cu, Al, Ag, and the like. The upper layer may comprise, for example, Au.

상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A light extraction pattern may be provided on an upper surface of the light emitting structure 10. An uneven pattern may be provided on an upper surface of the light emitting structure 10. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

상기 발광구조물(10)의 측면 및 상부면 위에 보호층(45)이 배치될 수 있다. 상기 보호층(45)은 상기 채널층(16) 위에 배치될 수 있다. 상기 발광구조물(10)의 측면은 경사지게 제공될 수 있다. 상기 보호층(45)의 측면은 상기 발광구조물(10)의 측면에 대응되어 경사지게 제공될 수 있다. 상기 보호층(45)은 예를 들어, SiO₂, SiO_x, SiO_xN_y,Si₃N₄, Al₂O₃,TiO₂, AlN 등의 절연물질로 구현될 수 있다.The protective layer 45 may be disposed on the side and top surfaces of the light emitting structure 10. The protective layer 45 may be disposed on the channel layer 16. The side surface of the light emitting structure 10 may be provided to be inclined. Side surfaces of the protective layer 45 may be inclined to correspond to the side surfaces of the light emitting structure 10. The protective layer 45 is, for example, SiO ₂ , SiO _x , SiO _x N _y , Si ₃ N ₄ , Al ₂ O ₃ , TiO ₂ , AlN It may be implemented as an insulating material.

실시 예에 의하면, 상기 제2 도전형 반도체층(13)에 서로 다른 캐리어 모빌리티를 갖는 영역이 분포될 수 있다. 상기 제2 도전형 반도체층(13)은 제1 캐리어 모빌리티를 갖는 제1 영역(21)과 상기 제1 캐리어 모빌리티에 비하여 낮은 값의 제2 캐리어 모빌리티를 갖는 제2 영역(23)을 포함할 수 있다. According to an embodiment, regions having different carrier mobility may be distributed in the second conductive semiconductor layer 13. The second conductivity type semiconductor layer 13 may include a first region 21 having a first carrier mobility and a second region 23 having a second carrier mobility having a lower value than that of the first carrier mobility. have.

기존 발광소자에서는 전류차단층(18)을 이용하여 전류 분산 효과를 얻을 수 있었다. 실시 예에서는 상기 전류차단층(18)이 형성된 제2 영역(23)에서의 캐리어 모빌리티에 비하여 상기 전류차단층(18)이 형성되지 않은 제1 영역(21)에서의 캐리어 모빌리티가 더 빠르게 구현하였다. In the conventional light emitting device, the current dispersion effect could be obtained by using the current blocking layer 18. In the embodiment, the carrier mobility in the first region 21 in which the current blocking layer 18 is not formed is faster than the carrier mobility in the second region 23 in which the current blocking layer 18 is formed. .

이에 따라, 실시 예에 의하면 상기 전류차단층(18)에 의한 전류 분산 효과와 함께, 상기 제1 영역(21)과 상기 제2 영역(23)에 의한 전류 분산 효과를 얻을 수 있게 된다. 이에 따라 실시 예에 따른 발광소자는 종래 발광소자에 비하여 더 향상된 전류 분산 효과를 얻을 수 있으며, 향상된 광 추출 효과를 얻을 수 있다. Accordingly, according to the embodiment, it is possible to obtain the current dispersion effect by the first region 21 and the second region 23 together with the current dispersion effect by the current blocking layer 18. Accordingly, the light emitting device according to the embodiment can obtain a more improved current dispersion effect than the conventional light emitting device, and can obtain an improved light extraction effect.

그러면 도 2 내지 도 7을 참조하여 실시 예에 따른 발광소자 제조방법을 설명하기로 한다.Next, a method of manufacturing the light emitting device according to the embodiment will be described with reference to FIGS. 2 to 7.

실시 예에 따른 발광소자 제조방법에 의하면, 도 2에 도시된 바와 같이, 기판(5) 위에 제1 도전형 반도체층(11), 활성층(12), 제2 도전형 반도체층(13)을 형성한다. 상기 제1 도전형 반도체층(11), 상기 활성층(12), 상기 제2 도전형 반도체층(13)은 발광구조물(10)로 정의될 수 있다.According to the method of manufacturing the light emitting device according to the embodiment, as shown in FIG. 2, the first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 are formed on the substrate 5. do. The first conductive semiconductor layer 11, the active layer 12, and the second conductive semiconductor layer 13 may be defined as a light emitting structure 10.

상기 기판(5)은 예를 들어, 사파이어 기판(Al₂O₃), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(11)과 상기 기판(5) 사이에는 버퍼층이 더 형성될 수 있다. The substrate 5 may be formed of, for example, at least one of sapphire substrate (Al ₂ O ₃ ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. A buffer layer may be further formed between the first conductivity type semiconductor layer 11 and the substrate 5.

예로써, 상기 제1 도전형 반도체층(11)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수도 있다.For example, the first conductivity type semiconductor layer 11 is formed of an n-type semiconductor layer doped with an n-type dopant as a first conductivity type dopant, and the second conductivity type semiconductor layer 13 is formed of an n- Type semiconductor layer to which a p-type dopant is added. In addition, the first conductive semiconductor layer 11 may be formed of a p-type semiconductor layer, and the second conductive semiconductor layer 13 may be formed of an n-type semiconductor layer.

상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 11 may include, for example, an n-type semiconductor layer. The first conductive semiconductor layer 11 is a semiconductor material having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + . The first conductivity type semiconductor layer 11 may be selected from InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN and the like, and an n-type dopant such as Si, Ge, Sn, .

상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12a)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 12 is formed in such a manner that electrons (or holes) injected through the first conductive type semiconductor layer 11 and holes (or electrons) injected through the second conductive type semiconductor layer 13 meet with each other, And is a layer that emits light due to a band gap difference of an energy band according to a material of the active layer 12. [ The active layer 12a may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(12)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(12)이 상기 다중 우물 구조로 형성된 경우, 상기 활성층(12a)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.The active layer 12 may be formed of a semiconductor material having a compositional formula of _{_{_{_{_{In x Al y Ga 1 -x- y}}}}} N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). When the active layer 12 is formed in the multi-well structure, the active layer 12a may be formed by stacking a plurality of well layers and a plurality of barrier layers. For example, at an interval of an InGaN well layer / GaN barrier layer, Can be formed.

상기 제2 도전형 반도체층(13)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 13 may be formed of, for example, a p-type semiconductor layer. The second conductivity type semiconductor layer 13 is a semiconductor material having a composition formula of In _x Al _y Ga ₁ _-x- _y N (0? X? 1, 0? _Y? 1, 0? _X + . The second conductivity type semiconductor layer 13 may be selected from among InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN and InN. The p-type dopant such as Mg, Zn, Ca, .

한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(13)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(13) 위에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있으며, Meanwhile, the first conductive semiconductor layer 11 may include a p-type semiconductor layer, and the second conductive semiconductor layer 13 may include an n-type semiconductor layer. In addition, a semiconductor layer including an n-type or p-type semiconductor layer may be further formed on the second conductive semiconductor layer 13,

이에 따라, 상기 발광구조물(10)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Accordingly, the light emitting structure 10 may have at least one of np, pn, npn, and pnp junction structures. In addition, the doping concentrations of the impurities in the first conductive semiconductor layer 11 and the second conductive semiconductor layer 13 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure 10 may be variously formed, but the present invention is not limited thereto.

다음으로, 도 3에 나타낸 바와 같이, 상기 제2 도전형 반도체층(13) 위에 채널층(16)과 전류차단층(18)을 형성한다. 상기 채널층(16)과 상기 전류차단층(18)은 예로서 3 나노미터 내지 2000 나노미터의 두께로 구현될 수 있다. 상기 채널층(16)과 상기 전류차단층(18)에 의하여 상기 제2 도전형 반도체층(13)의 제1 영역(21)이 노출될 수 있다. 상기 채널층(16)과 상기 전류차단층(18)은 상기 제2 도전형 반도체층(13)의 제2 영역(23)에 배치될 수 있다.Next, as shown in FIG. 3, the channel layer 16 and the current blocking layer 18 are formed on the second conductive semiconductor layer 13. The channel layer 16 and the current blocking layer 18 may be implemented to have a thickness of, for example, 3 nanometers to 2000 nanometers. The first region 21 of the second conductive semiconductor layer 13 may be exposed by the channel layer 16 and the current blocking layer 18. The channel layer 16 and the current blocking layer 18 may be disposed in the second region 23 of the second conductive semiconductor layer 13.

상기 전류차단층(18)은 전기 절연성을 갖거나, 상기 발광구조물(10)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류차단층(18)은 산화물, 질화물 또는 금속으로 형성될 수 있다. 상기 전류차단층(18)은, 예를 들어, SiO₂, SiO_x, SiO_xN_y, Si₃N₄, Al₂O₃ _,TiO_x, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다. 상기 채널층(16)과 상기 전류차단층(18)은 같은 물질로 형성될 수도 있으며, 서로 다른 물질로 형성될 수도 있다.The current blocking layer 18 may have electrical insulation or may be formed using a material for forming a schottky contact with the light emitting structure 10. The current blocking layer 18 may be formed of an oxide, nitride, or metal. The current blocking layer 18 may include, for example, at least one of SiO ₂ , SiO _x , SiO _x N _y , Si ₃ N ₄ , Al ₂ O ₃ _, TiO _x , Ti, Al, Cr. . The channel layer 16 and the current blocking layer 18 may be formed of the same material, or may be formed of different materials.

이어서, 도 4에 나타낸 바와 같이, 상기 채널층(16), 상기 제2 도전형 반도체층(13), 상기 전류차단층(18)에 대하여 활성화(activation) 공정을 수행한다. 상기 채널층(16)과 상기 전류차단층(18)은 일종의 마스크 기능을 수행할 수 있다. 이에 따라, 상기 제2 도전형 반도체층(13)의 제1 영역(21)에 대하여 활성화가 수행될 수 있다.Subsequently, as shown in FIG. 4, an activation process is performed on the channel layer 16, the second conductive semiconductor layer 13, and the current blocking layer 18. The channel layer 16 and the current blocking layer 18 may perform a kind of mask function. Accordingly, activation may be performed on the first region 21 of the second conductivity type semiconductor layer 13.

상기 활성화 공정은 열처리 공정을 포함할 수 있다. 상기 활성화 공정은 예로서 600℃ 이상에서 수행될 수 있다. 상기 활성화 공정은 예로서 600℃ 내지 800℃ 정도에서 구현될 수 있다. The activation process may include a heat treatment process. The activation process can be performed at, for example, 600 ° C or higher. The activation process may be implemented at, for example, about 600 ℃ to 800 ℃.

상기 열처리 공정은 RTP(Rapid Thermal Processing)로 구현될 수 있다. 또한 상기 열처리 공정은 퍼니스(furnace) 내에서 구현될 수 있다. 상기 활성화 공정은 예컨대 질소(N₂) 또는 산소(O₂) 분위기에서 구현될 수 있다. 상기 활성화 공정은 안정화된 시점의 원하는 온도에서 20초 내지 60초 정도로 수행될 수 있다.The heat treatment process may be implemented by Rapid Thermal Processing (RTP). In addition, the heat treatment process can be implemented in a furnace (furnace). The activation process can be implemented, for example, in a nitrogen (N ₂ ) or oxygen (O ₂ ) atmosphere. The activation process may be performed for about 20 seconds to 60 seconds at the desired temperature at the time of stabilization.

상기 활성화 공정에 의하여 상기 제2 도전형 반도체층(13)의 상기 제1 영역(21)과 상기 제2 영역(23)은 서로 다른 캐리어 모빌리티를 가질 수 있게 된다. 상기 제2 도전형 반도체층(13)의 상기 제1 영역(21)은 제1 캐리어 모빌리티를 갖고, 상기 제2 도전형 반도체층(13)의 상기 제2 영역(23)은 상기 제1 캐리어 모빌리티에 비하여 낮은 값을 갖는 제2 캐리어 모빌리티를 가질 수 있다. 상기 제1 캐리어 모빌리티는 상기 제2 캐리어 모빌리티에 비하여 2 배 이상의 큰 값을 갖도록 구현될 수 있다.By the activation process, the first region 21 and the second region 23 of the second conductive semiconductor layer 13 may have different carrier mobility. The first region 21 of the second conductive semiconductor layer 13 has a first carrier mobility, and the second region 23 of the second conductive semiconductor layer 13 has the first carrier mobility. It may have a second carrier mobility having a lower value than. The first carrier mobility may be implemented to have a value two times larger than the second carrier mobility.

상기 활성화 공정을 통하여 상기 제1 영역(21)에서는 댕글링 본드가 깨지게 되고, 댕글링 본드를 구성하는 수소가 외부로 빠져나오게 된다. 이에 따라, 상기 제1 영역(21)에서의 댕글링 본드 수가 상기 제2 영역(23)에서의 댕글링 본드 수에 비하여 작은 값을 갖게 된다. 이로써, 상기 제1 영역(21)에서의 캐리어 모빌리티가 상기 제2 영역(23)에서의 캐리어 모빌리티에 비하여 더 큰 값을 가질 수 있게 된다.The dangling bond is broken in the first region 21 through the activation process, and hydrogen constituting the dangling bond is released to the outside. Accordingly, the number of dangling bonds in the first region 21 is smaller than the number of dangling bonds in the second region 23. As a result, carrier mobility in the first region 21 may have a larger value than carrier mobility in the second region 23.

이와 같이 상기 제1 영역(21)을 통한 캐리어 확산이 상기 제2 영역(23)을 통한 캐리어 확산에 비하여 더 빠르게 진행될 수 있다. 이에 따라 상기 제2 도전형 반도체층(13)을 통하여 추가적인 전류 분산 효과를 얻을 수 있게 되며, 광 추출 효과를 상승시킬 수 있게 된다.As such, carrier diffusion through the first region 21 may proceed faster than carrier diffusion through the second region 23. Accordingly, an additional current spreading effect can be obtained through the second conductive semiconductor layer 13, and the light extraction effect can be increased.

다음으로, 도 5에 나타낸 바와 같이, 상기 제2 도전형 반도체층(13) 위에 오믹접촉층(15), 반사전극(17)이 형성된다. Next, as shown in FIG. 5, an ohmic contact layer 15 and a reflective electrode 17 are formed on the second conductive semiconductor layer 13.

상기 오믹접촉층(15)이 형성된 후 열처리 공정이 수행될 수 있다. 이때, 상기 오믹접촉층(15)의 열처리 온도는 상기 활성화 공정에서의 열처리 온도에 비하여 낮은 온도에서 수행될 수 있다.After the ohmic contact layer 15 is formed, a heat treatment process may be performed. At this time, the heat treatment temperature of the ohmic contact layer 15 may be performed at a lower temperature than the heat treatment temperature in the activation process.

상기 반사전극(17)은 고 반사율을 갖는 금속 재질로 형성될 수 있다. 예컨대 상기 반사전극은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사전극(17)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 실시 예에서 상기 반사전극(17)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다.The reflective electrode 17 may be formed of a metal material having a high reflectance. For example, the reflective electrode may be formed of a metal or an alloy including at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, and Hf. In addition, the reflective electrode 17 may be formed of indium-tin-oxide (ITO), indium-zinc-oxide (IZO), indium-zinc-tin-oxide (IZTO), and indium-aluminum-zinc (AZO). Transmissive conductive materials such as -Oxide, IGZO (Indium-Gallium-Zinc-Oxide), IGTO (Indium-Gallium-Tin-Oxide), AZO (Aluminum-Zinc-Oxide) and ATO (Antimony-Tin-Oxide) It can be formed in a multi-layer. For example, the reflective electrode 17 may include at least one of Ag, Al, Ag-Pd-Cu alloy, or Ag-Cu alloy.

이어서, 도 6에 나타낸 바와 같이, 상기 반사전극(17) 위에 확산장벽층(50), 본디층(60), 지지부재(70)을 형성한다.Next, as shown in FIG. 6, the diffusion barrier layer 50, the bond layer 60, and the support member 70 are formed on the reflective electrode 17.

한편, 위에서 설명된 각 층의 형성 공정은 하나의 예시이며, 그 공정 순서는 다양하게 변형될 수 있다.Meanwhile, the process of forming each layer described above is one example, and the process order may be variously modified.

다음으로 상기 제1 도전형 반도체층(11)으로부터 상기 기판(5)을 제거한다. 하나의 예로서, 상기 기판(5)은 레이저 리프트 오프(LLO: Laser Lift Off) 공정에 의해 제거될 수 있다. 레이저 리프트 오프 공정(LLO)은 상기 기판(5)의 하면에 레이저를 조사하여, 상기 기판(5)과 상기 제1 도전형 반도체층(11)을 서로 박리시키는 공정이다.Next, the substrate 5 is removed from the first conductivity type semiconductor layer 11. As one example, the substrate 5 may be removed by a laser lift off (LLO) process. The laser lift-off process LLO is a process of irradiating a lower surface of the substrate 5 to peel the substrate 5 and the first conductive semiconductor layer 11 from each other.

그리고, 도 7에 도시된 바와 같이, 아이솔레이션 에칭을 수행하여 발광구조물(10)을 형성한다. 상기 아이솔레이션 에칭은 예를 들어, ICP(Inductively Coupled Plasma)와 같은 건식 식각에 의해 실시될 수 있으나, 이에 대해 한정하지는 않는다. As shown in FIG. 7, isolation etching is performed to form the light emitting structure 10. The isolation etching can be performed by, for example, dry etching such as ICP (Inductively Coupled Plasma), but is not limited thereto.

상기 아이솔레이션 에칭에 의하여 상기 채널층(16)의 일부 영역이 노출될 수 있게 된다. 또한, 상기 발광구조물(10)의 상부면에 광 추출 패턴이 제공될 수 있다. 상기 발광구조물(10)의 상부면에 요철 패턴이 제공될 수 있다. 이에 따라 실시 예에 의하면 외부 광 추출 효과를 상승시킬 수 있게 된다.A portion of the channel layer 16 may be exposed by the isolation etching. In addition, a light extraction pattern may be provided on an upper surface of the light emitting structure 10. An uneven pattern may be provided on an upper surface of the light emitting structure 10. Accordingly, according to the embodiment, the effect of extracting external light can be increased.

상기 발광구조물(10)의 측면 및 상부면 위에 보호층(45)이 형성될 수 있다. 상기 보호층(45)은 상기 채널층(16) 위에 배치될 수 있다. 상기 발광구조물(10)의 측면은 경사지게 제공될 수 있다. 상기 보호층(45)의 측면은 상기 발광구조물(10)의 측면에 대응되어 경사지게 제공될 수 있다. 상기 보호층(45)은 예를 들어, SiO₂, SiO_x, SiO_xN_y,Si₃N₄, Al₂O₃,TiO₂, AlN 등의 절연물질로 구현될 수 있다.A protective layer 45 may be formed on the side and top surfaces of the light emitting structure 10. The protective layer 45 may be disposed on the channel layer 16. The side surface of the light emitting structure 10 may be provided to be inclined. Side surfaces of the protective layer 45 may be inclined to correspond to the side surfaces of the light emitting structure 10. The protective layer 45 is, for example, SiO ₂ , SiO _x , SiO _x N _y , Si ₃ N ₄ , Al ₂ O ₃ , TiO ₂ , AlN It may be implemented as an insulating material.

한편, 상기 제1 도전형 반도체층(11) 위에 전극(80)이 배치될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11)에 전기적으로 연결될 수 있다. 상기 전극(80)은 상기 제1 도전형 반도체층(11) 상부면에 접촉될 수 있다. Meanwhile, an electrode 80 may be disposed on the first conductive semiconductor layer 11. The electrode 80 may be electrically connected to the first conductivity type semiconductor layer 11. The electrode 80 may be in contact with an upper surface of the first conductivity type semiconductor layer 11.

실시 예에 의하면, 상기 전극(80)은 다층 구조로 구현될 수도 있다. 상기 전극(80)은 오믹접촉층, 중간층, 상부층으로 구현될 수 있다. 상기 오믹접촉층은 Cr, V, W, Ti, Zn 등에서 선택된 물질을 포함하여 오믹 접촉을 구현할 수 있다. 상기 중간층은 Ni, Cu, Al 등에서 선택된 물질로 구현될 수 있다. 상기 상부층은 예컨대 Au를 포함할 수 있다.According to an embodiment, the electrode 80 may be implemented in a multilayer structure. The electrode 80 may be implemented as an ohmic contact layer, an intermediate layer, and an upper layer. The ohmic contact layer may implement an ohmic contact by including a material selected from Cr, V, W, Ti, and Zn. The intermediate layer may be formed of a material selected from Ni, Cu, Al, and the like. The upper layer may comprise, for example, Au.

이에 따라, 실시 예에 의하면 상기 전류차단층(18)에 의한 전류 분산 효과와 함께, 상기 제1 영역(21)과 상기 제2 영역(23)에 의한 전류 분산 효과를 얻을 수 있게 된다. 이에 따라 실시 예에 따른 발광소자는 종래 발광소자에 비하여 더 향상된 전류 분산 효과를 얻을 수 있으며, 향상된 광 추출 효과를 얻을 수 있다.Accordingly, according to the embodiment, it is possible to obtain the current dispersion effect by the first region 21 and the second region 23 together with the current dispersion effect by the current blocking layer 18. Accordingly, the light emitting device according to the embodiment can obtain a more improved current dispersion effect than the conventional light emitting device, and can obtain an improved light extraction effect.

도 8은 실시 예에 따른 발광소자의 또 다른 예를 나타낸 도면이다. 도 8에 도시된 실시 예에 따른 발광소자를 설명함에 있어, 도 1을 참조하여 설명된 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.8 is a view showing another example of a light emitting device according to the embodiment. In the description of the light emitting device according to the exemplary embodiment illustrated in FIG. 8, the description of parts overlapping with those described with reference to FIG. 1 will be omitted.

실시 예에 따른 발광소자에 의하면, 상기 발광구조물(10) 아래에 오믹 반사전극(19)이 배치될 수 있다. 상기 오믹 반사전극(19)은 도 1에서 설명된 반사전극(17)과 오믹접촉층(15)의 기능을 모두 수행하도록 구현될 수 있다. 이에 따라 상기 오믹 반사전극(19)은 상기 제2 도전형 반도체층(13)에 오믹 접촉되며, 상기 발광구조물(10)로부터 입사되는 빛을 반사시키는 기능을 수행할 수 있다.According to the light emitting device according to the embodiment, the ohmic reflective electrode 19 may be disposed under the light emitting structure 10. The ohmic reflective electrode 19 may be implemented to perform both the reflective electrode 17 and the ohmic contact layer 15 described with reference to FIG. 1. Accordingly, the ohmic reflective electrode 19 may be in ohmic contact with the second conductivity-type semiconductor layer 13 and perform a function of reflecting light incident from the light emitting structure 10.

도 9는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.9 is a view illustrating a light emitting device package to which the light emitting device according to the embodiment is applied.

도 9를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함한다.9, the light emitting device package according to the embodiment includes a body 120, a first lead electrode 131 and a second lead electrode 132 disposed on the body 120, and the body 120. The light emitting device 100 according to the embodiment, which is provided to and electrically connected to the first lead electrode 131 and the second lead electrode 132, and the molding member 140 surrounding the light emitting device 100. Include.

상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body 120 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 131 and the second lead electrode 132 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 131 and the second lead electrode 132 may increase light efficiency by reflecting light generated from the light emitting device 100, and heat generated from the light emitting device 100. It may also play a role in discharging it to the outside.

상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.The light emitting device 100 may be disposed on the body 120 or on the first lead electrode 131 or the second lead electrode 132.

상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. The light emitting device 100 may be electrically connected to the first lead electrode 131 and the second lead electrode 132 by any one of a wire method, a flip chip method, and a die bonding method.

상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 140 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 140 may include a phosphor to change the wavelength of light emitted from the light emitting device 100.

실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. A plurality of light emitting devices or light emitting device packages may be arranged on a substrate, and an optical member such as a lens, a light guide plate, a prism sheet, and a diffusion sheet may be disposed on an optical path of the light emitting device package. Such a light emitting device package, a substrate, and an optical member can function as a light unit.

상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다.The light unit may be implemented as a top view or a side view type and may be provided in a display device such as a portable terminal and a notebook computer, or may be variously applied to a lighting device and a pointing device. Still another embodiment may be embodied as a lighting device including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting device may include a lamp, a streetlight, an electric signboard, and a headlight.

실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 10 및 도 11에 도시된 표시 장치, 도 12에 도시된 조명 장치를 포함할 수 있다. The light emitting device according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting elements are arrayed, and may include the display apparatus shown in Figs. 10 and 11, and the illumination apparatus shown in Fig.

도 10을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.10, a display device 1000 according to an embodiment includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, and a reflection member 1022 An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, a light guide plate 1041, a light emitting module 1031, and a reflection member 1022 But is not limited to, a bottom cover 1011.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light to serve as a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다. At least one light emitting module 1031 may be provided, and light may be provided directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device or a light emitting device package 200 according to the embodiment described above. The light emitting device package 200 may be arranged on the substrate 1033 at predetermined intervals.

상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern. However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto.

상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.When the light emitting device package 200 is provided on the side surface of the bottom cover 1011 or on the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light incident portion that is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward.

상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto.

상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet.

상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 11은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다. 11 is a view showing another example of the display device according to the embodiment.

도 11을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 11, the display device 1100 includes a bottom cover 1152, a substrate 1020 on which the above-described light emitting device 100 is arranged, an optical member 1154, and a display panel 1155.

상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The substrate 1020 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 12는 실시 예에 따른 조명장치의 사시도이다.12 is a perspective view of a lighting apparatus according to an embodiment.

도 12를 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 12, the lighting device 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성될 수 있으며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 제공되는 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 복수 개가 매트릭스 형태 또는 소정 간격으로 이격 되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device or a light emitting device package 200 according to an embodiment provided on the substrate 1532. The plurality of light emitting device packages 200 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532)에는 적어도 하나의 발광소자 패키지(200)가 배치될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be disposed on the substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a colored light emitting diode emitting red, green, blue or white colored light, and a UV emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

실시 예는 발광소자가 패키징된 후 상기 기판에 탑재되어 발광 모듈로 구현되거나, LED 칩 형태로 탑재되어 패키징하여 발광 모듈로 구현될 수 있다. According to the embodiment, the light emitting device may be packaged and mounted on the substrate to be implemented as a light emitting module, or may be mounted and packaged as an LED chip to be implemented as a light emitting module.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the above description has been made with reference to the embodiments, which are merely exemplary and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains will be illustrated above in the range without departing from the essential characteristics of the present embodiment. It will be appreciated that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 발광구조물 11: 제1 도전형 반도체층
12: 활성층 13: 제2 도전형 반도체층
15: 오믹접촉층 16: 채널층
17: 반사전극 18: 전류차단층
21: 제1 영역 23: 제2 영역
45: 보호층 50: 확산장벽층
60: 본딩층 70: 지지부재
80: 전극10: light emitting structure 11: first conductive semiconductor layer
12: active layer 13: second conductive semiconductor layer
15: ohmic contact layer 16: channel layer
17: reflective electrode 18: current blocking layer
21: first region 23: second region
45: protective layer 50: diffusion barrier layer
60: bonding layer 70: support member
80: electrode

Claims

A light emitting structure including a first conductive semiconductor layer, an active layer under the first conductive semiconductor layer, and a second conductive semiconductor layer under the active layer;
A reflective electrode disposed under the light emitting structure and electrically connected to the second conductive semiconductor layer;
An electrode disposed on the first conductive semiconductor layer and electrically connected to the first conductive semiconductor layer;
Including,
The second conductive semiconductor layer includes a first region having a first carrier mobility, and a second region having a second carrier mobility having a lower value than the first carrier mobility.

The method of claim 1,
The first carrier mobility is a light emitting device having a value more than twice as large as the second carrier mobility.

The method of claim 1,
The first region and the second region of the light emitting device is spaced apart from the same plane.

The method of claim 1,
An ohmic contact layer is disposed between the first region and the reflective electrode, and a current blocking layer is disposed between the second region and the reflective electrode.

5. The method of claim 4,
The ohmic contact layer is in contact with the first region, and the current blocking layer is in contact with the second region;

The method of claim 1,
A light emitting device comprising a channel layer disposed around the lower portion of the light emitting structure.

The method according to claim 6,
The second conductive semiconductor layer in contact with the channel layer has the same carrier mobility as the second region.

The method of claim 1,
A light emitting device comprising irregularities provided on an upper surface of the first conductive semiconductor layer.

The method of claim 1,
And a support member disposed below the reflective electrode and electrically connected to the reflective electrode.

Body;
A light emitting element disposed on the body and according to any one of claims 1 to 9;
A first lead electrode and a second lead electrode electrically connected to the light emitting device;
Emitting device package.

Board;
A light emitting device disposed on the substrate and according to any one of claims 1 to 9;
An optical member through which light provided from the light emitting device passes;
Light unit comprising a.

Forming a first conductivity type semiconductor layer on the substrate;
Forming an active layer on the first conductivity type semiconductor layer;
Forming a second conductivity type semiconductor layer on the active layer;
Forming a mask on the second region of the second conductive semiconductor layer to expose the first region of the second conductive semiconductor layer;
Performing an activation process on a second region of the second conductive semiconductor layer;
Forming an ohmic contact layer over the mask and the second region;
Light emitting device manufacturing method comprising a.

The method of claim 12,
The first region of the second conductivity type semiconductor layer has a first carrier mobility, the second region of the second conductivity type semiconductor layer has a second carrier mobility having a lower value than the first carrier mobility Manufacturing method.

The method of claim 13,
The first carrier mobility is a light emitting device manufacturing method having a value twice or more than the second carrier mobility.

The method of claim 12,
The activation process is a light emitting device manufacturing method comprising a heat treatment process.

The method of claim 12,
The activation process is performed at a higher temperature than the process of forming the ohmic contact layer.