KR20130017649A - Light emmitting device - Google Patents
Light emmitting device Download PDFInfo
- Publication number
- KR20130017649A KR20130017649A KR1020110080217A KR20110080217A KR20130017649A KR 20130017649 A KR20130017649 A KR 20130017649A KR 1020110080217 A KR1020110080217 A KR 1020110080217A KR 20110080217 A KR20110080217 A KR 20110080217A KR 20130017649 A KR20130017649 A KR 20130017649A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- semiconductor layer
- electron
- electron binding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
- H10H20/8162—Current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
Landscapes
- Led Devices (AREA)
Abstract
실시 예에 따른 발광 소자는, 기판; 상기 기판상의 제1 반도체층; 상기 제1 반도체층으로부터 전달되는 전자를 속박하기 위해 상기 제1 반도체층 내에 형성되는 전자속박층; 상기 제1 반도체층 상에 형성되는 활성층; 및 상기 활성층 상의 제2 반도체층을 포함한다.The light emitting device according to the embodiment, the substrate; A first semiconductor layer on the substrate; An electron confinement layer formed in the first semiconductor layer to confine electrons transferred from the first semiconductor layer; An active layer formed on the first semiconductor layer; And a second semiconductor layer on the active layer.
Description
실시 예는 발광소자에 관한 것이다.An embodiment relates to a light emitting element.
발광 다이오드(LED)는 전기 에너지를 빛으로 변환하는 반도체 소자이다. 발광 다이오드는 형광등이나 백열등과 같은 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안정성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 활발히 진행되고 있다. 발광 다이오드는 액정표시장치의 광원, 전광판의 광원 그리고 각종 램프나 가로등과 같은 조명 장치의 광원으로 사용이 증가하고 있는 추세이다.Light emitting diodes (LEDs) are semiconductor devices that convert electrical energy into light. Light emitting diodes have the advantages of low power consumption, semi-permanent life, fast response speed, stability and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Therefore, a lot of researches are being actively conducted to replace the existing light source with a light emitting diode. Light emitting diodes are increasingly being used as light sources of liquid crystal display devices, light sources of electronic signs, and light sources of lighting devices such as various lamps and street lamps.
상기 발광다이오드의 시장성을 증대시키기 위해서는 발광 효율을 증가시킬 필요가 있다. 따라서 최근 상기 발광 효율을 증대시키기 위한 다양한 기술들이 제안되고 있다.In order to increase the marketability of the light emitting diode, it is necessary to increase the luminous efficiency. Therefore, various techniques for increasing the luminous efficiency have recently been proposed.
실시 예는 발광효율이 높은 발광소자를 제공한다.The embodiment provides a light emitting device having high luminous efficiency.
실시 예는 소비전력이 적은 발광소자를 제공한다.The embodiment provides a light emitting device with low power consumption.
실시 예에 따른 발광 소자는, 기판; 상기 기판상의 제1 반도체층; 상기 제1 반도체층으로부터 전달되는 전자를 속박하기 위해 상기 제1 반도체층 내에 형성되는 전자속박층; 상기 제1 반도체층 상에 형성되는 활성층; 및 상기 활성층 상의 제2 반도체층을 포함한다.The light emitting device according to the embodiment, the substrate; A first semiconductor layer on the substrate; An electron confinement layer formed in the first semiconductor layer to confine electrons transferred from the first semiconductor layer; An active layer formed on the first semiconductor layer; And a second semiconductor layer on the active layer.
실시 예에 따른 발광소자는 전자속박층을 포함하여 발광효율을 높인다.The light emitting device according to the embodiment includes an electron binding layer to increase luminous efficiency.
실시 예에 따른 발광소자는 전자속박층을 포함하여 소비전력을 줄인다.The light emitting device according to the embodiment includes an electron binding layer to reduce power consumption.
도 1은 제1 실시 예에 따른 발광소자의 단면도이다.
도 2는 제2 실시 예에 따른 발광소자의 단면도이다.
도 3은 제3 실시 예에 따른 발광소자의 단면도이다.
도 4는 제1 실시 예에 따른 발광소자의 전자속박층의 도핑 정도에 따른 실험 예를 나눈 표이다.
도 5는 각 실험 예에 따른 실험 결과를 나타낸 표이다.1 is a cross-sectional view of a light emitting device according to the first embodiment.
2 is a cross-sectional view of a light emitting device according to a second embodiment.
3 is a cross-sectional view of a light emitting device according to a third embodiment.
4 is a table obtained by dividing an example of experiments according to the degree of doping of the electron flux layer of the light emitting device according to the first embodiment.
5 is a table showing experimental results according to each experimental example.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer (film), region, pattern, or structure is formed “on” or “under” a substrate, each layer (film), region, pad, or pattern. In the case where it is described as "to", "on" and "under" include both "directly" or "indirectly" formed. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.Hereinafter, embodiments will be described with reference to the accompanying drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not entirely reflect the actual size.
도 1은 제1 실시 예에 따른 발광소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to the first embodiment.
도 1을 참조하면, 제1 실시 예에 따른 발광소자는 기판(100), 상기 기판(100) 상의 버퍼층(103), 언도프드 반도체층(105), 제1 반도체층(110), 활성층(130), 제2 반도체층(240), 투과성전극층(150)이 순차적으로 적층된 구조를 가지고, 상기 제1 반도체층(110) 중간에 삽입된 전자속박층(120)을 포함할 수 있다. 상기 제1 반도체층(110)의 일부영역상에는 제1 전극(170)이 형성될 수 있다. 상기 투과성전극층(150)상에는 제2 전극(160)이 형성될 수 있다.Referring to FIG. 1, the light emitting device according to the first embodiment may include a
상기 기판(100)은 예를 들어, 단결정, SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 기판(100) 상면에는 상기 기판(100)상에 적층된 층의 성장을 촉진시키고 발광소자의 발광 효율을 향상시키기 위해, 소정의 패턴이 형성되거나 경사가 형성될 수 있으며, 이에 한정하지는 않는다.In order to promote growth of a layer stacked on the
상기 기판(100) 상면에는 상기 버퍼층(103) 및 언도프드 반도체층(105)이 적층될 수 있다. 상기 버퍼층(103) 및 언도프드 반도체층(105)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있다. 상기 버퍼층(103) 및 상기 언도프트 반도체층(105)은 도전성 도펀트가 도핑되지 않아 상기 제1, 2 도전형 반도체층(112,116)에 비해 현저히 낮은 전기 전도성을 가질 수 있다. 상기 버퍼층(103)은 그 상부에 형성될 반도체 층들과 상기 기판(100) 사이의 격자 불일치를 완화하기 위해 사용된다. 상기 버퍼층(103)은 유기금속화학기상증착(Metal Organic Chemical Vapor deposition:MOCVD) 또는 기상에피택시(Vapor-Phase Epitaxy:VPE)에 의해 형성될 수 있다.The
상기 언도프드 반도체층(105) 상에는 제1 반도체층(110)이 적층될 수 있다. 상기 제1 반도체층(100)은 n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 n형 반도체층은 AlxGa1 - xN (0≤x≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑 될 수 있다.The first semiconductor layer 110 may be stacked on the
상기 제1 반도체층(110)은 제1 영역(113), 제2 영역(115) 및 제3 영역(117)을 포함할 수 있다.The first semiconductor layer 110 may include a
상기 제1 영역(113)은 n형 도펀트가 고농도로 도핑 될 수 있다. 상기 제1 영역(113)은 n형 도펀트가 1021~1022개/㎤의 농도로 도핑 될 수 있다. 상기 제2 영역(115)은 상기 제1 영역(113)보다 n형 도펀트가 저농도로 도핑 될 수 있다. 상기 제2 영역(115)은 1017~1018개/㎤의 농도로 도핑 될 수 있다. 상기 제3 영역(117)은 상기 제2 영역(115)보다 도핑농도가 높고, 상기 제1 영역(113)보다 도핑농도가 낮거나 같을 수 있다. 상기 제3 영역(117)은 1019~1021개/㎤의 농도로 도핑 될 수 있다. 상기 도핑농도가 높을수록 반도체층의 도전성이 강해진다.In the
상기 제1 영역(113)과 상기 제2 영역(115) 사이에 상기 전자속박층(120)이 형성될 수 있다. 상기 전자속박층(120)은 n형 도펀트를 포함하는 n형 반도체층 일 수 있다. 상기 전자속박층(120)은 GaxIn(1-x)N(0<x<1)의 조성식을 갖는 재료로 형성될 수 있다. The
상기 제1 반도체층(110)은 유기금속화학기상증착(Metal Organic Chemical Vapor deposition:MOCVD) 또는 기상에피택시(Vapor-Phase Epitaxy:VPE)에 의해 형성될 수 있다.The first semiconductor layer 110 may be formed by metal organic chemical vapor deposition (MOCVD) or vapor-phase epitaxy (VPE).
상기 전자속박층(120)이 In(Indium)을 포함함으로써 상기 제1 반도체층(110)과 비교하여 에너지 밴드 갭이 줄어드는 효과가 있고, 이로 인해 상기 제1 전극(170)과 상기 제1 영역(113)을 통해 유입된 전자가 상기 전자속박층(120)에 쌓이게 된다. 상기 전자가 상기 전자속박층(120)에 쌓이게 됨으로써 상기 전자속박층(120) 전면에 전자가 골고루 분포하게 되어 이후 상기 활성층(130)으로 유입시 전자가 넓게 유입되고 그 결과 활성층(130)에서의 전면발광으로 발광효율이 증가한다.Since the
상기 전자속박층(120)은 주기적으로 이종 접합을 이룬 초격자구조(super lattice)로 형성될 수 있다. 상기 초격자구조의 주기는 1주기 내지 20주기로 형성될 수 있다. 상기 전자속박층은 1Å 내지 200Å 사이의 두께로 형성될 수 있다. 상기 전자속박층(120)은 n형 InGaN/InGaN의 초격자구조로 형성될 수 있다. 상기 전자속박층(120)은 In의 함량이 서로 다르고 Si의 함량이 동일한 n형 InGaN/InGaN의 초격자구조로 형성될 수 있다. 상기 전자속박층(120)은 In의 함량이 같고, Si함량이 다른 n형 InGaN/InGaN의 초격자구조로 형성될 수 있다. 상기 전자속박층(120)은 In의 함량 및 Si함량이 각각 다른 n형 InGaN/InGaN의 초격자구조로 형성될 수 있다. 상기 전자속박층(120)은 InGaN/InGaN에서 하나의 층이 Si도핑이 되지않는 구조로 형성될 수 있다.The
상기 제1 반도체층(110) 상에는 상기 활성층(130)이 형성될 수 있다. 상기 활성층(130)은 양자 우물 구조로 형성될 수 있다. 상기 활성층(130)이 양자 우물 구조로 형성된 경우, 예컨대 InxAlyGa1-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자 우물 구조를 가질 수 있다. 상기 우물층은 상기 장벽층의 에너지 밴드 갭보다 낮은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다.The
상기 활성층(130)은 상기 제1 반도체층(110) 및 제2 반도체층(140)으로부터 제공되는 전자 및 정공의 재결합(recombination) 과정에서 발생되는 에너지에 의해 빛을 생성할 수 있다.The
상기 활성층(130) 상에는 상기 제2 반도체층(140)이 형성될 수 있다. 상기 제2 반도체층(140)은 p형의 도전형을 갖는 반도체막(예를 들면, p-GaN층)일 수 있다. 본 발명의 일 실시 예에 따르면, 상기 제 2 반도체층(140)은 마그네슘이 도핑 된 GaN막(Mg-doped GaN)일 수 있다. 상기 제 2 반도체층(14)은 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition:MOCVD) 또는 기상에피택시(Vapor-Phase Epitaxy:VPE)에 의해 형성될 수 있다.The
상기 제2 반도체층(140)상에는 투과성전극층(150)이 형성될 수 있다. 상기 투과성전극층(150)은 전류를 스프레닝 시킴으로써 전류가 상기 제2 전극(170) 주변으로 편중되는 것을 방지할 수 있다.The
상기 투광성전극층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, Ni, Ag 또는 Au 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. The
상기 투광성전극층(150)의 일부 영역에는 상기 제2 전극(160)이 형성될 수 있다. 상기 제1 전극(170) 및 상기 제2 전극(160)은 예를 들어 AU, Al, Ag, Ti, Cu, Ni 또는 Cr 중 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있으나, 이에 대해 한정하지는 않는다The
상기 발광소자의 동작원리를 검토해보면 상기 제1 전극(170)을 통해 유입된 전자는 상기 제1 영역(113)을 통해 상기 전자속박층(120)에 유입된다. 상기 전자는 에너지 밴드 갭이 좁은 상기 전자속박층(120)에 적층됨과 동시에 넓은 영역으로 퍼지게 되고, 이후 상기 제2 영역(115)으로 상기 전자가 흘러간다. 상기 제2 영역(115)으로 유입된 전자는 상대적으로 낮은 전도성을 가진 상기 제2 영역(115)에 의해 더 넓게 퍼지게 되고 이후 제3 영역(117)을 통해 상기 활성층(130)으로 제공되어 상기 제2 전극(160) 및 상기 제2 반도체층(140)을 통해 상기 활성층(130)으로 제공된 정공과 재결합하여 광을 발생하게 된다.Referring to the operation principle of the light emitting device, electrons introduced through the
도 2는 제2 실시 예에 따른 발광소자의 단면도이다.2 is a cross-sectional view of a light emitting device according to a second embodiment.
도 2를 참조하면 제2 실시 예에 따른 발광소자는 기판(200), 상기 기판(200)상의 버퍼층(203), 언도프드 반도체층(205), 제1 반도체층(210), 활성층(230), 제2 반도체층(240) 및 투과성 전극층(250)이 순차적으로 적층된 구조를 가지고, 상기 제1 반도체층(210) 중간에 삽입된 전자속박층(220)을 포함할 수 있다. 상기 제1 반도체층(210)의 일부 영역 상에는 제1 전극(270)이 형성될 수 있고, 상기 투과성 전극층(250) 상에는 제2 전극(260)이 형성될 수 있다.2, the light emitting device according to the second embodiment includes a
상기 제2 실시 예는 제1 실시 예와 비교하여 전자속박층(220)의 위치만 상이하고 나머지 구성은 거의 동일하다. 따라서, 제2 실시 예의 설명에 있어서 제1 실시 예와 동일한 부분에 대해서는 상세한 설명을 생략한다.Compared to the first embodiment, the second embodiment differs only in the position of the
상기 제1 반도체층(210)은 제1 영역(213), 제2 영역(215) 및 제3 영역(217)을 포함할 수 있다.The
상기 제1 영역(213)은 n형 도펀트가 고농도로 도핑 될 수 있다. 상기 제1 영역(213)은 n형 도펀트가 1021~1022개/㎤의 농도로 도핑 될 수 있다. 상기 제2 영역(215)은 상기 제1 영역(213)보다 n형 도펀트가 저농도로 도핑 될 수 있다. 상기 제2 영역(215)은 1017~1018개/㎤의 농도로 도핑 될 수 있다. 상기 제3 영역(217)은 상기 제2 영역(215)보다 도핑농도가 높고, 상기 제1 영역(213)보다 도핑농도가 낮거나 같을 수 있다. 상기 제3 영역(217)은 1019~1021개/㎤의 농도로 도핑 될 수 있다. 상기 도핑농도가 높을수록 반도체층의 도전성이 강해진다.In the
상기 제1 영역(213) 사이에 상기 전자 속박층(220)이 형성될 수 있다. 상기 전자 속박층(220)은 n형 도펀트를 포함하는 n형 반도체층 일 수 있다. 상기 전자속박층(220)은 GaxIn(1-x)N(0<x<1)의 조성식을 갖는 재료로 형성될 수 있다.The
상기 전자속박층(220)이 In(Indium)을 포함함으로써 상기 제1 반도체층(210)과 비교하여 에너지 밴드 갭이 줄어드는 효과가 있고, 이로 인해 상기 제1 전극(270)과 상기 제1 영역(213)을 통해 유입된 전자가 상기 전자속박층(220)에 쌓이게 된다. 상기 전자가 상기 전자속박층(220)에 쌓이게 됨으로써 상기 전자속박층(220) 전면에 전자가 골고루 분포하게 되어 이후 상기 활성층(230)으로 유입시 전자가 넓게 유입되고 그 결과 활성층(230)에서의 전면발광으로 발광효율이 증가한다.Since the
상기 전자속박층(120)은 주기적으로 이종 접합을 이룬 초격자구조(super lattice)로 형성될 수 있다.The
제2 실시 예에 따른 발광소자의 동작원리를 검토해보면 상기 제1 전극(270)을 통해 유입된 전자는 상기 제1 영역(213)을 통해 상기 전자속박층(220)에 유입된다. 상기 전자는 에너지 밴드 갭이 좁은 상기 전자속박층(220)에 적층됨과 동시에 넓은 영역으로 퍼지게 되고, 이후 상기 제1 영역(213)의 상부를 통해 상기 제2 영역(215)으로 흘러간다. 상기 제2 영역으로 유입된 전자는 상대적으로 낮은 전도성을 가진 제2 영역(215)에 의해 더 넓게 퍼지게 되고 이후 제3 영역(217)을 통해 상기 활성층(230)으로 제공되어 상기 제2 전극(260) 및 상기 제2 반도체층(240)을 통해 상기 활성층(230)으로 제공된 정공과 재결합하여 광을 발생하게 된다.Referring to the operation principle of the light emitting device according to the second embodiment, electrons introduced through the
제1 실시 예와 제2 실시 예의 차이는 제1 반도체층에서의 전자속박층의 위치의 차이이며, 상기 전자속박층의 위치는 제1 및 제2 실시 예에 한정하지 않고 제1 반도체층 내의 어느 곳에 위치하더라도 전자를 적층하고 넓은 영역으로 분산시켜 발광효율을 높이는 효과를 가진다.The difference between the first embodiment and the second embodiment is the difference of the position of the electron-bonding layer in the first semiconductor layer, and the position of the electron-bonding layer is not limited to the first and second embodiments but is defined in any one of the first semiconductor layers. Even if the position is located, the electrons are stacked and dispersed in a wide area to increase the luminous efficiency.
도 3은 제3 실시 예에 따른 발광소자의 단면도이다.3 is a cross-sectional view of a light emitting device according to a third embodiment.
도 3을 참조하면 제3 실시 예에 따른 발광소자는 기판(300), 상기 기판(300)상의 버퍼층(303), 언도프드 반도체층(305), 제1 반도체층(310), 초격자층(380), 제2 반도체층(340) 및 투과성 전극층(350)이 순차적으로 적층된 구조를 가지고 상기 제1 반도체층(310) 및 상기 초격자층(380) 사이에 삽입된 전자속박층(320)을 포함할 수 있다. 상기 제1 반도체층(310)의 일부 영역 상에는 제1 전극(370)이 형성될 수 있고, 상기 투과성 전극층 상에는 제2 전극(360)이 형성될 수 있다.Referring to FIG. 3, the light emitting device according to the third embodiment may include a
상기 제3 실시 예는 제1 실시 예와 비교하여 활성층 및 전자속박층 사이에 초격자층이 형성된 것 이외의 나머지 구성은 거의 동일하다. 따라서, 제3 실시 예의 설명에 있어서 제1 실시 예와 동일한 부분에 대해서는 상세한 설명을 생략한다.Compared to the first embodiment, the third embodiment has almost the same configuration except that a superlattice layer is formed between the active layer and the electron flux layer. Therefore, in the description of the third embodiment, detailed description of the same parts as in the first embodiment will be omitted.
상기 초격자층(380)은 주기적으로 이종접합을 이룬 초격자구조(super lattice)로 형성된다. 상기 초격자층(380)은 에너지 레벨이 다른 물질을 주기적으로 교번하여 형성할 수 있다. 상기 초격자층(380)은 동일 물질의 도핑레벨을 달리하여 형성할 수 있다.The
상기 전자속박층(320)은 상기 제1 반도체층(310) 및 상기 초격자층(380)사이에 삽입될 수 있다. 상기 전자 속박층(320)은 n형 도펀트를 포함하는 n형 반도체층 일 수 있다. 상기 전자속박층(320)은 GaxIn(1-x)N(0<x<1)의 조성식을 갖는 재료로 형성될 수 있다.The
상기 전자속박층(320)이 In(Indium)을 포함함으로써 상기 제1 반도체층(310)과 비교하여 에너지 밴드 갭이 줄어드는 효과가 있고, 이로 인해 상기 제1 전극(370)과 상기 제1 반도체층(310)을 통해 유입된 전자가 상기 전자속박층(320)에 쌓이게 된다. 상기 전자가 상기 전자속박층(320)에 쌓이게 됨으로써 상기 전자속박층(320) 전면에 전자가 골고루 분포하게 되어 이후 상기 활성층(330)으로 유입시 전자가 넓게 유입되고 그 결과 활성층(330)에서의 전면발광으로 발광효율이 증가한다.Since the
상기 전자속박층(320)은 주기적으로 이종 접합을 이룬 초격자구조(super lattice)로 형성될 수 있다.The
제3 실시 예에 따른 발광소자의 동작원리를 검토해보면 상기 제1 전극(370)을 통해 유입된 전자는 상기 제1 반도체층(310)을 통해 상기 전자속박층(320)에 유입된다. 상기 전자는 에너지 밴드 갭이 좁은 상기 전자속박층(320)에 적층됨과 동시에 넓은 영역으로 퍼지게 되고, 이후 상기 초격자층(380)을 통해 상기 활성층(330)으로 제공되어 상기 제2 전극(360) 및 상기 제2 반도체층(340)을 통해 상기 활성층(330)으로 제공된 정공과 재결합하여 광을 발생하게 된다.Referring to the operation principle of the light emitting device according to the third embodiment, the electrons introduced through the
도시하지 않았지만 제1 반도체층(310)은 제1 영역, 제2 영역 및 제3 영역을 포함할 수 있다.Although not illustrated, the first semiconductor layer 310 may include a first region, a second region, and a third region.
상기 제1 영역은 n형 도펀트가 고농도로 도핑될 수 있다. 상기 제1 영역은 n형 도펀트가 1021~1022개/㎤의 농도로 도핑될 수 있다. 상기 제2 영역은 상기 제1 영역보다 n형 도펀트가 저농도로 도핑될 수 있다. 상기 제2 영역은 1017~1018개/㎤의 농도로 도핑될 수 있다. 상기 제3 영역은 상기 제2 영역보다 도핑농도가 높고, 상기 제1 영역보다 도핑농도가 낮거나 같을 수 있다. 상기 제3 영역은 1019~1021개/㎤의 농도로 도핑될 수 있다. 상기 도핑농도가 높을수록 반도체층의 도전성이 강해진다. 상기 제1 및 제2 실시 예에서 설명한 바와 같이 제2 영역은 낮은 전도성으로 전자를 넓게 퍼뜨리는 역할을 한다.The first region may be heavily doped with an n-type dopant. The first region may be doped with an n-type dopant at a concentration of 10 21 to 10 22 atoms / cm 3. The second region may be doped with an n-type dopant at a lower concentration than the first region. The second region may be doped at a concentration of 10 17 to 10 18 atoms / cm 3. The third region may have a higher doping concentration than the second region and a lower doping concentration than the first region. The third region may be doped at a concentration of 10 19 to 10 21 atoms / cm 3. The higher the doping concentration, the stronger the conductivity of the semiconductor layer. As described in the first and second embodiments, the second region spreads electrons with low conductivity.
또한, 제1 반도체층이 제1 내지 제3 영역을 포함하는 경우 상기 전자속박층은 제1 반도체층 내의 어느 곳에 위치하더라도 전자를 적층하고 넓은 영역으로 분산시켜 발광효율을 높이는 효과를 가진다.In addition, in the case where the first semiconductor layer includes the first to third regions, the electron-bonding layer has an effect of increasing the luminous efficiency by stacking electrons and dispersing the electrons into a wide region, even if located anywhere in the first semiconductor layer.
도 4 및 도 5는 제1 실시 예에 대한 실험결과를 나타낸 표이다.4 and 5 are tables showing experimental results of the first embodiment.
도 4는 제1 실시 예에 따른 발광소자의 전자속박층의 도핑 정도에 따른 실험 예를 나눈 표이고, 도 5는 각 실험 예에 따른 실험 결과를 나타낸 표이다.4 is a table showing a test example according to the degree of doping of the electron-bonding layer of the light emitting device according to the first embodiment, Figure 5 is a table showing the test results according to each test example.
도 4 및 도 5를 참조하면 제1 내지 제4 실험 예는 제1 실시 예와 같이 전자속박층을 가지고 도핑 정도를 변경하고, 기준은 전자속박층이 없을 때의 실험결과이다.4 and 5, the first to fourth experimental examples change the doping degree with the electron-bonding layer as in the first embodiment, and the reference is the test result when there is no electron-bonding layer.
제1 내지 제4 실험 예에서의 전자속박층의 두께는 50Å으로 고정한다.The thickness of the electron-bonding layer in the first to fourth experimental examples is fixed at 50 kPa.
제1 내지 제4 실험 예에서의 도핑 정도는 제1 실시 예의 제1 영역의 도핑농도를 기준으로 한다. 상기 제1 영역의 도핑농도를 CSi라고 했을 때, 제1 실험 예의 전자속박층의 도핑농도는 0.3CSi로 상기 제1 영역의 30%의 농도를 가지고, 제2 실험 예의 전자속박층의 도핑농도는 0.53CSi로 상기 제1 영역의 53%의 농도를 가지고, 제3 실험 예의 전자속박층의 도핑농도는 0.75CSi로 상기 제1 영역의 75%의 농도를 가지고, 제4 실험 예의 전자속박층의 도핑농도는 CSi로 상기 제1 영역의 도핑농도와 동일한 농도를 가지도록 도핑 한다.The degree of doping in the first to fourth experimental examples is based on the doping concentration in the first region of the first embodiment. When the doping concentration of the first region is referred to as C Si , the doping concentration of the electron bonding layer of the first experimental example is 0.3C Si and has a concentration of 30% of the first region, and the doping of the electron bonding layer of the second experimental example. The concentration was 0.53C Si and the concentration of 53% of the first region, the doping concentration of the electron binding layer of the third experimental example was 0.75C Si had a concentration of 75% of the first region, the electron of the fourth experimental example The doping concentration of the confinement layer is doped with C Si so as to have the same concentration as the doping concentration of the first region.
도 5에서는 제1 내지 제4 실험 예에 대해서 순방향전압(forward voltage, VF), 문턱전압(threshold voltage, VT), 역방향 전류(reverse current, IR), 역방향전압(reverse voltage, VR), 피크파장(peak wavelength, WP), 주파장(dominant wavelength, WD), 반폭치(full width at half maximum, WH) 및 광파워(power, PO)를 각각 측정하였다.In FIG. 5, forward voltages (VF), threshold voltages (VT), reverse currents (IR), reverse voltages (VR), and peak wavelengths of the first to fourth experimental examples are illustrated. (peak wavelength, WP), dominant wavelength (WD), full width at half maximum (WH), and optical power (power, PO) were measured, respectively.
상기 전자속박층을 포함하지 않는 기준에 비해 제1 내지 제4 실시 예의 광파워(PO)가 높아진 것을 확인할 수 있다. 특히 제3 실시 예의 경우 20mA에서 16.69mW의 광파워가 측정되므로 기준인 15.17mW에 비해 10%의 광파워가 상승한것을 확인할 수 있다.It can be seen that the optical power PO of the first to fourth embodiments is higher than that of the reference not including the electron-bonding layer. In particular, in the third embodiment, since the optical power of 16.69mW is measured at 20mA, it can be seen that the optical power of 10% is increased compared to the standard 15.17mW.
상기의 광파워 증가로 인해 발광효율이 증대되고 소비전력을 줄일 수 있는 효과가 있다.The increase in the optical power has the effect of increasing the luminous efficiency and reducing the power consumption.
또한, 이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Although the above description has been made with reference to the embodiments, these are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains are not illustrated above without departing from the essential characteristics of the present embodiments. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100,200,300: 기판 103,203,303: 버퍼층
105,205,305: 언도프드 반도체층 110,210,310: 제1 반도체층
113,213,313: 제1 영역 115,215,315: 제2 영역
117,217,317: 제3 영역 120,220,320: 전자속박층
130,230,330: 활성층 140,240,340: 제2 반도체층
150,250,350: 투과성전극층 160,260,360: 제2 전극
170,270,370: 제1 전극 380: 초격자층100,200,300: substrate 103,203,303: buffer layer
105,205,305: undoped semiconductor layer 110,210,310: first semiconductor layer
113,213,313: first area 115,215,315: second area
117,217,317: third region 120,220,320: electron binding layer
130, 230, 330:
150, 250, 350:
170,270,370: first electrode 380: superlattice layer
Claims (12)
상기 기판상의 제1 반도체층;
상기 제1 반도체층으로부터 전달되는 전자를 속박하기 위해 상기 제1 반도체층 내에 형성되는 전자속박층;
상기 제1 반도체층 상에 형성되는 활성층; 및
상기 활성층 상의 제2 반도체층을 포함하는 발광소자.Board;
A first semiconductor layer on the substrate;
An electron confinement layer formed in the first semiconductor layer to confine electrons transferred from the first semiconductor layer;
An active layer formed on the first semiconductor layer; And
A light emitting device comprising a second semiconductor layer on the active layer.
상기 제1 반도체층은,
고농도로 도핑된 제1 영역;
저농도로 도핑된 제2 영역; 및
상기 제1 영역과 상기 제2 영역의 사이레벨로 도핑된 제3 영역을 포함하는 발광소자.The method of claim 1,
Wherein the first semiconductor layer comprises a first semiconductor layer,
A heavily doped first region;
A lightly doped second region; And
And a third region doped at a level between the first region and the second region.
상기 전자속박층은 상기 제1 영역과 상기 제2 영역사이에 위치하는 발광소자.The method of claim 2,
The electron binding layer is positioned between the first region and the second region.
상기 전자속박층은 상기 제1 영역의 내부에 위치하는 발광소자.The method of claim 2,
The electron binding layer is positioned in the first region.
상기 전자속박층은 초격자구조로 형성된 발광소자. The method of claim 1,
The electron binding layer is a light emitting device formed of a super lattice structure.
상기 전자속박층은 n형 InGaN/InGaN의 초격자구조로 형성된 발광소자.The method of claim 5,
The electron binding layer is a light emitting device formed of a superlattice structure of n-type InGaN / InGaN.
상기 전자속박층은 GaxIn(1-x)N (0<x<1)의 조성을 가진 재료로 형성된 발광소자.The method of claim 1,
The electron binding layer is formed of a material having a composition of Ga x In (1-x) N (0 <x <1).
상기 활성층 및 상기 제1 반도체층 사이에 형성된 초격자층을 더 포함하는 발광소자.The method of claim 1,
And a superlattice layer formed between the active layer and the first semiconductor layer.
상기 전자속박층은 상기 초격자층 하부의 접촉하는 영역에 위치하는 발광소자.9. The method of claim 8,
The electron binding layer is positioned in a contact area under the superlattice layer.
상기 전자속박층은 1Å 내지 200Å 사이의 두께를 가지는 발광소자.The method of claim 1,
The electron binding layer has a thickness of between 1 Å to 200 Å.
상기 전자속박층의 도핑농도는 상기 제1 영역의 53% 내지 75%인 발광소자.The method of claim 2,
The doping concentration of the electron binding layer is a light emitting device of 53% to 75% of the first region.
상기 전자속박층은 상기 제1 반도체층보다 좁은 에너지 밴드 갭을 가지는 발광소자.
The method of claim 1,
The electron binding layer has a narrower energy band gap than the first semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110080217A KR20130017649A (en) | 2011-08-11 | 2011-08-11 | Light emmitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110080217A KR20130017649A (en) | 2011-08-11 | 2011-08-11 | Light emmitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130017649A true KR20130017649A (en) | 2013-02-20 |
Family
ID=47896775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110080217A Withdrawn KR20130017649A (en) | 2011-08-11 | 2011-08-11 | Light emmitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20130017649A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107293629A (en) * | 2017-07-31 | 2017-10-24 | 广东工业大学 | A kind of ultraviolet LED epitaxial chip inverted structure and preparation method thereof |
-
2011
- 2011-08-11 KR KR1020110080217A patent/KR20130017649A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107293629A (en) * | 2017-07-31 | 2017-10-24 | 广东工业大学 | A kind of ultraviolet LED epitaxial chip inverted structure and preparation method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101389348B1 (en) | GaN-based semiconductor light emitting device | |
KR20110062128A (en) | Light emitting device, light emitting device package and manufacturing method | |
KR102224116B1 (en) | Light emitting device and lighting system | |
KR20120129029A (en) | Light emitting device | |
KR101945808B1 (en) | Light emitting device and light emitting device package | |
KR101507130B1 (en) | Light emitting diode having superlattice layer | |
CN103050595A (en) | Nitride light emitting diode | |
KR20120014341A (en) | Led | |
KR100836132B1 (en) | Nitride-based Semiconductor Light-Emitting Diodes | |
KR102322692B1 (en) | Ultraviolet light emitting device | |
KR102237123B1 (en) | Light emitting device and lighting system | |
KR102315594B1 (en) | Light emitting device and lighting system | |
KR20130017649A (en) | Light emmitting device | |
KR101297788B1 (en) | Light emitting device | |
CN203536463U (en) | Gallium-nitride-based light emitting diode | |
KR102212781B1 (en) | Light emitting device and lighting system | |
KR102237120B1 (en) | Light emitting device and lighting system | |
KR102224164B1 (en) | Light emitting device and lighting system having the same | |
KR20110097082A (en) | Nitride semiconductor light emitting device | |
KR101583276B1 (en) | Light emitting diode having multi-layered structure for current spreading | |
KR20090108506A (en) | Group III-nitride semiconductor light emitting diode device and method for manufacturing same | |
Song et al. | Optoelectronic properties of GaN-based light-emitting diodes with different mesa structures | |
KR102249647B1 (en) | Light emitting device and lighting system | |
KR102330022B1 (en) | Light emitting device and light emitting device package | |
KR20170096489A (en) | Light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20110811 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |