[go: up one dir, main page]

KR20120120388A - 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법 - Google Patents

아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20120120388A
KR20120120388A KR1020127022717A KR20127022717A KR20120120388A KR 20120120388 A KR20120120388 A KR 20120120388A KR 1020127022717 A KR1020127022717 A KR 1020127022717A KR 20127022717 A KR20127022717 A KR 20127022717A KR 20120120388 A KR20120120388 A KR 20120120388A
Authority
KR
South Korea
Prior art keywords
thin film
film
amorphous oxide
oxide thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020127022717A
Other languages
English (en)
Inventor
가즈시게 다께찌
미쯔루 나까따
Original Assignee
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴끼 가부시끼가이샤 filed Critical 닛본 덴끼 가부시끼가이샤
Publication of KR20120120388A publication Critical patent/KR20120120388A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

아몰퍼스 산화물 박막을 활성층에 이용한 박막 트랜지스터로서, 아몰퍼스 산화물 박막이 주성분으로서 인듐(In)과, 산소(O)와, 실리콘(Si), 알루미늄(Al), 게르마늄(Ge), 탄탈(Ta), 마그네슘(Mg) 및 티탄(Ti)으로 이루어지는 군으로부터 선택된 금속 원소(M)를 포함하고, 이 아몰퍼스 산화물 박막 내의 In에 대한 M의 원자수 비가 0.1 이상 0.4 이하이며, 이 아몰퍼스 산화물 박막 내의 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하인 박막 트랜지스터.

Description

아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법{AMORPHOUS OXIDE THIN FILM, THIN FILM TRANSISTOR COMPRISING SAME, AND PROCESS FOR PRODUCTION OF THE THIN FILM TRANSISTOR}
본 발명은 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
인듐, 주석 및 산소의 화합물인 ITO 막을 비롯한 산화물 투명 도전막은 약 수백 nm의 막 두께에 있어서 수 Ω/sq.의 시트 저항이 얻어지는 점 및 가시광에 대한 투과율이 높은 점 때문에 각종 플랫 패널 디스플레이, 광전 변환 소자 등에 널리 이용되고 있다.
최근, In-Ga-Zn-O 박막 등의 아몰퍼스 산화물 박막을 채널층에 이용한 박막 트랜지스터의 연구가 시작되었다. 이러한 산화물 박막은 이온성이 높은 결합으로 구성되어 있고, 결정 상태와 아몰퍼스 상태 사이에서의 전자 이동도의 차가 작은 것이 특징이다. 그러므로, 이 산화물 박막은 아몰퍼스 상태에서도 비교적 높은 전자 이동도가 얻어지고 있다. 또한, 이 산화물 박막은 스퍼터링법 등을 이용함으로써 실온에서 아몰퍼스 상태로 형성될 수 있으므로, PET 등의 수지 기판 상에 산화물 박막 트랜지스터를 형성하는 연구도 행해지고 있다.
이와 같은 아몰퍼스 산화물 박막에 대하여, In-Ga-Zn-O 박막 이외에, In-Zn-O 박막과 같이 구성 원소 수가 적은 것, Al-Sn-Zn-O 박막과 같이 레어 메탈(rare metal)을 이용하지 않는 것 등의 여러 가지 박막이 검토되고 있다.
비특허문헌 1은 In-Ga-Zn-O 박막을 이용한 박막 트랜지스터를 보고한다.
비특허문헌 2는 레어 메탈을 가능한 한 이용하지 않는다는 관점으로부터 Sn-Ga-Zn-O 박막을 이용한 박막 트랜지스터를 보고한다.
비특허문헌 3은 Ga도 이용하지 않는 레어 메탈 프리의 계로서 Al-Zn-Si-O 박막을 이용한 박막 트랜지스터를 보고한다.
비특허문헌 4는 구성 원소 수를 절감한다는 관점으로부터 Zn-Sn-O 박막을 이용한 박막 트랜지스터를 보고한다.
비특허문헌 5는 일련의 재료 탐색 결과로서 In-X-O(X : B, Mg, Al, Si, Ti, Zn, Ga, Ge, Mo 또는 Sn) 박막을 이용한 박막 트랜지스터를 보고한다.
특허문헌 1에는, 박막 트랜지스터의 채널층으로서 이용되는 산화물 반도체로서, In-M-Zn-O(M은 Ga, Al 및 Fe 중 적어도 하나)가 기재되어 있으며, Sn, In 및 Zn 중 적어도 하나의 원소를 포함하는 아몰퍼스 산화물(예를 들어, In-Sn 산화물)이 예시되어 있다. 이 아몰퍼스 산화물에 있어서 Sn을 Sn1-xSix로 치환할 수도 있는 것이 기재되어 있다.
일본 특허 공개 제2007-73705호 공보
Nomura 등, Nature, vol. 432, p. 488, (2004) Ogo 등, physica status solidi (a), Vol. 205, p. 1920, (2008) Cho 등, International Display Workshops 2008, Technical Digest, p. 1625, (2008) Chiang 등, Applied Physics Letters, Vol. 86, p. 013503, (2005) Goyal 등, Materials Research Society Symposium Proceeding, Vol. 1109, B04-03, (2009)
비특허문헌 5나 특허문헌 1에는, In 산화물에 1종 또는 2종의 다른 원소가 첨가된 박막을 이용한 박막 트랜지스터가 개시되어 있다. 그러나, 이들 문헌에는 박막 중의 각 원소의 적절한 원자수 비(atomic ratio)(조성비)나 캐리어 밀도가 개시되어 있지 않다. 일반적으로, 산화물 박막에서는 산소 결손으로 인해 캐리어가 발생하는 것이 알려져 있다. 이 캐리어 밀도를 적절한 범위로 제어하여 반도체의 성질을 갖는 산화물 박막을 이용하지 않으면, 양호한 박막 트랜지스터 특성을 얻기는 어렵다. 예를 들면, 캐리어 밀도가 지나치게 낮으면 산화물 박막은 절연체에 가까운 것이 되어 온 전류가 낮아진다. 반대로 캐리어 밀도가 지나치게 높으면 산화물 박막은 금속에 가까운 것이 되어 오프 전류가 높아진다. 이러한 상황에서는 온/오프 비가 작아져서 양호한 스위칭 특성이 얻어지지 않는다. 반도체에 적절한 캐리어 밀도는 1×1015cm-3 이상 1×1019cm-3 이하의 범위이다. 이와 같은 캐리어 밀도에 대하여, 박막 중의 산소 원자 밀도를 고려하면(산소 원자 밀도는 1×1022cm-3 정도임), 산소 결손 비율은 0.1% 이하이며 미량이다. 따라서, 예를 들면 비특허문헌 5의 보고에는, In-Si-O 박막에 있어서 0.6 < In/(In+Si) < 0.9의 조성비의 범위가 개시되어 있지만, 이러한 조성비의 범위 내에 있어도, 산소 결손 비율이 0.1%를 초과하여 캐리어 밀도가 지나치게 높으면, 박막이 박막 트랜지스터의 활성층으로서 기능하지 않게 된다.
본 발명자들은 전술한 문제점을 분명히 함과 함께, 이 문제점을 해결하기 위해서는 산화물 박막의 조성비의 제어에 더하여 수십 ppm 내지 0.1% 이하의 극미량의 산소 결손(즉, 캐리어 밀도)을 제어할 필요가 있음을 발견하였다. 또한, 본 발명자들은, 이러한 극미량의 산소 결손 밀도의 제어는 타깃 내의 산소 원자의 조성비를 변화시키는 것만으로는 어렵고, 성막 중의 분위기 가스의 산소 분압을 적절히 제어하는 것이 중요함을 발견하였다.
본 발명의 목적은, 전기 특성이 우수한 아몰퍼스 산화물 박막, 고성능의 박막 트랜지스터 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 양태는 아몰퍼스 산화물 박막을 활성층에 이용한 박막 트랜지스터를 제공하는데, 이 아몰퍼스 산화물 박막은 주성분으로서 인듐(In)과, 산소(O)와, 실리콘(Si), 알루미늄(Al), 게르마늄(Ge), 탄탈(Ta), 마그네슘(Mg) 및 티탄(Ti)으로 이루어지는 군으로부터 선택된 금속 원소(M)를 포함하고, 아몰퍼스 산화물 박막 내의 In에 대한 M의 원자수 비는 0.1 이상 0.4 이하이며, 아몰퍼스 산화물 박막 내의 캐리어 밀도는 1×1015cm-3 이상 1×1019cm-3 이하이다.
본 발명의 다른 양태는, 주성분으로서 인듐(In)과, 산소(O)와, 실리콘(Si), 알루미늄(Al), 게르마늄(Ge), 탄탈(Ta), 마그네슘(Mg) 및 티탄(Ti)으로 이루어지는 군으로부터 선택된 금속 원소(M)를 포함하고, In에 대한 M의 원자수 비가 0.1 이상 0.4 이하이며, 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하인 아몰퍼스 산화물 박막을 제공한다.
본 발명의 다른 양태는 전술한 박막 트랜지스터의 제조 방법을 제공하는데, 이 방법은, 다음의 가스압비의 조건식:
0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행하여, 아몰퍼스 산화물 박막을 성막하는 단계를 포함한다.
본 발명의 다른 양태는 전술한 박막 트랜지스터의 제조 방법을 제공하는데, 이 방법은, In, 금속 원소(M) 및 O를 포함하는 액체를 기판 상에 도포 또는 인쇄하는 단계, 및 카본 밀도가 1×1019cm-3 이하가 되도록 150℃ 이상에서 열 처리를 수행하여, 액체를 고화하며 아몰퍼스 산화물 박막을 성막하는 단계를 포함한다.
본 발명은, 전기 특성이 우수한 아몰퍼스 산화물 박막, 고성능의 박막 트랜지스터 및 그 제조 방법을 제공할 수 있다.
도 1은 제1 실시 형태에 따른 박막 트랜지스터(바텀 게이트 스태거형)를 도시한 단면도이다.
도 2는 제2 실시 형태에 따른 박막 트랜지스터(탑 게이트 스태거형)를 도시한 단면도이다.
도 3은 박막 트랜지스터의 전달 특성을 나타내는 도면이다.
도 4는 산화물 박막의 캐리어 밀도의 조성비 의존성을 나타내는 도면이다.
도 5는 박막 트랜지스터의 전달 특성을 나타내는 도면이다.
일 실시 형태는 박막 트랜지스터의 활성층에 바람직한 아몰퍼스 산화물 반도체 박막을 제공할 수 있다. 아몰퍼스 산화물 반도체 박막의 조성의 종류와 비율 및 캐리어 밀도를 제어함으로써, 온/오프 비 5자릿수 이상의 양호한 스위칭 특성을 갖는 박막 트랜지스터를 제공할 수 있다. 또한, 아몰퍼스 산화물 반도체 박막의 조성의 종류를 특정함으로써 저비용으로 고성능의 박막 트랜지스터를 제공할 수 있다.
일 실시 형태에 따른 아몰퍼스 산화물 반도체 박막에 있어서, 레어 메탈의 사용이 억제될 수 있거나, 또는 이 박막 중의 원소 수를 가능한 한 적게 할 수 있으며, 이 박막 중의 캐리어 밀도가 적절히 제어된다. 예를 들면, 산화 인듐 성분에 대하여 산화 실리콘 성분 또는 산화 알루미늄 성분이 적당량 첨가되고, 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하의 범위로 제어된 아몰퍼스 산화물 반도체 박막이 제공된다. 이 캐리어 밀도는 1×1016cm-3 이상으로 제어될 수 있고, 또한 1×1017cm-3 이상으로 제어될 수 있고, 또한 1.5×1018 이하로 제어될 수 있다.
구체적으로는, 이 반도체 박막은 원소 조성비를 제어한 In-Si-O 타깃 또는 In-Al-O 타깃을 이용하여 스퍼터링함으로써 성막될 수 있다. 이 때, 산소 가스 분압/(아르곤 가스 분압+산소 가스 분압)의 값을 0.05보다 크고 0.25보다 작은 값으로 제어한다. 이 가스압비는 0.2 이하로 제어될 수 있고, 또한 0.15 이하로 제어될 수 있다.
이 반도체 박막은 적어도 In, Si 및 O 원소를 포함하는 액체 또는 In, Al 및 O 원소를 포함하는 액체를 도포 또는 인쇄하고, 그 후 150℃ 이상에서 열 처리를 수행함으로써 얻어질 수 있다.
이 반도체 박막을 활성층에 이용한 박막 트랜지스터에 있어서, 반도체 박막/절연체 박막 계면을 형성하는 계면 부근의 아몰퍼스 산화물 반도체 박막의 밴드 갭 내의 에너지적으로 깊은 위치의 준위 밀도는 1×1015cm-3eV-1 내지 1×1016cm-3eV-1의 범위이다. 따라서, 이 반도체 박막 중의 캐리어 밀도가 1×1015cm-3보다 작으면, 이러한 계면을 이용하는 박막 트랜지스터의 서브스레숄드(subthreshold) 특성(오프 상태로부터 온 상태로의 천이 시의 게이트 전압에 대한 드레인 전류의 증가의 용이함)이 나빠지고, 급격한 온/오프 특성이 얻어지지 않게 될 수 있다. 또한, 캐리어 밀도가 1×1019cm-3을 초과하면, 실용적인 게이트 절연막 두께 및 게이트 전압으로 반도체 박막 중의 캐리어를 공핍화시킬 수 없게 되고, 그 결과 양호한 오프 특성이 얻어지지 않게 된다. 그러므로, 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하인 아몰퍼스 산화물 반도체 박막을 이용하는 것은, 양호한 박막 트랜지스터 특성을 실현하기 위해서 중요하다. 이 캐리어 밀도는 1×1016cm-3 이상으로 제어될 수 있고, 또한 1×1017cm-3 이상으로 제어될 수 있고, 또한 1.5×1018 이하로 제어될 수 있다.
이 아몰퍼스 산화물 반도체 박막을 형성하는 Si나 Al 대신에 다른 원소를 이용할 수 있다. 즉, 이 반도체 박막은 실리콘(Si), 알루미늄(Al), 게르마늄(Ge), 탄탈(Ta), 마그네슘(Mg) 및 티탄(Ti)으로 이루어지는 군으로부터 선택된 금속 원소(M)를 포함할 수 있다.
In에 대한 이 금속 원소(M)의 원자수 비는 0.1 이상 0.4 이하인 것이 바람직하다.
이 아몰퍼스 산화물 반도체 박막은, In, 금속 원소(M) 및 O를 포함하는 타깃을 이용하고, 다음의 가스압비의 조건식:
0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행함으로써 성막될 수 있다. 이 조건식에 있어서의 가스압비는 0.2 이하로 설정될 수 있고, 또한 0.15 이하로 설정될 수 있다.
또한, 이 아몰퍼스 산화물 반도체 박막은, In, 금속 원소(M) 및 O를 포함하는 액체를 기판 상에 도포 또는 인쇄하고, 그 후에 150℃ 이상에서 열 처리를 수행함으로써 성막될 수 있다.
이 아몰퍼스 산화물 반도체 박막은, 주석(Sn)을 더 포함하며, In에 대한 Sn의 원자수 비가 0.03 이상 0.5 이하인 박막일 수도 있다.
이 아몰퍼스 산화물 반도체 박막은, In, Sn, 금속 원소(M) 및 O를 포함하는 타깃을 이용하고, 다음의 가스압비의 조건식:
0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행함으로써 성막될 수 있다. 이 조건식에 있어서의 가스압비는 0.2 이하로 설정될 수 있고, 또한 0.15 이하로 설정될 수 있다.
또한, 이 아몰퍼스 산화물 반도체 박막은, In, 금속 원소(M) 및 O를 포함하는 액체를 기판 상에 도포 또는 인쇄하고, 그 후 150℃ 이상에서 열 처리를 수행하여 액체를 고화함으로써 성막될 수 있다. 이 열 처리는 막 중의 카본 밀도가 1×1019cm-3 이하가 되도록 수행된다. 이 액체로서, 적어도 In 원소, 금속 원소(M) 및 O 원소 중 어느 하나를 포함하는 화합물과 용매를 포함하는 액체를 이용할 수 있다. 이 액체는 그 액체에 포함되는 화합물로부터 유래하는 In 원소, 금속 원소(M) 및 O 원소를 포함할 수 있다.
이하, 도면을 참조하여 실시 형태들을 더 설명한다.
제1 실시 형태
도 1은 제1 실시 형태에 따른 박막 트랜지스터(바텀 게이트 스태거형)를 도시한 단면도이다. 플라스틱이나 유리와 같은 절연성 기판(10) 상에 게이트 전극(11)이 형성되고, 그 위에 게이트 절연막(12)이 형성되어 있다. 또한, 그 위에 In-Sn-Si-O 박막(13)이 RF 스퍼터링법에 의해 형성된다.
이 산화물 박막의 성막 시에, In에 대한 Si의 평균적 원자수 비가 0.1 이상 0.4 이하이고, 또한 In에 대한 Sn의 평균적 원자수 비가 0.03 이상 0.5 이하인 조성비의 In-Sn-Si-O로 이루어지는 타깃을 이용한다. 이 경우, Si의 원자수 비에 의존하여 대략 In10SnySixOz로 표시되는 조성비의 타깃이 이용될 수 있다.
또한, 다음의 가스압비의 조건식:
0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행함으로써, 산화물 박막 내의 평균적인 캐리어 밀도를 1×1015cm-3 이상 1×1019cm-3 이하의 범위로 제어할 수 있다. 이 때, 가스 유량비를 다음의 조건식:
0.05 < 산소 가스 유량/(희가스 유량+산소 가스 유량) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행할 수 있다.
여기서, 희가스로서, 헬륨, 네온, 아르곤, 크립톤, 크세논 등을 이용할 수 있다.
이와 같이 스퍼터링에 의해 성막된 In-Sn-Si-O 박막은 스퍼터링 타깃과 동일한 조성비를 갖고 있다. 즉, 이 산화물 박막에 있어서는 In 원자 10개에 대하여 Si 원자의 평균적인 개수(x)가 1개 내지 4개의 범위에서 막 내에 Si 원자가 공간적으로 분포하고 있고, In 원자 10개에 대하여 Sn 원자의 평균적인 개수(y)가 0.3개 내지 5개인 범위에서 막 내에 Sn 원자가 공간적으로 분포하고 있다. 이 때, O 원자의 평균적인 개수(z)는 화학량론비적으로는 z=2x+2y+15가 되지만, 실제로는 O 원자는 2x+2y+8<z<2x+2y+22의 범위에서 분포한다. 이러한 조성비의 산화물 박막의 X선 회절 패턴을 측정한 경우, 회절 피크는 보이지 않고, 산화물 박막이 아몰퍼스인 것이 확인되었다.
이 산화물 박막의 막 두께는 10 내지 200nm의 범위가 바람직하다. 막 두께가 10nm보다 얇으면, 높은 정밀도에서의 막 두께 제어가 어렵다. 또한, 200nm보다 두꺼운 막 두께에서는 바텀 게이트 전계에 의한 탑 채널측 계면의 캐리어 밀도 제어가 어려워지고, 양호한 오프 특성이 얻어지지 않을 수 있다.
이 산화물 박막의 양측에 소스-드레인 전극(14)이 형성된다. 그 후, 보호 절연막(15)이 형성된다.
여기서, 박막 트랜지스터 특성의 안정성을 보다 높이기 위해서, 게이트 절연막(12)의 성막과 In-Sn-Si-O 박막(13)의 성막은 성막 중에 대기에 노출되지 않고 연속해서 수행되는 것이 바람직하다. 구체적으로는, 게이트 절연막을 성막하기 위한 스퍼터링 챔버와 산화물 박막을 성막하기 위한 스퍼터링 챔버 사이를 진공 중에서 기판 반송할 수 있도록 하는 성막 장치를 이용하여 성막하는 것이 바람직하다.
이와 같은 박막 트랜지스터는, 온/오프 비가 6자릿수 이상, 전계 효과 이동도가 약 10cm2V-1s-1, 임계 전압이 약 1V인 양호한 전기 특성을 실현할 수 있다.
여기서, 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.05의 조건 하에서 In-Sn-Si-O 박막을 스퍼터링에 의해 성막하면, 박막 중의 캐리어 밀도가 1×1019cm-3보다 커지고, 박막 트랜지스터는 양호한 오프 특성을 나타내지 않았다. 반대로, 0.25 < 산소 가스 분압/(희가스 분압+산소 가스 분압)의 조건 하에서 In-Sn-Si-O 박막을 스퍼터링에 의해 성막하면, 박막 중의 캐리어 밀도가 1×1015cm-3보다 작아지고, 박막 트랜지스터는 양호한 온 특성을 나타내지 않았다.
또한, In에 대한 Si의 평균적 원자수 비가 0.1 미만인 타깃을 이용하여 In-Sn-Si-O 박막을 성막하면, 박막 트랜지스터는 양호한 오프 특성을 나타내지 않았다. In에 대한 Si의 평균적 원자수 비가 0.4보다 큰 타깃을 이용하여 In-Sn-Si-O 박막을 성막하면, 박막 트랜지스터는 양호한 온 특성을 나타내지 않았다.
제1 실시 형태에서는 게이트 절연막으로서 산화 실리콘막을 이용하는 것이 바람직하다. 이 산화 실리콘막은 실리콘 타깃을 아르곤과 산소의 혼합 가스 분위기 하에서 리액티브 스퍼터링함으로써 얻어진다. 산화 실리콘막은 실란 가스를 이용한 플라즈마 CVD나 열 CVD에 의해 형성될 수도 있다. 활성층인 In-Sn-Si-O 박막과 게이트 절연막인 산화 실리콘막이 동일한 Si-O 결합을 막 중에 갖고 있기 때문에, 양호한 계면 특성이 얻어지기 쉽다. 그러나, 게이트 절연막은 산화 실리콘막에 한정되는 것은 아니고, 질화 실리콘막, 산화 알루미늄막, 산화 탄탈막 등의 산화막이나 질화막 혹은 이들 막의 적층막일 수도 있다.
제1 실시 형태에서는 활성층으로서 In-Sn-Si-O 막을 이용하였으나, In-Sn-Al-O 막, In-Sn-Ge-O 막, In-Sn-Ta-O 막, In-Sn-Mg-O 막, In-Sn-Ti-O 막 등을 이용할 수 있다. 이들 경우에도 타깃의 조성 및 가스 분압을 적절히 제어함으로써, 반도체에 적합한 캐리어 밀도를 실현할 수 있다.
제2 실시 형태
도 1을 참조하여 제2 실시 형태에 따른 박막 트랜지스터(바텀 게이트 스태거형)를 설명한다.
플라스틱이나 유리와 같은 절연성 기판(10) 상에 게이트 전극(11)이 형성되고, 그 위에 게이트 절연막(12)이 형성되어 있다. 또한, 그 위에 In-Si-O 박막(In10SiyOz 박막)(13)이 RF 스퍼터링법에 의해 형성된다.
이 산화물 박막의 성막 시에, In에 대한 Si의 평균적 원자수 비가 0.1 이상 0.4 이하인 조성비의 In-Si-O로 이루어지는 타깃(In10Si1O17 내지 In10Si4O23의 범위의 조성)을 이용한다. 이 경우, Si의 원자수 비에 의존하여 대략 In10SixO2x+15로 표시되는 조성비의 타깃이 이용될 수 있다.
또한, 스퍼터링 중에 다음의 가스 유량비의 조건식:
0.05 < 산소 가스 유량/(희가스 유량+산소 가스 유량) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행함으로써, 산화물 박막 내의 평균적인 캐리어 밀도를 1×1015cm-3 이상 1×1019cm-3 이하의 범위로 제어할 수 있다. 가스 유량비와 가스 분압비는 등가이다. 즉, 전술한 유량비의 조건식은 다음의 가스압비의 조건식과 등가이다:
0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25.
여기서, 희가스로서, 헬륨, 네온, 아르곤, 크립톤, 크세논 등을 이용할 수 있다.
이와 같이 스퍼터링에 의해 성막된 In10SiyOz 박막은 스퍼터링 타깃과 실질적으로 동일한 조성비를 갖고 있다. 즉, 이 산화물 박막에 있어서는 In 원자 10개에 대하여 Si 원자의 평균적인 개수(x)가 1개 내지 4개인 범위에서 막 내에 Si 원자가 공간적으로 분포하고 있다. 이 때, O 원자의 평균적인 개수(z)는 화학량론비적으로는 z=2x+15가 되지만, 실제로는 O 원자는 2x+8<z<2x+22의 범위에서 분포한다. 이러한 조성비의 산화물 박막의 X선 회절 패턴을 측정한 경우, 회절 피크는 보이지 않고, 산화물 박막이 아몰퍼스인 것이 확인되었다.
이 산화물 박막의 막 두께는 10 내지 200nm의 범위가 바람직하다. 막 두께가 10nm보다 얇으면, 높은 정밀도에서의 막 두께 제어가 어렵다. 또한, 200nm보다 두꺼운 막 두께에서는 바텀 게이트 전계에 의한 탑 채널측 계면의 캐리어 밀도 제어가 어려워지고, 양호한 오프 특성이 얻어지지 않을 수 있다.
이 산화물 박막의 양측에 소스-드레인 배선(14)이 형성된다. 그 후, 보호 절연막(패시베이션 절연막)(15)이 형성된다.
여기서, 박막 트랜지스터 특성의 안정성을 보다 높이기 위해서, 게이트 절연막(12)의 성막과 In-Si-O 박막(13)의 성막은 성막 중에 대기에 노출되지 않고 연속해서 수행되는 것이 바람직하다. 구체적으로는, 게이트 절연막을 성막하기 위한 스퍼터링 챔버와 산화물 박막을 성막하기 위한 스퍼터링 챔버의 사이를 진공 중에서 기판 반송할 수 있도록 하는 성막 장치를 이용하여 성막하는 것이 바람직하다.
이와 같은 박막 트랜지스터는, 온/오프 비가 6자릿수 이상, 전계 효과 이동도가 약 10cm2V-1s-1, 임계 전압이 약 1V인 양호한 전기 특성을 실현할 수 있다.
여기서, 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.05의 조건 하에서 In-Si-O 박막을 스퍼터링에 의해 성막하면, 박막 중의 캐리어 밀도가 1×1019cm-3보다 커지고, 박막 트랜지스터는 양호한 오프 특성을 나타내지 않고, 온/오프 비는 2자릿수 이하가 된다. 반대로, 0.25 < 산소 가스 분압/(희가스 분압+산소 가스 분압)의 조건 하에서 In-Si-O 박막을 스퍼터링에 의해 성막하면, 박막 중의 캐리어 밀도가 1×1015cm-3보다 작아지고, 박막 트랜지스터는 양호한 온 특성을 나타내지 않고, 온/오프 비는 2자릿수 이하가 된다.
또한, In에 대한 Si의 평균적 원자수 비가 0.1 미만인 타깃을 이용하여 In-Si-O 박막을 성막하면, 박막 트랜지스터는 양호한 오프 특성을 나타내지 않았다. In에 대한 Si의 평균적 원자수 비가 0.4보다 큰 타깃을 이용하여 In-Si-O 박막을 성막하면, 박막 트랜지스터는 양호한 온 특성을 나타내지 않았다.
제2 실시 형태에서는 게이트 절연막으로서 산화 실리콘막을 이용하는 것이 바람직하다. 이 산화 실리콘막은 실리콘 타깃을 아르곤과 산소의 혼합 가스 분위기 하에서 리액티브 스퍼터링함으로써 얻어진다. 산화 실리콘막은 실란 가스를 이용한 플라즈마 CVD나 열 CVD에 의해 형성될 수도 있다. 활성층인 In-Si-O 박막과 게이트 절연막인 산화 실리콘막이 동일한 Si-O 결합을 막 중에 갖고 있기 때문에, 양호한 계면 특성이 얻어지기 쉽고, 계면 준위 밀도는 1×1012cm-3 이하까지 저감할 수 있다. 그러나, 게이트 절연막은 산화 실리콘막에 한정되는 것은 아니고, 질화 실리콘막, 산화 알루미늄막, 산화 탄탈막 등의 산화막이나 질화막 혹은 이들 막의 적층막일 수도 있다.
제2 실시 형태에서는 활성층으로서 In-Si-O 막을 이용하였으나, In-Al-O 막, In-Ge-O 막, In-Ta-O 막, In-Mg-O 막, In-Ti-O 막 등을 이용할 수 있다. 이러한 경우에도 타깃의 조성 및 가스 분압을 적절히 제어함으로써, 반도체에 적합한 캐리어 밀도를 실현할 수 있다.
제3 실시 형태
도 2는 제3 실시 형태에 따른 박막 트랜지스터(탑 게이트 스태거형)를 도시한 단면도이다. 플라스틱이나 유리와 같은 절연성 기판(10) 상에 소스-드레인 전극(14)이 형성되어 있다. 소스-드레인 전극들 사이에 양측에서 이들 전극과 겹치도록 In-Al-O 박막(13)이 RF 스퍼터링법에 의해 형성된다.
이 산화물 박막의 성막 시에, In에 대한 Al의 평균적 원자수 비가 0.1 이상 0.4 이하인 조성비의 In-Al-O로 이루어지는 타깃을 이용한다. 이 경우, Al의 원자수 비에 의존하여 대략 In10AlxO1.5x+15로 표시되는 조성비의 타깃이 이용될 수 있다.
또한, 다음의 가스압비의 조건식:
0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행함으로써, 산화물 박막 내의 평균적인 캐리어 밀도를 1×1015cm-3 이상 1×1019cm-3 이하의 범위로 제어한다. 여기서, 희가스로서, 헬륨, 네온, 아르곤, 크립톤, 크세논 등을 이용할 수 있다.
이와 같이 스퍼터링에 의해 성막된 In-Al-O 박막(13)은 스퍼터링 타깃과 실질적으로 동일한 조성비를 갖고 있다. 즉, 이 산화물 박막에 있어서는 In 원자 10개에 대하여 Al 원자의 평균적인 개수(x)가 1개 내지 4개인 범위에서 막 내에 Al 원자가 공간적으로 분포하고 있다. 이러한 조성비의 산화물 박막의 X선 회절 패턴을 측정한 경우, 회절 피크는 보이지 않고, 산화물 박막이 아몰퍼스인 것이 확인되었다.
이 산화물 박막의 막 두께는 10 내지 200nm의 범위가 바람직하다. 막 두께가 10nm보다 얇으면, 높은 정밀도에서의 막 두께 제어가 어렵다. 또한, 200nm보다 두꺼운 막 두께에서는 게이트 전계에 의한 채널측 계면의 캐리어 밀도 제어가 어려워지고, 양호한 오프 특성이 얻어지지 않을 수 있다.
In-Si-O 박막(13) 상에 게이트 절연막(12)이 성막된다. 여기서, 박막 트랜지스터 특성의 안정성을 보다 높이기 위해서, In-Al-O 박막(13)과 게이트 절연막(12)의 성막은 성막 중에 대기에 노출되지 않고 연속해서 수행되는 것이 바람직하다.
게이트 절연막(12) 상에 게이트 전극(11)이 형성되고, 그 후 보호 절연막(15)이 형성된다.
이와 같은 박막 트랜지스터는 온/오프 비가 6자릿수 이상, 전계 효과 이동도가 약 5cm2V-1s-1, 임계 전압이 약 1V인 양호한 전기 특성을 실현할 수 있다.
여기서, 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.05의 조건 하에서 In-Al-O 박막을 스퍼터링에 의해 성막하면, 박막 중의 캐리어 밀도가 1×1019cm-3보다 커지고, 박막 트랜지스터는 양호한 오프 특성을 나타내지 않았다. 반대로, 0.25 < 산소 가스 분압/(희가스 분압+산소 가스 분압)의 조건 하에서 In-Al-O 박막을 스퍼터링에 의해 성막하면, 박막 중의 캐리어 밀도가 1×1015cm-3보다 작아지고, 박막 트랜지스터는 양호한 온 특성을 나타내지 않았다.
또한, In에 대한 Al의 평균적 원자수 비가 0.1 미만인 타깃을 이용하여 In-Al-O 박막을 성막하면, 박막 트랜지스터는 양호한 오프 특성을 나타내지 않았다. In에 대한 Al의 평균적 원자수 비가 0.4보다 큰 타깃을 이용하여 In-Al-O 박막을 성막하면, 박막 트랜지스터는 양호한 온 특성을 나타내지 않았다.
제3 실시 형태에서는 게이트 절연막으로서 산화 알루미늄막을 이용하는 것이 바람직하다. 활성층인 In-Al-O 박막과 게이트 절연막인 산화 알루미늄막이 동일한 Al-O 결합을 막 중에 갖고 있기 때문에, 양호한 계면 특성이 얻어지기 쉽다. 그러나, 게이트 절연막은 산화 알루미늄막에 한정되는 것은 아니고, 질화 실리콘막, 산화 실리콘막, 산화 탄탈막 등의 산화막이나 질화막 혹은 이들 막의 적층막일 수도 있다.
또한, 제3 실시 형태에서는 활성층으로서 In-Al-O 막을 이용하였으나, In-Si-O 막, In-Ge-O 막, In-Ta-O 막, In-Mg-O 막, In-Ti-O 막 등을 이용할 수 있다. 이러한 경우에도 타깃의 조성 및 가스 분압을 적절히 제어함으로써, 반도체에 적합한 캐리어 밀도를 실현할 수 있다.
또한, 산화물 박막의 구성 원소 수는 3에 한정되는 것이 아니라 4일 수도 있다. 구체적으로는, In-Sn-Al-O 막을 활성층에 이용할 수 있다. 이 경우에는 In에 대한 Al의 평균적 원자수 비가 0.1 이상 0.4 이하이고, 또한 In에 대한 Sn의 평균적 원자수 비가 0.03 이상 0.5 이하이고, 또한 이 아몰퍼스 산화물 박막 내의 평균적인 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하인 것이 중요하다.
다른 실시 형태들
전술한 제1 실시 형태, 제2 실시 형태 및 제3 실시 형태에서는 각각 In-Sn-Si-O 박막, In-Si-O 박막 및 In-Al-O 박막의 성막을 위해서 진공 프로세스인 스퍼터링법을 이용하였다. 보다 저비용화를 실현하기 위해서 이들 박막을 용액 고화 프로세스를 이용한 성막 방법으로 형성할 수도 있다.
이 성막 방법에서는, 적어도 In, Si 및 O 원소를 포함하는 액체(원료 용액)를 도포 또는 인쇄하고, 그 후 150℃ 이상의 온도에서 열 처리를 수행한다. 원료 용액으로서, 적어도 In, Si 및 O 원소 중 어느 하나를 포함하는 화합물과 용매를 포함하는 액체를 이용할 수 있다. 예를 들면, 적어도 In, Si 및 O 원소를 포함하는 액체로서, 인듐 염화물 등의 In을 포함하는 화합물과 실록산 등의 Si와 O를 포함하는 화합물과 용매를 포함하는 액체를 이용할 수 있다. 이에 의해, 평균적인 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하이고, 카본 밀도가 1×1019cm-3 이하인 In-Si-O 박막을 형성할 수 있다. 이 원료 용액을 스핀 도포하여 기판 전체 표면에 In-Si-O 박막을 성막한 후에 이 막을 원하는 형상으로 패터닝하는 방법, 이 원료 용액을 이용하여 잉크젯법에 의해 원하는 형상으로 In-Si-O 박막의 패턴을 묘화하는 방법 등을 이용할 수 있다. 이 원료 용액을 도포 또는 인쇄한 후, 산소가 포함되는 분위기 중에서 150℃ 이상의 열 처리를 수행함으로써, 도포 또는 인쇄된 박막을 고화시키며, 원료 용액에 포함되어 있던 유기물로부터 유래하는 막 중의 카본을 이산화탄소로서 막 외에 방출시킴으로써, 막 중의 카본 밀도를 1×1019cm-3 이하로 할 수 있다. In-Al-O 박막도 마찬가지의 성막 방법에 의해 형성할 수 있다. 이 경우, 적어도 In, Al 및 O 원소 중 어느 하나를 포함하는 화합물로서, 인듐 염화물 등의 In을 포함하는 화합물, 알루미늄 염화물 등의 Al을 포함하는 화합물과, 알루민산염 등의 Al과 O를 포함하는 화합물을 이용할 수 있다. 인듐 염화물, 알루미늄 염화물 및 알루민산염의 3개의 화합물을 조합하여 이용할 수도 있고, 인듐 염화물 및 알루민산염의 2개의 화합물을 조합하여 이용할 수도 있다.
제1, 제2 및 제3 실시 형태 및 다른 실시 형태에 따른 조성비 및 캐리어 밀도를 제어한 산화물 박막의 광학적 밴드 갭은 3.0eV 내지 3.8eV의 범위에서 변화되었다. 따라서, 산화물 박막은 가시광에 대해서는 실질적으로 투명하고, 한편으로 자외선은 흡수하여, 박막의 전기 전도율이 향상된다. 특히, 본 발명에서 특정하는 캐리어 밀도의 범위에서는 산화물 박막은 반도체적인 전기 전도율을 갖고, 자외광으로 이 산화물 박막을 조사함으로써 캐리어 밀도를 증가시켜 전기 전도율을 몇 자릿수만큼 증가시킬 수 있다. 이 특징을 이용하면, 실시 형태에 따른 산화물 박막은 박막 트랜지스터의 활성층뿐만 아니라 자외선 센서 용도에도 이용할 수 있다. 또한, Si나 Al의 조성비를 임의로 제어하여 산화물 박막의 전기 전도율(즉, 저항률)을 제어함으로써, 박막 디바이스의 투명 저항 소자로서도 활용할 수 있다.
실시예
실시예 1
도 1을 참조하여 실시예 1의 박막 트랜지스터에 대하여 설명한다.
절연성 기판(10)으로서 유리 기판을 이용하고, 이 기판 상에 스퍼터링법에 의해 ITO(indium tin oxide) 막을 성막하였다. 그 후, 포토리소그래피 기술과 에칭 기술을 이용하여 패터닝을 수행하고, 소정의 형상의 게이트 전극(11)을 형성하였다.
그 후, 게이트 절연막(12)으로서 산화 실리콘막(두께: 200nm)을 스퍼터링법에 의해 성막하였다. 이 산화 실리콘막은, 불순물로 도핑되지 않은 실리콘 타깃을 이용하여 아르곤과 산소의 혼합 가스 분위기 하에서 스퍼터링을 수행함으로써 성막하였다.
계속해서, 스퍼터링법에 의해 In-Sn-Si-O 박막(두께: 30nm)을 성막하고, 그 후 소정의 형상으로 패터닝하여 이 산화물 박막으로 이루어지는 활성층(13)을 형성하였다. 성막 온도는 실온으로 하였다. 스퍼터링 타깃으로서, ITO 타깃(In2O3과 SnO2를 몰비 5:1로 혼합하여 제작한 타깃)과 실리콘 타깃의 2개를 이용하였다. 이 2개의 타깃에 동시에 전력을 인가하는 동시 스퍼터링법에 의해 In-Sn-Si-O 박막을 성막하였다. 여기서, ITO 타깃에 인가하는 전력을 일정하게 유지하고, 실리콘 타깃에 인가하는 전력만을 변화시켰다. 성막 중의 총 가스 압력은 0.5Pa로 설정하고, 아르곤 가스와 산소 가스의 유량비는 9:1로 설정하였다. 즉, 가스압비(산소 가스 분압/(아르곤 가스 분압+산소 가스 분압))가 0.1인 아르곤과 산소의 혼합 가스의 분위기 하에서 스퍼터링을 수행하였다. 이와 같이 성막한 In-Sn-Si-O 박막 중의 Si 조성비는 실리콘 타깃에 인가하는 전력의 값에 따라 변화되었다.
이 In-Sn-Si-O 박막을 소정의 형상으로 패터닝하여 활성층(13)을 형성한 후, ITO 막을 형성하고, 소정의 형상으로 패터닝하여 소스-드레인 전극(14)을 형성하였다.
그 후, 보호 절연막(15)으로서 산화 실리콘막을 실온 스퍼터링법에 의해 성막하고, 소정의 콘택트 홀을 형성함으로써 박막 트랜지스터 구조를 완성시켰다. 안정된 전기 특성을 얻기 위해서, 마지막으로 300℃에서 1시간 동안 대기 분위기 중에서 열 처리(어닐링)를 행하였다.
도 3은 In-Sn-Si-O 박막 중의 Si 조성비가 변화된 경우의 박막 트랜지스터 특성의 변화를 나타내고 있다. 여기에서는 성막된 In-Sn-Si-O 막의 조성비의 지표로서, 화학량론비 조성 In10Sn1SixO2x+17로 표시되는 x를 이용하고 있다. In의 조성비 10에 대하여 Sn의 조성비가 1인 것은 전술한 바와 같이 ITO 타깃 중의 In에 대한 Sn의 원자수 비에 의한 것이다. x가 1 이상 4 이하(즉, In에 대한 Si의 평균적 원자수 비가 0.1 이상 0.4 이하)인 경우, 양호한 스위칭 특성이 보인다. 한편, x가 1보다 작아지면 오프 특성을 나타내지 않게 된다. 반대로, x가 4보다 커지면 온 특성이 나타나지 않게 된다. 이 실험 데이터로부터 In에 대한 Si의 평균적 원자수 비를 0.1 이상 0.4 이하로 제어하는 것이 중요한 것을 알 수 있다.
도 4는 x의 값에 대한 In-Sn-Si-O 막 중의 평균적인 캐리어 밀도의 변화를 나타내고 있다. 본 발명의 산화물 박막의 캐리어 밀도는 전자 밀도이고, 그 기원은 박막 중의 산소 결손 밀도와 등가이다. 여기서, 캐리어 밀도는 일반적인 Hall 효과 측정에 의해 획득되었다. x가 1 이상 4 이하인 경우, 캐리어 밀도는 1×1015cm-3 이상 1×1019cm-3 이하의 영역에 들어 있다. x가 1보다 작아지면, 캐리어 밀도는 약 1×1020cm-3까지 높아진다. x가 4보다 커지면, 캐리어 밀도는 1×1015cm-3보다 작아졌다. 따라서, In에 대한 Si의 평균적 원자수 비를 0.1 이상 0.4 이하로 설정함으로써, In-Sn-Si-O 박막 내의 평균적인 산소 결손 밀도를 1×1015cm-3 이상 1×1019cm-3 이하의 범위로 제어할 수 있다.
캐리어 밀도는 주사형 캐패시턴스 현미경법(SCM)에 의해서도 측정할 수 있다. 이 경우, 박막의 단면 방향(기판 평면에 수직 방향)에서의 캐리어 밀도 분포를 측정 가능하다. 박막의 단면 방향에서의 캐리어 밀도 분포가 1×1015cm-3 이상 1×1019cm-3 이하의 범위에 들어 있는 것이 중요하다. Hall 효과 측정의 경우, 박막 전체의 평균적인 값으로서 캐리어 밀도가 추정된다. 따라서, Hall 효과 측정으로 추정된 평균적인 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하의 영역에 들어 있어도, 국소적 예를 들면 산화물 박막과 게이트 절연막 사이의 계면 근방의 산화물 박막의 극박부에만 1×1019cm-3을 초과하는 캐리어 밀도의 영역이 존재하고 있으면 양호한 트랜지스터 특성이 나타나지 않을 수 있다.
도 3 및 도 4로부터 알 수 있는 바와 같이, 조성비로서 x=1.88, 캐리어 밀도로서 6.7×1017cm-3을 만족할 때, 턴온 전압(오프 영역으로부터 갑자기 드레인 전류가 증가하기 시작하는 게이트 전압)이 0V 부근이고, 온/오프 비도 가장 크고, 전계 효과 이동도가 약 5cm2V-1s-1, 임계 전압이 약 1V인 양호한 전기 특성을 실현할 수 있다. 이 때, 전술한 ITO 타깃(4인치 사이즈)에 75W의 전력을 인가하며, 실리콘 타깃(4인치 사이즈)에 113W의 전력을 인가하면서, 산소 가스 분압/(아르곤 가스 분압+산소 가스 분압)=0.1을 만족하는 가스 분위기(총 가스 압력: 0.5Pa) 하에서 In-Sn-Si-O 박막을 실온에서 성막하였다. Rutherford 후방 산란법으로 측정한 이 박막 전체의 조성비는 In:Sn:Si:O=10:1:1.88:20.7이었다.
또한, 도 3에 도시된 바와 같이 x=1.03, 1.88 및 3.74의 모든 경우에 턴온 전압은 0V보다 약간 낮고, 소위 디프레션형의 거동을 나타내고 있다. 응용의 관점에서, 인핸스먼트형(턴온 전압이 0V보다도 플러스측에 있는 동작)의 거동도 필요할 수 있다. 이러한 경우, 게이트 절연막 중의 고정 전하 밀도 및 게이트 금속의 일함수를 제어함으로써 인핸스먼트형을 제공하는 것도 가능하다.
전술한 실시예에서는 박막 트랜지스터 구조의 완성 후에 열 처리(어닐링)를 행하였으나, 박막 트랜지스터의 제조 중에, 예를 들면 In-Sn-Si-O 박막의 성막 직후에 열 처리를 추가하는 것도 가능하다. 특히 실온 스퍼터링에 의해 성막한 In-Sn-Si-O 박막 중에는 물로부터 유래하는 성분(OH기 등)이 포함될 수 있다. 이러한 성분이 포함되어 있으면, 박막 트랜지스터의 전기 특성이 불안정할 수 있다. 박막 트랜지스터 구조의 완성 후에 열 처리를 수행함으로써 이러한 물 유래 성분을 막으로부터 방출시키는 것이 가능하다. 그러나, 박막 트랜지스터 구조 완성 후에는 In-Sn-Si-O 박막 상에 보호 절연막 등의 박막이 형성되어 있어, 물 유래 성분의 방출이 저해될 수 있다. In-Sn-Si-O 박막의 성막 직후에 열 처리를 추가하면, In-Sn-Si-O 박막으로부터 보다 효율적으로 물 유래 성분을 막 외에 방출할 수 있다. 이러한 산화물 박막 중의 물 유래 성분은 승온 이탈 가스 분석법(TDS: thermal desorption gas analysis method)의 스펙트럼으로부터 평가될 수 있다. 특히 300℃ 이하의 스펙트럼 영역의 질량수 18(즉, H2O)에 기인하는 TDS 스펙트럼에 주목하여, 열 처리 후의 산화물 박막으로부터의 주목 스펙트럼의 적분 강도가 열 처리 전의 강도의 3분의 1 이하까지 저하되어 있으면 양호한 박막 트랜지스터 특성이 얻어질 수 있다. 이 열 처리는 온도 제어된 대기 분위기의 오븐 안에서 수행 가능하며, 산소 등의 산화성 가스로 치환된 분위기 하에서 수행할 수도 있다.
이와 같은 박막 트랜지스터 구조의 완성 후 또는 In-Sn-Si-O 박막의 성막 직후의 열 처리는 In-Sn-Si-O 박막 중의 평균적인 캐리어 밀도를 안정되게 1×1015cm-3 이상 1×1019cm-3 이하로 제어하는 것을 가능하게 하였다. 열 처리를 수행하지 않은 경우, 기판 내의 어느 부분에서는 In-Sn-Si-O 막 중의 캐리어 밀도가 약 1×1020cm-3이 되어, 턴 온/오프하지 않는 박막 트랜지스터도 형성되었다. 구체적으로는 150℃에서 1시간 열 처리를 수행하면, 기판 상의 전체 영역에서 In-Sn-Si-O 막 중의 캐리어 밀도가 약 5×1018cm-3이 되고, 300℃에서 1시간 열 처리를 수행하면, 기판의 전체 영역에서 In-Sn-Si-O 막 중의 캐리어 밀도가 약 3×1017cm-3이 되었다.
이와 같은 열 처리를 수행하는 대신에, 스퍼터링 중에 기판 온도를 증가시킬 수 있다. 구체적으로는 기판 온도 150℃에서 성막을 행하면, 기판 내의 전체 영역에서 In-Sn-Si-O 막 중의 캐리어 밀도가 약 1×1018cm-3이 되고, 기판 온도 300℃에서 성막을 행하면, 기판 내의 전체 영역에서 In-Sn-Si-O 막 중의 캐리어 밀도가 약 2×1016cm-3이 되어, 양호한 박막 트랜지스터 특성이 실현되었다.
본 실시예에서는, In-Sn-Si-O 박막을 성막할 때에 ITO 타깃과 Si 타깃을 이용한 동시 스퍼터링법을 채택하였다. 그러나, 미리 In-Sn-Si-O 타깃을 제작해 두고, 이 In-Sn-Si-O 타깃 하나만을 이용하여 성막할 수도 있다. 이 경우, 타깃 중의 In에 대한 Si의 평균적 원자수 비가 0.1 이상 0.4 이하이며, In에 대한 Sn의 평균적 원자수 비가 0.03 이상 0.5 이하이고, 또한 이러한 타깃으로 성막된 In-Sn-Si-O 박막 중의 원자수 비에 관해서도 In에 대한 Si의 평균적 원자수 비가 0.1 이상 0.4 이하이며, In에 대한 Sn의 평균적 원자수 비가 0.03 이상 0.5 이하인 것이 중요하다.
실시예 2
도 1을 참조하여 실시예 2의 박막 트랜지스터에 대하여 설명한다.
절연성 기판(10)으로서 유리 기판을 이용하고, 이 기판 상에 스퍼터링법에 의해 Cr 막을 성막하였다. 그 후, 포토리소그래피 기술과 에칭 기술을 이용하여 패터닝을 수행하고, 소정의 형상의 게이트 전극(11)을 형성하였다.
그 후, 게이트 절연막(12)으로서 산화 실리콘막(두께: 200nm)을 스퍼터링법에 의해 성막하였다.
계속해서, 게이트 밸브를 통하여 인접한 챔버에 기판을 반송하여 대기에 노출되지 않고 연속해서 스퍼터링법에 의해 In-Si-O 박막(두께: 30nm)을 성막하고, 그 후 소정의 형상으로 패터닝하여 이 산화물 박막으로 이루어지는 활성층(13)을 형성하였다. 성막 온도는 실온으로 하였다. 스퍼터링 타깃으로서, In10Si2O19로 표시되는 조성의 타깃을 이용하였다. 즉, 이 타깃은 In에 대한 Si의 평균적 원자수 비가 0.2가 되는 조성을 가진다. 또한, 성막 중의 총 가스 압력은 0.5Pa로 설정하고, 아르곤 가스와 산소 가스의 유량비는 9:1로 설정하였다. 즉, 가스압비(산소 가스 분압/(아르곤 가스 분압+산소 가스 분압))가 0.1인 아르곤과 산소의 혼합 가스의 분위기 하에서 스퍼터링을 수행하였다. 이와 같이 성막한 In-Si-O 박막의 조성비는 대략 전술한 타깃의 조성비와 일치하고, Hall 효과 측정으로 추정된 박막 중의 캐리어 밀도는 1×1017cm-3 정도였다. 박막의 조성비는 Rutherford 후방 산란법에 의해 측정하였다.
이 In-Si-O 박막을 소정의 형상으로 패터닝하여 활성층(13)을 형성한 후, Mo 막을 형성하고, 소정의 형상으로 패터닝하여 소스-드레인 전극(14)을 형성하였다.
그 후, 보호 절연막(15)으로서 산화 실리콘막을 실온 스퍼터링법에 의해 성막하고, 소정의 콘택트 홀을 형성함으로써 박막 트랜지스터 구조를 완성시켰다. 안정된 전기 특성을 얻기 위해서, 마지막으로 300℃에서 1시간 동안 대기 분위기 중에서 열 처리를 수행하였다.
도 5는 전술한 타깃(In10Si2O19)을 이용하고, 스퍼터링 중의 조건을 변화시켜 In-Si-O 박막 중의 실온에서의 캐리어 밀도(전자 밀도)를 변화시킨 경우의 박막 트랜지스터 특성의 변화를 나타내고 있다. 캐리어 밀도(N)가 1×1019cm-3을 초과하면 오프 특성이 나타나지 않게 된다. 이 때의 가스압비(R)는 산소 가스 분압/(아르곤 가스 분압+산소 가스 분압)=0.03이었다. 캐리어 밀도가 1×1015cm-3보다 작아지면 온 특성을 나타내지 않게 된다. 이 때의 가스압비(R)는 산소 가스 분압/(아르곤 가스 분압+산소 가스 분압)=0.3이었다. 이들 실험 데이터로부터, 박막 중의 평균적인 캐리어 밀도를 1×1015cm-3 이상 1×1019cm-3 이하로 제어하는 것이 중요함을 알 수 있다. 여기서, In-Si-O 박막 중의 캐리어 밀도를 1×1015cm-3 이상 1×1019cm-3 이하로 제어하기 위해서, 스퍼터링 중의 가스압비(R)를 0.05 < 산소 가스 분압/(아르곤 가스 분압+산소 가스 분압) < 0.25를 만족하도록 설정하였다. 가스압비(R)가 0.1일 때의 막 중 캐리어 밀도는 1.5×1017cm-3이고, 온/오프 비가 7자릿수, 전계 효과 이동도가 약 10cm2V-1s-1, 임계 전압이 약 1V인 양호한 전기 특성을 실현하였다.
전술한 실시예 2에서는, In-Si-O 박막의 경우를 설명하였으나, In의 대체로서 Sn, Ga 또는 Zn을 이용하는 것도 가능하다. 또한, Si의 대체로서, Al, Ge, Ti, Mg 또는 Ta를 이용하는 것도 가능하다.
실시예 2에서는, In-Si-O 박막에 접하는 게이트 절연막 및 보호 절연막으로서 산화 실리콘막을 이용하였다. 이와 같이 산화물 박막 중의 원소(본 실시예의 경우에는 실리콘)의 산화물(본 실시예의 경우에는 산화 실리콘)을 게이트 절연막 및 보호 절연막에 이용하면, 각각의 계면에서의 결함을 저감화할 수 있고, 보다 양호한 박막 트랜지스터 특성이 얻어진다. 예를 들면, In-Al-O 박막을 활성층에 이용한 경우, 게이트 절연막 및 보호 절연막으로서 산화 알루미늄을 이용할 수 있다. 그러나, 게이트 절연막 및 보호 절연막은 이와 같이 한정되는 것이 아니라, 프로세스에 따라 In-Si-O 박막에 대하여 산화 실리콘 이외의 절연막을 이용할 수 있고, In-Al-O 박막에 대하여 산화 실리콘 및 다른 절연막도 이용할 수 있다.
전술한 실시예에서는 박막 트랜지스터 구조의 완성 후에 열 처리를 수행하였으나, 박막 트랜지스터의 제조 중에, 예를 들면 In-Si-O 박막의 성막 직후에 열 처리를 추가하는 것도 가능하다. 특히 실온 스퍼터링에 의해 성막한 In-Si-O 박막 중에는 물로부터 유래하는 성분(OH기 등)이 포함될 수 있다. 이러한 성분이 포함되어 있으면, 박막 트랜지스터의 전기 특성이 불안정할 수 있다. 박막 트랜지스터 구조의 완성 후에 열 처리를 수행함으로써, 이러한 물 유래 성분을 막으로부터 방출시키는 것이 가능하다. 그러나, 박막 트랜지스터 구조의 완성 후에는 In-Si-O 박막 상에 보호 절연막 등의 박막이 형성되어 있어, 물 유래 성분의 방출이 저해될 수 있다. In-Si-O 박막의 성막 직후에 열 처리를 수행하면, In-Si-O 박막으로부터 보다 효율적으로 물 유래 성분을 방출할 수 있다. 이 열 처리는 온도 제어된 대기 분위기의 오븐 안에서 수행 가능하며, 산소 등의 산화성 가스로 치환된 분위기 하에서 수행할 수도 있다.
이와 같은 박막 트랜지스터 구조의 완성 후 또는 In-Si-O 박막의 성막 직후의 열 처리는, In-Si-O 박막 중의 평균적인 캐리어 밀도를 안정되게 1×1015cm-3 이상 1×1019cm-3 이하로 제어하는 것을 가능하게 하였다. 열 처리를 수행하지 않은 경우, 기판 내의 어느 부분에서는 In-Si-O 막 중의 캐리어 밀도가 약 1×1020cm-3이 되고, 턴 온/오프하지 않는 박막 트랜지스터도 형성되었다. 구체적으로는 150℃에서 1시간 열 처리를 수행하면, 기판 상의 전체 영역에서 In-Si-O 막 중의 캐리어 밀도가 약 5×1018cm-3이 되고, 300℃에서 1시간 열 처리를 수행하면, 기판 상의 전체 영역에서 In-Si-O 막 중의 캐리어 밀도가 약 3×1017cm-3이 되었다.
이와 같은 열 처리를 수행하는 대신에, 스퍼터링 중의 기판 온도를 증가시킬 수 있다. 구체적으로는 기판 온도 150℃에서 성막을 행하면, 기판 상의 전체 영역에서 In-Si-O 막 중의 캐리어 밀도가 약 1×1018cm-3이 되고, 기판 온도 300℃에서 성막을 행하면, 기판 상의 전체 영역에서 In-Si-O 막 중의 캐리어 밀도가 약 2×1016cm-3이 되어, 양호한 박막 트랜지스터 특성이 실현되었다.
전술한 실시예 1 및 2에서는, 보호 절연막으로서 스퍼터링에 의해 성막한 산화 실리콘막을 이용하였다. 이 성막 시에, In-Sn-Si-O 박막이나 In-Si-O 박막의 표면이 스퍼터링 플라즈마에 노출되게 된다. 그 결과, 드물게 In-Sn-Si-O 박막이나 In-Si-O 박막의 표면 부근(즉, 박막 트랜지스터의 탑측 계면)의 캐리어 밀도가 1×1019cm-3을 초과하도록 하는 국소적인 결함이 발생하였다. 이러한 국소적인 캐리어 밀도의 이상한 증대는 그 후의 열 처리에서도 회복하지 않았다. 이는 플라즈마에 의해 표면이 환원되기 때문이다. 따라서, 보호 절연막에 우선은 플라즈마를 이용하지 않는 성막법, 구체적으로는 실록산이나 실라잔 등을 유기 용제에 녹인 용액을 도포하고 이 용액을 열 처리해서 유기 용제를 증발시킴으로써 산화 실리콘막을 형성하는 방법을 이용할 수도 있다. 이러한 성막법에서는 In-Sn-Si-O 박막이나 In-Si-O 박막의 표면이 플라즈마에 노출되지 않고, 캐리어 밀도가 이상하게 증가하지도 않는다. 이러한 용액을 이용하여 성막한 산화 실리콘막은 다공질이 되는 경향이 있고, 외부 수분 침입을 방지하는 산화 실리콘막의 기능은 저하되는 경향에 있다. 따라서, 용액을 이용하여 성막한 산화 실리콘막 상에 스퍼터링 등의 플라즈마 성막법으로 산화 실리콘막이나 질화 실리콘막을 더 성막하여 적층화한 보호 절연막을 형성하는 것이 바람직하다. 이러한 적층화한 보호 절연막의 경우, 상측에 쌓는 절연막의 선택의 유연성이 넓어진다. 예를 들면, 수분 침입을 방지하는 능력의 관점에서, 질화 실리콘막이 바람직하지만, In-Sn-Si-O 박막이나 In-Si-O 박막 상에 직접 질화 실리콘막을 성막하면, In-Sn-Si-O 박막이나 In-Si-O 박막의 표면이 환원된다라는 질화 실리콘막의 문제가 있다. 한편, 이러한 적층화한 보호 절연막을 이용하면, In-Sn-Si-O 박막이나 In-Si-O 박막의 표면에 접하지 않고 질화 실리콘막을 보호 절연막으로서 이용할 수 있고, 질화 실리콘막뿐만 아니라 산화막이 아닌 다른 절연막을 보호 절연막으로서 이용할 수 있다.
전술한 실시예 2에서는, 소스-드레인 전극의 재료로서 Mo를 이용하였다. 이러한 금속으로 이루어지는 박막에서도 In-Sn-Si-O 박막이나 In-Si-O 박막과 실용적인 오믹 접촉을 형성할 수 있지만, 산화 인듐과 산화 주석의 화합물, 소위 ITO의 박막이 In-Sn-Si-O 박막이나 In-Si-O 박막과 보다 양호한 오믹 접촉을 형성하기 쉽다. 그러므로, 소스-드레인 전극의 재료에 금속을 이용하는 경우에는 금속/ITO와 같은 적층 구조를 형성하고, 이 적층 구조의 ITO 박막과 In-Sn-Si-O 박막이나 In-Si-O 박막을 직접 접촉시키는 것이 바람직하다. 이러한 적층 구조를 이용함으로써 금속에 대한 옵션이 넓어진다. 예를 들면, Al을 이용하는 경우, In-Sn-Si-O 박막이나 In-Si-O 박막과 Al을 직접 접촉시키면 계면에 절연성 산화 알루미늄이 형성되어 오믹 접촉이 얻어지지 않는다. Al/Mo/ITO나 Al/Ti/ITO와 같은 적층 구조를 이용하면 이러한 문제는 없고, 양호한 오믹 접촉을 실현할 수 있다. 또한, Al의 이점을 이용한 저저항화가 실현될 수 있다. 물론, ITO를 이용하지 않고 Al/Mo나 Al/Ti와 같은 적층 구조를 이용함으로써, Mo나 Ti와 In-Sn-Si-O 박막이나 In-Si-O 박막 사이에 오믹 접촉을 형성할 수도 있다. 특히, Ti의 산화물은 도전체이기 때문에, Ti/ITO나 Ti/In-(Sn)-Si-O 계면에서 Ti가 산화되어도 양호한 오믹 접촉을 실현할 수 있다. 나아가서는, Al 중에 원자수 비로 1% 내지 5%의 미량의 Si를 포함시킨 Al-Si 합금을 소스-드레인 전극에 이용하면, 순 Al에 비하여 저항률이 약간 높아지지만, In-Sn-Si-O 박막이나 In-Si-O 박막에 대한 직접 접속에 의해 오믹 접촉이 얻어진다. 이는 Si를 포함하는 In-Sn-Si-O 박막이나 In-Si-O 박막과, 마찬가지로 Si를 포함하는 Al-Si 합금 사이의 계면에 있어서의 결함이 작게 억제되기 때문이다.
본 실시예에서는, 3개의 원소로 이루어지는 1개의 타깃을 이용하여 산화물 박막을 스퍼터링에 의해 성막하였다. 한편, 복수의 타깃을 이용한 동시 스퍼터링법에 의한 성막도 가능하다. 예를 들면, In2O3 타깃과 Si 타깃(또는 SiO2 타깃)을 이용한 동시 스퍼터링에 의해 기판 상에 In-Si-O 박막을 성막하는 것이 가능하다. 이 때, 이들 2개의 타깃에 인가하는 스퍼터링 전력의 비를 제어함으로써 박막 중의 In에 대한 Si의 비를 0.1 이상 0.4 이하로 할 수 있다. 또한, 동시에 산소 가스 분압/(아르곤 가스 분압+산소 가스 분압)의 비를 0.05보다 크게 하고, 0.25보다 작게 설정함으로써 캐리어 밀도를 1×1015cm-3 이상 1×1019cm-3 이하로 할 수 있다. 또한, 마찬가지로, In2O3 타깃과 Al(또는 Al2O3 타깃)을 이용한 동시 스퍼터링에 의한 In-Al-O 박막 성막도 가능하다.
실시예 3
도 2를 참조하여 실시예 3의 박막 트랜지스터에 대하여 설명한다.
절연성 기판(10)으로서 유리 기판을 이용하고, 이 기판 상에 스퍼터링법에 의해 Cr 금속막을 성막하였다. 그 후, 포토리소그래피 기술과 에칭 기술을 이용하여 패터닝을 수행하여, 소정의 형상을 갖는 소스-드레인 전극(14)을 형성하였다.
계속해서, 스퍼터링법에 의해 In-Al-O 박막(두께: 30nm)을 성막하고, 그 후 소정의 형상으로 패터닝하여 이 산화물 박막으로 이루어지는 활성층(13)을 형성하였다. 성막 온도는 실온으로 하였다. 스퍼터링 타깃으로서, In10Al2O18로 표시되는 조성의 타깃을 이용하였다. 즉, 이 타깃은 In에 대한 Al의 평균적 원자수 비가 0.2인 조성을 가진다. 또한, 성막 중의 총 가스 압력은 0.5Pa로 설정하고, 아르곤 가스와 산소 가스의 유량비는 18:1로 설정하였다. 즉, 가스압비(산소 가스 분압/(아르곤 가스 분압+산소 가스 분압))가 0.053인 아르곤과 산소의 혼합 가스의 분위기 하에서 스퍼터링을 수행하였다. 이와 같이 성막한 In-Al-O 박막의 조성비는 대략 전술한 타깃 조성비와 일치하고, 박막 중의 캐리어 밀도는 1×1016cm-3 정도였다.
이 In-Al-O 박막을 소정의 형상으로 패터닝하여 활성층(13)을 형성한 후, 게이트 절연막(12)으로서 산화 알루미늄막(두께: 300nm)을 스퍼터링법에 의해 성막하였다.
계속해서, Mo 막을 성막하고, 소정의 형상으로 패터닝하여 게이트 전극(11)을 형성하였다. 그 후, 보호 절연막(15)으로서 산화 실리콘막을 실온 스퍼터링법에 의해 성막하고, 소정의 콘택트 홀을 형성함으로써 박막 트랜지스터 구조를 완성시켰다. 안정된 전기 특성을 얻기 위해서, 마지막으로 300℃에서 1시간 동안 대기 분위기 중에서 열 처리를 수행하였다.
이와 같은 박막 트랜지스터에서는 온/오프 비가 6자릿수, 전계 효과 이동도가 약 5cm2V-1s-1, 임계 전압이 약 1V인 양호한 전기 특성이 실현되었다.
전술한 실시예에서는, 박막 트랜지스터 구조의 완성 후에 열 처리를 수행하였으나, 박막 트랜지스터의 제조 중에, 예를 들면 In-Al-O 박막의 성막 직후에 열 처리를 수행하는 것도 가능하다. 특히 실온 스퍼터링에 의해 성막한 In-Al-O 박막 중에는 In-Si-O 막의 경우와 마찬가지로 물로부터 유래하는 성분(OH기 등)이 포함될 수 있다. 이러한 성분이 포함되어 있으면, 박막 트랜지스터의 전기 특성이 불안정할 수 있다. 박막 트랜지스터 구조의 완성 후에 열 처리를 수행함으로써 이러한 물 유래 성분을 막으로부터 방출시키는 것이 가능하다. 그러나, 박막 트랜지스터 구조의 완성 후에는 In-Al-O 박막 상에 게이트 절연막 및 보호 절연막 등의 박막이 형성되어 있어, 물 유래 성분의 방출이 저해될 수 있다. In-Al-O 박막의 성막 직후에 열 처리를 수행하면, In-Al-O 박막으로부터 보다 효율적으로 물 유래 성분을 방출할 수 있다. 이 열 처리는 온도 제어된 대기 분위기의 오븐 안에서 수행 가능하며, 산소 등의 산화성 가스로 치환된 분위기 하에서 수행할 수도 있다.
이와 같은 박막 트랜지스터 구조의 완성 후 또는 In-Al-O 박막의 성막 직후의 열 처리는, In-Al-O 박막 중의 평균적인 캐리어 밀도를 안정되게 1×1015cm-3 이상 1×1019cm-3 이하로 제어하는 것을 가능하게 하였다. 열 처리를 수행하지 않은 경우, 기판 내의 어느 부분에서는 In-Al-O 막 중의 캐리어 밀도가 약 2×1020cm-3이 되고, 턴 온/오프하지 않는 박막 트랜지스터도 형성되었다. 구체적으로는 150℃에서 1시간 열 처리를 수행하면, 기판 상의 전체 영역에서 In-Al-O 막 중의 캐리어 밀도가 약 7×1018cm-3이 되고, 300℃에서 1시간 열 처리를 수행하면, 기판 상의 전체 영역에서 In-Al-O 막 중의 캐리어 밀도가 약 6×1017cm-3이 되었다.
이와 같은 열 처리를 수행하는 대신에, 스퍼터링 중의 기판 온도를 증가시킬 수 있다. 구체적으로는 기판 온도 150℃에서 성막을 행하면, 기판 상의 전체 영역에서 In-Al-O 막 중의 캐리어 밀도가 약 3×1018cm-3이 되고, 기판 온도 300℃에서 성막을 행하면, 기판 상의 전체 영역에서 In-Al-O 막 중의 캐리어 밀도가 약 5×1016cm-3이 되어, 양호한 박막 트랜지스터 특성이 실현되었다.
본 실시예의 산화물 박막은 In-Al-O의 3개의 원소로 이루어지지만, In-Sn-Al-O와 같은 4개의 원소로 이루어지는 산화물 박막이어도 양호한 박막 트랜지스터 특성이 얻어진다.
본 실시예에서는, 3개의 원소로 이루어지는 1개의 타깃을 이용하여 산화물 박막을 스퍼터링하였으나, 전술한 In-Si-O 박막의 경우(실시예 2)에서도 가능했던 것처럼 복수의 타깃을 이용한 동시 스퍼터링법에 의해서도 산화물 박막을 형성할 수 있다.
전술한 실시예에서는, 소스-드레인 전극의 재료로서 Cr를 이용하였다. 이러한 금속으로 이루어지는 박막도 In-Sn-Al-O 박막이나 In-Al-O 박막과 실용적인 오믹 접촉을 형성할 수 있지만, 산화 인듐과 산화 주석의 화합물, 소위 ITO의 박막이 In-Sn-Al-O 박막이나 In-Al-O 박막과 보다 양호한 오믹 접촉을 형성하기 쉽다. 그러므로, 소스-드레인 전극의 재료에 금속을 이용하는 경우에는, 금속/ITO와 같은 적층 구조를 형성하고, 이 적층 구조의 ITO 박막과 In-Sn-Al-O 박막이나 In-Al-O 박막을 직접 접촉시키는 것이 바람직하다. 이러한 적층 구조를 이용함으로써 금속에 대한 옵션이 넓어진다. 예를 들면, Al을 이용하는 경우, In-Sn-Al-O 박막이나 In-Al-O 박막과 Al을 직접 접촉시키면, 계면에 절연성 산화 알루미늄이 형성되어, 오믹 접촉이 얻어지지 않는다. Al/Mo/ITO나 Al/Ti/ITO와 같은 적층 구조를 이용하면, 이러한 문제는 없고, 양호한 오믹 접촉을 실현할 수 있다. 또한, Al의 이점을 이용한 저저항화가 실현될 수 있다. 물론, ITO를 이용하지 않고 Al/Mo나 Al/Ti와 같은 적층 구조를 이용함으로써, Mo나 Ti와 In-Sn-Al-O 박막이나 In-Al-O 박막 사이에 오믹 접촉을 형성할 수도 있다. 특히, Ti의 산화물은 도전체이기 때문에, Ti/ITO나 Ti/In-(Sn)-Al-O 계면에서 Ti가 산화되어도 양호한 오믹 접촉을 실현할 수 있다.
실시예 3의 박막 트랜지스터는 도 2에 도시한 바와 같이 In-Al-O(혹은 In-Sn-Al-O) 박막 상에 게이트 절연막을 형성하는 탑 채널 구조(탑 게이트 스태거형)를 갖고 있다. 이 구조에 있어서, 게이트 절연막을 스퍼터링에 의해 성막할 때에 박막의 표면이 스퍼터링에 의해 영향을 받아 탑 채널측 계면이 환원되고, 캐리어 밀도가 이상하게 높아진다는 현상이 드물게 관찰되었다. 그러므로, 전술한 실시예 1 및 2에 있어서의 보호 절연막의 형성 방법과 마찬가지로, 용액을 이용하여 산화 실리콘막을 형성하고, 그 위에 스퍼터링 등의 플라즈마 성막법으로 산화 실리콘막이나 질화 실리콘막을 더 성막하여 적층화한 게이트 절연막을 형성하는 것이 바람직하다. 본 구조에서는 보호 절연막은 In-Al-O(혹은 In-Sn-Al-O) 박막과 직접 접하지 않으므로, 성막 방법이나 재료 종류가 한정되지는 않는다. 원하는 방법으로 절연막을 제공할 수 있다. 또한, 절연막은 산화 실리콘막에 한정되지 않고, 산화막 이외의 원하는 재료로 절연막(예를 들면, 질화 실리콘막)을 제공할 수 있다.
실시예 3에서는, In-Al-O(혹은 In-Sn-Al-O) 박막을 활성층에 이용한 탑 채널 구조의 박막 트랜지스터의 예를 설명하였다. 이 In-Al-O(혹은 In-Sn-Al-O) 박막 대신에, In-Sn-Si-O 박막이나 In-Si-O 박막을 이용할 수 있다.
전술한 바와 같이, 실시예 1 내지 3에서는, In-Si-O 박막(혹은 In-Sn-Si-O 박막)이나 In-Al-O 박막(혹은 In-Sn-Al-O 박막)의 성막을 위해 진공 프로세스인 스퍼터링법을 이용하였다. 박막 트랜지스터 제조 프로세스를 보다 저비용화하기 위해서는, 이들 박막을 용액 상태로부터 고화하는 프로세스에 따른 성막 방법을 이용하여 형성하는 것이 바람직하다.
이 성막 방법에서는, 적어도 In, Si 및 O 원소와 유기 용매를 포함하는 액체를 기판 상에 도포 또는 인쇄하고, 그 후 150℃ 이상의 온도에서 열 처리를 수행한다. 이에 의해, 평균적인 캐리어 밀도가 1×1015cm-3 이상 1×1019cm-3 이하이고, 카본 밀도가 1×1019cm-3 이하가 되는 In-Si-O 박막을 형성할 수 있다.
우선, In, Si, O 중 어느 하나를 포함하는 분자가 아세트산 부틸이나 크실렌 등의 용매에 용해되어 있는 용액을 준비하였다. In, Si, O 중 어느 하나를 포함하는 분자로서, 인듐 염화물(InCl3), 실록산(Si-OH를 포함함)을 이용할 수 있다. 여기서, 용액 중의 원자수 비에 관해서는 In에 대한 Si의 평균적 원자수 비가 0.1 이상 0.4 이하가 되도록 하였다.
다음에, 이 용액을 약 3000rpm의 회전 속도로 스핀 도포하고, 스핀 도포로부터 1분 이내에 분위기 온도 200℃ 설정의 오븐에 도입하고, 대기 분위기 하에서 고화시킴으로써 In-Si-O 박막을 형성하였다.
이와 같이 형성한 In-Si-O 박막의 캐리어 밀도는 1×1017cm-3 정도, 카본 밀도는 1×1016cm-3 정도이고, 스퍼터링에 의해 제작한 박막 트랜지스터와 유사한 양호한 전기 특성을 실현하였다. 이러한 성막 방법에서는 잉크젯법에 의해 원하는 패턴 형상의 In-Si-O 박막을 직접 묘화하는 방법도 이용할 수 있다.
이 성막 방법에 있어서, 산화물 박막 중의 카본 밀도를 1×1019cm-3 이하로 하는 것은 중요하다. 예를 들면, 카본 밀도가 5×1018cm-3인 경우에는 온/오프 비가 6자릿수, 전계 효과 이동도가 약 4cm2V-1s-1인 박막 트랜지스터가 얻어졌다. 그러나, 카본 밀도가 2×1019cm-3까지 증가하면, 온/오프 비는 3자릿수, 전계 효과 이동도는 0.02cm2V-1s-1로 현저한 특성 저하가 보였다.
또한, 이 성막 방법에 있어서는, 다음의 처리가 중요하다. 원료 용액을 스핀 도포 혹은 잉크젯 인쇄한 후에 빠르게(예를 들면, 2분 이내에) 산소가 존재하는 150℃ 이상의 분위기(예를 들면, 대기 분위기의 150℃ 이상으로 설정한 오븐)에 옮긴다. 이러한 처리에 의해, 원료액의 막을 고화하고, 산화물 박막을 형성함으로써, 막 중의 카본을 이산화탄소로서 막으로부터 방출시키고, 막 중의 잔존 카본 밀도를 1×1019cm-3 이하로 할 수 있었다.
전술한 실시예에서는, In-Si-O 박막의 성막 방법에 대하여 설명하였다. 또한, 적어도 In, Al 및 O 중 어느 하나를 포함하는 분자가 아세트산 부틸 등의 용매에 용해되어 있는 용액을 이용하여 유사한 방법으로 In-Al-O 박막을 형성하는 것도 가능하다. In, Al 및 O 중 어느 하나를 포함하는 분자로서, 인듐 염화물(InCl3), 알루미늄 염화물(AlCl3), 알루민산염(Al-OH를 포함함)을 이용할 수 있다. 인듐 염화물, 알루미늄 염화물 및 알루민산염의 3개의 화합물을 포함한 용액을 이용할 수도 있고, 또는 인듐 염화물 및 알루민산염의 2개의 화합물을 포함한 용액을 이용할 수도 있다.
실시 형태들은, 액정 디스플레이, 유기 EL 디스플레이 및 전자 페이퍼와 같은 플랫 패널 디스플레이의 화소 구동 소자에 이용될 수 있다. 특히, 실시 형태에서는 산화물 반도체 박막의 원소 조성비 및 캐리어 밀도가 제어되므로, 임계 전압 등의 전기 특성이 보다 정밀하게 제어된 박막 트랜지스터가 얻어진다. 따라서, 실시 형태들은 화소 구동 소자뿐만 아니라 인버터를 기초로 한 논리 회로와 같은 보다 고성능 회로에 이용될 수 있다.
또한, 실시 형태들은 실온 성막한 경우에도 전형적인 300℃에서 형성된 비정질 실리콘막보다도 약 1자릿수만큼 전자 이동도가 높은 산화물 반도체 박막을 제공할 수 있으므로, 실온 성막에 의해서도 양호한 특성을 갖는 박막 트랜지스터 어레이가 형성될 수 있다. 따라서, 내열성이 낮은 수지 기판 상에서도 양호한 특성이 얻어지고, 그에 따라 실시 형태들은 플렉시블 수지 기판 디스플레이에도 또한 적용될 수 있다.
본 발명이 실시 형태들을 참조하여 설명되었지만, 본 발명은 전술한 실시 형태들에 한정되는 것이 아니다. 본 발명의 구성이나 상세에는 본 발명의 범위 내에서 당업자가 이해할 수 있는 여러 가지 변경을 할 수 있다.
본원은 2010년 2월 1일자로 출원된 일본 특허 출원 제2010-020528호를 기초로 하는 우선권을 주장하고, 그 전체 내용은 참고로 여기에 병합된다.
10 : 절연성 기판
11 : 게이트 전극
12 : 게이트 절연막
13 : 산화물 박막
14 : 소스-드레인 전극
15 : 보호 절연막

Claims (10)

  1. 아몰퍼스 산화물 박막을 활성층에 이용한 박막 트랜지스터로서,
    상기 아몰퍼스 산화물 박막은, 주성분으로서,
    인듐(In)과,
    산소(O)와,
    실리콘(Si), 알루미늄(Al), 게르마늄(Ge), 탄탈(Ta), 마그네슘(Mg) 및 티탄(Ti)으로 이루어지는 군으로부터 선택된 금속 원소(M)
    를 포함하고,
    상기 아몰퍼스 산화물 박막 내의 In에 대한 M의 원자수 비(atomic ratio)는 0.1 이상 0.4 이하이며,
    상기 아몰퍼스 산화물 박막 내의 캐리어 밀도는 1×1015cm-3 이상 1×1019cm-3 이하인 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 금속 원소(M)는 Si 또는 Al인 박막 트랜지스터.
  3. 제1항 또는 제2항에 있어서,
    상기 아몰퍼스 산화물 박막은 주석(Sn)을 더 포함하며, 상기 아몰퍼스 산화물 박막 내의 In에 대한 Sn의 원자수 비는 0.03 이상 0.5 이하인 박막 트랜지스터.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터는 상기 아몰퍼스 산화물 박막에 접하는 게이트 절연막을 포함하고,
    상기 금속 원소(M)는 Si 또는 Al이고,
    M이 Si인 경우에는, 상기 게이트 절연막은 산화 실리콘막이며,
    M이 Al인 경우에는, 상기 게이트 절연막은 산화 알루미늄막인 박막 트랜지스터.
  5. 아몰퍼스 산화물 박막으로서,
    주성분으로서, 인듐(In)과, 산소(O)와, 실리콘(Si), 알루미늄(Al), 게르마늄(Ge), 탄탈(Ta), 마그네슘(Mg) 및 티탄(Ti)으로 이루어지는 군으로부터 선택된 금속 원소(M)를 포함하고,
    In에 대한 M의 원자수 비는 0.1 이상 0.4 이하이며,
    캐리어 밀도는 1×1015cm-3 이상 1×1019cm-3 이하인 아몰퍼스 산화물 박막.
  6. 제5항에 있어서,
    상기 아몰퍼스 산화물 박막은 주석(Sn)을 더 포함하며, 상기 아몰퍼스 산화물 박막 내의 In에 대한 Sn의 원자수 비는 0.03 이상 0.5 이하인 아몰퍼스 산화물 박막.
  7. 제1항의 박막 트랜지스터의 제조 방법으로서,
    다음의 가스압비의 조건식:
    0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
    를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행하여, 상기 아몰퍼스 산화물 박막을 성막하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  8. 제3항의 박막 트랜지스터의 제조 방법으로서,
    다음의 가스압비의 조건식:
    0.05 < 산소 가스 분압/(희가스 분압+산소 가스 분압) < 0.25
    를 만족하는 희가스와 산소를 포함하는 혼합 가스의 분위기 하에서 스퍼터링을 수행하여, 상기 아몰퍼스 산화물 박막을 성막하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 스퍼터링은 상기 아몰퍼스 산화물 박막의 성막에 있어서 150℃ 이상의 기판 온도에서 수행되거나, 또는
    상기 스퍼터링은 상기 아몰퍼스 산화물 박막의 성막에 있어서 150℃ 미만의 기판 온도에서 수행된 다음, 열 처리가 150℃ 이상에서 수행되는 박막 트랜지스터의 제조 방법.
  10. 제1항의 박막 트랜지스터의 제조 방법으로서,
    In, 상기 금속 원소(M) 및 O를 포함하는 액체를 기판 상에 도포 또는 인쇄하는 단계, 및
    카본 밀도가 1×1019cm-3 이하가 되도록 150℃ 이상에서 열 처리를 수행하여, 상기 액체를 고화하여 상기 아몰퍼스 산화물 박막을 성막하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
KR1020127022717A 2010-02-01 2011-02-01 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법 Ceased KR20120120388A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010020528 2010-02-01
JPJP-P-2010-020528 2010-02-01
PCT/JP2011/052016 WO2011093506A1 (ja) 2010-02-01 2011-02-01 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
KR20120120388A true KR20120120388A (ko) 2012-11-01

Family

ID=44319483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127022717A Ceased KR20120120388A (ko) 2010-02-01 2011-02-01 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20120286265A1 (ko)
EP (1) EP2533293A4 (ko)
JP (1) JPWO2011093506A1 (ko)
KR (1) KR20120120388A (ko)
CN (1) CN102742015A (ko)
WO (1) WO2011093506A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748097B2 (en) 2013-03-29 2017-08-29 Ricoh Company, Ltd. Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6208971B2 (ja) * 2012-09-14 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
CN105779940A (zh) * 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
US20140295584A1 (en) * 2013-03-27 2014-10-02 International Business Machines Corporation Low energy collimated ion milling of semiconductor structures
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
JP2018157167A (ja) * 2017-03-21 2018-10-04 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム
KR102690931B1 (ko) * 2019-01-17 2024-08-01 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN114008237B (zh) * 2019-06-28 2024-06-25 株式会社爱发科 溅射靶及溅射靶的制造方法
JP7440372B2 (ja) 2020-08-11 2024-02-28 株式会社アルバック 酸化物半導体膜の形成方法及び電子部品
CN112103177B (zh) * 2020-09-22 2023-01-24 山东大学 一种非晶铟铝锡氧化物半导体薄膜的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP2010010549A (ja) * 2008-06-30 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP5170886B2 (ja) 2008-07-10 2013-03-27 古河電気工業株式会社 光反射板の光強度分布シミュレーション装置、シミュレーション方法、および該方法を実行させるプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748097B2 (en) 2013-03-29 2017-08-29 Ricoh Company, Ltd. Coating liquid for forming metal oxide film, metal oxide film, field-effect transistor, and method for producing field-effect transistor

Also Published As

Publication number Publication date
WO2011093506A1 (ja) 2011-08-04
JPWO2011093506A1 (ja) 2013-06-06
EP2533293A4 (en) 2016-12-07
CN102742015A (zh) 2012-10-17
EP2533293A1 (en) 2012-12-12
US20120286265A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
KR20120120388A (ko) 아몰퍼스 산화물 박막, 이것을 이용한 박막 트랜지스터 및 그 제조 방법
KR100889796B1 (ko) 비정질 산화물을 사용한 전계 효과 트랜지스터
Kwon et al. Recent progress in high performance and reliable n-type transition metal oxide-based thin film transistors
JP2023162370A (ja) 半導体装置
KR101612130B1 (ko) 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
CN101312912B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
CN106098787B (zh) 场效应晶体管、显示元件、图像显示设备和系统
Bukke et al. High performance of a‐IZTO TFT by purification of the semiconductor oxide precursor
Zhang et al. High-performance Zinc-Tin-Oxide thin film transistors based on environment friendly solution process
TW200941729A (en) Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US9755082B2 (en) Semiconductor device including oxide semiconductor with an insulating film including galliium and oxygen
KR20130139915A (ko) 반도체 박막, 박막 트랜지스터 및 그의 제조방법
KR20130064116A (ko) 배선 구조 및 표시 장치
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
JP2009295997A (ja) 薄膜デバイス及びその製造方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
JP2007115808A (ja) トランジスタ
JP2007115807A (ja) トランジスタ
CN112335058A (zh) 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
Oh et al. Enhanced electrical properties of In-Ga-Sn-O thin films at low-temperature annealing
Kim et al. Solution-processed semiconducting aluminum-zinc-tin-oxide thin films and their thin-film transistor applications
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20120830

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130922

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20131205

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130922

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I