[go: up one dir, main page]

KR20120109805A - 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 - Google Patents

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 Download PDF

Info

Publication number
KR20120109805A
KR20120109805A KR1020110027395A KR20110027395A KR20120109805A KR 20120109805 A KR20120109805 A KR 20120109805A KR 1020110027395 A KR1020110027395 A KR 1020110027395A KR 20110027395 A KR20110027395 A KR 20110027395A KR 20120109805 A KR20120109805 A KR 20120109805A
Authority
KR
South Korea
Prior art keywords
data
pixel row
coupling capacitance
nth pixel
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020110027395A
Other languages
English (en)
Inventor
최재석
최용준
정우진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110027395A priority Critical patent/KR20120109805A/ko
Priority to US13/243,014 priority patent/US8922602B2/en
Publication of KR20120109805A publication Critical patent/KR20120109805A/ko
Abandoned legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는 표시 패널, 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 표시 패널은 제1 기판, 제2 기판 및 제1 기판과 제2 기판 사이에 개재된 액정층을 포함하며 영상을 표시한다. 타이밍 제어부는 제n-1(n은 자연수) 및 제n 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 기초로, 제n 화소행의 계조 데이터의 보상 데이터를 출력하는 데이터 보상부를 포함한다. 데이터 구동부는 보상 데이터를 아날로그의 데이터 전압으로 변환하여 데이터 배선들에 출력한다. 게이트 구동부는 게이트 배선들에 게이트 신호를 출력한다. 이에 따라, 화소 전극과 공통 전극 사이에 발생하는 커플링 캐패시턴스를 보상하는 보상 데이터를 데이터 구동부에 제공하므로, 표시 장치의 표시 품질을 향상시킬 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE SAME}
본 발명은 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것으로, 더욱 상세하게는 액정 표시 장치에 적용되는 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 액정표시패널은 어레이 기판과, 컬러필터 기판 및 액정층을 포함한다.
상기 어레이 기판은 복수의 데이터 라인들과 복수의 게이트 라인들, 복수의 스위칭 소자들 및 복수의 화소 전극들을 포함한다. 예를 들면, I 개의 데이터 라인들과 J 개의 게이트 라인들에 각각 연결된 I×J 개의 스위칭 소자들과, 상기 스위칭 소자들에 연결된 I×J 개의 화소 전극들을 포함한다. 여기서, I 및 J는 자연수이다.
상기 컬러필터 기판은 복수의 컬러 필터들 및 공통 전극을 포함한다. 이에 따라, 상기 액정표시패널은 I×J 개의 화소들을 포함한다. 상기 데이터 구동부는 I 개의 데이터 라인들에 데이터 전압을 제공하고, 상기 게이트 구동부는 J 개의 게이트 라인들에 J 개의 게이트 신호를 순차적으로 제공한다. 상기 I×J 개의 화소들을 포함하는 상기 액정표시패널은 상기 데이터 전압 및 상기 게이트 신호를 제공받아 구동된다.
최근에는 동영상의 모션 블뤄(motion blur)를 개선하기 위해 프레임 레이트를 증가시켜 액정표시패널을 고속 프레임 주파수로 구동하는 기술이 채용되고 있다. 이 경우, 화소에 데이터 전압을 충전시키는데 필요한 시간(H: 수평 주기)이 상대적으로 줄어들게 된다.
또한, 액정 응답 속도를 향상시키기 위하여, 상기 어레이 기판과 상기 컬러필터 기판 사이의 셀 갭(cell gap)이 줄어드는 추세이다. 이에 따라, 상기 데이터 전압이 인가되는 화소 전극과 대향하는 공통 전극 사이에 커플링 캐패시턴스가 발생하여, 상기 공통 전극에 인가되는 공통 전압이 왜곡될 수 있다.
이 경우, 상기 공통 전압의 왜곡이 원복되는 시간이 상기 수평 주기보다 느려지게 되면 상기 화소 전극에 데이터 전압의 충전이 완전히 되지 않아서, 레디쉬(reddish) 현상, 가로줄 불균일 현상, 크로스토크(Crosstalk) 등과 같은 화상 왜곡을 유발할 수 있다.
이에 상기 공통 전압의 왜곡을 보상하기 위해 피드백 역보상 회로를 구성하는 방법이 있으나, 패널의 RC 로드가 증가하고, 상기 수평 주기가 짧은 경우 충분한 보상이 이루어지지 않는 문제가 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 커플링 캐패시턴스를 보상하기 위한 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하기 위한 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 데이터 배선들과 상기 데이터 배선들과 교차하는 게이트 배선들 및 상기 데이터 배선들과 상기 게이트 배선들에 전기적으로 연결되고 매트릭스 형태로 배열된 복수의 화소들을 포함하는 제1 기판, 상기 화소들과 대향하는 공통 전극을 포함하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하며 영상을 표시하는 표시 패널의 구동 방법에 있어서, 제n-1(n은 자연수) 및 제n 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 계조 데이터의 보상 데이터를 출력한다. 상기 보상 데이터를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들에 출력한다. 상기 게이트 배선들에 게이트 신호를 출력한다.
본 발명의 실시예에서, 상기 제n 화소행의 계조 데이터의 상기 보상 데이터를 출력은, 상기 제n-1 화소행의 계조 데이터 및 상기 제n 화소행의 계조 데이터를 저장할 수 있다. 이후, 상기 제n-1 및 상기 제n 화소행들 사이의 상기 계조 데이터 변화량에 따라 상기 화소들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산할 수 있다. 상기 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 보상 데이터를 출력할 수 있다.
본 발명의 실시예에서, 상기 커플링 캐패시턴스의 계산은, 상기 계조 데이터에 대응하여 상기 아날로그의 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블을 이용하여, 상기 제n-1 화소행의 계조 데이터의 상기 아날로그의 데이터 전압에 대응하는 상기 디지털 데이터 및 상기 제n 화소행의 계조 데이터의 상기 아날로그의 데이터 전압에 대응하는 상기 디지털 데이터를 출력할 수 있다. 상기 각 데이터 배선들마다 상기 제n 화소행의 상기 디지털 데이터에서 상기 제n-1 화소행의 상기 디지털 데이터를 뺀 값을 모두 더하여 상기 커플링 캐패시턴스의 총합을 계산할 수 있다. 상기 커플링 캐패시턴스의 총합을 상기 데이터 배선들의 수로 나누고, 커플링 상수를 곱하여 상기 커플링 캐패시턴스를 계산할 수 있다.
본 발명의 실시예에서, 상기 제n 화소행의 보상 데이터의 출력은, 상기 커플링 캐패시턴스와 상기 제n 화소행의 계조 데이터에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을 이용하여, 상기 제n 화소행의 조절 데이터를 출력할 수 있다. 상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼거나 상기 계조 데이터에 상기 조절 데이터를 더하여, 상기 제n 화소행의 보상 데이터를 연산할 수 있다.
본 발명의 실시예에서, 상기 제n 화소행의 보상 데이터의 연산은, 상기 커플링 캐패시턴스가 양의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼어 상기 제n 화소행의 보상 데이터를 연산하고, 상기 커플링 캐패시턴스가 음의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에 상기 조절 데이터를 더하여 상기 제n 화소행의 보상 데이터를 연산할 수 있다.
본 발명의 실시예에서, 상기 커플링 캐패시턴스가 기준값 이하이면, 상기 제n 화소행의 상기 조절 데이터를 바이 패스값으로 출력할 수 있다.
본 발명의 실시예에서, 상기 제n 화소행의 보상 데이터를 상기 커플링 캐패시턴스를 계산하는 단계로 피드백하여, 상기 제n 화소행의 보상 데이터를 기초로 상기 커플링 캐패시턴스를 다시 계산할 수 있다.
본 발명의 실시예에서, 상기 커플링 캐패시턴스를 다시 계산하는 단계를 적어도 두 번 이상 반복할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 타이밍 제어부, 데이터 구동부 및 게이트 구동부를 포함한다. 상기 표시 패널은 데이터 배선들과 상기 데이터 배선들과 교차하는 게이트 배선들 및 상기 데이터 배선들과 상기 게이트 배선들에 전기적으로 연결되고 매트릭스 형태로 배열된 복수의 화소들을 포함하는 제1 기판, 상기 화소들과 대향하는 공통 전극을 포함하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하며 영상을 표시한다. 상기 타이밍 제어부는 제n-1(n은 자연수) 및 제n 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 계조 데이터의 보상 데이터를 출력하는 데이터 보상부를 포함한다. 상기 데이터 구동부는 상기 보상 데이터를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들에 출력한다. 상기 게이트 구동부는 상기 게이트 배선들에 게이트 신호를 출력한다.
본 발명의 실시예에서, 상기 데이터 보상부는 내부 저장부, 커플링 캐패시턴스 계산부 및 데이터 조절부를 포함할 수 있다. 상기 내부 저장부는 상기 제n-1 화소행의 계조 데이터 및 상기 제n 화소행의 계조 데이터를 저장할 수 있다. 상기 커플링 캐패시턴스 계산부는 상기 제n-1 및 상기 제n 화소행들 사이의 상기 계조 데이터 변화량에 따라 상기 화소들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산할 수 있다. 상기 데이터 조절부는 상기 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 보상 데이터를 출력할 수 있다.
본 발명의 실시예에서, 상기 커플링 캐패시턴스 계산부는, 상기 제n-1 화소행의 계조 데이터 및 상기 제n 화소행의 계조 데이터에 각각 대응하여 상기 아날로그의 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블을 포함할 수 있다.
본 발명의 실시예에서, 상기 커플링 캐패시턴스 계산부는, 상기 각 데이터 배선들마다 상기 제n 화소행의 상기 디지털 데이터에서 상기 제n-1 화소행의 상기 디지털 데이터를 뺀 값을 모두 더한 후 상기 데이터 배선들의 수로 나누고, 커플링 상수를 곱하여 상기 커플링 캐패시턴스를 계산할 수 있다.
본 발명의 실시예에서, 상기 데이터 조절부는, 상기 커플링 캐패시턴스와 상기 제n 화소행의 계조 데이터에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을 포함할 수 있다.
본 발명의 실시예에서, 상기 데이터 조절부는, 상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼거나 상기 계조 데이터에 상기 조절 데이터를 더하여, 상기 제n 화소행의 보상 데이터를 연산할 수 있다.
본 발명의 실시예에서, 상기 데이터 조절부는, 상기 커플링 캐패시턴스가 양의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼어 상기 제n 화소행의 보상 데이터를 연산하고, 상기 커플링 캐패시턴스가 음의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에 상기 조절 데이터를 더하여 상기 제n 화소행의 보상 데이터를 연산할 수 있다.
본 발명의 실시예에서, 상기 데이터 조절부는, 상기 제n 화소행의 보상 데이터를 상기 커플링 캐패시턴스 계산부로 피드백하여, 상기 제n 화소행의 보상 데이터를 기초로 상기 커플링 캐패시턴스를 다시 계산할 수 있다.
본 발명의 실시예에서, 상기 내부 저장부는 라인 버퍼이며, 상기 커플링 캐패시턴스의 계산은 상기 라인 버퍼의 개수만큼 반복될 수 있다.
본 발명의 실시예에서, 상기 데이터 보상부는, 상기 커플링 캐패시턴스가 기준값 이하이면, 상기 제n 화소행의 계조 데이터를 상기 데이터 구동부로 직접 출력하는 바이 패스부를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 제n-1 화소행의 화소들은 일측의 데이터 배선들에 전기적으로 연결되고, 상기 제n 화소행의 화소들은 타측의 데이터 배선들에 전기적으로 연결될 수 있다.
본 발명의 실시예에서, 상기 화소들은 레드 픽셀, 그린 픽셀, 블루 픽셀 및 화이트 픽셀을 포함할 수 있다.
본 발명에 따르면, 화소 전극과 공통 전극 사이에 발생하는 커플링 캐패시턴스를 보상하는 보상 데이터를 데이터 구동부에 제공하므로, 표시 장치의 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 데이터 보상부의 블록도이다.
도 3은 도 2의 커플링 캐패시턴스 계산부가 커플링 캐패시턴스를 계산하는 것을 설명하기 위한 개념도이다.
도 4는 도 2의 데이터 조절부가 포함하는 2차원 룩 업 테이블의 일례이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 데이터 보상부의 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 데이터 보상부의 블록도이다.
도 7 및 도 8은 도 1의 표시 패널의 구동 방법을 설명하기 위한 흐름도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 상기 표시 패널(100)을 구동하는 패널 구동부(200)를 포함한다. 상기 패널 구동부(200)는 타이밍 제어부(210), 데이터 구동부(230) 및 게이트 구동부(250)를 포함하고, 상기 표시 패널(100)을 고주파의 구동 주파수로 구동한다. 예를 들면, 상기 표시 패널(100)은 약 120 Hz 이상(120 Hz 또는 240 Hz)의 구동 주파수로 구동될 수 있다.
상기 표시 패널(100)은 어레이 기판과 상기 어레이 기판과 대향하는 대향 기판 및 상기 기판들 사이에 개재된 액정층을 포함하고, 매트릭스 형태로 배열된 복수의 화소들(P1, P2, P3,..)을 포함할 수 있다. 상기 화소들(P1, P2, P3,..)은 레드 픽셀, 그린 픽셀, 블루 픽셀을 포함할 수 있고, 화이트 픽셀을 더 포함할 수 있다.
상기 어레이 기판은 복수의 데이터 배선들(DL1, DL2, DL3 내지 DLi) 및 복수의 게이트 배선들(GL1, GL2, GL3 내지 GLm)을 포함한다. 상기 어레이 기판은 데이터 배선과 게이트 배선에 연결된 스위칭 소자 및 상기 스위칭 소자와 연결된 화소 전극을 더 포함한다. 각 화소가 정의되는 상기 어레이 기판의 화소 영역에는 상기 화소 전극이 형성된다.
상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)은 상기 데이터 구동부(230)의 복수의 출력단자들과 연결된다. 각 데이터 배선은 상기 제1 방향(D1)으로 배열된 화소열의 화소들과 연결된다. 상기 게이트 배선들(GL1, GL2, GL3 내지 GLm)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다.
상기 대향 기판은 상기 화소 전극과 마주하는 공통 전극을 포함한다. 상기 공통 전극에는 기준 전압인 공통 전압(Vcom)이 인가된다. 상기 공통 전압(Vcom)은 일정 레벨을 갖는 직류 전압일 수 있다.
상기 타이밍 제어부(210)는 상기 데이터 구동부(230) 및 상기 게이트 구동부(250)의 동작을 제어한다. 상기 타이밍 제어부(210)는 외부로부터 영상 데이터(DATA1) 및 제어 신호(CONT)를 수신하고, 상기 데이터 구동부(230)의 구동 타이밍을 제어하기 위한 제1 타이밍 제어 신호(TCONT1) 및 상기 게이트 구동부(250)의 구동 타이밍을 제어하기 위한 제2 타이밍 제어 신호(TCONT2)를 생성한다.
상기 제1 타이밍 제어 신호(TCONT1)는 수평개시신호, 반전신호 및 출력 인에이블 신호 등을 포함할 수 있다. 상기 제2 타이밍 제어 신호(TCONT2)는 수직개시신호, 게이트 클럭신호 및 출력 인에이블 신호 등을 포함할 수 있다.
상기 영상 데이터(DATA1)는 영상의 계조 데이터로서, 레드, 그린 및 블루 데이터일 수 있다. 상기 타이밍 제어부(210)는 상기 표시 패널(100)의 화소 구조에 대응하여 상기 계조 데이터의 보상 데이터(DATA2)를 상기 데이터 구동부(230)에 수평 주기(1H) 단위로 제공한다.
상기 데이터 구동부(230)는 상기 타이밍 제어부(210)로부터 제공된 데이터 신호를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)에 출력한다.
상기 게이트 구동부(250)는 상기 타이밍 제어부(210)의 제어에 따라 복수의 게이트 신호들을 생성하여 상기 게이트 배선들(GL1, GL2, GL3 내지 GLm)에 순차적으로 제공한다.
상기 각 화소는 하나의 게이트 배선과 하나의 데이터 배선에 연결되는 1G1D 구조일 수 있다. 예를 들어, 제1 화소열(PC1)의 화소들은 제1 데이터 배선(DL1)과 전기적으로 연결되고, 제2 화소열(PC2)의 화소들은 제2 데이터 배선(DL2)과 전기적으로 연결된다. 이와 같이, 화소열의 화소들은 일측의 데이터 배선과 전기적으로 연결된다.
제1 화소행(PL1)의 화소들은 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 제1 게이트 배선(GL1)에 전기적으로 연결된다. 제2 화소행(PL2)의 화소들은 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 제2 게이트 배선(GL2)에 전기적으로 연결된다. 제3 화소행(PL3)의 화소들은 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 제3 게이트 배선(GL3)에 전기적으로 연결된다.
상기 데이터 구동부(230)가 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)에 상기 데이터 전압을 제공하면, 상기 각 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 연결된 각 화소들의 화소 전극에 상기 데이터 전압이 인가된다. 이때, 상기 화소 전극과 상기 공통 전극 사이에 발생하는 커플링 캐패시턴스에 의해 상기 공통 전극 에 인가되는 상기 공통 전압(Vcom)의 왜곡이 발생하여 표시 불량을 유발할 수 있다.
상기 타이밍 제어부(210)는 서로 인접하는 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 미리 계산하여 이를 기초로, 상기 화소행들의 화소들에 인가되는 계조 데이터를 보상하여 출력하는 데이터 보상부(300)를 포함한다.
상기 데이터 보상부(300)는 종래 아날로그적으로 공통 전압을 보상하는 것과 달리 상기 계조 데이터를 디지털적으로 보상한다. 상기 데이터 보상부(300)에 대한 자세한 설명은 후술된다.
도 2는 도 1의 데이터 보상부의 블록도이다. 도 3은 도 2의 커플링 캐패시턴스 계산부가 커플링 캐패시턴스를 계산하는 것을 설명하기 위한 개념도이다. 도 4는 도 2의 데이터 조절부가 포함하는 2차원 룩 업 테이블의 일례이다.
도 2 내지 도 4를 참조하면, 상기 데이터 보상부(300)는 내부 저장부(310), 커플링 캐패시턴스 계산부(330) 및 데이터 조절부(350)를 포함한다.
상기 내부 저장부(310)는 상기 화소행들의 계조 데이터를 저장한다. 예를 들어, 현재 화소행의 계조 데이터(DATA1(n))를 보상하는 경우, 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))를 저장할 수 있다. 상기 내부 저장부(310)는 라인 버퍼일 수 있으며, 적어도 2 화소행 이상의 계조 데이터를 저장할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))의 변화량에 따라 상기 화소 전극들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산한다.
예를 들어, 상기 커플링 캐패시턴스 계산부(330)는 상기 제1 타이밍 제어 신호(TCONT1) 중 상기 반전신호에 응답하여 상기 커플링 캐패시턴스를 계산할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 계조 데이터에 대응하여 상기 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블(1D LUT)을 포함할 수 있다.
상기 1차원 룩 업 테이블(1D LUT)은 상기 커플링 캐패시턴스 계산부(330)가 커플링 캐패시턴스를 선형 계산을 할 수 있도록 상기 계조 데이터를 변환한다. 상기 타이밍 제어부(210)에서 사용되는 계조 데이터는 디지털 신호이고, 상기 데이터 구동부(230)가 출력하여 상기 화소 전극들에 인가되는 상기 데이터 전압은 아날로그 신호이다.
따라서, 상기 계조 데이터가 상기 데이터 전압으로서 상기 화소 전극들에 실제 인가될 때 발생하는 커플링 캐패시턴스를 계산하여야 하므로, 상기 계조 데이터를 상기 데이터 전압에 대응하는 디지털 데이터로 변환한다.
상기 커플링 캐패시턴스 계산부(330)는 상기 디지털 데이터로 변환된 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 이전 화소행의 계조 데이터(DATA1(n-1))를 뺀 값을 각 데이터 배선들마다 모두 더한다.
예를 들어 설명하면, 도 3에 도시한 바와 같이, 제1 데이터 배선(DL1)에 연결된 현재 화소행의 계조 데이터(DATA1(n))를 상기 데이터 전압에 대응하는 디지털 데이터로 변환한 값은 500이고, 상기 이전 화소행의 계조 데이터(DATA1(n-1))를 상기 데이터 전압에 대응하는 디지털 데이터로 변환한 값은 800이다. 상기 제1 데이터 배선(DL1)에서 발생하는 커플링 캐패시턴스 값은 500－800으로 -300이 된다.
이와 같은 방법으로 각 데이터 배선들(DL1, DL2, DL3 내지 DLi)마다 발생하는 커플링 캐패시턴스을 계산한다. 상기 각 데이터 배선들(DL1, DL2, DL3 내지 DLi)의 커플링 캐패시턴스를 모두 합하여 상기 커플링 캐패시턴스의 총합을 구한다, 상기 커플링 캐패시턴스의 총합을 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)의 수로 나누고, 커플링 상수를 곱하여 상기 커플링 캐패시턴스(Cc)를 계산할 수 있다.
예를 들어, 상기 표시 장치가 1920×1080 픽셀로 이루어진 HDTV라면, 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)의 수는 1920 x 3 = 5760일 수 있다. 상기 커플링 상수는 상기 디지털 데이터로 계산한 커플링 캐패시턴스를 실제 커플링 캐패시턴스로 변환해주는 값이다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스 계산부(330)에서 계산된 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)와 상기 현재 화소행의 계조 데이터(DATA1(n))에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을(2D LUT)을 포함할 수 있다. 상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))를 보상해주는 데이터이다. 상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)에 따라 미리 계산되어 저장된다. 상기 조절 데이터는 0보다 클 수 있다.
예를 들어 설명하면, 도 4에 도시한 바와 같이, 상기 커플링 캐패시턴스(Cc)는 9 비트로 스케일링(scaling)되어 상기 제1 방향(D1)으로 배열되고, 상기 현재 화소행의 계조 데이터(DATA1(n))는 상기 제2 방향(D2)으로 배열된다.
예를 들어, 상기 커플링 캐패시턴스(Cc)가 A이고, 상기 현재 화소행의 계조 데이터(DATA1(n))가 B인 경우, 상기 A와 B에 대응하여 맵핑된 C가 상기 현재 화소행의 계조 데이터(DATA1(n))의 조절 데이터이다.
상기 데이터 조절부(350)는 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼거나 더하여 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
예를 들어, 상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)가 양의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼어 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다. 또한, 상기 커플링 캐패시턴스(Cc)가 음의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에 상기 조절 데이터를 더하여 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다.
상기 데이터 조절부(350)는 상기 현재 화소행의 보상 데이터(DATA2(n))를 상기 데이터 구동부(230)에 제공하고, 상기 데이터 구동부(230)는 상기 현재 화소행의 보상 데이터(DATA2(n))를 상기 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)에 출력하여 표시 패널을 구동한다.
본 실시예에 따르면, 상기 데이터 보상부(300)는 서로 인접하는 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 미리 계산하여 이를 기초로, 상기 화소행들의 화소들에 인가되는 계조 데이터를 보상하여 출력한다. 따라서, 상기 커플링 캐패시턴스를 제거하여 레디쉬(reddish) 현상, 가로줄 불균일 현상, 크로스토크(Crosstalk) 등과 같은 표시 품질의 저하를 차단할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 데이터 보상부의 블록도이다.
도 5를 참조하면, 본 실시예에 따른 표시 장치의 데이터 보상부(301)는 바이 패스부(370)를 더 포함하는 것을 제외하고, 도 2의 데이터 보상부(300)와 실질적으로 동일하다. 따라서, 도 2의 데이터 보상부(300)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
본 실시예에 따른 상기 표시 장치의 데이터 보상부(301)는 내부 저장부(310), 커플링 캐패시턴스 계산부(330), 데이터 조절부(350) 및 바이 패스부(370)를 포함한다.
상기 내부 저장부(310)는 상기 화소행들의 계조 데이터를 저장한다. 예를 들어, 현재 화소행의 계조 데이터(DATA1(n))를 보상하는 경우, 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))를 저장할 수 있다. 상기 내부 저장부(310)는 라인 버퍼일 수 있으며, 적어도 2 화소행 이상의 계조 데이터를 저장할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))의 변화량에 따라 상기 화소 전극들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산한다.
상기 커플링 캐패시턴스 계산부(330)는 상기 계조 데이터에 대응하여 상기 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블(1D LUT)을 포함할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 계산된 커플링 캐패시턴스(Cc)를 기준값과 비교하여 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 필요의 여부를 판단할 수 있다.
예를 들어, 상기 커플링 캐패시턴스(Cc)가 상기 기준값 이하이면, 보상이 불필요하다고 판단하고, 상기 커플링 캐패시턴스(Cc)가 상기 기준값보다 크면 보상이 필요하다고 판단할 수 있다.
상기 커플링 캐패시턴스(Cc)가 상기 기준값 이하로서 보상이 불필요하다고 판단되면, 상기 커플링 캐패시턴스 계산부(330)는 상기 현재 화소행의 계조 데이터(DATA1(n))를 상기 바이 패스부(370)로 출력할 수 있다.
상기 커플링 캐패시턴스(Cc)가 상기 기준값보다 커서 보상이 필요하다고 판단되면, 상기 커플링 캐패시턴스 계산부(330)는 상기 현재 화소행의 계조 데이터(DATA1(n))를 상기 데이터 조절부(350)로 출력할 수 있다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스 계산부(330)에서 계산된 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)와 상기 현재 화소행의 계조 데이터(DATA1(n))에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을(2D LUT)을 포함할 수 있다.
상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))를 보상해주는 데이터이다. 상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)에 따라 미리 계산되어 저장된다. 상기 조절 데이터는 0보다 클 수 있다.
상기 데이터 조절부(350)는 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼거나 더하여 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
예를 들어, 상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)가 양의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼어 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다. 또한, 상기 커플링 캐패시턴스(Cc)가 음의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에 상기 조절 데이터를 더하여 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다.
상기 바이 패스부(370)는 상기 커플링 캐패시턴스 계산부(330)에서 계산된 상기 커플링 캐패시턴스(Cc)가 표시 품질에 영향을 미치지 않을 정도로 작다면 상기 계조 데이터의 보상을 생략한다.
상기 커플링 캐패시턴스 계산부(330)는 상기 커플링 캐패시턴스(Cc)가 상기 기준값 이하로서 보상이 불필요하다고 판단되면, 상기 현재 화소행의 계조 데이터(DATA1(n))를 상기 바이 패스부(370)로 출력한다.
상기 바이 패스부(370)는 상기 현재 화소행의 계조 데이터(DATA1(n))를 상기 데이터 구동부(230)로 직접 출력할 수 있다. 또는, 상기 바이 패스부(370)는 상기 현재 화소행의 계조 데이터(DATA1(n))의 조절 데이터를 바이 패스값(예를 들어, 0)으로 설정할 수 있다. 이 경우, 상기 현재 화소행의 보상 데이터(DATA2(n))는 상기 현재 화소행의 계조 데이터(DATA1(n))와 동일할 수 있다.
본 실시예에 따르면, 상기 데이터 보상부(301)는 커플링 캐패시턴스의 보상이 불필요한 경우 계조 데이터의 보상을 생략하는 바이 패스부(370)를 포함하여 효율적으로 커플링 캐패시턴스의 보상이 가능하다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 데이터 보상부의 블록도이다.
도 6을 참조하면, 본 실시예에 따른 표시 장치의 데이터 보상부(303)는 보상 데이터가 커플링 캐패시턴스 계산부로 피드백 되는 것을 제외하고, 도 2의 데이터 보상부(300)와 실질적으로 동일하다. 따라서, 도 2의 데이터 보상부(300)와 동일한 구성요소는 동일한 도면부호를 부여하고, 반복되는 설명은 생략한다.
본 실시예에 따른 상기 표시 장치의 데이터 보상부(303)는 내부 저장부(310), 커플링 캐패시턴스 계산부(330) 및 데이터 조절부(350)를 포함한다.
상기 내부 저장부(310)는 상기 화소행들의 계조 데이터를 저장한다. 예를 들어, 현재 화소행의 계조 데이터(DATA1(n))를 보상하는 경우, 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))를 저장할 수 있다. 상기 내부 저장부(310)는 라인 버퍼일 수 있으며, 적어도 2 화소행 이상의 계조 데이터를 저장할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))의 변화량에 따라 상기 화소 전극들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산한다.
상기 커플링 캐패시턴스 계산부(330)는 상기 계조 데이터에 대응하여 상기 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블(1D LUT)을 포함할 수 있다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스 계산부(330)에서 계산된 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)와 상기 현재 화소행의 계조 데이터(DATA1(n))에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을(2D LUT)을 포함할 수 있다.
상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))를 보상해주는 데이터이다. 상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)에 따라 미리 계산되어 저장된다. 상기 조절 데이터는 0보다 클 수 있다.
상기 데이터 조절부(350)는 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼거나 더하여 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
예를 들어, 상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)가 양의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼어 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다. 또한, 상기 커플링 캐패시턴스(Cc)가 음의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에 상기 조절 데이터를 더하여 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다.
상기 데이터 조절부(350)는 상기 현재 화소행의 보상 데이터(DATA2(n))를 상기 커플링 캐패시턴스 계산부(330)로 피드백한다. 상기 커플링 캐패시턴스 계산부(330)는 상기 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 보상 데이터(DATA2(n))의 변화량에 따라 상기 커플링 캐패시턴스를 다시 계산한다.
상기 현재 화소행의 계조 데이터(DATA1(n))로부터 계산된 상기 현재 화소행의 보상 데이터(DATA2(n))에 의해 상기 표시 패널(100)에서 실제로 발생하는 커플링 캐패시턴스가 변할 수 있다. 따라서, 보상 후의 상기 현재 화소행의 보상 데이터(DATA2(n))를 기초로 상기 커플링 캐패시턴스를 다시 계산하여 오차를 줄일 수 있다.
상기 커플링 캐패시턴스 계산부(330)로 피드백 및 상기 커플링 캐패시턴스의 계산 반복은 두 번 이상 반복될 수 있다. 예를 들어, 상기 커플링 캐패시턴스 계산부(330)로 피드백 및 상기 커플링 캐패시턴스의 계산 반복의 횟수는 상기 내부 저장부(310)로 사용되는 라인 버퍼의 추가되는 수만큼 가능하다. 즉, 상기 라인 버퍼가 두 개인 경우 한번의 피드백이 가능하고, 상기 라인 버퍼가 세 개인 경우 두번의 피드백이 가능하다.
본 실시예에 따르면, 상기 현재 화소행의 보상 데이터(DATA2(n))를 상기 커플링 캐패시턴스 계산부(330)로 피드백하여 상기 커플링 캐패시턴스의 계산을 반복하여 오차를 줄일 수 있다.
도 7 및 도 8은 도 1의 표시 패널의 구동 방법을 설명하기 위한 흐름도이다.
도 7 및 도 8은 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 교차하는 게이트 배선들(GL1, GL2, GL3 내지 GLm) 및 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)과 상기 게이트 배선들(GL1, GL2, GL3 내지 GLm)에 전기적으로 연결되고 매트릭스 형태로 배열된 복수의 화소들(P1, P2, P3,..)을 포함하는 어레이 기판, 상기 화소들(P1, P2, P3,..)과 대향하는 공통 전극을 포함하는 대향 기판 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함하며 영상을 표시하는 표시 패널(100)의 구동 방법을 설명한다.
도 7 및 도 8을 참조하면, 상기 타이밍 제어부(210)의 상기 데이터 보상부(300)는 서로 인접하는 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 미리 계산하여 이를 기초로, 상기 화소행들의 화소들에 인가되는 계조 데이터를 보상하여 출력한다(단계 S100).
구체적으로, 상기 내부 저장부(310)는 상기 화소행들의 계조 데이터를 저장한다(단계 S110). 예를 들어, 현재 화소행의 계조 데이터(DATA1(n))를 보상하는 경우, 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))를 저장할 수 있다. 상기 내부 저장부(310)는 라인 버퍼일 수 있으며, 적어도 2 화소행 이상의 계조 데이터를 저장할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 계조 데이터(DATA1(n))의 변화량에 따라 상기 화소 전극들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산한다(단계 S130).
예를 들어, 상기 커플링 캐패시턴스 계산부(330)는 상기 제1 타이밍 제어 신호(TCONT1) 중 상기 반전신호에 응답하여 상기 커플링 캐패시턴스를 계산할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 계조 데이터에 대응하여 상기 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블(1D LUT)을 포함할 수 있다.
상기 1차원 룩 업 테이블(1D LUT)은 상기 커플링 캐패시턴스 계산부(330)가 커플링 캐패시턴스를 선형 계산을 할 수 있도록 상기 계조 데이터를 변환한다. 상기 타이밍 제어부(210)에서 사용되는 계조 데이터는 디지털 신호이고, 상기 데이터 구동부(230)가 출력하여 상기 화소 전극들에 인가되는 상기 데이터 전압은 아날로그 신호이다.
따라서, 상기 계조 데이터가 상기 데이터 전압으로서 상기 화소 전극들에 실제 인가될 때 발생하는 커플링 캐패시턴스를 계산하여야 하므로, 상기 계조 데이터를 상기 데이터 전압에 대응하는 디지털 데이터로 변환한다.
상기 커플링 캐패시턴스 계산부(330)는 상기 디지털 데이터로 변환된 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 이전 화소행의 계조 데이터(DATA1(n-1))를 뺀 값을 각 데이터 배선들마다 모두 더한다.
상기 각 데이터 배선들(DL1, DL2, DL3 내지 DLi)의 커플링 캐패시턴스를 모두 합하여 상기 커플링 캐패시턴스의 총합을 구한다, 상기 커플링 캐패시턴스의 총합을 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)의 수로 나누고, 커플링 상수를 곱하여 상기 커플링 캐패시턴스(Cc)를 계산할 수 있다.
예를 들어, 상기 표시 장치가 1920×1080 픽셀로 이루어진 HDTV라면, 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)의 수는 1920 x 3 = 5760일 수 있다. 상기 커플링 상수는 상기 디지털 데이터로 계산한 커플링 캐패시턴스를 실제 커플링 캐패시턴스로 변환해주는 값이다.
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스 계산부(330)에서 계산된 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다(단계 S150).
상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)와 상기 현재 화소행의 계조 데이터(DATA1(n))에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을(2D LUT)을 포함할 수 있다.
상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)를 보상하기 위해 상기 현재 화소행의 계조 데이터(DATA1(n))를 보상해주는 데이터이다. 상기 조절 데이터는 상기 커플링 캐패시턴스(Cc)에 따라 미리 계산되어 저장된다. 상기 조절 데이터는 0보다 클 수 있다.
상기 데이터 조절부(350)는 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼거나 더하여 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 데이터(DATA2(n))를 출력한다.
예를 들어, 상기 데이터 조절부(350)는 상기 커플링 캐패시턴스(Cc)가 양의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에서 상기 조절 데이터를 빼어 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다. 또한, 상기 커플링 캐패시턴스(Cc)가 음의 극성을 갖는 경우, 상기 현재 화소행의 계조 데이터(DATA1(n))에 상기 조절 데이터를 더하여 상기 현재 화소행의 보상 데이터(DATA2(n))를 출력할 수 있다.
상기 커플링 캐패시턴스 계산부(330)는 상기 계산된 커플링 캐패시턴스(Cc)를 기준값과 비교하여 상기 현재 화소행의 계조 데이터(DATA1(n))의 보상 필요의 여부를 판단할 수 있다. 상기 커플링 캐패시턴스(Cc)가 상기 기준값 이하로서 보상이 불필요하다고 판단되면, 상기 커플링 캐패시턴스 계산부(330)는 상기 현재 화소행의 계조 데이터(DATA1(n))를 상기 바이 패스부(370)로 출력할 수 있다.
상기 바이 패스부(370)는 상기 현재 화소행의 계조 데이터(DATA1(n))를 상기 데이터 구동부(230)로 직접 출력할 수 있다. 또는, 상기 바이 패스부(370)는 상기 현재 화소행의 계조 데이터(DATA1(n))의 조절 데이터를 바이 패스값(예를 들어, 0)으로 설정할 수 있다. 이 경우, 상기 현재 화소행의 보상 데이터(DATA2(n))는 상기 현재 화소행의 계조 데이터(DATA1(n))와 동일할 수 있다.
상기 데이터 조절부(350)는 상기 현재 화소행의 보상 데이터(DATA2(n))를 상기 커플링 캐패시턴스 계산부(330)로 피드백할 수 있다(단계 S170). 상기 커플링 캐패시턴스 계산부(330)는 상기 이전 화소행의 계조 데이터(DATA1(n-1)) 및 상기 현재 화소행의 보상 데이터(DATA2(n))의 변화량에 따라 상기 커플링 캐패시턴스를 다시 계산한다.
상기 현재 화소행의 계조 데이터(DATA1(n))로부터 계산된 상기 현재 화소행의 보상 데이터(DATA2(n))에 의해 상기 표시 패널(100)에서 실제로 발생하는 커플링 캐패시턴스가 변할 수 있다. 따라서, 보상 후의 상기 현재 화소행의 보상 데이터(DATA2(n))를 기초로 상기 커플링 캐패시턴스를 다시 계산하여 오차를 줄일 수 있다.
상기 커플링 캐패시턴스 계산부(330)로 피드백 및 상기 커플링 캐패시턴스의 계산 반복은 두 번 이상 반복될 수 있다. 예를 들어, 상기 커플링 캐패시턴스 계산부(330)로 피드백 및 상기 커플링 캐패시턴스의 계산 반복의 횟수는 상기 내부 저장부(310)로 사용되는 라인 버퍼의 추가되는 수만큼 가능하다. 즉, 상기 라인 버퍼가 두 개인 경우 한번의 피드백이 가능하고, 상기 라인 버퍼가 세 개인 경우 두번의 피드백이 가능하다.
상기 데이터 구동부(230)는 상기 타이밍 제어부(210)로부터 제공된 데이터 신호를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들(DL1, DL2, DL3 내지 DLi)에 출력한다(단계 S300).
상기 게이트 구동부(250)는 상기 타이밍 제어부(210)의 제어에 따라 복수의 게이트 신호들을 생성하여 상기 게이트 배선들(GL1, GL2, GL3 내지 GLm)에 순차적으로 제공한다(단계 S500).
본 실시예에 따르면, 화소 전극과 공통 전극 사이에 발생하는 커플링 캐패시턴스를 보상하는 보상 데이터를 데이터 구동부에 제공하므로, 표시 장치의 표시 품질을 향상시킬 수 있다. 또한, 상기 데이터 보상부는 상기 커플링 캐패시턴스의 보상이 불필요한 경우 계조 데이터의 보상을 생략하는 바이 패스부를 포함하여 효율적으로 상기 커플링 캐패시턴스의 보상이 가능하고, 상기 현재 화소행의 보상 데이터를 상기 커플링 캐패시턴스 계산부로 피드백하여 상기 커플링 캐패시턴스의 계산을 반복하여 오차를 줄일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 상기 데이터 보상부는 서로 인접하는 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 미리 계산하여 이를 기초로, 상기 화소행들의 화소들에 인가되는 계조 데이터를 보상하여 출력한다. 따라서, 상기 커플링 캐패시턴스를 제거하여 레디쉬(reddish) 현상, 가로줄 불균일 현상, 크로스토크(Crosstalk) 등과 같은 표시 품질의 저하를 제거할 수 있다.
이상에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 200: 패널 구동부
210: 타이밍 제어부 230: 데이터 구동부
250: 게이트 구동부 300: 데이터 보상부
310: 내부 저장부 330: 커플링 캐패시턴스 계산부
350: 데이터 조절부 370: 바이 패스부

Claims (20)

  1. 데이터 배선들과 상기 데이터 배선들과 교차하는 게이트 배선들 및 상기 데이터 배선들과 상기 게이트 배선들에 전기적으로 연결되고 매트릭스 형태로 배열된 복수의 화소들을 포함하는 제1 기판, 상기 화소들과 대향하는 공통 전극을 포함하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하며 영상을 표시하는 표시 패널에서,
    제n-1(n은 2이상의 자연수) 및 제n 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 계조 데이터의 보상 데이터를 출력하는 단계;
    상기 보상 데이터를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들에 출력하는 단계; 및
    상기 게이트 배선들에 게이트 신호를 출력하여 상기 표시 패널에 제공하는 단계를 포함하는 표시 패널의 구동 방법.
  2. 제1항에 있어서, 상기 제n 화소행의 계조 데이터의 상기 보상 데이터를 출력하는 단계는,
    상기 제n-1 화소행의 계조 데이터 및 상기 제n 화소행의 계조 데이터를 저장하는 단계;
    상기 제n-1 및 상기 제n 화소행들 사이의 상기 계조 데이터 변화량에 따라 상기 화소들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산하는 단계; 및
    상기 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 보상 데이터를 출력하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  3. 제2항에 있어서, 상기 커플링 캐패시턴스를 계산하는 단계는,
    상기 계조 데이터에 대응하여 상기 아날로그의 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블을 이용하여, 상기 제n-1 화소행의 계조 데이터의 상기 아날로그의 데이터 전압에 대응하는 상기 디지털 데이터 및 상기 제n 화소행의 계조 데이터의 상기 아날로그의 데이터 전압에 대응하는 상기 디지털 데이터를 출력하는 단계;
    상기 각 데이터 배선들마다 상기 제n 화소행의 상기 디지털 데이터에서 상기 제n-1 화소행의 상기 디지털 데이터를 뺀 값을 모두 더하여 상기 커플링 캐패시턴스의 총합을 계산하는 단계; 및
    상기 커플링 캐패시턴스의 총합을 상기 데이터 배선들의 수로 나누고, 커플링 상수를 곱하여 상기 커플링 캐패시턴스를 계산하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  4. 제3항에 있어서, 상기 제n 화소행의 보상 데이터를 출력하는 단계는,
    상기 커플링 캐패시턴스와 상기 제n 화소행의 계조 데이터에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을 이용하여, 상기 제n 화소행의 조절 데이터를 출력하는 단계; 및
    상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼거나 상기 계조 데이터에 상기 조절 데이터를 더하여, 상기 제n 화소행의 보상 데이터를 연산하는 단계를 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  5. 제4항에 있어서, 상기 제n 화소행의 보상 데이터를 연산하는 단계는,
    상기 커플링 캐패시턴스가 양의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼어 상기 제n 화소행의 보상 데이터를 연산하고, 상기 커플링 캐패시턴스가 음의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에 상기 조절 데이터를 더하여 상기 제n 화소행의 보상 데이터를 연산하는 것을 특징으로 하는 표시 패널의 구동 방법.
  6. 제4항에 있어서, 상기 제n 화소행의 보상 데이터를 출력하는 단계는,
    상기 커플링 캐패시턴스가 기준값 이하이면, 상기 제n 화소행의 상기 조절 데이터를 바이 패스값으로 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  7. 제2항에 있어서, 상기 제n 화소행의 계조 데이터의 상기 보상 데이터를 출력하는 단계는,
    상기 제n 화소행의 보상 데이터를 상기 커플링 캐패시턴스를 계산하는 단계로 피드백하여, 상기 제n 화소행의 보상 데이터를 기초로 상기 커플링 캐패시턴스를 다시 계산하는 단계를 더 포함하는 것을 특징으로 하는 표시 패널의 구동 방법.
  8. 제7항에 있어서, 상기 커플링 캐패시턴스를 다시 계산하는 단계를 적어도 두 번 이상 반복하는 것을 특징으로 하는 표시 패널의 구동 방법.
  9. 데이터 배선들과 상기 데이터 배선들과 교차하는 게이트 배선들 및 상기 데이터 배선들과 상기 게이트 배선들에 전기적으로 연결되고 매트릭스 형태로 배열된 복수의 화소들을 포함하는 제1 기판, 상기 화소들과 대향하는 공통 전극을 포함하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하며 영상을 표시하는 표시 패널;
    제n-1(n은 자연수) 및 제n 화소행들 사이의 계조 데이터 변화량에 따라 발생하는 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 계조 데이터의 보상 데이터를 출력하는 데이터 보상부를 포함하는 타이밍 제어부;
    상기 보상 데이터를 아날로그의 데이터 전압으로 변환하여 상기 데이터 배선들에 출력하는 데이터 구동부; 및
    상기 게이트 배선들에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 장치.
  10. 제9항에 있어서, 상기 데이터 보상부는,
    상기 제n-1 화소행의 계조 데이터 및 상기 제n 화소행의 계조 데이터를 저장하는 내부 저장부;
    상기 제n-1 및 상기 제n 화소행들 사이의 상기 계조 데이터 변화량에 따라 상기 화소들과 상기 공통 전극 사이에 발생하는 상기 커플링 캐패시턴스를 계산하는 커플링 캐패시턴스 계산부; 및
    상기 커플링 캐패시턴스를 기초로, 상기 제n 화소행의 보상 데이터를 출력하는 데이터 조절부를 포함하는 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서, 상기 커플링 캐패시턴스 계산부는,
    상기 제n-1 화소행의 계조 데이터 및 상기 제n 화소행의 계조 데이터에 각각 대응하여 상기 아날로그의 데이터 전압에 대응하는 디지털 데이터가 맵핑된 1차원 룩 업 테이블을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서, 상기 커플링 캐패시턴스 계산부는,
    상기 각 데이터 배선들마다 상기 제n 화소행의 상기 디지털 데이터에서 상기 제n-1 화소행의 상기 디지털 데이터를 뺀 값을 모두 더한 후 상기 데이터 배선들의 수로 나누고, 커플링 상수를 곱하여 상기 커플링 캐패시턴스를 계산하는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서, 상기 데이터 조절부는,
    상기 커플링 캐패시턴스와 상기 제n 화소행의 계조 데이터에 대응하여 상기 제n 화소행의 조절 데이터가 맵핑된 2차원 룩 업 테이블을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 데이터 조절부는,
    상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼거나 상기 계조 데이터에 상기 조절 데이터를 더하여, 상기 제n 화소행의 보상 데이터를 연산하는 것을 특징으로 하는 표시 장치.
  15. 제14항에 있어서, 상기 데이터 조절부는,
    상기 커플링 캐패시턴스가 양의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에서 상기 조절 데이터를 빼어 상기 제n 화소행의 보상 데이터를 연산하고,
    상기 커플링 캐패시턴스가 음의 극성을 갖는 경우, 상기 제n 화소행의 계조 데이터에 상기 조절 데이터를 더하여 상기 제n 화소행의 보상 데이터를 연산하는 것을 특징으로 하는 표시 장치.
  16. 제10항에 있어서, 상기 데이터 조절부는,
    상기 제n 화소행의 보상 데이터를 상기 커플링 캐패시턴스 계산부로 피드백하여, 상기 제n 화소행의 보상 데이터를 기초로 상기 커플링 캐패시턴스를 다시 계산하는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서, 상기 내부 저장부는 라인 버퍼이며, 상기 커플링 캐패시턴스의 계산은 상기 라인 버퍼의 개수만큼 반복되는 것을 특징으로 하는 표시 장치.
  18. 제10항에 있어서, 상기 데이터 보상부는,
    상기 커플링 캐패시턴스가 기준값 이하이면, 상기 제n 화소행의 계조 데이터를 상기 데이터 구동부로 직접 출력하는 바이 패스부를 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제9항에 있어서, 상기 제n-1 화소행의 화소들은 일측의 데이터 배선들에 전기적으로 연결되고, 상기 제n 화소행의 화소들은 타측의 데이터 배선들에 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  20. 제9항에 있어서, 상기 화소들은 레드 픽셀, 그린 픽셀, 블루 픽셀 및 화이트 픽셀을 포함하는 것을 특징으로 하는 표시 장치.
KR1020110027395A 2011-03-28 2011-03-28 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 Abandoned KR20120109805A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110027395A KR20120109805A (ko) 2011-03-28 2011-03-28 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US13/243,014 US8922602B2 (en) 2011-03-28 2011-09-23 Method of driving display panel and display apparatus for performing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110027395A KR20120109805A (ko) 2011-03-28 2011-03-28 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Publications (1)

Publication Number Publication Date
KR20120109805A true KR20120109805A (ko) 2012-10-09

Family

ID=46926630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110027395A Abandoned KR20120109805A (ko) 2011-03-28 2011-03-28 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치

Country Status (2)

Country Link
US (1) US8922602B2 (ko)
KR (1) KR20120109805A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006306A (ko) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150022644A (ko) * 2013-08-23 2015-03-04 시트로닉스 테크놀로지 코퍼레이션 전압 조정 회로 및 이에 관한 액정 표시 장치
US9653035B2 (en) 2013-08-23 2017-05-16 Sitronix Technology Corp. Voltage calibration circuit and related liquid crystal display device
KR20180000037A (ko) * 2016-06-21 2018-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 데이터 보상 방법
US10102807B2 (en) 2015-06-24 2018-10-16 Samsung Display Co., Ltd. Display device utilizing a data driver accounting for parasitic capacitances
KR20180116493A (ko) * 2017-04-14 2018-10-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20210097203A (ko) * 2019-05-31 2021-08-06 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 화면 보상 방법 및 디스플레이 장치
US11189218B2 (en) 2020-02-28 2021-11-30 Samsung Display Co., Ltd. Display device and driving method thereof
CN117334156A (zh) * 2022-06-29 2024-01-02 格兰菲智能科技有限公司 像素补偿方法、装置、计算机设备和存储介质

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013015209A1 (ja) * 2011-07-28 2013-01-31 シャープ株式会社 液晶表示装置
KR102062776B1 (ko) 2013-08-02 2020-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20160055620A (ko) * 2014-11-10 2016-05-18 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN104751818B (zh) * 2015-04-01 2017-07-28 深圳市华星光电技术有限公司 一种色偏补偿方法及装置
CN107195280B (zh) * 2017-07-31 2020-12-29 京东方科技集团股份有限公司 一种像素电压补偿方法、像素电压补偿系统和显示装置
US10573266B2 (en) * 2017-08-08 2020-02-25 Himax Technologies Limited Display panel driving apparatus and method for compensating pixel voltage
CN107464541B (zh) * 2017-09-27 2019-10-15 京东方科技集团股份有限公司 显示驱动方法、显示驱动装置和显示模组
CN111161691B (zh) * 2018-11-08 2021-08-06 京东方科技集团股份有限公司 用于显示屏的补偿方法、补偿装置和显示装置
CN110440712B (zh) * 2019-08-26 2021-03-12 英特维科技(苏州)有限公司 自适应大景深三维扫描方法与系统
WO2021050040A1 (en) * 2019-09-09 2021-03-18 Google Llc Technique for reducing display crosstalk and systems implementing the same
KR102213932B1 (ko) * 2020-02-13 2021-02-08 주식회사 아나패스 디스플레이 구동 방법
CN114822425B (zh) * 2021-01-19 2024-08-27 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板和显示装置
CN116665586A (zh) * 2022-02-17 2023-08-29 合肥京东方显示技术有限公司 显示面板的驱动方法及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365722B2 (en) * 2002-09-11 2008-04-29 Samsung Electronics Co., Ltd. Four color liquid crystal display and driving device and method thereof
TWI377553B (en) * 2008-03-18 2012-11-21 Chimei Innolux Corp Liquid crystal display and driving method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006306A (ko) * 2013-07-08 2015-01-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20150022644A (ko) * 2013-08-23 2015-03-04 시트로닉스 테크놀로지 코퍼레이션 전압 조정 회로 및 이에 관한 액정 표시 장치
US9653035B2 (en) 2013-08-23 2017-05-16 Sitronix Technology Corp. Voltage calibration circuit and related liquid crystal display device
US10102807B2 (en) 2015-06-24 2018-10-16 Samsung Display Co., Ltd. Display device utilizing a data driver accounting for parasitic capacitances
KR20180000037A (ko) * 2016-06-21 2018-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 데이터 보상 방법
KR20180116493A (ko) * 2017-04-14 2018-10-25 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
KR20210097203A (ko) * 2019-05-31 2021-08-06 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. 화면 보상 방법 및 디스플레이 장치
US11189218B2 (en) 2020-02-28 2021-11-30 Samsung Display Co., Ltd. Display device and driving method thereof
CN117334156A (zh) * 2022-06-29 2024-01-02 格兰菲智能科技有限公司 像素补偿方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
US20120249620A1 (en) 2012-10-04
US8922602B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
KR20120109805A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101167314B1 (ko) 액정표시장치
KR102015638B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102174104B1 (ko) 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102541709B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101691153B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102055132B1 (ko) 액정표시장치 및 그 구동방법
KR102664804B1 (ko) 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP2006209127A (ja) 液晶表示装置、表示装置、及び表示装置の駆動方法
JP2008262196A (ja) ガンマ電圧生成回路及びそれを有する表示装置
KR20160020029A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20110111864A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20120071909A (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US8144096B2 (en) Liquid crystal display device
KR20170126568A (ko) 표시 장치 및 이의 구동 방법
KR102525974B1 (ko) 표시 장치 및 이의 구동 방법
KR20160055620A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR20160022450A (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR101874106B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN111276082A (zh) 显示装置
US10818258B2 (en) Liquid crystal display device
JP2007072365A (ja) 表示装置用駆動装置
KR20150059525A (ko) 표시 장치 및 이의 구동 방법
KR20160017865A (ko) 표시장치
KR20160073497A (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110328

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160304

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110328

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170320

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170920

PC1904 Unpaid initial registration fee