KR20120103817A - Method of manufacturing light emitting diode - Google Patents
Method of manufacturing light emitting diode Download PDFInfo
- Publication number
- KR20120103817A KR20120103817A KR1020110021668A KR20110021668A KR20120103817A KR 20120103817 A KR20120103817 A KR 20120103817A KR 1020110021668 A KR1020110021668 A KR 1020110021668A KR 20110021668 A KR20110021668 A KR 20110021668A KR 20120103817 A KR20120103817 A KR 20120103817A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- type semiconductor
- temperature
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 134
- 239000011777 magnesium Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000007789 gas Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 17
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000001816 cooling Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 175
- 239000012535 impurity Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- -1 NH 3 gas Chemical compound 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
- H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 발광 다이오드 제조 방법에 관한 것이다. 본 발명에 의하면, 적어도 N형 반도체층 및 활성층을 구비한 기판을 제공하는 단계; 상기 기판을 제1온도로 유지하면서 질소 소스 가스, 갈륨 소스 가스 및 마그네슘 소스 가스를 공급하여 P형 반도체층을 형성하는 단계; 상기 갈륨 소스 가스의 공급을 중단하고, 상기 기판의 온도를 제1온도에서 제2온도로 냉각하는 동안 상기 P형 반도체층 상에 Mg층을 형성하는 단계; 및 상기 마그네슘 소스 가스의 공급을 중단하고, 상기 기판의 온도를 제2온도에서 일정 시간 유지하여 상기 Mg층의 Mg이 상기 P형 반도체층으로 확산하여 고농도 도핑 반도체층을 형성하는 단계를 포함하는 발광 다이오드 제조 방법이 제공된다. The present invention relates to a method of manufacturing a light emitting diode. According to the present invention, there is provided a method including providing a substrate having at least an N-type semiconductor layer and an active layer; Supplying a nitrogen source gas, a gallium source gas, and a magnesium source gas while maintaining the substrate at a first temperature to form a P-type semiconductor layer; Stopping supplying the gallium source gas and forming an Mg layer on the P-type semiconductor layer while cooling the temperature of the substrate from a first temperature to a second temperature; And stopping supply of the magnesium source gas and maintaining the temperature of the substrate at a second temperature for a predetermined time to diffuse Mg of the Mg layer into the P-type semiconductor layer to form a highly doped semiconductor layer. A method of manufacturing a diode is provided.
Description
본 발명은 발광 다이오드 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a light emitting diode.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.The light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.When the light emitting diode is bonded to the P-type semiconductor and the N-type semiconductor, and a current is applied by applying a voltage to the P-type semiconductor and the N-type semiconductor, holes of the P-type semiconductor move toward the N-type semiconductor, and On the contrary, electrons of the N-type semiconductor move toward the P-type semiconductor, and the electrons and holes move to the PN junction.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 빛의 형태로 방출된다.The electrons moved to the PN junction are combined with holes as they fall from the conduction band to the valence band. At this time, the energy difference corresponding to the height difference, that is, the energy difference of the conduction band and the home appliance, is emitted, the energy is emitted in the form of light.
이러한 발광 다이오드는 빛을 발하는 반도체 소자로서 친환경, 저 전압, 긴 수명 및 저 가격 등의 특징이 있으며, 종래에는 표시용 램프나 숫자와 같은 단순 정보표시에 많이 응용되어 왔으나, 최근에는 산업기술의 발전, 특히 정보표시 기술과 반도체 기술의 발전으로 디스플레이 분야, 조명 장치, 자동차 헤드램프, 프로젝터 등 다방면에 걸쳐서 사용되기에 이르렀다.Such a light emitting diode is a semiconductor device that emits light and is characterized by eco-friendliness, low voltage, long lifespan, and low cost. In the past, light emitting diodes have been applied to simple information display such as display lamps and numbers. In particular, with the development of information display technology and semiconductor technology, it has been used in various fields such as display fields, lighting devices, automobile headlamps, and projectors.
일반적으로 상기 발광 다이오드는 기판 상에 N형 반도체, 활성층 및 P형 반도체를 포함하는 반도체 구조체층을 형성하고, 상기 반도체 구조체층의 일부를 메사 식각하여 상기 N형 반도체층의 일부 표면을 노출시킨 후, 상기 P형 반도체층 상에는 P 전극과 P 패드를 형성하고, 상기 N형 반도체층 상에는 N 전극을 형성하여 제조하였다.In general, the light emitting diode forms a semiconductor structure layer including an N-type semiconductor, an active layer, and a P-type semiconductor on a substrate, and partially exposes a surface of the N-type semiconductor layer by mesa etching a portion of the semiconductor structure layer. The P electrode and the P pad were formed on the P-type semiconductor layer, and the N electrode was formed on the N-type semiconductor layer.
이때, 상기 P 전극은 넓은 밴드갭(wide bandgap)을 가지는 P형 반도체층 예컨대, P형 반도체층과 접촉하는 경우, 일 함수가 큰 물질로 상기 P 전극을 형성하는 것이 바람직하다. 그러나 종래의 발광 다이오드는 상기 P형 반도체층과 P 전극 사이에 오믹 저항이 높아 소자의 동작 전압이 높다는 문제점이 있다.
In this case, when the P electrode is in contact with a P-type semiconductor layer having a wide bandgap, for example, a P-type semiconductor layer, the P electrode may be formed of a material having a large work function. However, the conventional light emitting diode has a problem that the operating voltage of the device is high because of a high ohmic resistance between the P-type semiconductor layer and the P electrode.
본 발명의 목적은 P형 반도체층과 P 전극 사이의 오믹 저항을 감소시킬 수 있는 발광 다이오드를 제조하는 방법을 제공하는 것이다.It is an object of the present invention to provide a method of manufacturing a light emitting diode which can reduce ohmic resistance between a P-type semiconductor layer and a P electrode.
본 발명의 다른 목적은 상기 P형 반도체층과 P 전극 사이에 개재되어 상기 P형 반도체층과 P 전극 사이의 오믹 저항을 감소키는 고농도 도핑 반도체층을 포함하는 발광 다이오드를 제조하는 방법을 제공하는 것이다.
Another object of the present invention is to provide a method for manufacturing a light emitting diode comprising a high concentration doped semiconductor layer interposed between the P-type semiconductor layer and the P electrode to reduce ohmic resistance between the P-type semiconductor layer and the P electrode. will be.
상기 목적을 달성하기 위하여, 본 발명의 일측면에 따르면, 적어도 N형 반도체층 및 활성층을 구비한 기판을 제공하는 단계; 상기 기판을 제1온도로 유지하면서 질소 소스 가스, 갈륨 소스 가스 및 마그네슘 소스 가스를 공급하여 P형 반도체층을 형성하는 단계; 상기 갈륨 소스 가스의 공급을 중단하고, 상기 기판의 온도를 제1온도에서 제2온도로 냉각하는 동안 상기 P형 반도체층 상에 Mg층을 형성하는 단계; 및 상기 마그네슘 소스 가스의 공급을 중단하고, 상기 기판의 온도를 제2온도에서 일정 시간 유지하여 상기 Mg층의 Mg이 상기 P형 반도체층으로 확산하여 고농도 도핑 반도체층을 형성하는 단계를 포함하는 발광 다이오드 제조 방법이 제공된다.In order to achieve the above object, according to an aspect of the present invention, providing a substrate having at least an N-type semiconductor layer and an active layer; Supplying a nitrogen source gas, a gallium source gas, and a magnesium source gas while maintaining the substrate at a first temperature to form a P-type semiconductor layer; Stopping supplying the gallium source gas and forming an Mg layer on the P-type semiconductor layer while cooling the temperature of the substrate from a first temperature to a second temperature; And stopping supply of the magnesium source gas and maintaining the temperature of the substrate at a second temperature for a predetermined time to diffuse Mg of the Mg layer into the P-type semiconductor layer to form a highly doped semiconductor layer. A method of manufacturing a diode is provided.
상기 발광 다이오드 제조 방법은 상기 고농도 도핑 반도체층을 형성한 이후, 상기 기판을 상온으로 냉각시키는 단계를 더 포함할 수 있다.The light emitting diode manufacturing method may further include cooling the substrate to room temperature after forming the heavily doped semiconductor layer.
상기 발광 다이오드 제조 방법은 상기 발광 다이오드 제조 방법은 상기 고농도 도핑 반도체층의 표면 상에 상기 고농도 도핑 반도체층과 오믹 콘택하는 P 전극을 형성하는 단계 및 상기 P 전극 상에 P 패드를 형성하는 단계를 더 포함할 수 있다.The light emitting diode manufacturing method may further include forming a P electrode in ohmic contact with the heavily doped semiconductor layer on a surface of the heavily doped semiconductor layer, and forming a P pad on the P electrode. It may include.
상기 제1온도는 900℃ 내지 1000℃이고, 상기 제2온도는 750℃ 내지 850℃일 수 있다.The first temperature may be 900 ° C to 1000 ° C, and the second temperature may be 750 ° C to 850 ° C.
상기 고농도 도핑 반도체층을 형성하는 단계는 불활성 가스를 공급하면서 상기 고농도 도핑 반도체층을 형성하는 단계를 포함할 수 있다.
The forming of the high concentration doped semiconductor layer may include forming the high concentration doped semiconductor layer while supplying an inert gas.
본 발명은 P형 반도체층과 P 전극 사이의 오믹 저항을 감소시킬 수 있는 발광 다이오드를 제조하는 방법을 제공하는 효과가 있다.The present invention has the effect of providing a method of manufacturing a light emitting diode capable of reducing ohmic resistance between a P-type semiconductor layer and a P electrode.
또한, 본 발명은 P형 반도체층과 P 전극 사이에 개재되어 상기 P형 반도체층과 P 전극 사이의 오믹 저항을 감소키는 고농도 도핑 반도체층을 포함하는 발광 다이오드를 제조하는 방법을 제공하는 효과가 있다.
In addition, the present invention has an effect of providing a method of manufacturing a light emitting diode comprising a high concentration doped semiconductor layer interposed between the P-type semiconductor layer and the P electrode to reduce ohmic resistance between the P-type semiconductor layer and the P electrode. have.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 보여주는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법의 주요 공정 순서를 보여주는 흐름도이다.
도 3은 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법의 주요 공정 조건을 보여주는 그래프들이다.
도 4 내지 도 8은 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view showing a light emitting diode according to an embodiment of the present invention.
2 is a flowchart illustrating a main process sequence of a method of manufacturing a light emitting diode according to an embodiment of the present invention.
3 is a graph showing main process conditions of the LED manufacturing method according to an embodiment of the present invention.
4 to 8 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드를 보여주는 단면도이다.1 is a cross-sectional view showing a light emitting diode according to an embodiment of the present invention.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 기판(110), N형 반도체층(120), 활성층(130), P형 반도체층(140), 고농도 도핑 반도체층(150), P 전극(160), N 패드(170) 및 P 패드(180)를 포함할 수 있다.Referring to FIG. 1, a
상기 기판(110)은 성장 기판일 수 있다. 상기 기판(110)은 특별히 한정되지 않으며, 사파이어, 스피넬 또는 탄화실리콘 기판 등일 수 있다.The
상기 N형 반도체층(120)은 상기 기판(110) 상에 구비될 수 있다. 상기 N형 반도체층(120)은 N형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있다. 예컨대, 상기 N형 반도체층(120)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층으로 구비될 수 있다.The N-
이때, 상기 N형 반도체층(120)은 단일 층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 N형 반도체층(120)은 초격자층을 포함할 수 있다. 상기 N형 반도체층(120)은 도 1에 도시된 바와 같이 그 일부 표면이 노출된 형태로 구비될 수 있다. 상기 N형 반도체층(120)의 일부 표면의 노출은 적어도 상기 활성층(130), P형 반도체층(140) 및 고농도 도핑 반도체층(150)의 일부를 메사 식각하여 형성할 수 있다. 상기 메사 식각 시 상기 N형 반도체층(120)의 일부도 식각될 수 있다.In this case, the N-
상기 활성층(130)은 상기 N형 반도체층(120) 상에 구비될 수 있다. 상기 활성층(130)은 단일층 또는 복수층으로 이루어질 수 있다. 상기 활성층(130)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The
상기 P형 반도체층(140)은 상기 활성층(130) 상에 구비될 수 있다. 상기 P형 반도체층(140)은 P형 불순물이 도핑된 GaN로 형성될 수 있다. 바람직하게는 상기 P형 반도체층(140)은 Mg이 도핑된 GaN을 포함할 수 있다.The P-
이때, 상기 P형 반도체층(140)은 P형 반도체층의 단일 층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 P형 반도체층(140)은 초격자층을 포함할 수 있다.In this case, the P-
상기 고농도 도핑 반도체층(150)은 상기 P형 반도체층(140) 상에 구비될 수 있다. 상기 고농도 도핑 반도체층(150)은 GaN에 Mg가 고농도로 도핑된 형태로 구비될 수 있다. 즉, 상기 고농도 도핑 반도체층(150)은 상기 P형 반도체층(140)에 비해 더 많은 Mg가 도핑된 형태로 구비될 수 있다.The heavily doped
상기 P 전극(160)은 상기 고농도 도핑 반도체층(150) 상에 구비될 수 있다. 상기 P 전극(160)은 상기 P 패드(180)에서 공급된 전원이 상기 활성층(130)으로 균일하게 공급되는 역할을 한다. 상기 P 전극(160)은 ITO, ZnO 또는 IZO 등과 같은 TCO와 Ni/Au 등과 같은 투명 도전층을 포함하여 이루어질 수 있다.The
상기 N 패드(170)는 상기 N형 반도체층(120)의 노출된 일부 표면 상에 구비될 있다. 상기 P 패드(180)는 상기 P 전극(160) 상에 구비될 수 있다.The
상기 N 패드(170) 및 P 패드(180)는 상기 N형 반도체층(120) 및 P 전극(160)을 외부 전원에 연결하는 역할을 한다. 상기 N 패드(170) 및 P 패드(180)는 Ni, Cr, Ti, Al, Ag 또는 Au 등을 포함하여 이루어질 수 있다.The
따라서 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 상기 P 전극(160)이 상기 고농도 도핑 반도체층(150) 상에 구비됨으로써, 종래의 발광 다이오드의 문제점인 P형 반도체층과 P 전극 사이의 오믹(ohmic) 특성 문제를 해결할 수 있다. 즉, 본원 발명의 일 실시 예에 의한 발광 다이오드(100)는 상기 P형 반도체층(140)과 P 전극(160) 사이에 상기 고농도 도핑 반도체층(150)을 구비함으로써 종래의 오믹 특성 문제를 해결하여 소자의 동작 전압이 낮아진 구조를 제공할 수 있다.Accordingly, in the
한편, 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 상기 기판(110)과 상기 N형 반도체층(120) 사이에 버퍼층(미도시)을 구비할 수 있다. 상기 버퍼층(미도시)은 상기 기판(110)과 N형 반도체층(120) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다.On the other hand, the
또한, 상기 버퍼층(미도시)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다. 상기 저온 버퍼층은 일반적으로 AlxGa1 - xN(0≤x≤1)로 형성될 수 있고, 상기 고온 버퍼층은 불순물이 주입되지 않은 GaN 또는 N형 불순물이 도핑된 N형 GaN일 수 있다.In addition, the buffer layer (not shown) may be formed of a single layer or a plurality of layers, when formed of a plurality of layers, it may be made of a low temperature buffer layer and a high temperature buffer layer. The low temperature buffer layer may be generally formed of Al x Ga 1 - x N (0 ≦ x ≦ 1), and the high temperature buffer layer may be GaN without implanting impurities or N-type GaN doped with N-type impurities.
또한, 본 발명의 일 실시 예에 따른 발광 다이오드(100)는 상기 활성층(130)과 P형 반도체층(140) 사이에 블로킹층(미도시)을 포함할 수 있다. 상기 블로킹층(미도시)은 전자와 정공의 재결합 효율을 높이기 위해 구비될 수 있으며, 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 블로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, 예컨대, AlGaN으로 이루어질 수 있다.In addition, the
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법의 주요 공정 순서를 보여주는 흐름도이며, 도 3은 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법의 주요 공정 조건을 보여주는 그래프들이고, 도 4 내지 도 8은 본 발명의 일 실시 예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.2 is a flowchart illustrating a main process sequence of the LED manufacturing method according to an embodiment of the present invention, Figure 3 is a graph showing the main process conditions of the LED manufacturing method according to an embodiment of the present invention, Figure 4 8 to 8 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.
이때, 도 3에 도시된 그래프들 각각은 시간(X축)에 따른 반응 챔버 또는 진공 챔버에 주입되는 질소 소스 가스, 갈륨 소스 가스 및 마그네슘 소스 가스의 유량(flow rate)과 기판의 온도(℃)를 의미한다.At this time, each of the graphs shown in Figure 3 is a flow rate (flow rate) of the nitrogen source gas, gallium source gas and magnesium source gas injected into the reaction chamber or vacuum chamber over time (X axis) and the temperature of the substrate (° C) Means.
도 2 내지 도 8을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법은 기판을 제공하는 공정(S110), P형 반도체층을 형성하는 공정(S120), P형 반도체층 상에 Mg층을 형성하는 공정(S130), 고농도 도핑 반도체층을 형성하는 공정(S140) 및 N 패드 및 P 전극과 P 패드를 형성하는 공정(S150)을 포함할 수 있다.2 to 8, a light emitting diode manufacturing method according to an embodiment of the present invention includes a process of providing a substrate (S110), a process of forming a P-type semiconductor layer (S120), and a P-type semiconductor layer. The process may include forming a Mg layer (S130), forming a heavily doped semiconductor layer (S140), and forming an N pad, a P electrode, and a P pad (S150).
상기 기판을 제공하는 공정(S110)은 도 4에 도시된 바와 같이 N형 반도체층(120) 및 활성층(130)을 포함하는 기판(110)을 제공하는 공정일 수 있다.The process of providing the substrate (S110) may be a process of providing the
이때, 상기 기판(110)은 특별히 한정되지 않으며, 사파이어, 스피넬 또는 탄화실리콘 기판 등일 수 있다. 상기 N형 반도체층(120)은 N형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있다. 예컨대, 상기 N형 반도체층(120)은 N형 불순물이 도핑된 GaN층, 즉, N형 반도체층으로 구비될 수 있다.In this case, the
상기 활성층(130)은 단일 양자웰 구조 또는 다중 양자웰 구조로 구비될 수 있다. The
도 5에 도시된 바와 같이 상기 N형 반도체층(120) 및 활성층(130)을 포함하는 기판(110) 상, 바람직하게는 상기 활성층(130) 상에 상기 P형 반도체층(140)을 형성하여 상기 P형 반도체층을 형성하는 공정(S120)을 진행한다.As shown in FIG. 5, the P-
이때, 상기 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)은 동일한 챔버 내에서 상기 기판(110) 상에 순차적으로 형성되어 구비될 수 있다. 즉, 상기 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)은 에피텍셜 성장법 등을 이용하여 상기 층들을 순차적으로 성장시킴으로써 형성할 수도 있다.In this case, the N-
상기 P형 반도체층(140)은 도 3에 도시된 바와 같이 상기 활성층(130)을 구비한 기판(110)을 제1온도(도 3의 (d)의 그래프 참조)로 유지하면서 질소 소스 가스(도 3의 (a) 그래프 참조), 갈륨 소스 가스(도 3의 (b) 그래프 참조) 및 마그네슘 소스 가스(도 3의 (c) 그래프 참조)를 일정 유량으로 공급하는 가스 분위기에서 일정 시간 유지하는 공정 조건에서 형성할 수 있다. 이때, 본 발명의 일 실시 예에 따른 발광 다이오드 제조 방법은 도들에서 도시하고 있지 않으나, 설명하는 공정 또는 처리는 반응 챔버 또는 진공 챔버 내부에서 이루어질 수 있다.As shown in FIG. 3, the P-
이때, 상기 질소 소스 가스는 질소를 포함하는 가스, 예컨대, NH3 가스일 수 있고, 상기 갈륨 소스 가스는 갈륨을 포함하는 가스, 예컨대, 트리메틸칼륨(TMGa) 가스 일 수 있고, 상기 마그네슘 소스 가스는 마그네슘을 포함하는 가스, 예컨대, Cp2Mg 가스일 수 있다. 또한 상기 제1온도는 900℃ 내지 1000℃, 바람직하게는 950℃일 수 있다.In this case, the nitrogen source gas may be a gas containing nitrogen, such as NH 3 gas, the gallium source gas may be a gas containing gallium, for example, trimethyl potassium (TMGa) gas, the magnesium source gas It may be a gas comprising magnesium, such as a Cp2Mg gas. In addition, the first temperature may be 900 ° C to 1000 ° C, preferably 950 ° C.
상기 P형 반도체층을 형성하는 공정(S120)을 완료한 후, 이어서 상기 P형 반도체층(140) 상에 Mg층(155)을 형성하는 Mg층을 형성하는 공정(S130)을 연속해서 진행한다. 이때, 상기 Mg층을 형성하는 공정(S130)에서 상기 Mg층(155)이 형성되는 동시에 상기 Mg층(155) 내에 Mg가 상기 P형 반도체층(140) 내부로 확산할 수도 있다.After the step (S120) of forming the P-type semiconductor layer is completed, the step (S130) of continuously forming the Mg layer for forming the
즉, 도 3에 도시된 바와 같이 상기 갈륨 소스 가스의 공급을 중단하는 동시에 상기 기판의 온도를 제1온도에서 제2온도로 냉각시킨다. 이때, 상기 기판의 온도가 제1온도에서 제2온도로 냉각하는 동안, 상기 마그네슘 소스 가스의 공급은 유지되나, 상기 기판의 온도가 제2온도에 도달할 때에는 상기 마그네슘 소스 가스의 공급을 중단하여 도 6에 도시된 바와 같이 상기 P형 반도체층(140)상에 Mg층(155)을 형성할 수 있다.That is, as shown in FIG. 3, the supply of the gallium source gas is stopped and the temperature of the substrate is cooled from the first temperature to the second temperature. In this case, while the temperature of the substrate is cooled from the first temperature to the second temperature, the supply of the magnesium source gas is maintained, but when the temperature of the substrate reaches the second temperature, the supply of the magnesium source gas is stopped. As illustrated in FIG. 6, an
이때, 상기 제2온도는 750℃ 내지 850℃, 바람직하게는 800℃일 수 있다.At this time, the second temperature may be 750 ℃ to 850 ℃, preferably 800 ℃.
상기 Mg층(155)은 도 3에 도시된 바와 같이 상기 기판의 온도를 제1온도에서 제2온도를 냉각하는 동시에 상기 갈륨 소스 가스의 공급을 중단하되, 상기 마그네슘 소스 가스의 공급은 유지하다가, 상기 기판의 온도가 제2온도에 도달하면 상기 마그네슘 소스 가스의 공급도 중단하여 형성할 수 있다.As shown in FIG. 3, the
따라서, 상기 갈륨 소스 가스의 공급 중단 시점 및 상기 마그네슘 소스 가스의 공급 중단 시점을 조절하여 상기 Mg층(155)의 형성 시점 및 두께 등을 조절할 수 있다. 즉, 상기 기판의 온도를 제1온도에서 제2온도로 냉각하는 시간 동안, 상기 갈륨 소스 가스의 공급 중단 시점을 빠르게 하거나 늦춤으로써 상기 Mg층(155)을 형성하는 시점을 빠르게 하거나 늦출 수 있고, 상기 마그네슘 소스 가스의 공급 중단 시점을 빠르게 하거나 늦춤으로써 상기 Mg층(155)의 두께를 두껍게 하거나 얇게 조절할 수 있다.Accordingly, the formation time and thickness of the
이때, 상기 Mg층(155)은 도 6에서 도시한 바와 같이 일정 두께를 갖는 층(layer) 형태로 형성되는 것이 일반적일 수 있다. 그러나 상기 Mg층을 형성하는 공정(S130)은 상기 P형 반도체층(140) 상에 Mg를 형성하되 상기 P형 반도체층(140) 전면을 덮는 층 형태로 형성하지 않고, 상기 P형 반도체층(140) 상에 부분적으로 섬(Island) 형태 또는 그레인(Grain) 형태를 이루도록 형성하는 것을 포함할 수 있다. 즉, 상기 Mg층(155)은 도 6에서 도시한 바와 같이 Mg가 일정 두께를 갖는 층 형태로 구비되는 것뿐만 아니라 Mg가 상기 P형 반도체층(140) 상에 형성되되, 층을 이루지 않고 섬 형태 또는 그레인 형태를 구비될 수 있다. In this case, the
이어서, 상기 Mg층(155)이 형성된 기판을 제2온도로 유지하여 상기 Mg층(155) 내의 Mg가 상기 P형 반도체층(140) 내로 확산하여 도 7에 도시된 바와 같이 상기 P형 반도체층(140)의 일부가 Mg로 고농도로 도핑되어 형성된 상기 고농도 도핑 반도체층(150)을 형성하는 상기 고농도 도핑 반도체층을 형성하는 공정(S140)을 실시한다.Subsequently, the substrate on which the
이때, 상기 고농도 도핑 반도체층을 형성하는 공정(S140)은 질소, 헬륨 또는 아르곤 등과 같은 불활성 가스를 공급하면서 실시할 수 있다.In this case, the step (S140) of forming the highly doped semiconductor layer may be performed while supplying an inert gas such as nitrogen, helium or argon.
한편, 상기 고농도 도핑 반도체층을 형성하는 공정(S140)은 상기 기판을 상기 제2온도에 일정 시간 유지하여 상기 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140) 등과 같은 반도체 구조체층 내에 존재 또는 잔류하는 수소를 제거하거나 결함을 완화하는 열처리 공정을 실시하는 효과를 가질 수 있다.In the process of forming the heavily doped semiconductor layer (S140), the substrate is maintained at the second temperature for a predetermined time such as the N-
또한, 상기 고농도 도핑 반도체층을 형성하는 공정(S140)은 상기 기판을 상기 제2온도에서 일정 시간 유지하여 상기 반도체층들, 특히 상기 P형 반도체층(140) 내의 불순물을 활성화시키는 열처리 공정을 동시에 실시하는 효과를 가질 수 있다.In addition, the step (S140) of forming the heavily doped semiconductor layer simultaneously maintains the substrate at the second temperature for a predetermined time to perform a heat treatment process for activating impurities in the semiconductor layers, particularly the P-
이어서, 상기 고농도 도핑 반도체층(150), P형 반도체층(140) 및 활성층(130)의 일부를 식각하여 상기 N형 반도체층(120)의 일부 표면을 노출시키는 메사 식각을 실시하고, 상기 메사 식각 후 상기 고농도 도핑 반도체층(150) 상에 상기 P 전극(160)을 형성하고, 상기 N형 반도체층(120)의 일부 표면 상에 상기 N 패드(170)를 형성하고, 상기 P 전극(160) 상에 P 패드(180)를 형성하는 상기 N 패드 및 P 전극과 P 패드를 형성하는 공정(S150)을 실시하여 본 발명의 일 실시 예에 따른 발광 다이오드(100)를 형성한다.Subsequently, a portion of the heavily doped
이때, 상기 N 패드 및 P 전극과 P 패드를 형성하는 공정(S150)은 상기 고농도 도핑 반도체층을 형성하는 공정(S140) 이후, 상기 기판을 상온으로 냉각한 후 실시할 수 있다. 이때, 상기 P 전극(160)은 상기 고농도 도핑 반도체층(150)을 형성한 후, 상기 메사 식각을 실시하기 전에 상기 고농도 도핑 반도체층(150) 상에 먼저 형성할 수도 있다.In this case, the process of forming the N pad, the P electrode, and the P pad (S150) may be performed after the substrate is cooled to room temperature after the process of forming the highly doped semiconductor layer (S140). In this case, the
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.
110 : 기판 120 : N형 반도체층
130 : 활성층 140 : P형 반도체층
150 : 고농도 도핑 반도체층 160 : P 전극
170 : N 패드 180 : P 패드110 substrate 120 N-type semiconductor layer
130: active layer 140: P-type semiconductor layer
150: high concentration doped semiconductor layer 160: P electrode
170: N pad 180: P pad
Claims (9)
상기 기판을 제1온도로 유지하면서 질소 소스 가스, 갈륨 소스 가스 및 마그네슘 소스 가스를 공급하여 P형 반도체층을 형성하는 단계;
상기 갈륨 소스 가스의 공급을 중단하고, 상기 기판의 온도를 제1온도에서 제2온도로 냉각하는 단계를 포함하는 발광 다이오드 제조 방법.
Providing a substrate having at least an N-type semiconductor layer and an active layer;
Supplying a nitrogen source gas, a gallium source gas, and a magnesium source gas while maintaining the substrate at a first temperature to form a P-type semiconductor layer;
Discontinuing supply of the gallium source gas, and cooling the temperature of the substrate from a first temperature to a second temperature.
The method of claim 1, comprising forming an Mg layer on the P-type semiconductor layer while cooling from the first temperature to the second temperature.
The method according to claim 2, After cooling to the second temperature, comprising the step of maintaining a predetermined time at the second temperature.
The method of claim 3, further comprising stopping supply of the magnesium source gas prior to maintaining the second temperature for a predetermined time.
The method of claim 3, further comprising diffusing Mg of the Mg layer into the P-type semiconductor layer while maintaining the predetermined temperature at the second temperature.
The method of claim 5, further comprising cooling the substrate to room temperature after maintaining the second temperature for a predetermined time.
The method of claim 6, further comprising forming a P electrode on the P-type semiconductor layer.
The method of claim 5, further comprising the step of supplying an inert gas while maintaining a predetermined time at the second temperature.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110021668A KR20120103817A (en) | 2011-03-11 | 2011-03-11 | Method of manufacturing light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110021668A KR20120103817A (en) | 2011-03-11 | 2011-03-11 | Method of manufacturing light emitting diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120103817A true KR20120103817A (en) | 2012-09-20 |
Family
ID=47111610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110021668A Withdrawn KR20120103817A (en) | 2011-03-11 | 2011-03-11 | Method of manufacturing light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120103817A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9147811B2 (en) | 2013-06-18 | 2015-09-29 | Lg Innotek Co., Ltd. | Light emitting device and lighting system |
-
2011
- 2011-03-11 KR KR1020110021668A patent/KR20120103817A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9147811B2 (en) | 2013-06-18 | 2015-09-29 | Lg Innotek Co., Ltd. | Light emitting device and lighting system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4341702B2 (en) | Group III nitride semiconductor light emitting device | |
| TWI511325B (en) | Nitride semiconductor structure and semiconductor light emitting device | |
| JP2008526014A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2005101533A (en) | Light emitting device and manufacturing method therefor | |
| KR20130042784A (en) | Nitride semiconductor light emitting device | |
| CN110085713A (en) | A kind of multiple quantum well light emitting diode and preparation method thereof with insert layer | |
| JP5568009B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| CN108550670B (en) | Nitride semiconductor structure and semiconductor light-emitting element | |
| TW201633560A (en) | Light-emitting element | |
| JP2016143771A (en) | Epitaxial wafer, semiconductor light emitting device, light emitting device, and epitaxial wafer manufacturing method | |
| KR101761310B1 (en) | Light emitting device and method of manufacturing the same | |
| KR20120103817A (en) | Method of manufacturing light emitting diode | |
| KR20160015761A (en) | Light emitting device and lighting system | |
| JP6353255B2 (en) | Method for manufacturing epitaxial substrate for light emitting device | |
| KR20110081650A (en) | Light emitting element and manufacturing method thereof | |
| KR101387543B1 (en) | Nitride semiconductor light emitting device | |
| KR101196961B1 (en) | Hlight emitting diode and method for manufacturing the same | |
| KR20130094451A (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
| JP2020501345A (en) | Method for growing light emitting device under ultraviolet irradiation | |
| KR20110035489A (en) | Semiconductor light emitting device | |
| KR100608919B1 (en) | Light emitting device and manufacturing method thereof | |
| JP2025026068A (en) | Light emitting element | |
| JP2023177713A (en) | Light emitting element and method for manufacturing light emitting element | |
| KR20160014343A (en) | Light emitting device and lighting system | |
| JP2023177714A (en) | Light emitting element and method for manufacturing light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20110311 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |