[go: up one dir, main page]

KR20120092600A - 도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법 - Google Patents

도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법 Download PDF

Info

Publication number
KR20120092600A
KR20120092600A KR20127010531A KR20127010531A KR20120092600A KR 20120092600 A KR20120092600 A KR 20120092600A KR 20127010531 A KR20127010531 A KR 20127010531A KR 20127010531 A KR20127010531 A KR 20127010531A KR 20120092600 A KR20120092600 A KR 20120092600A
Authority
KR
South Korea
Prior art keywords
resin composition
conductive connection
connection material
metal foil
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR20127010531A
Other languages
English (en)
Inventor
도시아키 쥬마
와타루 오카다
도모히로 가기모토
Original Assignee
스미또모 베이크라이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 베이크라이트 가부시키가이샤 filed Critical 스미또모 베이크라이트 가부시키가이샤
Publication of KR20120092600A publication Critical patent/KR20120092600A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/28—Metal sheet
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2650/00—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule
    • C08G2650/28—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule characterised by the polymer type
    • C08G2650/56—Polyhydroxyethers, e.g. phenoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, which oxygen atoms are present only as part of the carboxyl radical
    • C08L33/08—Homopolymers or copolymers of acrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L71/00—Compositions of polyethers obtained by reactions forming an ether link in the main chain; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2400/00—Presence of inorganic and organic materials
    • C09J2400/10—Presence of inorganic materials
    • C09J2400/16—Metal
    • C09J2400/163—Metal in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83222—Induction heating, i.e. eddy currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31529—Next to metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 수지 조성물과 땜납박 또는 주석박에서 선택되는 금속박으로 구성되는 적층 구조를 갖는 도전 접속 재료로서, ASTM 규격 E2039 에 준거하고, 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 수지 조성물의 이온 점도의 최소치가 4 ? 9 인 도전 접속 재료를 제공한다. 본 발명은 또, 그 도전 접속 재료를 사용한 단자간 접속 방법 및 접속 단자의 제조 방법을 제공한다. 본 발명의 도전 접속 재료를 사용함으로써, 접속 단자간에 있어서 양호한 전기적 접속과 인접 단자간에 있어서 높은 절연 신뢰성을 얻을 수 있다.

Description

도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법{CONDUCTIVE CONNECTION MATERIAL, METHOD FOR CONNECTION BETWEEN TERMINALS AND METHOD FOR MANUFACTURING CONNECTING TERMINAL}
본 발명은 전기, 전자 부품에 있어서 전자 부재를 전기적으로 접속하기 위해서 사용되는 도전 접속 재료 및 그 도전 접속 재료를 사용한 단자간 접속 방법 그리고 접속 단자의 제조 방법에 관한 것이다.
최근, 전자 기기의 고기능화 및 소형화의 요구에 수반하여, 전자 재료에 있어서의 접속 단자간의 협소한 피치화가 점점 진행되는 방향에 있다. 이에 수반하여, 미세한 배선 회로에 있어서의 단자간 접속도 고도화되고 있다. 단자간 접속 방법으로는, 예를 들어, IC 칩을 회로 기판에 전기적으로 접속할 때 이방성 도전 접착제 또는 이방성 도전 필름을 이용하여 다수의 단자간을 일괄적으로 접속하는 플립 칩 접속 기술이 알려져 있다. 이방성 도전 접착제 또는 이방성 도전 필름은 열경화성 수지를 주성분으로 하는 접착제에 도전성 입자를 분산시킨 필름 또는 페이스트이다 (예를 들어, 일본 공개특허공보 소61-276873호 (특허문헌 1) 및 일본 공개특허공보 2004-260131호 (특허문헌 2) 참조). 이것을 접속해야 할 전자 부재의 사이에 배치하여 열압착함으로써, 대향하는 다수의 단자간을 일괄적으로 접속할 수 있어, 접착제 중의 수지에 의해 인접하는 단자간의 절연성을 확보하는 것을 가능하게 한다.
그러나, 도전성 입자의 응집을 제어하는 것은 매우 어려워, (1) 도전성 입자와 단자, 혹은 도전성 입자끼리 충분히 접촉하지 않아 대향하는 단자간의 일부가 도통하지 않는 경우나, (2) 대향하는 단자간 (도통성 영역) 이외의 수지 중 (절연성 영역) 에 도전성 입자가 잔존하여 리크 전류가 발생하여, 인접 단자간의 절연성을 충분히 확보할 수 없는 경우가 있었다. 이 때문에, 종래의 이방성 도전 접착제나 이방성 도전 필름으로는 단자간의 추가적인 협소한 피치화에 대응하기가 곤란한 상황이다.
한편, 전자 부재의 전극 상에 접속 단자를 제조하는 경우, 종래는 금속 패드가 형성된 기판 상에 땜납 페이스트를 인쇄하고, 땜납 리플로우 장치를 이용하여 땜납 페이스트를 가열 용융시켜 접속 단자를 형성하고 있었다. 그러나, 이 방법에서는, 접속 단자가 협소한 피치이면 땜납 페이스트를 인쇄할 때에 사용하는 마스크의 비용이 높아진다. 또, 접속 단자의 사이즈가 너무 작으면, 땜납 페이스트를 인쇄할 수 없는 경우도 있다.
땜납 볼을 접속 단자에 탑재하고, 땜납 리플로우 장치를 이용하여 땜납 볼을 가열 용융시킴으로써 접속 단자를 제조하는 방법도 있다. 그러나, 이 방법에서는, 접속 단자가 너무 작으면, 땜납 볼의 제작 비용이 높고, 또 소직경의 땜납 볼을 제작하기가 기술적으로 곤란한 경우가 있었다.
일본 공개특허공보 소61-276873호 일본 공개특허공보 2004-260131호
이러한 상황하에서, 접속 단자간에 있어서 양호한 전기적 접속과 인접 단자간에 있어서 높은 절연 신뢰성을 얻는 것을 가능하게 하는 도전 접속 재료의 제공이 요구되고 있다. 또, 전자 부재의 전극 상에 간편한 방법으로 접속 단자를 제조하는 방법의 제공이 요망되고 있다.
상기 과제를 해결하기 위해, 본 발명자는 예의 검토한 결과, 도전성 입자 대신에 땜납박 또는 주석박을 사용함으로써, 땜납 또는 주석의 단자 사이로의 응집이 용이해져 수지 중에 땜납 또는 주석이 잔존하는 것을 억제할 수 있음을 알아냈다.
또한 본 발명자는 금속박의 융점에 있어서의 수지 조성물의 점도의 동적 변화에 주목하였다. 예를 들어, 반도체 장치를 기판 상에 실장할 때에는, IR 리플로우 장치에 의해 250 ℃ 이상의 고온에 순간에 노출되는 경우도 있어, 사용시의 온도 프로파일을 고려하여 수지 조성물의 조성을 검토하는 것이 중요하다.
그래서, 본 발명자들은 유전 분석에 의해 수지 조성물의 온도 변화에 대한 점도 변화 (즉 리올로지) 를 모니터링하여, 도전성 영역 및 절연성 영역의 형성에 미치는 영향에 대하여 검토하였다. 그 결과, 금속박의 융점에 있어서 수지 조성물의 이온 점도의 최소치가 일정 범위 내이면, 땜납 또는 주석의 단자 사이로의 응집이 용이해져 수지 중에 땜납 또는 주석이 잔존하는 것을 억제할 수 있고, 도전성 영역 및 절연성 영역 형성성이 우수하여, 접속 단자간에 있어서의 양호한 전기적 접속과 인접 단자간에 있어서의 높은 절연 신뢰성을 실현할 수 있음을 알아냈다. 또, 수지 조성물로서 경화성 수지 조성물을 사용하는 경우, 수지 조성물의 이온 점도 슬로프의 최대 피크가 측정 개시 후 일정 시간 경과하고 나서 출현하는 것을 사용하면, 수지 조성물의 급격한 경화를 억제할 수 있어 전기적 접속 및 절연 신뢰성이 더욱 양호해짐이 판명되었다.
이렇게 하여, 본 발명자는, 도전 접속 재료에 있어서의 수지 조성물층으로서 금속박의 융점에 있어서 상기와 같은 거동을 나타내는 수지 조성물을 사용함으로써, 전기, 전자 부품에 있어서의 단자간 접속 및 접속 단자의 제조가 보다 용이하고, 절연 신뢰성이 높아짐을 알아내고, 본 발명을 완성시키기에 이르렀다. 또한, 수지 조성물의 열중량 감소율이 일정 범위 내이면, 아웃 가스에 의한 오염이나 보이드의 발생을 억제하여, 패키지 크랙의 발생을 방지할 수 있어 높은 패키지 신뢰성을 얻을 수 있다.
즉, 본 발명은 이하에 나타낸 도전 접속 재료, 그 도전 접속 재료를 사용한 단자간 접속 방법, 접속 단자의 제조 방법 및 그 도전 접속 재료를 이용하여 전기적으로 접속되어 이루어지는 전기, 전자 부품 등을 제공하는 것이다.
[1] 수지 조성물과 땜납박 또는 주석박에서 선택되는 금속박으로 구성되는 적층 구조를 갖는 도전 접속 재료로서, ASTM 규격 E2039 에 준거하고, 상기 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 상기 수지 조성물의 이온 점도의 최소치가 4 ? 9 인 도전 접속 재료.
[2] ASTM 규격 E2039 에 준거하고, 상기 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 상기 수지 조성물의 이온 점도 슬로프의 최대 피크가 측정 개시부터 10 초 이상 경과한 후에 출현하는 것인 [1] 에 기재된 도전 접속 재료.
[3] 30 ℃ 로부터 승온 속도 10 ℃／분으로 상기 금속박의 융점까지 가열하여 측정한 상기 수지 조성물의 열중량 감소율이 5 중량％ 이하인 [1] 또는 [2] 에 기재된 도전 접속 재료.
[4] 상기 수지 조성물이 에폭시 수지 및 경화제를 함유하는 것인 [1] ? [3] 중 어느 한 항에 기재된 도전 접속 재료.
[5] 상기 경화제가 페놀류, 산 무수물 및 아민 화합물로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 [4] 에 기재된 도전 접속 재료.
[6] 상기 수지 조성물이 필름 형성성 수지를 추가로 함유하는 [1] ? [5] 중 어느 한 항에 기재된 도전 접속 재료.
[7] 상기 필름 형성성 수지의 중량 평균 분자량이 8,000 ? 1,000,000 인 [6] 에 기재된 도전 접속 재료.
[8] 상기 필름 형성성 수지가 페녹시 수지, (메트)아크릴계 수지 및 폴리이미드 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 [6] 또는 [7] 에 기재된 도전 접속 재료.
[9] 상기 수지 조성물이 수지 조성물의 전체 중량에 대하여 에폭시 수지 10 ? 90 중량％, 경화제 0.1 ? 50 중량％ 및 필름 형성성 수지 5 ? 50 중량％ 를 함유하는 것인 [1] ? [8] 중 어느 한 항에 기재된 도전 접속 재료.
[10] 상기 수지 조성물이 플럭스 기능을 갖는 화합물을 함유하는 [1] ? [9] 중 어느 한 항에 기재된 도전 접속 재료.
[11] 상기 플럭스 기능을 갖는 화합물이 페놀성 수산기 및/또는 카르복실기를 갖는 화합물을 함유하는 [10] 에 기재된 도전 접속 재료.
[12] 상기 플럭스 기능을 갖는 화합물이 하기 일반식 (1) 로 나타내는 화합물을 함유하는 [10] 또는 [11] 에 기재된 도전 접속 재료.
HOOC-(CH2)n-COOH (1)
[식 중, n 은 1 ? 20 의 정수이다]
[13] 상기 플럭스 기능을 갖는 화합물이 하기 일반식 (2) 및/또는 (3) 으로 나타내는 화합물을 함유하는 [10] 또는 [11] 에 기재된 도전 접속 재료.
[화학식 1]
Figure pct00001
[식 중, R1 ? R5 는 각각 독립적으로 1 가의 유기기이며, 단 R1 ? R5 중 적어도 하나는 수산기이다]
[화학식 2]
Figure pct00002
[식 중, R6 ? R20 은 각각 독립적으로 1 가의 유기기이며, 단 R6 ? R20 중 적어도 하나는 수산기 또는 카르복실기이다]
[14] 상기 수지 조성물이 수지 조성물의 전체 중량에 대하여 상기 플럭스 기능을 갖는 화합물을 합계로 1 ? 50 중량％ 함유하는 것인 [10] ? [13] 중 어느 한 항에 기재된 도전 접속 재료.
[15] 상기 금속박의 융점이 100 ℃ ? 330 ℃ 인 [1] ? [14] 중 어느 한 항에 기재된 도전 접속 재료.
[16] 수지 조성물층/금속박층/수지 조성물층으로 이루어지는 적층 구조를 포함하는 [1] ? [15] 중 어느 한 항에 기재된 도전 접속 재료.
[17] 수지 조성물층/금속박층으로 이루어지는 적층 구조를 포함하는 [1] ? [15] 중 어느 한 항에 기재된 도전 접속 재료.
[18] [1] ? [17] 중 어느 한 항에 기재된 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 경화시키는 경화 공정을 포함하는 단자간 접속 방법.
[19] [1] ? [17] 중 어느 한 항에 기재된 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 고화시키는 고화 공정을 포함하는 단자간 접속 방법.
[20] [1] ? [17] 중 어느 한 항에 기재된 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정을 포함하는 접속 단자의 제조 방법.
[21] [1] ? [17] 중 어느 한 항에 기재된 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 고화시키는 고화 공정을 포함하는 접속 단자의 제조 방법.
[22] 전자 부재의 전기적 접속면에 [1] ? [17] 중 어느 한 항에 기재된 도전 접속 재료가 접착되어 이루어지는 도전 접속 재료가 부착된 전자 부재.
[23] 전자 부재간이 [1] ? [17] 중 어느 한 항에 기재된 도전 접속 재료를 이용하여 전기적으로 접속되어 이루어지는 전기, 전자 부품.
본 발명의 도전 접속 재료를 사용함으로써, 대향하는 단자간에 땜납 또는 주석을 응집시키는 것이 용이해져 양호한 전기적 접속을 얻을 수 있다. 또, 금속박을 사용하기 때문에, 절연성 영역에 도전성 입자가 잔존하는 것을 억제할 수 있어 높은 절연 신뢰성을 얻을 수 있다. 본 발명의 바람직한 양태에 의하면, 반도체 장치 등의 미세한 배선 회로에 있어서의 다수의 단자간을 일괄적으로 접속할 수도 있다. 또, 본 발명의 도전 접속 재료를 사용함으로써, 전자 부재의 전극 상에 간편한 방법으로 접속 단자를 제조할 수 있다.
도 1 은 본 발명에 사용하는 금속박층의 형상의 일례를 나타내는 평면 모식도이다.
도 2 는 본 발명의 단자간 접속 방법에 있어서, 단자간에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 3 은 본 발명의 단자간 접속 방법에 있어서, 단자간에 배치한 도전 접속 재료를 가열, 경화/고화시킨 후의 기판, 도전성 영역 및 절연성 영역의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 4 는 본 발명의 단자간 접속 방법에 있어서, 단자간에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 5 는 본 발명의 접속 단자의 제조 방법에 있어서, 기판 상에 형성된 전극 상에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 6 은 본 발명의 접속 단자의 제조 방법에 있어서, 기판 상에 형성된 전극 상에 도전 접속 재료를 배치한 후의 기판 및 도전 접속 재료의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 7 은 본 발명의 접속 단자의 제조 방법에 있어서, 기판의 전극 상에 배치한 도전 접속 재료를 가열, 경화/고화시킨 후의 기판, 도전성 영역 및 절연성 영역의 상태의 일례를 개략적으로 나타내는 단면도이다.
도 8 은 본 발명의 실시예 1 에 있어서의 수지 조성물의 이온 점도 및 이온 점도 슬로프의 측정 결과를 나타낸 그래프이다.
도 9 는 본 발명의 실시예 2 에 있어서의 수지 조성물의 이온 점도 및 이온 점도 슬로프의 측정 결과를 나타낸 그래프이다.
도 10 은 본 발명의 실시예 3 에 있어서의 수지 조성물의 이온 점도 및 이온 점도 슬로프의 측정 결과를 나타낸 그래프이다.
이하, 본 발명의 도전 접속 재료, 그 도전 접속 재료를 사용한 단자간 접속 방법, 접속 단자의 제조 방법 및 그 도전 접속 재료를 이용하여 전기적으로 접속되어 이루어지는 전기, 전자 부품 등에 대하여 각각 구체적으로 설명한다.
1. 도전 접속 재료
본 발명의 도전 접속 재료는 수지 조성물과 땜납박 또는 주석박에서 선택되는 금속박으로 구성된다. 그 형태는 수지 조성물층과 금속박층으로 이루어지는 다층 구조를 갖는 적층체로서, 수지 조성물층 및 금속박층은 각각 한 층이어도 되고 복수 층이어도 된다. 도전 접속 재료의 적층 구조는 특별히 제한되지 않으며, 수지 조성물층과 금속박층의 2 층 구조 (수지 조성물층/금속박층) 이어도 되고, 수지 조성물층 혹은 금속박층 중 어느 일방 또는 양방을 복수 포함하는 3 층 구조 또는 그 이상의 다층 구조이어도 된다. 또한, 수지 조성물층 또는 금속박층을 복수 사용하는 경우, 각층의 조성은 동일해도 되고 상이해도 된다.
본 발명의 일 실시형태에서는, 금속박의 표면 산화막을, 플럭스 기능을 갖는 화합물로 환원시키는 관점에서, 금속박층의 상하층은 수지 조성물층인 것이 바람직하다. 예를 들어, 3 층 구조 (수지 조성물층/금속박층/수지 조성물층) 가 바람직하다. 이 경우, 금속박층의 양측에 있는 수지 조성물층의 두께는 동일해도 되고 상이해도 된다. 수지 조성물층의 두께는 접속하고자 하는 단자의 도체 두께 등에 따라 적절히 조정하면 된다. 예를 들어, 금속박층의 양측에 있는 수지 조성물층의 두께가 상이한 도전 접속 재료를 이용하여 접속 단자를 제조하는 경우, 두께가 얇은 쪽을 접속 단자측 (전극측) 에 배치하는 것이 바람직하다. 금속박과 접속 단자의 거리를 짧게 함으로써, 접속 단자 부분으로의 땜납 또는 주석 성분의 응집을 제어하기 쉬워진다.
본 발명의 다른 실시형태에 있어서, 예를 들어 반도체 웨이퍼 등의 전자 부재에 접속 단자를 제조하는 경우, 도전 접속 재료가 금속박층의 편측에만 수지 조성물층을 가지고 있으면, 금속박의 일부를 노출시킬 수 있어 바람직하다. 2 층 구조의 도전 접속 재료를 이용하여 대향하는 접속 단자끼리를 접속하는 경우, 수지 조성물층측이 접속 단자와 접하도록 배치해도 된되고, 금속박층측이 접속 단자와 접하도록 배치해도 된다. 2 층 구조의 도전 접속 재료를 이용하여 대향하는 전자 부재의 접속 단자끼리를 접속하는 경우, 대향하는 전자 부재의 쌍방에 그 도전 접속 재료를 첩부 (貼付) 하고, 그 후 도전 접속 재료가 부착된 전자 부재를 첩합 (貼合) 하는 것이 바람직하다. 도전 접속 재료의 배치 방향은 금속박의 패턴 형상에 따라 적절히 선택하면 된다.
다음으로, 본 발명에서 사용하는 수지 조성물 및 금속박에 대하여 각각 설명한다.
(1) 수지 조성물
본 발명에서는, 수지 조성물층을 구성하는 수지 조성물로서 ASTM 규격 E2039 에 준거하고, 상기 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 상기 수지 조성물의 이온 점도의 최소치가 4 ? 9 인 것을 사용한다. 수지 조성물의 상기 측정 조건에 있어서의 이온 점도의 최소치는 바람직하게는 4.5 이상, 보다 바람직하게는 5 이상, 더욱 바람직하게는 5.5 이상이며, 바람직하게는 8.5 이하, 보다 바람직하게는 8.2 이하, 더욱 바람직하게는 8 이하이다. 금속박의 융점에 있어서 이온 점도의 최소치가 상기 범위이면, 전기, 전자 부품의 실장시에, 수지 조성물의 블리드를 억제하면서, 땜납 또는 주석의 단자 사이로의 응집을 용이하게 하여 도전성 영역의 형성을 용이하게 할 수 있다. 한편, 절연성 영역 중에 땜납 또는 주석이 잔존하는 것을 억제하여 높은 절연 신뢰성을 얻을 수 있다.
본 발명에서는, 유전 분석에 의해 구한 수지 조성물의 이온 점도의 최소치가 상기 범위 내이면, 도전 접속 재료에 사용하는 수지 조성물로서 바람직한 거동을 나타낸다는 지견에 기초하여, 상기와 같이 수지 조성물을 이온 점도의 최소치로 규정한다. 여기서 「유전 분석」이란, 수지 조성물 중의 다이폴은 전기장에 대하여 배향되지만, 수지 조성물 중에 불순물로서 존재하는 전하 이온은 반대의 극성 전극으로 이동한다는 성질을 이용하여, 다이폴의 얼라이먼트와 이온 이동도의 변화로부터 수지 조성물의 경화 거동 또는 용융 상태의 거동을 분석하는 것이다.
본 발명에 있어서, 이온 점도는 ASTM 규격 E2039 에 준거하고, 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정된다. 구체적으로는, 수지 조성물이 상온에서 고형상인 경우, 유전 분석 장치 본체로서 NETZSCH 사 제조의 DEA231/1 cure analyzer 를, 프레스로서 NETZSCH 사 제조의 MP235 Mini-Press 를 사용함으로써 측정된다. 수지 조성물이 상온에서 액상인 경우에는, 유전 분석 장치 본체로서 NETZSCH 사 제조의 DEA231/1 cure analyzer 를 사용하고, 유전 측정 센서 (NETZSCH 사 제조, 036S-IDEX) 상에 수지 조성물을 도포하고, 오븐에서 가열하여 측정된다.
수지 조성물 중의 고분자 성분 (예를 들어 필름 형성성 수지 등) 의 중량 평균 분자량이나 배합량을 적절히 조정함으로써, 이온 점도의 최소치를 상기 범위 내로 조정할 수 있다. 예를 들어, 고형상의 수지 조성물에 사용되는 필름 형성성 수지의 중량 평균 분자량을 8,000 ? 1,000,000 으로 하는 것이 바람직하고, 배합량을 수지 조성물의 전체 중량에 대하여 5 ? 50 중량％ 로 하는 것이 바람직하다.
본 발명의 일 실시형태에 있어서, 수지 조성물로서 경화성 수지 조성물을 사용하는 경우, ASTM 규격 E2039 에 준거하고, 상기 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 상기 경화성 수지 조성물의 이온 점도 슬로프의 최대 피크가 측정 개시부터 10 초 이상 경과한 후에 출현하는 것을 사용하는 것이 바람직하다.
이온 점도 슬로프의 최대 피크는 경화성 수지 조성물의 경화 반응이 최대가 되는 영역을 나타내는 것이다. 금속박의 융점에 있어서 이 최대 피크가 10 초 이상 경과한 후에 출현하는 것이면, 경화성 수지 조성물의 경화가 진행되기 전에 땜납 또는 주석이 충분히 이동할 수 있어, 절연성 영역 중에 땜납 또는 주석이 잔존하는 것을 방지할 수 있다. 이온 점도 슬로프의 최대 피크는, 측정 개시 후, 15 초 경과한 후에 출현하는 것이 보다 바람직하고, 20 초 경과한 후에 출현하는 것이 더욱 바람직하고, 30 초 경과한 후에 출현하는 것이 특히 바람직하다. 또, 생산성의 관점에서, 측정 개시 후, 1000 초 이내에 출현하는 것이 바람직하고, 800 초 이내에 출현하는 것이 보다 바람직하고, 600 초 이내에 출현하는 것이 더욱 바람직하다.
본 발명에 있어서, 이온 점도 슬로프는 이온 점도의 미분치에 의해 구해진다.
이온 점도 슬로프의 최대 피크를 상기 범위 내로 조정하기 위해서는, 수지 조성물 중의 경화제나 경화 촉진제의 종류와 배합량을 적절히 조정하는 것이 바람직하다. 예를 들어, 경화제로서 페놀 노볼락 수지를 사용하는 경우, 배합량을 수지 조성물의 전체 중량에 대하여 1 ? 50 중량％ 로 하는 것이 바람직하다. 또, 예를 들어, 경화 촉진제로서 이미다졸 화합물을 사용하는 경우, 배합량을 수지 조성물의 전체 중량에 대하여 0.001 ? 1 중량％ 로 하는 것이 바람직하다.
또, 본 발명에서 사용하는 수지 조성물로는, 30 ℃ 로부터 승온 속도 10 ℃／분으로 상기 금속박의 융점까지 가열하여 측정한 상기 수지 조성물의 열중량 감소율이 5 중량％ 이하인 것이 바람직하다. 열중량 감소율은 바람직하게는 4.5 중량％ 이하, 보다 바람직하게는 4 중량％ 이하, 더욱 바람직하게는 3 중량％ 이하이다. 수지 조성물의 열중량 감소율을 5 중량％ 이하로 억제함으로써, 아웃 가스에 의한 오염이나 보이드의 발생을 억제하여 패키지 크랙의 발생을 방지할 수 있다.
본 발명에 있어서, 열중량 감소율은 열천칭 (상품명 : 시차열 열중량 동시 측정 장치, 형 번호 「TG/DTA 6200」, 세이코인스트루 (주) 제조) 을 이용하여 측정할 수 있다.
열중량 감소율을 상기 범위 내로 조정하기 위해서는, 수지 조성물 중의 저분자 성분 (예를 들어, 점도를 조정하기 위해서 사용하는 희석제나 커플링제) 의 비점 및 함유량을 적절한 범위로 조정하는 것이 바람직하다. 수지 조성물에 함유시키는 저분자 성분의 비점은 120 ℃ 이상이 바람직하고, 150 ℃ 이상이 보다 바람직하고, 180 ℃ 이상이 더욱 바람직하다. 또, 저분자 성분의 함유량은 수지 조성물의 전체 중량에 대하여 20 중량％ 이하가 바람직하고, 10 중량％ 이하가 보다 바람직하고, 5 중량％ 이하가 더욱 바람직하다.
본 발명에서 사용하는 수지 조성물은 상온에서 액상 또는 고형상 중 어느 형태이어도 된다. 여기서 「상온에서 액상」이란, 상온 (25 ℃) 에서 일정한 형태를 갖지 않는 상태를 의미한다. 페이스트상도 액상에 포함된다.
본 발명에서는, 수지 조성물로서 경화성 수지 조성물 및 열가소성 수지 조성물 중 어느 것을 사용해도 된다. 본 발명에서 사용하는 경화성 수지 조성물로는, 가열 또는 화학선을 조사함으로써 경화시키는 것 등을 들 수 있다. 경화 후의 선팽창률이나 탄성률 등의 기계 특성이 우수하다는 점에서는, 열경화성 수지 조성물이 바람직하다. 본 발명에서 사용하는 열가소성 수지 조성물로는, 소정의 온도로 가열함으로써, 성형이 가능한 정도로 유연성을 갖는 것이면 특별히 제한되지 않는다.
(a) 경화성 수지 조성물
본 발명에서 사용하는 경화성 수지 조성물에는, 경화성 수지 외에, 필요에 따라 필름 형성성 수지, 경화제, 경화 촉진제, 플럭스 기능을 갖는 화합물, 실란 커플링제 등이 함유된다.
(i) 경화성 수지
본 발명에서 사용하는 경화성 수지는 통상 반도체 장치 제조용 접착제 성분으로 사용할 수 있는 것이면 특별히 한정되지 않는다. 예를 들어, 에폭시 수지, 페녹시 수지, 실리콘 수지, 옥세탄 수지, 페놀 수지, (메트)아크릴레이트 수지, 폴리에스테르 수지 (불포화 폴리에스테르 수지), 디알릴프탈레이트 수지, 말레이미드 수지, 폴리이미드 수지 (폴리이미드 전구체 수지), 비스말레이미드-트리아진 수지 등을 들 수 있다. 특히, 에폭시 수지, (메트)아크릴레이트 수지, 페녹시 수지, 폴리에스테르 수지, 폴리이미드 수지, 실리콘 수지, 말레이미드 수지, 비스말레이미드-트리아진 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 열경화성 수지를 사용하는 것이 바람직하다. 그 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 우수하다는 관점에서 에폭시 수지를 사용하는 것이 바람직하다. 이들 경화성 수지는 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
경화성 수지의 함유량은 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 경화성 수지 조성물이 액상인 경우, 경화성 수지의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 10 중량％ 이상이 바람직하고, 15 중량％ 이상이 보다 바람직하고, 20 중량％ 이상이 더욱 바람직하고, 25 중량％ 이상이 더욱더 바람직하고, 30 중량％ 이상이 더한층 바람직하고, 35 중량％ 이상이 특히 바람직하다. 또, 100 중량％ 미만이 바람직하고, 95 중량％ 이하가 보다 바람직하고, 90 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하가 더욱더 바람직하고, 65 중량％ 이하가 더한층 바람직하고, 55 중량％ 이하가 특히 바람직하다.
경화성 수지 조성물이 고형상인 경우에는, 경화성 수지의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 5 중량％ 이상이 바람직하고, 10 중량％ 이상이 보다 바람직하고, 15 중량％ 이상이 더욱 바람직하고, 20 중량％ 이상이 특히 바람직하다. 또, 90 중량％ 이하가 바람직하고, 85 중량％ 이하가 보다 바람직하고, 80 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하가 더욱더 바람직하고, 65 중량％ 이하가 더한층 바람직하고, 55 중량％ 이하가 특히 바람직하다.
경화성 수지의 함유량이 상기 범위 내에 있으면 단자간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
본 발명에서는, 실온에서 액상 및 실온에서 고형상인 어느 에폭시 수지를 사용해도 된다. 실온에서 액상인 에폭시 수지와 실온에서 고형상인 에폭시 수지를 병용해도 된다. 경화성 수지 조성물이 액상인 경우에는, 실온에서 액상인 에폭시 수지를 사용하는 것이 바람직하고, 경화성 수지 조성물이 고형상인 경우에는, 액상 및 고형상의 어느 에폭시 수지를 사용해도 되지만, 고형상인 에폭시 수지를 사용하는 경우에는 필름 형성성 수지를 적절히 병용하는 것이 바람직하다.
실온 (25 ℃) 에서 액상인 에폭시 수지로는, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지 등을 바람직하게 들 수 있다. 비스페놀 A 형 에폭시 수지와 비스페놀 F 형 에폭시 수지를 병용해도 된다.
실온에서 액상인 에폭시 수지의 에폭시 당량은 150 ? 300 g/eq 가 바람직하고, 160 ? 250 g/eq 가 보다 바람직하고, 170 ? 220 g/eq 가 특히 바람직하다. 상기 에폭시 당량이 상기 하한 미만이 되면 경화물의 수축률이 커지는 경향이 있어 휘어짐이 발생하는 경우가 있다. 한편, 상기 상한을 초과하면, 필름 형성성 수지를 병용했을 경우에, 필름 형성성 수지, 특히 폴리이미드 수지와의 반응성이 저하되는 경향이 있다.
실온 (25 ℃) 에서 고형상인 에폭시 수지로는, 예를 들어, 비스페놀 A 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3 관능 에폭시 수지, 4 관능 에폭시 수지 등을 들 수 있다. 그 중에서도, 고형 3 관능 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등이 바람직하다. 이들 에폭시 수지는 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
실온에서 고형상인 에폭시 수지의 에폭시 당량은 150 ? 3000 g/eq 가 바람직하고, 160 ? 2500 g/eq 가 보다 바람직하고, 170 ? 2000 g/eq 가 특히 바람직하다.
실온에서 고형상인 에폭시 수지의 연화점은 40 ? 120 ℃ 가 바람직하고, 50 ? 110 ℃ 가 보다 바람직하고, 60 ? 100 ℃ 가 특히 바람직하다. 상기 연화점이 상기 범위 내에 있으면, 택성을 억제할 수 있어 용이하게 취급할 수 있게 된다.
경화성 수지로서 에폭시 수지를 사용하는 경우, 그 함유량은 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 에폭시 수지의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 10 중량％ 이상이 바람직하고, 15 중량％ 이상이 보다 바람직하고, 20 중량％ 이상이 더욱 바람직하고, 25 중량％ 이상이 더욱더 바람직하고, 30 중량％ 이상이 더한층 바람직하고, 35 중량％ 이상이 특히 바람직하다. 또, 90 중량％ 이하가 바람직하고, 85 중량％ 이하가 보다 바람직하고, 80 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하가 더욱더 바람직하고, 65 중량％ 이하가 더한층 바람직하고, 55 중량％ 이하가 특히 바람직하다.
에폭시 수지의 함유량이 상기 범위 내에 있으면 단자간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
(ⅱ) 필름 형성성 수지
고형상의 경화성 수지 조성물을 사용하는 경우, 상기 경화성 수지와 필름 형성성 수지를 병용하는 것이 바람직하다. 본 발명에서 사용하는 필름 형성성 수지로는, 유기 용매에 가용이며, 단독으로 막제조성을 갖는 것이면 특별히 제한은 없다. 열가소성 수지 또는 열경화성 수지 중 어느 것이나 사용할 수 있으며, 또 이들을 병용할 수도 있다. 구체적으로, 필름 형성성 수지로는, (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지 (포화 폴리에스테르 수지), 폴리우레탄 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 폴리프로필렌 수지, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐, 나일론 등을 들 수 있다. 그 중에서도, (메트)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지 및 폴리이미드 수지가 바람직하다. 필름 형성성 수지는 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
또한, 본 명세서에 있어서, 「(메트)아크릴계 수지」란, (메트)아크릴산 및 그 유도체의 중합체, 또는 (메트)아크릴산 및 그 유도체와 다른 단량체의 공중합체를 의미한다. 「(메트)아크릴산」등으로 표기할 때는, 「아크릴산 또는 메타크릴산」등을 의미한다.
본 발명에서 사용하는 (메트)아크릴계 수지로는, 예를 들어, 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산부틸, 폴리아크릴산-2-에틸헥실 등의 폴리아크릴산에스테르, 폴리메타크릴산메틸, 폴리메타크릴산에틸, 폴리메타크릴산부틸 등의 폴리메타크릴산에스테르, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴아미드, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체, 메타크릴산메틸-스티렌 공중합체, 메타크릴산메틸-아크릴로니트릴 공중합체, 메타크릴산메틸-α-메틸스티렌 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-메타크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트-아크릴산 공중합체, 아크릴산부틸-아크릴로니트릴-2-하이드록시에틸메타크릴레이트 공중합체, 아크릴산부틸-아크릴로니트릴-아크릴산 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드 공중합체 등을 들 수 있다. 그 중에서도, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드 공중합체가 바람직하다. 이들 (메트)아크릴계 수지는 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
이들 (메트)아크릴계 수지 중에서도, 피착체에 대한 밀착성 및 다른 수지 성분과의 상용성을 향상시킬 수 있는 점에서, 니트릴기, 에폭시기, 수산기, 카르복실기 등의 관능기를 갖는 단량체를 공중합시켜 얻어진 (메트)아크릴계 수지가 바람직하다. 이러한 (메트)아크릴계 수지에 있어서, 상기 관능기를 갖는 단량체의 함유량은 특별히 한정되지 않지만, (메트)아크릴계 수지 합성시의 전체 단량체 100 몰％ 에 대하여 0.1 ? 50 몰％ 가 바람직하고, 0.5 ? 45 몰％ 가 보다 바람직하고, 1 ? 40 몰％ 가 특히 바람직하다. 상기 관능기를 갖는 단량체의 함유량이 상기 하한치 미만이 되면 밀착성이 충분히 향상되지 않는 경향이 있는 한편, 상기 상한을 초과하면 점착력이 너무 강하여 작업성이 충분히 향상되지 않는 경향이 있다.
본 발명에서 사용하는 페녹시 수지의 골격은 특별히 제한되지 않지만, 비스페놀 A 타입, 비스페놀 F 타입, 비페닐 타입 등을 바람직하게 들 수 있다. 포화 흡수율이 1 ％ 이하인 페녹시 수지는, 접착시나 땜납 실장시의 고온하에서 발포 또는 박리 등의 발생을 억제할 수 있기 때문에 바람직하다. 또한, 포화 흡수율은, 페녹시 수지를 두께 25 ㎛ 의 필름으로 가공하여, 100 ℃ 분위기 중에서 1 시간 건조 (절대 건조 상태) 시키고, 다시 그 필름을 40 ℃, 90 ％ RH 분위기의 항온 항습조에 방치하여, 질량 변화를 24 시간 간격으로 측정하고, 질량 변화가 포화된 시점의 질량을 이용하여, 하기 식에 의해 산출할 수 있다.
포화 흡수율 (％) = {(포화된 시점의 질량)-(절대 건조 시점의 질량)}/(절대 건조 시점의 질량) × 100
본 발명에서 사용하는 폴리이미드 수지로는, 반복 단위 중에 이미드 결합을 갖는 수지이면 특별히 제한되지 않는다. 예를 들어, 디아민과 산 2무수물을 반응시켜 얻어진 폴리아미드산을 가열, 탈수 폐환시킴으로써 얻어지는 것을 들 수 있다.
상기 디아민으로는, 예를 들어, 3,3'-디메틸-4,4'디아미노디페닐, 4,6-디메틸-m-페닐렌디아민, 2,5-디메틸-p-페닐렌디아민 등의 방향족 디아민, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산 등의 실록산디아민을 들 수 있다. 디아민은 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
또, 상기 산 2무수물로는, 3,3,4,4'-비페닐테트라카르복실산, 피로멜리트산 2무수물, 4,4'-옥시디프탈산 2무수물 등을 들 수 있다. 산 2무수물은 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
폴리이미드 수지는 용제에 가용인 것이어도 되고 불용인 것이어도 되지만, 다른 성분과 혼합할 때의 바니쉬화가 용이하고, 취급성이 우수한 점에서 용제 가용성인 것이 바람직하다. 특히, 다양한 유기 용매에 용해시킬 수 있는 점에서 실록산 변성 폴리이미드 수지를 사용하는 것이 바람직하다.
본 발명에서 사용하는 필름 형성성 수지의 중량 평균 분자량은 8,000 ? 1,000,000 이 바람직하고, 8,500 ? 950,000 이 보다 바람직하고, 9,000 ? 900,000 이 더욱 바람직하다. 필름 형성성 수지의 중량 평균 분자량이 상기 범위이면, 막제조성을 향상시킬 수 있으며, 또한 경화 전의 도전 접속 재료의 유동성을 억제할 수 있다. 또한, 필름 형성성 수지의 중량 평균 분자량은 GPC (겔 침투 크로마토그래피) 에 의해 측정할 수 있다.
본 발명에 있어서는, 이와 같은 필름 형성성 수지로서 시판품을 사용할 수 있다. 또한, 본 발명의 효과를 저해하지 않는 범위에서, 필름 형성성 수지에 가소제, 안정제, 무기 필러, 대전 방지제나 안료 등의 각종 첨가제를 배합한 것을 사용해도 된다.
본 발명에 사용되는 도전 접속 재료에 있어서, 상기 필름 형성성 수지의 함유량은 사용하는 경화성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 고형상의 경화성 수지 조성물인 경우에는, 필름 형성성 수지의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 5 중량％ 이상인 것이 바람직하고, 10 중량％ 이상인 것이 보다 바람직하고, 15 중량％ 이상인 것이 특히 바람직하다. 또, 50 중량％ 이하인 것이 바람직하고, 45 중량％ 이하인 것이 보다 바람직하고, 40 중량％ 이하인 것이 특히 바람직하다. 필름 형성성 수지의 함유량이 상기 범위 내에 있으면, 용융 전의 경화성 수지 조성물의 유동성을 억제할 수 있어, 도전 접속 재료를 용이하게 취급할 수 있게 된다.
(ⅲ) 경화제
본 발명에서 사용하는 경화제로는, 페놀류, 산 무수물 및 아민 화합물을 바람직하게 들 수 있다. 경화제는 경화성 수지의 종류 등에 따라 적절히 선택할 수 있다. 예를 들어, 경화성 수지로서 에폭시 수지를 사용하는 경우, 에폭시 수지와의 양호한 반응성, 경화시의 저치수 변화 및 경화 후의 적절한 물성 (예를 들어, 내열성, 내습성 등) 이 얻어지는 점에서 경화제로서 페놀류를 사용하는 것이 바람직하고, 경화성 수지의 경화 후의 물성이 우수하다는 점에서 2 관능 이상의 페놀류가 보다 바람직하다. 또, 이와 같은 경화제는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
페놀류로는, 예를 들어, 비스페놀 A, 테트라메틸비스페놀 A, 디알릴비스페놀 A, 비페놀, 비스페놀 F, 디알릴비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락 수지, 크레졸 노볼락 수지 등을 들 수 있다. 그 중에서도, 에폭시 수지와의 반응성이 양호하고, 경화 후의 물성이 우수하다는 점에서 페놀 노볼락 수지 및 크레졸 노볼락 수지가 바람직하다.
경화제의 함유량은, 사용하는 경화성 수지나 경화제의 종류 및 후술하는 플럭스 기능을 갖는 화합물이 경화제로서 기능하는 관능기를 갖는 경우, 그 관능기의 종류나 사용량에 따라 적절히 선택할 수 있다.
예를 들어, 경화성 수지로서 에폭시 수지를 사용한 경우, 경화제의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 0.1 ? 50 중량％ 가 바람직하고, 0.2 ? 40 중량％ 가 보다 바람직하고, 0.5 ? 30 중량％ 가 특히 바람직하다. 경화제의 함유량이 상기 범위 내에 있으면 단자간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
본 발명에서는, 경화제로서 페놀 노볼락 수지를 사용하는 것이 바람직하다. 예를 들어, 페놀 노볼락 수지를 사용하는 경우, 그 함유량은 경화성 수지 조성물의 전체 중량에 대하여 1 중량％ 이상이 바람직하고, 3 중량％ 이상이 보다 바람직하고, 5 중량％ 이상이 특히 바람직하고, 또 50 중량％ 이하가 바람직하고, 40 중량％ 이하가 보다 바람직하고, 30 중량％ 이하가 특히 바람직하다. 페놀 노볼락 수지의 함유량이 상기 하한 미만이 되면 경화성 수지가 충분히 경화되지 않는 경향이 있는 한편, 상기 상한을 초과하면 미반응의 페놀 노볼락 수지가 잔존하여 이온 마이그레이션이 발생하기 쉬운 경향이 있다.
경화성 수지로서 에폭시 수지를 사용한 경우, 페놀 노볼락 수지의 함유량은 에폭시 수지에 대한 당량비로 규정해도 된다. 예를 들어, 에폭시 수지에 대한 페놀 노볼락 수지의 당량비는 0.5 ? 1.2 인 것이 바람직하고, 0.6 ? 1.1 인 것이 보다 바람직하고, 0.7 ? 0.98 인 것이 특히 바람직하다. 상기 당량비가 상기 하한 미만이 되면, 에폭시 수지의 경화 후의 내열성, 내습성이 저하되기 쉬운 경향이 있는 한편, 상기 상한을 초과하면 미반응의 페놀 노볼락 수지가 잔존하여 이온 마이그레이션이 발생하기 쉬운 경향이 있다.
(ⅳ) 경화 촉진제
본 발명에서 사용하는 경화 촉진제로는, 이미다졸, 2-메틸이미다졸, 2-운데실이미다졸, 2-헵타데실이미다졸, 1,2-디메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸륨트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실 이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진의 이소시아누르산 부가물, 2-페닐이미다졸의 이소시아누르산 부가물, 2-메틸이미다졸의 이소시아누르산 부가물, 2-페닐-4,5-디하이드록시디메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸 화합물을 들 수 있다.
이들 경화 촉진제 중에서도, 경화성 수지 조성물의 경화가 완료되기 전에 땜납 또는 주석이 단자 표면으로 이동할 수 있다는 관점에서, 융점이 150 ℃ 이상인 이미다졸 화합물이 바람직하다. 융점이 150 ℃ 이상인 이미다졸 화합물로는, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진의 이소시아누르산 부가물, 2-페닐이미다졸의 이소시아누르산 부가물, 2-페닐-4,5-디하이드록시디메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있다. 경화 촉진제는 1 종 단독으로 이용하거나, 2 종 이상을 병용해도 된다.
경화 촉진제의 함유량은 사용하는 경화 촉진제의 종류에 따라 적절히 설정할 수 있다.
예를 들어, 이미다졸 화합물을 사용하는 경우에는, 이미다졸 화합물의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 0.001 중량％ 이상이 바람직하고, 0.003 중량％ 이상이 보다 바람직하고, 0.005 중량％ 이상이 특히 바람직하다. 또, 1.0 중량％ 이하가 바람직하고, 0.7 중량％ 이하가 보다 바람직하고, 0.5 중량％ 이하가 특히 바람직하다. 이미다졸 화합물의 함유량이 상기 하한 미만이 되면 경화 촉진제로서의 작용이 충분히 발휘되지 않아, 경화성 수지 조성물을 충분히 경화시킬 수 없는 경우가 있다. 한편, 이미다졸 화합물의 함유량이 상기 상한을 초과하면, 경화성 수지 조성물의 경화가 완료되기 전에 땜납 또는 주석이 단자 표면으로 충분히 이동하지 않고, 절연성 영역에 땜납 또는 주석이 남아 절연성을 충분히 확보할 수 없는 경우가 있다. 또, 도전 접속 재료의 보존 안정성이 저하되는 경우가 있다.
(ⅴ) 플럭스 기능을 갖는 화합물
본 발명에서 사용하는 플럭스 기능을 갖는 화합물은 단자 및 금속박의 표면 산화막 등 금속 산화막을 환원시키는 작용을 갖는 것이다. 예를 들어, 플럭스 기능을 갖는 화합물로는, 페놀성 수산기 및/또는 카르복실기를 갖는 화합물이 바람직하다. 페놀성 수산기를 갖는 화합물로는, 예를 들어, 페놀, o-크레졸, 2,6-자일레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-자일레놀, 2,5-자일레놀, m-에틸페놀, 2,3-자일레놀, 메시톨, 3,5-자일레놀, p-tert-부틸페놀, 카테콜, p-tert-아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴비스페놀 F, 디알릴비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등의 페놀성 수산기를 함유하는 수지를 들 수 있다.
카르복실기를 갖는 화합물로는, 예를 들어, 지방족 산 무수물, 지환식 산 무수물, 방향족 산 무수물, 지방족 카르복실산, 방향족 카르복실산 등을 들 수 있다. 상기 지방족 산 무수물로는, 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라산 무수물, 폴리세바크산 무수물 등을 들 수 있다. 상기 지환식 산 무수물로는, 메틸테트라하이드로 무수 프탈산, 메틸헥사하이드로 무수 프탈산, 무수 메틸하이믹산, 헥사하이드로 무수 프탈산, 테트라하이드로 무수 프탈산, 트리알킬테트라하이드로 무수 프탈산, 메틸시클로헥센디카르복실산 무수물 등을 들 수 있다. 상기 방향족 산 무수물로는, 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 무수물, 에틸렌글리콜비스트리멜리테이트, 글리세롤트리스트리멜리테이트 등을 들 수 있다.
상기 지방족 카르복실산으로는, 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프로산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸마르산, 말레산, 옥살산, 말론산, 호박산, 글루타르산, 아디프산, 세바크산, 도데칸디온산, 피멜산 등을 들 수 있다.
그 중에서도, 하기 식 (1) :
HOOC-(CH2)n-COOH (1)
(식 (1) 중, n 은 1 ? 20 의 정수이다)
로 나타내는 지방족 카르복실산이 바람직하고, 아디프산, 세바크산, 도데칸디온산이 보다 바람직하다.
방향족 카르복실산의 구조는 특별히 제한되지 않지만, 하기 식 (2) 또는 (3) 으로 나타내는 화합물이 바람직하다.
[화학식 3]
Figure pct00003
[식 중, R1 ? R5 는 각각 독립적으로 1 가의 유기기이며, R1 ? R5 중 적어도 하나는 수산기이다]
[화학식 4]
Figure pct00004
[식 중, R6 ? R20 은 각각 독립적으로 1 가의 유기기이며, R6 ? R20 중 적어도 하나는 수산기 또는 카르복실기이다]
방향족 카르복실산으로는, 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메스산, 멜로판산, 프레니트산, 피로멜리트산, 멜리트산, 자일릴산, 헤멜리트산, 메시틸렌산, 프레니틸산, 톨루일산, 계피산, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,5-디하이드록시벤조산, 갈산(3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체 ; 4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산 등의 나프토산 유도체 ; 페놀프탈린 ; 디페놀산 등을 들 수 있다.
이들 중에서도, 본 발명에서는 플럭스 기능을 가질 뿐만 아니라, 경화성 수지의 경화제로서 작용하는 화합물인 것이 바람직하다. 즉, 본 발명에서 사용하는 플럭스 기능을 갖는 화합물로는, 금속박 및 단자 등의 금속의 표면 산화막을 환원시키는 작용을 나타내고, 또한 경화성 수지와 반응 가능한 관능기를 갖는 화합물을 사용하는 것이 바람직하다. 그 관능기는 경화성 수지의 종류에 따라 적절히 선택한다. 예를 들어, 경화성 수지로서 에폭시 수지를 사용하는 경우, 그 관능기는 카르복실기, 수산기 및 아미노기 등의 에폭시기와 반응 가능한 관능기가 바람직하다. 플럭스 기능을 갖는 화합물이 경화제로서도 작용함으로써, 금속박 및 단자 등의 금속의 표면 산화막을 환원시켜 금속 표면의 젖음성을 높이고, 도전성 영역의 형성을 용이하게 함과 함께, 도전성 영역을 형성한 후에는 경화성 수지에 부가하여 수지의 탄성률 또는 Tg 를 높일 수 있다. 또, 플럭스 기능을 갖는 화합물이 경화제로서 작용함으로써 플럭스 세정이 불필요해져, 플럭스 성분이 잔존하는 것에 의한 이온 마이그레이션의 발생을 억제할 수 있다는 이점이 있다.
이와 같은 플럭스 기능을 갖는 화합물로는, 카르복실기를 적어도 1 개 갖고 있는 것이 바람직하다. 예를 들어, 경화성 수지로서 에폭시 수지를 사용하는 경우, 그 화합물로는 지방족 디카르복실산 또는 카르복실기와 페놀성 수산기를 갖는 화합물 등을 들 수 있다.
지방족 디카르복실산으로는, 지방족 탄화수소기에 카르복실기가 2 개 결합된 화합물을 바람직하게 들 수 있다. 지방족 탄화수소기는 포화 또는 불포화의 비고리형이어도 되고, 포화 또는 불포화의 고리형이어도 된다. 또, 지방족 탄화수소기가 비고리형인 경우에는 직사슬상이거나 분기상이어도 된다.
이와 같은 지방족 디카르복실산으로는, 상기 식 (1) 에 있어서 n 이 1 ? 20 의 정수인 화합물을 바람직하게 들 수 있다. 상기 식 (1) 중의 n 이 상기 범위 내이면, 플럭스 활성, 접착시의 아웃 가스, 도전 접속 재료가 경화된 후의 탄성률 및 유리 전이 온도의 밸런스가 양호한 것이 된다. 특히, 도전 접속 재료의 경화 후의 탄성률 증가를 억제하고, 피접착물과의 접착성을 향상시킬 수 있는 점에서, n 은 3 이상이 바람직하다. 또, 탄성률 저하를 억제하고, 접속 신뢰성을 더욱 향상시킬 수 있는 점에서, n 은 10 이하가 바람직하다.
상기 식 (1) 로 나타내는 지방족 디카르복실산으로는, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라산, 세바크산, 운데칸2산, 도데칸2산, 트리데칸2산, 테트라데칸2산, 펜타데칸2산, 옥타데칸2산, 노나데칸2산, 에이코산2산 등을 들 수 있다. 그 중에서도, 아디프산, 수베르산, 세바크산, 도덴칸2산이 바람직하고, 세바크산이 특히 바람직하다.
상기 카르복실기와 페놀성 수산기를 갖는 화합물로는, 살리실산, 2,3-디하이드록시벤조산, 2,4-디하이드록시벤조산, 겐티딘산(2,5-디하이드록시벤조산), 2,6-디하이드록시벤조산, 3,4-디하이드록시벤조산, 갈산(3,4,5-트리하이드록시벤조산) 등의 벤조산 유도체 ; 1,4-디하이드록시-2-나프토산, 3,5-디하이드록시-2-나프토산 등의 나프토산 유도체 ; 페놀프탈린 ; 디페놀산 등을 들 수 있다. 그 중에서도, 페놀프탈린, 겐티딘산, 2,4-디하이드록시벤조산, 2,6-디하이드록시벤조산이 바람직하고, 페놀프탈린, 겐티딘산이 특히 바람직하다.
플럭스 기능을 갖는 화합물은 1 종 단독으로 이용하거나 2 종 이상을 병용해도 된다. 또, 어느 화합물이나 흡습되기 쉽고, 보이드 발생의 원인이 되기 때문에, 플럭스 기능을 갖는 화합물을 사용 전에 미리 건조시켜 두는 것이 바람직하다.
플럭스 기능을 갖는 화합물의 함유량은 사용하는 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 수지 조성물이 액상인 경우, 플럭스 기능을 갖는 화합물의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 1 중량％ 이상이 바람직하고, 2 중량％ 이상이 보다 바람직하고, 3 중량％ 이상이 특히 바람직하다. 또, 50 중량％ 이하가 바람직하고, 40 중량％ 이하가 보다 바람직하고, 30 중량％ 이하가 더욱 바람직하고, 25 중량％ 이하가 특히 바람직하다.
고형상의 수지 조성물인 경우에는, 플럭스 기능을 갖는 화합물의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 1 중량％ 이상이 바람직하고, 2 중량％ 이상이 보다 바람직하고, 3 중량％ 이상이 특히 바람직하다. 또, 50 중량％ 이하가 바람직하고, 40 중량％ 이하가 보다 바람직하고, 30 중량％ 이하가 더욱 바람직하고, 25 중량％ 이하가 특히 바람직하다.
플럭스 기능을 갖는 화합물의 함유량이 상기 범위 내이면, 금속박 및 단자의 표면 산화막을 전기적으로 접합할 수 있는 정도로 제거할 수 있다. 또한, 수지 조성물이 경화성 수지인 경우, 경화시에 수지에 효율적으로 부가하여 수지의 탄성률 또는 Tg 를 높일 수 있다. 또, 미반응의 플럭스 기능을 갖는 화합물에서 기인하는 이온 마이그레이션의 발생을 억제할 수 있다.
(ⅵ) 실란 커플링제
본 발명에서 사용하는 실란 커플링제로는, 에폭시 실란 커플링제, 방향족 함유 아미노 실란 커플링제 등을 들 수 있다. 실란 커플링제를 첨가함으로써, 접합 부재와 도전 접속 재료의 밀착성을 높일 수 있다. 실란 커플링제는 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
실란 커플링제의 함유량은 접합 부재나 경화성 수지 등의 종류에 따라 적절히 선택할 수 있다. 예를 들어, 실란 커플링제의 함유량은 경화성 수지 조성물의 전체 중량에 대하여 0.01 중량％ 이상이 바람직하고, 0.05 중량％ 이상이 보다 바람직하고, 0.1 중량％ 이상이 특히 바람직하고, 또 2 중량％ 이하가 바람직하고, 1.5 중량％ 이하가 보다 바람직하고, 1 중량％ 이하가 특히 바람직하다.
본 발명에서 사용하는 경화성 수지 조성물에는, 본 발명의 효과를 저해하지 않는 범위에서, 가소제, 안정제, 점착 부여제, 활제, 산화 방지제, 무기 필러, 충전제, 대전 방지제 및 안료 등을 배합해도 된다.
본 발명에 있어서, 상기 경화성 수지 조성물은 상기 각 성분을 혼합?분산시킴으로써 조제할 수 있다. 각 성분의 혼합 방법이나 분산 방법은 특별히 한정되지 않으며, 종래 공지된 방법으로 혼합, 분산시킬 수 있다.
또, 본 발명에 있어서는, 상기 각 성분을 용매 중에서 또는 무용매하에서 혼합하여 액상의 경화성 수지 조성물을 조제해도 된다. 이 때 사용되는 용매로는, 각 성분에 대하여 불활성인 것이면 특별히 한정은 없지만, 예를 들어, 아세톤, 메틸에틸케톤 (MEK), 메틸이소부틸케톤 (MIBK), 디이소부틸케톤 (DIBK), 시클로헥사논, 디아세톤알코올 (DAA) 등의 케톤류 ; 벤젠, 자일렌, 톨루엔 등의 방향족 탄화수소류, 메틸알코올, 에틸알코올, 이소프로필알코올, n-부틸알코올 등의 알코올류, 메틸셀로솔브, 에틸셀로솔브, 부틸셀로솔브, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트 등의 셀로솔브류, N-메틸-2-피롤리돈 (NMP), 테트라하이드로푸란 (THF), 디메틸포름아미드 (DMF), 2염기산에스테르 (DBE), 3-에톡시프로피온산에틸 (EEP), 디메틸카보네이트 (DMC) 등을 들 수 있다. 또, 용매의 사용량은 용매에 혼합된 성분의 고형분 농도가 10 ? 60 중량％ 가 되는 양인 것이 바람직하다.
(b) 열가소성 수지 조성물
본 발명에 있어서는, 수지 조성물로서 열가소성 수지 조성물을 사용할 수도 있다.
본 발명에서 사용하는 열가소성 수지 조성물은, 열가소성 수지 외에, 필요에 따라 플럭스 기능을 갖는 화합물, 실란 커플링제 등이 함유된다.
(i) 열가소성 수지
본 발명에서 사용하는 열가소성 수지로는, 예를 들어, 아세트산비닐계, 폴리비닐알코올 수지, 폴리비닐부티랄 수지, 염화비닐 수지, (메트)아크릴 수지, 페녹시 수지, 폴리에스테르 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔 수지, 아크릴 수지, 스티렌 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리아미드 수지, 셀룰로오스 수지, 이소부틸렌 수지, 비닐에테르 수지, 액정 폴리머 수지, 폴리페닐렌술파이드 수지, 폴리페닐렌에테르 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리에테르에테르케톤 수지, 폴리우레탄 수지, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐 등을 들 수 있다. 열가소성 수지는 단일 중합체이어도 되고, 상기 열가소성 수지의 2 종 이상의 공중합체이어도 된다.
열가소성 수지의 연화점은 특별히 제한되지 않지만, 도전 접속 재료를 구성하는 상기 금속박의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 특히 바람직하고, 30 ℃ 이상 낮은 것이 보다 바람직하다.
또, 열가소성 수지의 분해 온도는 특별히 제한되지 않지만, 도전 접속 재료를 구성하는 금속박의 융점보다 10 ℃ 이상 높은 것이 바람직하고, 20 ℃ 이상 높은 것이 특히 바람직하고, 30 ℃ 이상 높은 것이 보다 바람직하다.
열가소성 수지의 함유량은 사용하는 열가소성 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 열가소성 수지 조성물이 액상인 경우, 열가소성 수지의 함유량은 열가소성 수지 조성물의 전체 중량에 대하여 10 중량％ 이상이 바람직하고, 15 중량％ 이상이 보다 바람직하고, 20 중량％ 이상이 더욱 바람직하고, 25 중량％ 이상이 더욱더 바람직하고, 30 중량％ 이상이 더한층 바람직하고, 35 중량％ 이상이 특히 바람직하다. 또, 100 중량％ 이하가 바람직하고, 95 중량％ 이하가 보다 바람직하고, 90 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하가 더욱더 바람직하고, 65 중량％ 이하가 더한층 바람직하고, 55 중량％ 이하가 특히 바람직하다.
열가소성 수지 조성물이 고형상인 경우에는, 열가소성 수지의 함유량은 열가소성 수지 조성물의 전체 중량에 대하여 5 중량％ 이상이 바람직하고, 10 중량％ 이상이 보다 바람직하고, 15 중량％ 이상이 더욱 바람직하고, 20 중량％ 이상이 특히 바람직하다. 또, 90 중량％ 이하가 바람직하고, 85 중량％ 이하가 보다 바람직하고, 80 중량％ 이하가 더욱 바람직하고, 75 중량％ 이하가 더욱더 바람직하고, 65 중량％ 이하가 더한층 바람직하고, 55 중량％ 이하가 특히 바람직하다. 열가소성 수지의 함유량이 상기 범위 내이면 단자간의 전기적 접속 강도 및 기계적 접착 강도를 충분히 확보할 수 있다.
(ⅱ) 그 밖의 첨가제
본 발명의 열가소성 수지 조성물에서 사용하는 플럭스 기능을 갖는 화합물, 실란 커플링제, 그 밖의 첨가제는, 상기 「(a) 경화성 수지 조성물」에 있어서 설명한 것과 동일한 것을 사용할 수 있다. 각 성분의 함유량, 바람직한 화합물 및 조제 방법도 경화성 수지 조성물에서 설명한 것과 동일하다.
본 발명에서는, 수지 조성물로서 경화성 수지 조성물을 사용하는 것이 바람직하다. 그 중에서도, 수지 조성물의 전체 중량에 대하여 에폭시 수지 10 ? 90 중량％, 경화제 0.1 ? 50 중량％, 필름 형성성 수지 5 ? 50 중량％ 및 플럭스 기능을 갖는 화합물 1 ? 50 중량％ 를 함유하는 것이 보다 바람직하다. 또, 수지 조성물의 전체 중량에 대하여 에폭시 수지 20 ? 80 중량％, 경화제 0.2 ? 40 중량％, 필름 형성성 수지 10 ? 45 중량％ 및 플럭스 기능을 갖는 화합물 2 ? 40 중량％ 를 함유하는 것이 더욱 바람직하다. 또, 수지 조성물의 전체 중량에 대하여 에폭시 수지 35 ? 55 중량％, 경화제 0.5 ? 30 중량％, 필름 형성성 수지 15 ? 40 중량％ 및 플럭스 기능을 갖는 화합물 3 ? 25 중량％ 를 함유하는 것이 특히 바람직하다.
본 발명의 도전 접속 재료에 있어서의 수지 조성물의 함유량은 수지 조성물의 형태에 따라 적절히 설정할 수 있다.
예를 들어, 수지 조성물이 액상인 경우, 수지 조성물의 함유량은 도전 접속 재료의 전체 중량에 대하여 10 중량％ 이상이 바람직하고, 20 중량％ 이상이 보다 바람직하고, 25 중량％ 이상이 특히 바람직하다. 또, 95 중량％ 이하가 바람직하고, 80 중량％ 이하가 보다 바람직하고, 75 중량％ 이하가 특히 바람직하다.
수지 조성물이 고형상인 경우, 수지 조성물의 함유량은 도전 접속 재료의 전체 중량에 대하여 10 중량％ 이상이 바람직하고, 15 중량％ 이상이 보다 바람직하고, 20 중량％ 이상이 특히 바람직하다. 또, 95 중량％ 이하가 바람직하고, 80 중량％ 이하가 보다 바람직하고, 75 중량％ 이하가 특히 바람직하다.
본 발명의 도전 접속 재료에 있어서 수지 조성물층의 각각의 두께는 특별히 제한되지 않지만, 1 ㎛ 이상이 바람직하고, 3 ㎛ 이상이 보다 바람직하고, 5 ㎛ 이상이 특히 바람직하다. 또, 수지 조성물층의 두께는 200 ㎛ 이하가 바람직하고, 150 ㎛ 이하가 보다 바람직하고, 100 ㎛ 이하가 특히 바람직하다. 수지 조성물층의 두께가 상기 범위 내에 있으면, 인접하는 단자간 간극에 수지 조성물을 충분히 충전할 수 있고, 수지 조성물의 경화 후, 고화 후의 기계적 접착 강도 및 대향하는 단자간의 전기적 접속을 충분히 확보할 수 있어 접속 단자의 제조도 가능하게 할 수 있다.
본 발명의 도전 접속 재료가 수지 조성물층을 복수 포함하는 경우, 각 수지 조성물층의 조성은 동일해도 되고, 사용하는 수지 성분의 종류나 배합 처방의 차이 등에 따라 상이해도 된다. 수지 조성물층의 용융 점도나 연화 온도 등의 물성도 동일해도 되고 상이해도 된다. 예를 들어, 액상의 수지 조성물층과 고형상의 수지 조성물층을 조합하여 사용해도 된다.
(2) 금속박
본 발명에 있어서 금속박층은 땜납박 또는 주석박에서 선택되는 금속박으로 구성되는 층이다. 금속박층은 평면에서 보아 수지 조성물층의 적어도 일부에 형성되어 있으면 되고, 수지 조성물층의 전체면에 형성되어 있어도 된다.
금속박층의 형상은 특별히 제한되지 않으며, 일정한 형상이 반복 패턴 형상으로 형성되어 있어도 되고, 형상이 불규칙해도 된다. 규칙적인 형상과 불규칙한 형상이 혼재하고 있어도 된다. 도 1 은 금속박층의 형상의 일례를 나타내는 평면 모식도이다. 수지 조성물층 (120) 상에 다양한 형상을 갖는 금속박층 (110) 이 형성되어 있다. 금속박층의 형상으로는, 예를 들어, 도 1 에 나타내는 바와 같은 흰색 점선 모양상 (a), 줄무늬 모양상 (b), 물방울 모양상 (c), 직사각형 모양상 (d), 체크무늬 모양상 (e), 액자 형상 (f), 격자 모양상 (g) 또는 다중의 액자 형상 (h) 등을 들 수 있다. 이들 형상은 일례로서, 목적이나 용도에 따라 이들 형상을 조합하거나 변형시켜 사용할 수 있다.
본 발명의 일 실시 양태에 있어서, 접속하고자 하는 전극이 피착체의 접속면 전체에 배치되어 있는 바와 같은 풀 그리드형의 피착체를 접속하는 경우, 수지 조성물의 전체면에 시트상 금속박을 형성하는 것이 바람직하다.
또, 접속하고자 하는 전극이 피착체의 접속면 주변부에 배치되는 바와 같은 페리페럴형의 피착체를 접속하는 경우, 금속박을 유효하게 이용하는 관점, 및 인접하는 전극간에 금속박을 잔존시키지 않는다는 관점에서, 수지 조성물의 적어도 일부에 반복 패턴 형상의 금속박을 형성하는 것이 바람직하다. 이 때, 금속박의 형상은 전극의 피치나 형태 등에 따라 적절히 선택할 수 있다.
본 발명에 사용하는 금속박은 특별히 제한은 없지만, 주석 (Sn), 납 (Pb), 은 (Ag), 비스무트 (Bi), 인듐 (In), 아연 (Zn), 니켈 (Ni), 안티몬 (Sb), 철 (Fe), 알루미늄 (Al), 금 (Au), 게르마늄 (Ge) 및 구리 (Cu) 로 이루어지는 군에서 선택되는 적어도 2 종 이상의 금속 합금, 또는 주석 단체로 이루어지는 것이 바람직하다.
이들 중 용융 온도 및 기계적 물성을 고려하면, 금속박은 Sn-Pb 의 합금, 납프리 땜납인 Sn-Bi 의 합금, Sn-Ag-Cu 의 합금, Sn-In 의 합금, Sn-Ag 의 합금 등의 Sn 을 함유하는 합금으로 이루어지는 땜납박이 보다 바람직하다. Sn-Pb 의 합금을 사용하는 경우, 주석의 함유율은 30 중량％ 이상 100 중량％ 미만이 바람직하고, 35 중량％ 이상 100 중량％ 미만이 보다 바람직하고, 40 중량％ 이상 100 중량％ 미만이 바람직하다. 또, 납프리 땜납의 경우 주석의 함유율은 15 중량％ 이상 100 중량％ 미만이 바람직하고, 20 중량％ 이상 100 중량％ 미만이 보다 바람직하고, 25 중량％ 이상 100 중량％ 미만이 특히 바람직하다. 예를 들어, Sn-Pb 의 합금으로는 Sn63-Pb (융점 183 ℃), 납프리 땜납으로는 Sn-3.0Ag-0.5Cu (융점 217 ℃), Sn-3.5Ag (융점 221 ℃), Sn-58Bi (융점 139 ℃), Sn-9.0Zn (융점 199 ℃), Sn-3.5Ag-0.5Bi-3.0In (융점 193 ℃), Au-20Sn (융점 280 ℃) 등을 바람직하게 들 수 있다.
금속박은 접속하고자 하는 전자 부재나 반도체 장치의 내열성에 따라 적절히 선택하면 된다. 예를 들어, 반도체 장치에 있어서의 단자간 접속에 있어서는, 반도체 장치의 부재가 열이력에 의해 손상되는 것을 방지하기 위해, 융점이 330 ℃ 이하 (보다 바람직하게는 300 ℃ 이하, 특히 바람직하게는 280 ℃ 이하, 더욱 바람직하게는 260 ℃ 이하) 인 금속박을 사용하는 것이 바람직하다. 또, 단자간 접속 후의 반도체 장치의 내열성을 확보하기 위해서는, 융점이 100 ℃ 이상 (보다 바람직하게는 110 ℃ 이상, 특히 바람직하게는 120 ℃ 이상) 인 금속박을 사용하는 것이 바람직하다. 또한, 금속박의 융점은 시차 주사 열량계 (DSC) 에 의해 측정할 수 있다.
금속박의 두께는 대향하는 단자간 갭, 인접하는 단자간 이격 거리 등에 따라 적절히 선택할 수 있다. 예를 들어, 반도체 장치에 있어서의 반도체 칩, 기판, 반도체 웨이퍼 등의 각 접속 단자간 접속인 경우, 금속박의 두께는 0.5 ㎛ 이상이 바람직하고, 3 ㎛ 이상이 보다 바람직하고, 5 ㎛ 이상이 특히 바람직하고, 또 100 ㎛ 이하가 바람직하고, 50 ㎛ 이하가 보다 바람직하고, 20 ㎛ 이하가 특히 바람직하다. 금속박의 두께가 상기 하한 미만이 되면, 땜납 또는 주석 부족으로 인해 미접속의 단자가 증가하는 경향이 있는 한편, 상기 상한을 초과하면 땜납 또는 주석 잉여로 인해 인접 단자간에 브리지를 일으켜 쇼트되기 쉬워지는 경향이 있다.
금속박의 제작 방법으로는, 예를 들어, 잉곳 등의 덩어리로부터 압연에 의해 제작하는 방법, 수지 조성물층에 직접 증착, 스퍼터, 도금 등에 의해 금속박층을 형성하는 방법을 들 수 있다. 또, 반복 패턴 형상의 금속박의 제작 방법으로는, 예를 들어 금속박을 소정의 패턴으로 타발하는 방법, 에칭 등에 의해 소정의 패턴을 형성하는 방법, 또 차폐판이나 마스크 등을 사용함으로써 증착, 스퍼터, 도금 등으로 형성하는 방법을 들 수 있다.
금속박의 함유량은 도전 접속 재료의 전체 중량에 대하여 5 중량％ 이상이 바람직하고, 20 중량％ 이상이 보다 바람직하고, 30 중량％ 이상이 특히 바람직하다. 또, 100 중량％ 미만이 바람직하고, 80 중량％ 이하가 보다 바람직하고, 70 중량％ 이하가 특히 바람직하다. 금속박의 함유량이 상기 하한 미만이 되면 땜납 또는 주석 부족으로 인해 미접속의 단자가 증가하는 경우가 있다. 한편, 금속박의 함유량이 상기 상한을 초과하면 땜납 또는 주석 잉여로 인해 인접 단자간에 브리지를 일으키기 쉬워진다.
혹은, 금속박의 함유량을 도전 접속 재료에 대한 체적 비율로 정의해도 된다. 예를 들어, 금속박의 함유량은 도전 접속 재료에 대하여 1 체적％ 이상이 바람직하고, 5 체적％ 이상이 보다 바람직하고, 10 체적％ 이상이 특히 바람직하다. 또, 90 체적％ 이하가 바람직하고, 80 체적％ 이하가 보다 바람직하고, 70 체적％ 이하가 특히 바람직하다. 금속박의 함유량이 상기 하한 미만이 되면 땜납 또는 주석 부족으로 인해 미접속의 단자가 증가하는 경우가 있다. 한편, 금속박의 함유량이 상기 상한을 초과하면 땜납 또는 주석 잉여로 인해 인접 단자간에 브리지를 일으키기 쉬워진다.
본 발명에 있어서 도전 접속 재료의 형태는 수지 조성물의 형태 등에 따라 적절히 선택할 수 있다. 예를 들어, 수지 조성물이 액상인 경우에는, 금속박의 양면에 수지 조성물을 도포한 것, 폴리에스테르 시트 등의 박리 기재 상에 수지 조성물을 도포하고, 소정 온도에서 반경화 (B 스테이지화) 등의 목적으로 건조, 막제조시킨 후에 금속박을 접착하여 필름상으로 한 것 등을 도전 접속 재료로서 제공할 수 있다. 수지 조성물이 고형상인 경우에는, 유기 용제에 용해시킨 수지 조성물의 바니쉬를 폴리에스테르 시트 등의 박리 기재 상에 도포하고, 소정의 온도에서 건조시킨 후에 금속박을 접착하거나, 또는 증착 등의 수법을 이용하여 필름상으로 형성한 것을 도전 접속 재료로서 제공할 수 있다.
또, 본 발명의 도전 접속 재료 및 이것에 사용되는 금속박은 단자와의 접촉을 높이기 위해서 엠보싱 가공을 실시한 것을 사용할 수도 있다.
본 발명의 도전 접속 재료의 두께는 특별히 제한되지 않지만, 1 ㎛ 이상이 바람직하고, 3 ㎛ 이상이 보다 바람직하고, 5 ㎛ 이상이 특히 바람직하고, 또 200 ㎛ 이하가 바람직하고, 150 ㎛ 이하가 보다 바람직하고, 100 ㎛ 이하가 특히 바람직하다. 도전 접속 재료의 두께가 상기 범위 내에 있으면 인접하는 단자간 간극에 수지 조성물을 충분히 충전할 수 있다. 또, 수지 성분의 경화 후 또는 고화 후의 기계적 접착 강도 및 대향하는 단자간의 전기적 접속을 충분히 확보할 수 있다. 또, 목적이나 용도에 따른 접속 단자의 제조도 가능하게 할 수 있다.
다음으로, 도전 접속 재료의 제조 방법에 대하여 설명한다.
본 발명에서 사용하는 수지 조성물이 25 ℃ 에서 액상인 경우, 예를 들어, 금속박을 액상의 수지 조성물에 침지시키고, 금속박의 양면에 액상의 수지 조성물을 부착시켜 본 발명의 도전 접속 재료를 제조할 수 있다. 수지 조성물의 두께 제어가 필요한 경우에는, 액상의 수지 조성물에 침지시킨 금속박을 일정한 간극을 갖는 바 코터를 통과시키는 방법이나 액상의 수지 조성물을 스프레이 코터 등에 의해 내뿜는 방법에 의해 제작할 수 있다.
또, 본 발명에서 사용하는 수지 조성물이 25 ℃ 에서 필름상인 경우에는, 예를 들어, 다음과 같이 하여 도전 접속 재료를 제조할 수 있다. 우선, 유기 용제에 용해시킨 수지 조성물의 바니쉬를 폴리에스테르 시트 등의 박리 기재 상에 도포하고, 소정의 온도에서 건조시키고 막제조시켜 필름상의 수지 조성물을 제작한다. 이어서, 박리 기재 상에 막제조시킨 수지 조성물을 2 장 준비하여 금속박을 사이에 두고 열 롤로 라미네이트함으로써, 금속박의 상하에 수지 조성물을 배치하였을 때 수지 조성물/금속박/수지 조성물로 이루어지는 3 층의 도전 접속 재료를 제작할 수 있다. 또, 상기 서술한 라미네이트 방식에 의해, 금속박의 편면에 수지 조성물을 배치함으로써 수지 조성물/금속박으로 이루어지는 2 층의 도전 접속 재료를 제작할 수 있다.
또, 권중상 (卷重狀) 의 금속박을 사용하는 경우에는, 금속박을 베이스 기재로 하고, 금속박의 상하 또는 편측에 상기 필름상의 수지 조성물을 열 롤로 라미네이트함으로써 권중상의 도전 접속 재료를 얻을 수도 있다. 또한 권중상의 금속박을 사용하는 경우, 금속박의 상하 또는 편측에 바니쉬상의 수지 조성물을 직접 도포하고, 용제를 휘산시킴으로써 권중상의 도전 접속 재료를 제작할 수 있다.
패턴상의 금속박을 사용하여 도전 접속 재료를 제작하는 경우, 박리 기재 상에 금속박을 배치하고, 금속박측에서 금형으로 금속박을 하프 컷하여, 여분의 금속박을 제거함으로써 패턴상의 금속박을 제작하고, 상기 필름상의 수지 조성물을 열 롤로 라미네이트하면 된다. 패턴상의 금속박 양면에 수지 조성물을 형성하는 경우에는, 상기 박리 기재를 벗기고, 수지 조성물이 형성된 면과는 반대측 패턴상의 금속박면에 필름상의 수지 조성물을 다시 라미네이트하면 된다.
또한, 도전 접속 재료의 제조 방법은 상기 방법에 제한되지 않는다. 도전 접속 재료의 제조 방법은 목적이나 용도에 따라 당업자가 적절히 선택할 수 있다.
2. 단자간 접속 방법
이어서, 본 발명의 단자간 접속 방법에 대하여 설명한다.
본 발명의 접속 방법은 상기 도전 접속 재료를 이용하여 단자간을 접속하는 방법에 관련된 것으로, 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 경화 또는 고화시키는 경화/고화 공정을 포함한다. 본 발명의 접속 방법은, 예를 들어, 반도체 웨이퍼, 반도체 칩, 리지드 기판, 플렉시블 기판, 그 밖의 전기, 전자 부품에 형성되어 있는 단자끼리를 접속할 때 등에 사용할 수 있다.
본 발명의 접속 방법은 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우와, 열가소성 수지 조성물인 경우에 따라 접속 방법의 공정이 약간 상이하다. 이하, 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우를 제 1 실시양태로 하고, 열가소성 수지 조성물인 경우를 제 2 실시양태로 하여 각각의 양태별로 설명한다.
(1) 제 1 실시양태
본 발명의 제 1 실시양태의 단자간 접속 방법은, 상기 경화성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 경화성 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 경화성 수지 조성물을 경화시키는 경화 공정을 포함한다.
이 접속 방법에서는, 가열 용융한 땜납 또는 주석을 선택적으로 단자간에 응집시켜 도전성 영역을 형성하고, 그 주위에 경화성 수지 조성물에 의한 절연성 영역을 형성할 수 있다. 그 결과, 인접하는 단자간의 절연성을 확보하여 리크 전류를 방지할 수 있으므로, 단자간 접속의 접속 신뢰성을 높일 수 있다. 또, 미세한 배선 회로에 있어서도 다수의 단자간의 전기적 접속을 일괄적으로 실시하는 것이 가능해진다. 또한 경화성 수지 조성물을 경화시킴으로써 도전성 영역 또는 절연성 영역의 기계적 강도를 높일 수 있다.
이하, 도면을 참조하면서, 본 발명의 제 1 실시양태의 단자간 접속 방법의 바람직한 실시형태에 대하여 상세하게 설명하는데, 본 발명의 접속 방법은 이들 도면에 한정되는 것은 아니다.
(a) 배치 공정
우선, 도 2 에 나타내는 바와 같이, 단자 (11) 가 형성된 기판 (10) 과 단자 (21) 가 형성된 기판 (20) 을, 단자 (11) 와 단자 (21) 가 대향하도록 위치맞춤하고, 이들 단자간에, 금속박 (110) 과 금속박 (110) 의 양면에 형성된 경화성 수지 조성물 (120) 로 이루어지는 도전 접속 재료 (30) 를 배치한다. 이 때, 도전 접속 재료 (30) 는 롤 라미네이터 또는 프레스 등의 장치를 사용하여, 도 4 에 나타내는 바와 같이, 미리 기판 (10) 또는 기판 (20) 의 편측, 혹은 기판 (10) 및 기판 (20) 의 쌍방에 열압착되어 있어도 된다. 또, 상기 단자 (11 및 21) 의 표면은 전기적인 접속을 양호하게 하기 위해서, 필요에 따라 세정, 연마, 도금 및 표면 활성화 등의 처리를 실시해도 된다.
(b) 가열 공정
가열 공정에서는, 상기 배치 공정에 있어서 단자간에 배치한 도전 접속 재료를 금속박의 융점 이상에서 가열한다. 가열 온도는 금속박의 융점 이상이면 되고, 예를 들어 가열 시간을 짧게 하는 등 가열 시간을 조정함으로써, 땜납 또는 주석이 경화성 수지 중을 이동할 수 있는 범위 즉 「경화성 수지 조성물의 경화가 완료되지 않는」범위이면, 그 상한은 특별히 제한되지 않는다. 가열 온도는 금속박의 융점보다 5 ℃ 이상 높은 온도가 바람직하고, 10 ℃ 이상 높은 온도가 보다 바람직하고, 20 ℃ 이상 높은 온도가 더욱 바람직하고, 30 ℃ 이상 높은 온도가 특히 바람직하다.
가열 온도는 사용하는 금속박 및 경화성 수지 조성물의 조성 등에 따라 적절히 선택할 수 있는데, 100 ℃ 이상이 바람직하고, 130 ℃ 이상이 보다 바람직하고, 140 ℃ 이상이 특히 바람직하고, 150 ℃ 이상이 가장 바람직하다. 접속하고자 하는 기판 등의 열열화를 방지하기 위해서는, 가열 온도는 260 ℃ 이하가 바람직하고, 250 ℃ 이하가 보다 바람직하고, 240 ℃ 이하가 특히 바람직하다.
이와 같은 온도에서 상기 도전 접속 재료를 가열하면, 금속박 (110) 이 용융되고, 용융된 땜납 또는 주석이 경화성 수지 조성물 (120) 중을 이동할 수 있게 된다. 경화성 수지 조성물이 플럭스 기능을 갖는 화합물을 함유하는 경우, 경화성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 환원 작용에 의해 땜납 또는 주석의 표면 산화막이 제거되기 때문에, 땜납 또는 주석은 젖음성이 높아진 상태로, 금속 결합이 촉진되어 대향하는 단자간에 응집되기 쉬워진다. 한편, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 단자 (11 및 21) 의 표면 산화막도 제거되어 젖음성이 높아져 있기 때문에, 땜납 또는 주석과의 금속 결합이 용이해진다. 그 결과, 도 3 에 나타내는 바와 같이, 상기 단자간에는 도전성 영역 (130) 이 형성되어, 단자 (11) 와 단자 (21) 가 전기적으로 접속된다. 한편, 도전성 영역의 주위에는 경화성 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 단자간의 절연성이 확보되어 인접하는 단자간의 쇼트를 방지하는 것이 가능해진다.
본 발명의 접속 방법에 있어서는, 대향하는 단자간 거리를 가까워지도록 가압하여 가열해도 된다. 예를 들어, 도 2 중의 기판 (10 및 20) 이 대향하는 방향으로 공지된 열압착 장치 등의 수단을 이용하여 가열 및 가압함으로써, 대향하는 각 단자간 거리를 일정하게 제어할 수 있어, 대향하는 단자간의 전기적인 접속 신뢰성을 높이는 것이 가능해진다.
또한, 가압 또는 가열할 때에 초음파나 전기장 등을 가하거나, 레이저나 전자 유도 등의 특수 가열을 적용해도 된다.
(c) 경화 공정
본 발명의 접속 방법에 있어서는, 상기 가열 공정에서 도전성 영역 (130) 과 절연성 영역 (140) 을 형성한 후, 경화성 수지 조성물을 경화시켜 절연성 영역 (140) 을 고정시킨다. 이로써, 상기 단자간의 전기적 신뢰성 및 기계적 접속 강도를 충분히 확보할 수 있다. 특히 본 발명의 접속 방법에 있어서는, 고절연 저항치를 갖는 경화성 수지 조성물을 사용하고 있기 때문에, 절연성 영역의 절연성을 보다 충분히 확보할 수 있다.
경화성 수지 조성물의 경화는 도전 접속 재료를 가열하거나 하여 실시할 수 있다. 도전 접속 재료의 경화 온도는 경화성 수지 조성물의 조성에 따라 적절히 설정할 수 있는데, 상기 가열 공정에서의 가열 온도보다 적어도 5 ℃ 낮은 온도인 것이 바람직하고, 적어도 10 ℃ 낮은 온도인 것이 특히 바람직하다. 구체적으로는, 100 ℃ 이상인 것이 바람직하고, 120 ℃ 이상인 것이 보다 바람직하고, 130 ℃ 이상인 것이 특히 바람직하고, 150 ℃ 이상인 것이 가장 바람직하다. 또, 300 ℃ 이하인 것이 바람직하고, 260 ℃ 이하인 것이 보다 바람직하고, 250 ℃ 이하인 것이 특히 바람직하고, 240 ℃ 이하인 것이 가장 바람직하다. 경화 온도가 상기 범위 내에 있으면, 도전 접속 재료가 열분해되지 않아 경화성 수지 조성물을 충분히 경화시킬 수 있다.
(2) 제 2 실시양태
다음으로, 본 발명의 제 2 실시양태의 단자간 접속 방법에 대하여 설명한다. 본 발명의 제 2 실시양태의 단자간 접속 방법은 상기 열가소성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 열가소성 수지 조성물이 연화되는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 열가소성 수지 조성물을 고화시키는 고화 공정을 포함한다. 이하, 각 공정에 대하여 설명한다.
(a) 배치 공정
열가소성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 사용한 경우도, 상기 경화성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 사용한 경우와 동일하게 도전 접속 재료를 배치할 수 있다.
(b) 가열 공정
가열 공정은 특별히 제한되지 않지만, 상기 배치 공정에 있어서 단자간에 배치한 도전 접속 재료를 금속박의 융점 이상에서 가열한다. 가열 온도는 금속박의 융점보다 5 ℃ 이상 높은 온도가 바람직하고, 10 ℃ 이상 높은 온도가 보다 바람직하고, 20 ℃ 이상 높은 온도가 더욱 바람직하고, 30 ℃ 이상 높은 온도가 특히 바람직하다. 가열 온도는 금속박의 융점 이상이며, 열가소성 수지 조성물이 연화되어 땜납 또는 주석이 열가소성 수지 중을 이동할 수 있는 범위 즉 「열가소성 수지 조성물이 연화되는」범위이면, 그 상한은 특별히 제한되지 않는다.
가열 온도는 사용하는 금속박 및 열가소성 수지 조성물의 조성 등에 따라 적절히 선택할 수 있다. 예를 들어, 경화성 수지 조성물과 금속박을 함유하는 도전 접속 재료와 동일한 가열 온도에서 가열할 수 있다.
상기 온도에서 상기 도전 접속 재료를 가열하면, 금속박 (110) 이 용융되고, 용융된 땜납 또는 주석이 열가소성 수지 조성물 (120) 중을 이동할 수 있게 된다. 열가소성 수지 조성물이 플럭스 기능을 갖는 화합물을 함유하는 경우, 열가소성 수지 조성물에 함유되는 플럭스 기능을 갖는 화합물의 환원 작용에 의해 땜납 또는 주석의 표면 산화막은 제거되기 때문에, 땜납 또는 주석은 젖음성이 높아진 상태로, 금속 결합이 촉진되어 대향하는 단자간에 응집되기 쉬워진다. 한편, 플럭스 기능을 갖는 화합물의 환원 작용에 의해 단자 (11 및 21) 의 표면 산화막도 제거되어 젖음성이 높아져 있기 때문에, 땜납 또는 주석과의 금속 결합이 용이해진다. 그 결과, 도 3 에 나타내는 바와 같이, 상기 단자간에는 도전성 영역 (130) 이 형성되어, 단자 (11) 와 단자 (21) 가 전기적으로 접속된다. 한편, 도전성 영역의 주위에는 열가소 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 단자간의 절연성이 확보되어 인접하는 단자간의 쇼트를 방지하는 것이 가능해진다.
(c) 고화 공정
본 발명의 접속 방법에 있어서는, 상기 가열 공정에서 도전성 영역 (130) 과 절연성 영역 (140) 을 형성한 후, 열가소성 수지 조성물을 고화시켜 절연성 영역 (140) 을 고정시킨다. 이로써, 상기 단자간의 전기적 신뢰성 및 기계적 접속 강도를 충분히 확보할 수 있다.
열가소성 수지 조성물의 고화는 상기 가열 공정에서 가열 용융한 도전 접속 재료를 냉각?고화시킴으로써 실시할 수 있다. 도전 접속 재료의 냉각?고화는 열가소성 수지 조성물의 조성에 따라 적절히 설정할 수 있는 것이면 특별히 제한되지 않지만, 자연 냉각에 의한 방법이어도 되고, 또 냉기를 내뿜는 등의 방법이어도 된다.
상기 열가소성 수지 조성물의 고화 온도는 특별히 제한되지 않지만, 금속박의 융점보다 낮은 것이 바람직하다. 보다 구체적으로는, 상기 열가소성 수지 조성물의 고화 온도는 금속박의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 특히 바람직하다. 또, 상기 열가소성 수지 조성물의 고화 온도는 50 ℃ 이상인 것이 바람직하고, 60 ℃ 이상인 것이 특히 바람직하고, 100 ℃ 이상인 것이 더욱 바람직하다. 상기 열가소성 수지 조성물의 고화 온도가 상기 범위 내에 있으면, 도전성 영역 (130) 을 확실하게 형성할 수 있고, 또 절연성 영역 (140) 이 원하는 내열성을 가질 수 있다. 이 때문에, 인접하는 단자간의 절연성이 확보되어 인접하는 단자간의 쇼트를 보다 확실하게 방지할 수 있다.
본 발명의 바람직한 양태에 의하면, 특정한 수지 성분 및 플럭스 기능을 갖는 화합물을 함유하는 수지 조성물과 금속박으로 이루어지는 도전 접속 재료를 사용함으로써, 땜납 또는 주석을 선택적으로 대향하는 단자간에 응집시킬 수 있고, 단자간을 전기적으로 접속함과 함께, 인접하는 단자간의 절연성을 확보할 수 있다. 또한, 다수의 단자간을 일괄적으로 도통시킬 수 있어, 신뢰성이 우수한 단자간 접속을 실시할 수 있다.
3. 접속 단자의 제조 방법
이어서, 본 발명의 접속 단자의 제조 방법에 대하여 설명한다.
본 발명의 접속 단자의 제조 방법은 상기 도전 접속 재료를 이용하여 전자 부재의 전극 상에 접속 단자를 제조하는 방법에 관련된 것으로, 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 도전 접속 재료를 가열하는 가열 공정과, 필요에 따라 상기 수지 조성물을 고화시키는 고화 공정을 포함한다. 본 발명의 접속 방법은, 예를 들어, 반도체 웨이퍼, 반도체 칩, 리지드 기판, 플렉시블 기판, 그 밖의 전기, 전자 부품의 전극 상에 접속 단자를 제조할 때 사용할 수 있다.
본 발명의 제조 방법은 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우와, 열가소성 수지 조성물인 경우에 따라 접속 단자의 공정이 약간 상이하다. 이하, 상기 도전 접속 재료의 수지 조성물이 경화성 수지 조성물인 경우를 제 1 실시양태로 하고, 열가소성 수지 조성물인 경우를 제 2 실시양태로 하여 각각의 양태별로 설명한다.
(1) 제 1 실시양태
본 발명의 제 1 실시양태의 접속 단자의 제조 방법은 상기 경화성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 경화성 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 필요에 따라 상기 수지 조성물을 고화시키는 고화 공정을 포함한다.
이 접속 단자의 제조 방법에서는, 가열 용융한 땜납 또는 주석을 선택적으로 기판 상의 전극에 응집시켜 도전성 영역을 형성하고, 그 주위에 경화성 수지 조성물에 의한 절연성 영역을 형성할 수 있다. 그 결과, 접속 단자의 주위를 경화성 수지 조성물로 피복할 수 있기 때문에 도전성 영역이 고정된다. 또, 절연성 영역에 의해 인접하는 접속 단자간의 절연성이 확보되므로 접속 신뢰성을 높일 수 있다. 이 방법에 의하면, 미세한 배선 회로에 있어서도 다수의 접속 단자를 일괄적으로 제조하는 것이 가능해진다.
이하, 도면을 참조하면서, 본 발명의 제 1 실시양태의 접속 단자의 제조 방법에 대하여 더욱 상세하게 설명한다. 단, 본 발명의 접속 단자의 제조 방법은 이들 도면에 한정되는 것은 아니다.
(a) 배치 공정
우선, 도 5 에 나타내는 바와 같이, 경화성 수지 조성물 (120) 과 금속박 (110) 을 갖는 도전 접속 재료를, 전극 (41) 이 형성된 기판 (40) 상에 배치한다. 이 때, 패턴상의 금속박을 사용한 경우에는, 도전 접속 재료 (50) 와 기판 상의 전극 (41) 의 위치맞춤이 필요해진다. 또한, 도 5 에서는, 경화성 수지 조성물 (120) 이 금속박 (110) 의 편면에 형성된 것을 사용하고 있지만, 경화성 수지 조성물 (120) 은 금속박 (110) 의 양면에 형성되어 있어도 된다. 또, 도 5 에서는, 경화성 수지 조성물 (120) 이 접속 단자와 대향하도록 배치되어 있지만, 금속박 (110) 이 접속 단자와 대향하도록 배치되어 있어도 된다.
도 5 에 나타내는 바와 같이, 도전 접속 재료 (50) 는 롤 라미네이터, 프레스 등의 장치를 사용하여, 기판 (40) 에 열압착되어 있어도 된다. 또한, 도 6 에서는, 경화성 수지 조성물 (120) 이 전극 (41) 을 피복하고 있는데, 열경화 수지 조성물 (120) 의 두께는 전극 (41) 의 두께보다 얇아도 되고, 전극 (41) 의 두께보다 두꺼워도 되며, 목적 및 용도 등에 따라 적절히 조정할 수 있다. 또, 상기 전극 (41) 의 표면은, 전기적인 접속을 양호하게 하기 위해서, 혹은 또 금속박과의 접합성을 향상시키기 위해서, 필요에 따라 세정, 연마, 도금 및 표면 활성화 등의 처리를 실시해도 된다.
(b) 가열 공정
가열 공정에서는, 상기 배치 공정에 있어서 기판 (40) 상의 전극 (41) 상에 배치한 도전 접속 재료 (50) 를, 금속박의 융점 이상이고, 또한 상기 경화성 수지 조성물의 경화가 완료되지 않는 온도에서 가열한다. 이로써, 도 7 에 나타내는 바와 같이, 전극 (41) 상에 접속 단자 (150) 를 형성할 수 있다. 한편, 상기 접속 단자 (150) 의 주위에는 경화성 수지 조성물이 충전되어 절연성 영역 (140) 이 형성된다. 그 결과, 인접하는 접속 단자 (150) 간의 절연성이 확보되어 인접하는 접속 단자 (150) 간의 쇼트를 방지할 수 있다.
경화성 수지 조성물의 가열 온도 및 가압 조건은, 상기 경화성 수지 조성물과 금속박을 갖는 도전 접속 재료를 사용하여, 단자간 접속을 실시한 경우와 동일한 조건으로 실시할 수 있다.
(c) 고화 공정
고화 공정에서는, 상기 가열 공정에서 접속 단자와 절연성 영역을 형성한 후, 경화성 수지 조성물을 냉각 고화시키고, 절연성 영역을 고정시킴으로써 전극과 접속 단자의 접합을 보강할 수 있다. 경화성 수지 조성물을 냉각시키는 방법은 특별히 제한되지 않으며, 자연 냉각에 의한 방법이어도 되고, 냉기를 내뿜는 등의 방법이어도 된다. 고화 온도는 금속박의 융점보다 10 ℃ 이상 낮은 것이 바람직하고, 20 ℃ 이상 낮은 것이 특히 바람직하다. 또, 고화 온도는 50 ℃ 이상이 바람직하고, 60 ℃ 이상이 보다 바람직하고, 100 ℃ 이상이 더욱 바람직하다.
(2) 제 2 실시양태
이어서, 본 발명의 제 2 실시양태의 접속 단자의 제조 방법에 대하여 설명한다.
본 발명의 제 2 실시양태의 접속 단자의 제조 방법은 상기 열가소성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 열가소성 수지 조성물이 연화되는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 또한 필요에 따라 상기 열가소성 수지 조성물을 고화시키는 고화 공정을 포함한다.
제 2 실시양태의 제조 방법에서는, 가열 용융한 땜납 또는 주석을 선택적으로 기판 상의 전극에 응집시켜 접속 단자를 형성하고, 그 주위에 열가소성 수지 조성물에 의한 절연성 영역을 형성할 수 있다. 그 결과, 접속 단자의 주위를 열가소성 수지 조성물로 피복할 수 있기 때문에 도전성 영역이 고정된다. 또, 절연성 영역에 의해 인접하는 접속 단자간의 절연성이 확보되므로 접속 신뢰성을 높일 수 있다. 이 방법에 의하면, 미세한 배선 회로에 있어서도 다수의 접속 단자를 일괄적으로 제조하는 것이 가능해진다.
(a) 배치 공정
열가소성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 사용한 경우도, 상기 제 1 실시양태의 경화성 수지 조성물과 금속박을 함유하는 도전 접속 재료를 사용한 경우와 동일하게 도전 접속 재료를 전극이 형성된 기판 상에 배치할 수 있다.
(b) 가열 공정
가열 공정에서는, 상기 배치 공정에 있어서 기판에 형성된 전극 상에 배치한 도전 접속 재료 (50) 를, 금속박의 융점 이상이고, 또한 상기 열가소성 수지 조성물이 연화되는 온도에서 가열한다. 이로써, 제 1 실시양태와 동일하게 전극 상에 접속 단자를 제조할 수 있다. 한편, 접속 단자의 주위에는 열가소성 수지 조성물이 충전되어 절연성 영역이 형성된다. 그 결과, 인접하는 접속 단자간의 절연성이 확보되어 인접하는 접속 단자간의 쇼트를 방지할 수 있다.
또한, 열가소성 수지 조성물의 가열 온도 및 가압 조건은, 상기 열가소성 수지 조성물과 금속박을 갖는 도전 접속 재료를 사용하여, 단자간 접속을 실시한 경우와 동일한 조건으로 실시할 수 있다.
(c) 고화 공정
고화 공정에서는, 상기 가열 공정에서 접속 단자와 절연성 영역을 형성한 후, 열가소성 수지 조성물을 냉각 고화시키고, 절연성 영역을 고정시킴으로써 전극과 접속 단자의 접합을 보강할 수 있다.
또한, 열가소성 수지 조성물의 냉각 방법 및 바람직한 고화 온도에 대해서는, 상기 열가소성 수지 조성물과 금속박을 갖는 도전 접속 재료를 사용하여 단자간 접속을 실시한 경우와 동일하다.
상기 서술한 바와 같이, 본 발명에서는, 본 발명의 도전 접속 재료를 사용함으로써 땜납 또는 주석을 선택적으로 접속 단자 형성 부위에 응집시킬 수 있기 때문에, 접속 단자를 간편한 방법으로 제조할 수 있다. 본 발명의 접속 단자의 제조 방법에 의하면, 복수의 접속 단자를 일괄적으로 제조할 수 있을 뿐만 아니라, 그 주위에 절연성 영역을 형성할 수 있기 때문에, 접속 단자가 고정됨과 함께, 인접하는 접속 단자간의 절연성을 확보할 수 있다. 이로써, 접속 신뢰성이 우수한 접속 단자를 제조할 수 있다.
4. 도전 접속 재료가 부착된 전자 부재 및 전기, 전자 부품
본 발명은 전자 부재의 전기적 접속면에 본 발명의 도전 접속 재료가 접착되어 이루어지는 도전 접속 재료가 부착된 전자 부재도 포함한다. 본 발명의 도전 접속 재료가 부착된 전자 부재에 있어서, 도전 접속 재료의 전자 부재의 전기적 접속면과의 접착면은 수지 조성물층인 것이 바람직하다. 그 수지 조성물층은 전자 부재의 전기적 접속면에 직접 접착되어 있어도 되고, 접착제층을 개재하여 접착되어 있어도 된다. 본 발명의 도전 접속 재료가 부착된 전자 부재를 서로 첩합하거나, 혹은 본 발명의 도전 접속 재료가 부착된 전자 부재를 다른 전자 부재의 전기적 접속면과 첩합하여 열압착시킴으로써, 전자 부재간을 전기적으로 접속할 수 있다.
본 발명에서는, 이렇게 하여 얻어진 본 발명의 도전 접속 재료를 이용하여 전자 부재간이 전기적으로 접속되어 이루어지는 반도체 웨이퍼, 반도체 칩, 리지드 기판 및 플렉시블 기판, 그 밖의 전기, 전자 부품도 포함한다.
실시예
이하, 본 발명을 실시예에 기초하여 설명하는데, 본 발명은 하기 실시예에 제한되는 것은 아니다.
[실시예 1 ? 9]
(1) 경화성 수지 조성물의 조제
표 1 에 나타낸 각 성분을, 메틸에틸케톤 (MEK) 에 용해시켜 수지 고형분 40 ％ 의 수지 조성물의 바니쉬를 얻었다. 얻어진 바니쉬를 콤마 코터를 이용하여 폴리에스테르 시트에 도포하고, 90 ℃ 에서 5 분간 건조시켜 필름상의 두께 30 ㎛ 경화성 수지 조성물을 얻었다.
(2) 도전 접속 재료의 제조
얻어진 필름상의 경화성 수지 조성물을 60 ℃, 0.3 ㎫, 0.3 m/min 의 조건으로, 표 1 에 나타낸 땜납박의 양면에 라미네이트하여 두께 70 ㎛ 의 도전 접속 재료를 제조하였다.
(3) 단자간 접속
이어서, 얻어진 도전 접속 재료를 이용하여 기판의 단자간 접속을 실시하였다. 기판으로서, FR-4 기재 (두께 0.1 ㎜) 와 회로층 (구리 회로, 두께 12 ㎛) 으로 이루어지고, 구리 회로 상에 Ni/Au 도금 (두께 3㎛) 을 실시하여 형성되는 접속 단자 (단자 직경 100 ㎛, 인접하는 단자간 중심 거리 300 ㎛) 를 갖는 것을 사용하였다. 이러한 접속 단자를 갖는 기판간에 상기 도전 접속 재료를 배치하고, 열압착 장치 ((주) 츠쿠바 메카닉스제 「TMV1-200ASB」) 를 이용하여 표 1 에 나타낸 조건으로 열압착 (기판간 갭 50 ㎛) 을 실시하여 단자간을 접속하였다. 그 후, 180 ℃ 에서 1 시간 가열하여 경화성 수지 조성물을 경화시켜 적층체를 얻었다.
[실시예 10 및 11]
표 1 에 나타낸 각 성분을 교반하여, 25 ℃ 에서 액상인 경화성 수지 조성물을 조제하였다. 얻어진 25 ℃ 에서 액상인 경화성 수지 조성물에 표 1 에 나타낸 땜납박을 침지시키고, 땜납박의 양면에 액상의 경화성 수지 조성물을 부착시켜 도전 접속 재료를 제조하였다. 또한, 실시예 1 ? 9 와 동일한 방법 (상기 「(3) 단자간 접속」에 기재된 방법) 에 의해, 얻어진 도전 접속 재료를 이용하여 기판의 단자간 접속을 실시하였다.
[비교예 1]
실시예 1 ? 9 와 동일하게 하여 경화성 수지 조성물을 조제하고, 얻어진 두께 30 ㎛ 경화성 수지 조성물을 표 2 에 나타낸 땜납박의 양면에 라미네이트하여 도전 접속 재료를 제조하였다. 또한, 실시예 1 ? 9 와 동일한 방법 (상기 「(3) 단자간 접속」에 기재된 방법) 에 의해, 얻어진 도전 접속 재료를 이용하여 기판의 단자간 접속을 실시하였다.
[비교예 2]
실시예 10 및 11 과 동일하게 하여 경화성 수지 조성물을 조제하고, 얻어진 경화성 수지 조성물을 표 2 에 나타낸 땜납박의 양면에 부착시켜 도전 접속 재료를 제조하였다. 또한, 실시예 1 ? 9 와 동일한 방법 (상기 「(3) 단자간 접속」에 기재된 방법) 에 의해, 얻어진 도전 접속 재료를 이용하여 기판의 단자간 접속을 실시하였다.
실시예 및 비교예에서 조제한 수지 조성물의 이온 점도, 이온 점도 슬로프의 최대 피크가 출현하는 시간 및 열중량 감소율은 이하의 방법에 의해 측정하였다. 또, 얻어진 적층체에 있어서 대향하는 단자간의 접속 저항, 도통로 형성성, 도통로 이외의 영역에 잔존하는 땜납 입자의 유무 및 보이드를 후술하는 방법에 의해 평가하였다.
[1] 이온 점도 및 이온 점도 슬로프의 최대 피크가 출현하는 시간
수지 조성물이 상온에서 고형상인 경우 (실시예 1 ? 9, 비교예 1), 유전 분석 장치 본체로서 NETZSCH 사 제조의 DEA231/1 cure analyzer, 프레스로서 NETZSCH 사 제조의 MP235 Mini-Press 를 사용하였다. 측정 방법으로는, ASTM 규격 E2039 에 준거하고, 표 1 및 2 에 나타낸 땜납박의 융점에 있어서 주파수 10000 ㎐ 의 조건으로, 두께 약 0.5 ㎜ 의 경화성 수지 조성물을 프레스 내의 전극부 상면에 세트하여 프레스한 후, 측정하였다. 얻어진 이온 점도의 최소치를 측정치로 하였다. 또, 얻어진 이온 점도의 미분치로부터 이온 점도 슬로프를 산출하고, 그 최대 피크가 출현하는 시간을 측정치로 하였다.
수지 조성물이 상온에서 액상인 경우 (실시예 10 및 11, 비교예 2), 유전 분석 장치 본체로서 NETZSCH 사 제조의 DEA231/1 cure analyzer 를 사용하고, 유전측정 센서로서 NETZSCH 사 제조의 036S-IDEX 를 사용하였다. 측정 방법으로는, ASTM 규격 E2039 에 준거하고, 표 1 및 표 2 에 나타낸 땜납박의 융점에 있어서 주파수 10000 ㎐ 의 조건으로, 유전 측정 센서 상에 수지 조성물을 두께 약 0.5 ㎜ 도포하고, 오븐에서 가열하여 측정하였다. 얻어진 이온 점도의 최소치를 측정치로 하였다. 또, 얻어진 이온 점도의 미분치로부터 이온 점도 슬로프를 산출하고, 그 최대 피크가 출현하는 시간을 측정치로 하였다.
실시예 1 ? 3 의 경화성 수지 조성물을 사용했을 때의 이온 점도 및 이온 점도 슬로프의 측정 결과를 각각 도 8 ? 10 에 나타낸다.
[2] 열중량 감소율
시차열 열중량 동시 측정 장치 (세이코인스트루 (주) 제조, TG/DTA 6200) 를 이용하고, 수지 조성물 약 10 ㎎ 을 열천칭에 세트하여, 30 ℃ 로부터 승온 속도 10 ℃／분으로 금속박의 융점까지 가열하였다. 금속박의 융점에 있어서의 열중량 감소율을 측정치로 하였다.
[3] 접속 저항
접속 저항은 적층체에 있어서 대향하는 단자간의 저항을 4 단자법 (저항계 : 이와사키 통신기 (주) 제조 「디지털 멀티미터 VOA7510」, 측정 프로브 : 히오키 전기 (주) 제조 「핀형 리드 9771」) 에 의해 12 점 측정하였다. 그 평균치가 30 mΩ 미만인 경우를 「A」, 30 mΩ 이상인 경우를 「B」로 판정하였다.
[4] 도통로 형성성
적층체에 있어서 대향하는 단자 10 세트에 대하여, 그 단자간의 단면을 주사형 전자현미경 (SEM) (니혼 전자 (주) 제조 「JSM-7401F」) 으로 관찰하여, 10 세트 모두에 있어서 땜납에 의해 원기둥 형상의 도통로가 형성되어 있는 경우를 「A」, 1 세트에서도 도통로가 형성되어 있지 않는 단자가 존재하는 경우를 「B」, 인접하고 있는 단자와 쇼트 접촉하고 있는 경우를 「C」로 판정하였다.
[5] 잔존 땜납의 유무
적층체의 단면을 주사형 전자현미경 (SEM) (니혼 전자 (주) 제조, 형 번호 「JSM-7401F」) 으로 관찰하여, 모든 땜납이 대향하는 단자간의 도통로 형성에 기여하고 있는 경우를 「A」, 도통로 형성에 기여하지 않고 대향하는 단자간 (도전성 영역) 이외의 수지 (절연성 영역) 중에 땜납이 잔존하고 있는 경우를 「B」로 판정하였다.
[6] 보이드
적층체를 초음파 탐상 장치 (SAT) (히타치 건기 파인텍 (주) 제조, 형 번호 「mi-scope10」) 로 관찰하여, 보이드의 면적이 접착 면적에 대하여 10 ％ 미만인 경우를 「A」, 10 ％ 이상인 경우를 「B」로 판정하였다.
[7] 종합 평가
상기 [3] ? [6] 의 평가에 있어서, 실용상 문제가 없는 것인 경우를 「○」, 실용상 문제가 있는 경우를 「×」로 판정하였다.
결과를 표 1 및 2 에 나타낸다.
Figure pct00005
Figure pct00006
표 1 및 2 에 있어서의 수지 조성물의 성분 및 땜납박은 이하에 나타낸 것을 사용하였다.
에폭시 수지 1 : 비스페놀 A 형 에폭시 수지, 다이닛폰 잉크 화학 공업 (주) 제조 「EPICLON-840S」, 에폭시 당량 185 g/eq
에폭시 수지 2 : 크레실글리시딜에테르, 사카모토 약품 공업 (주) 제조 「m, p-CGE」, 에폭시 당량 185 g/eq
에폭시 수지 3 : 비스페놀 F 형 에폭시 수지, 닛폰 화약 (주) 제조 「RE-403S」, 에폭시 당량 165 g/eq
경화제 1 : 페놀 노볼락, 스미토모 베이크라이트 (주) 제조 「PR-53647」
필름 형성성 수지 1 : 변성 비페놀형 페녹시 수지, 재팬 에폭시 레진 (주) 제조 「YX-6954」, 중량 평균 분자량 39,000
필름 형성성 수지 2 : 변성 비스페놀 F 형 페녹시 수지, 재팬 에폭시 레진 (주) 제조 「4256H40」, 중량 평균 분자량 62,000
필름 형성성 수지 3 : 아크릴산에스테르 공중합물, 나가세 켐텍스 (주) 제조 「SG-P3」, 중량 평균 분자량 850,000
플럭스 기능을 갖는 화합물 1 : 세바크산, 토쿄 화성 공업 (주) 제조 「세바크산」
플럭스 기능을 갖는 화합물 2 : 겐티딘산, 미도리 화학 (주) 제조 「겐티딘산」
플럭스 기능을 갖는 화합물 3 : 페놀프탈린, 토쿄 화성 공업 (주) 제조 「페놀프탈린」
실란 커플링제 1 : 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란, 신에츠 화학 공업 (주) 제조 「KBM-303」, 비점 310 ℃
이미다졸 1 : 2-페닐-4-메틸이미다졸, 시코쿠 화성 공업 (주) 제조 「큐아졸 2P4MZ」
땜납박 A : Sn/Bi = 42/58 (융점 : 139 ℃), 두께 10 ㎛
땜납박 B : Sn/Pb = 63/37 (융점 : 183 ℃), 두께 10 ㎛
땜납박 C : Sn/Ag/Cu = 96.5/3.0/0.5 (융점 : 217 ℃), 두께 10 ㎛
표 1 및 2 로부터 분명한 바와 같이, 이온 점도의 최소치가 4 ? 9 의 범위 내인 수지 조성물을 도전 접속 재료의 수지 조성물층으로서 사용함으로써, 인접하고 있는 단자와 쇼트되지 않고 양호한 전기적 접속이 얻어짐이 나타났다. 또, 이온 점도 슬로프의 최대 피크가 측정 개시부터 10 초 이상 경과한 후에 출현하는 수지 조성물을 사용함으로써, 수지 조성물의 경화가 진행되기 전에 땜납 또는 주석이 충분히 이동할 수 있어, 절연성 영역 중에 땜납이 잔존하는 것을 방지할 수 있었다. 또한, 열중량 감소율이 5 중량％ 인 수지 조성물을 사용함으로써, 보이드의 발생을 방지할 수 있음이 나타났다.
산업상 이용가능성
본 발명의 도전 접속 재료는 전기, 전자 부품에 있어서 전자 부재간을 전기적으로 접속하거나, 기판 상에 접속 단자를 제조하거나 할 때에 바람직하게 사용할 수 있다. 본 발명의 도전 접속 재료를 사용함으로써, 전자 부재간의 양호한 전기적 접속과 높은 절연 신뢰성을 양립시킬 수 있다. 본 발명의 도전 접속 재료를 사용함으로써 미세한 배선 회로에 있어서의 단자간 접속도 가능하다. 본 발명의 도전 접속 재료를 사용함으로써, 전자 기기의 고기능화 및 소형화의 요구에도 대응할 수 있다.
10, 20 … 기판
11, 21 … 단자
110 … 금속박
120 … 수지 조성물
130 … 도전성 영역
140 … 절연성 영역

Claims (23)

  1. 수지 조성물과 땜납박 또는 주석박에서 선택되는 금속박으로 구성되는 적층 구조를 갖는 도전 접속 재료로서, ASTM 규격 E2039 에 준거하고, 상기 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 상기 수지 조성물의 이온 점도의 최소치가 4 ? 9 인 도전 접속 재료.
  2. 제 1 항에 있어서,
    ASTM 규격 E2039 에 준거하고, 상기 금속박의 융점에 있어서 주파수 10000 ㎐ 를 인가하여 측정한 상기 수지 조성물의 이온 점도 슬로프의 최대 피크가 측정 개시부터 10 초 이상 경과한 후에 출현하는 것인 도전 접속 재료.
  3. 제 1 항 또는 제 2 항에 있어서,
    30 ℃ 로부터 승온 속도 10 ℃／분으로 상기 금속박의 융점까지 가열하여 측정한 상기 수지 조성물의 열중량 감소율이 5 중량％ 이하인 도전 접속 재료.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 수지 조성물이 에폭시 수지 및 경화제를 함유하는 것인 도전 접속 재료.
  5. 제 4 항에 있어서,
    상기 경화제가 페놀류, 산 무수물 및 아민 화합물로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 도전 접속 재료.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 수지 조성물이 필름 형성성 수지를 추가로 함유하는 도전 접속 재료.
  7. 제 6 항에 있어서,
    상기 필름 형성성 수지의 중량 평균 분자량이 8,000 ? 1,000,000 인 도전 접속 재료.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 필름 형성성 수지가 페녹시 수지, (메트)아크릴계 수지 및 폴리이미드 수지로 이루어지는 군에서 선택되는 적어도 1 종을 함유하는 도전 접속 재료.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 수지 조성물이 수지 조성물의 전체 중량에 대하여 에폭시 수지 10 ? 90 중량％, 경화제 0.1 ? 50 중량％ 및 필름 형성성 수지 5 ? 50 중량％ 를 함유하는 것인 도전 접속 재료.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 수지 조성물이 플럭스 기능을 갖는 화합물을 함유하는 도전 접속 재료.
  11. 제 10 항에 있어서,
    상기 플럭스 기능을 갖는 화합물이 페놀성 수산기 및/또는 카르복실기를 갖는 화합물을 함유하는 도전 접속 재료.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 플럭스 기능을 갖는 화합물이 하기 일반식 (1) 로 나타내는 화합물을 함유하는 도전 접속 재료.
    HOOC-(CH2)n-COOH (1)
    [식 중, n 은 1 ? 20 의 정수이다]
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 플럭스 기능을 갖는 화합물이 하기 일반식 (2) 및/또는 (3) 으로 나타내는 화합물을 함유하는 도전 접속 재료.
    [화학식 5]
    Figure pct00007

    [식 중, R1 ? R5 는 각각 독립적으로 1 가의 유기기이며, 단 R1 ? R5 중 적어도 하나는 수산기이다]
    [화학식 6]
    Figure pct00008

    [식 중, R6 ? R20 은 각각 독립적으로 1 가의 유기기이며, 단 R6 ? R20 중 적어도 하나는 수산기 또는 카르복실기이다]
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 수지 조성물이 수지 조성물의 전체 중량에 대하여 상기 플럭스 기능을 갖는 화합물을 합계로 1 ? 50 중량％ 함유하는 것인 도전 접속 재료.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 금속박의 융점이 100 ℃ ? 330 ℃ 인 도전 접속 재료.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    수지 조성물층/금속박층/수지 조성물층으로 이루어지는 적층 구조를 포함하는 도전 접속 재료.
  17. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    수지 조성물층/금속박층으로 이루어지는 적층 구조를 포함하는 도전 접속 재료.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 경화시키는 경화 공정을 포함하는 단자간 접속 방법.
  19. 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 도전 접속 재료를 대향하는 단자간에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 고화시키는 고화 공정을 포함하는 단자간 접속 방법.
  20. 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물의 경화가 완료되지 않는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정을 포함하는 접속 단자의 제조 방법.
  21. 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 도전 접속 재료를 전자 부재의 전극 상에 배치하는 배치 공정과, 상기 금속박의 융점 이상이고, 또한 상기 수지 조성물이 연화되는 온도에서 상기 도전 접속 재료를 가열하는 가열 공정과, 상기 수지 조성물을 고화시키는 고화 공정을 포함하는 접속 단자의 제조 방법.
  22. 전자 부재의 전기적 접속면에 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 도전 접속 재료가 접착되어 이루어지는 도전 접속 재료가 부착된 전자 부재.
  23. 전자 부재간이 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 도전 접속 재료를 이용하여 전기적으로 접속되어 이루어지는 전기, 전자 부품.
KR20127010531A 2009-09-30 2010-09-29 도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법 Ceased KR20120092600A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009227062 2009-09-30
JPJP-P-2009-227062 2009-09-30

Publications (1)

Publication Number Publication Date
KR20120092600A true KR20120092600A (ko) 2012-08-21

Family

ID=43826258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20127010531A Ceased KR20120092600A (ko) 2009-09-30 2010-09-29 도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법

Country Status (8)

Country Link
US (1) US20120183781A1 (ko)
EP (1) EP2484739A1 (ko)
JP (1) JP4730484B2 (ko)
KR (1) KR20120092600A (ko)
CN (1) CN102549102B (ko)
PH (1) PH12012500652A1 (ko)
TW (1) TWI503343B (ko)
WO (1) WO2011040442A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103244A1 (ko) * 2012-01-03 2013-07-11 주식회사 엘지화학 배터리 팩 및 이에 적용되는 커넥팅 바
KR20190073605A (ko) * 2012-08-29 2019-06-26 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그 제조 방법
CN104822773B (zh) * 2013-05-23 2017-09-22 积水化学工业株式会社 导电材料及连接结构体
WO2015008330A1 (ja) * 2013-07-16 2015-01-22 日立化成株式会社 感光性樹脂組成物、フィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ及び半導体装置
CN105473276B (zh) * 2013-08-06 2018-04-17 千住金属工业株式会社 导电性接合剂和钎焊接缝
US9705069B2 (en) * 2013-10-31 2017-07-11 Seiko Epson Corporation Sensor device, force detecting device, robot, electronic component conveying apparatus, electronic component inspecting apparatus, and component machining apparatus
JP2017145382A (ja) * 2016-02-15 2017-08-24 太陽インキ製造株式会社 導電性接着剤とその製造方法、硬化物および電子部品
JP2016035066A (ja) * 2015-10-02 2016-03-17 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
IL262895B2 (en) * 2016-05-13 2023-11-01 Resonac Corp Resin composition, prepreg, metal foil with resin, laminate, printed wiring board, and method for producing resin composition
GB201613051D0 (en) 2016-07-28 2016-09-14 Landa Labs (2012) Ltd Applying an electrical conductor to a substrate
JP6655576B2 (ja) * 2017-03-29 2020-02-26 古河電気工業株式会社 電子デバイスパッケージ用テープ
CN107163666A (zh) * 2017-07-07 2017-09-15 东莞市鑫沣亚涂料科技有限公司 一种无气味环保溶剂
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276873A (ja) 1985-05-31 1986-12-06 Sony Chem Kk 導電異方性接着剤
US5830949A (en) * 1996-09-26 1998-11-03 Nitto Denko Corporation Adhesive resin composition and adhesive sheet
JP3660175B2 (ja) * 1998-11-25 2005-06-15 セイコーエプソン株式会社 実装構造体及び液晶装置の製造方法
JP2000219865A (ja) * 1998-11-25 2000-08-08 Seiko Epson Corp 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP2005203693A (ja) * 2004-01-19 2005-07-28 Mitsubishi Electric Corp 接続シートおよび実装部品の実装方法
JP2007039567A (ja) * 2005-08-03 2007-02-15 Kri Inc 高周波電子部品用複合成形体及び高周波電子部品用複合成形体製造用組成物
MY148755A (en) * 2007-03-23 2013-05-31 Sumitomo Bakelite Co Semiconductor-encapsulating resin composition and semiconductor device
EP2144282A4 (en) * 2007-04-27 2010-06-09 Sumitomo Bakelite Co METHOD FOR LINKING SEMICONDUCTOR WAFERS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
US20120183781A1 (en) 2012-07-19
JPWO2011040442A1 (ja) 2013-02-28
TWI503343B (zh) 2015-10-11
EP2484739A1 (en) 2012-08-08
WO2011040442A1 (ja) 2011-04-07
CN102549102B (zh) 2014-10-29
PH12012500652A1 (en) 2012-10-22
TW201124442A (en) 2011-07-16
CN102549102A (zh) 2012-07-04
JP4730484B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
JP4924773B2 (ja) 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品
JP4730484B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
KR101622438B1 (ko) 도전 접속 시트, 단자간의 접속 방법, 접속 단자의 형성 방법, 반도체 장치 및 전자 기기
JP4752985B2 (ja) 導電接続材料及びそれを用いた端子間の接続方法
US20110311790A1 (en) Conductive connecting material, method for connecting terminals using the conductive connecting material, and method for producing a connecting terminal
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5482143B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2011165954A (ja) 導電接続材料、端子間の接続方法、接続端子の製造方法、電子部材及び電気、電子部品
JP5381769B2 (ja) 端子間の接続方法
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5533041B2 (ja) 導電接続材料の製造方法、半導体装置および電子機器
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012079526A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011171553A (ja) 導電接続材料の製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2012079527A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2012079525A (ja) 端子間の接続方法、接続端子の形成方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20120424

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150605

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160621

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160909

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160621

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I