[go: up one dir, main page]

KR20120050834A - 반도체 패키지 기판의 제조방법 - Google Patents

반도체 패키지 기판의 제조방법 Download PDF

Info

Publication number
KR20120050834A
KR20120050834A KR1020100112281A KR20100112281A KR20120050834A KR 20120050834 A KR20120050834 A KR 20120050834A KR 1020100112281 A KR1020100112281 A KR 1020100112281A KR 20100112281 A KR20100112281 A KR 20100112281A KR 20120050834 A KR20120050834 A KR 20120050834A
Authority
KR
South Korea
Prior art keywords
solder layer
base substrate
heating element
conductive heating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100112281A
Other languages
English (en)
Inventor
이관호
주용휘
김태현
최석문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100112281A priority Critical patent/KR20120050834A/ko
Priority to JP2011003258A priority patent/JP2012104792A/ja
Priority to US13/007,530 priority patent/US20120122278A1/en
Priority to CN2011100240783A priority patent/CN102469698A/zh
Publication of KR20120050834A publication Critical patent/KR20120050834A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/82801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1115—Resistance heating, e.g. by current through the PCB conductors or through a metallic mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 패키지 기판의 제조방법에 관한 것으로 (A)상부에 솔더층이 형성된 접속부를 일면에 구비한 베이스 기판을 준비하는 단계, (B)상기 솔더층의 상부에 전류인가 배선이 구비된 도전성 발열체를 배치하는 단계, (C)상기 전류인가 배선에 전류를 인가하여 상기 솔더층을 가열하여 반도체칩을 상기 접속부와 접합하는 단계, 및 (D)상기 도전성 발열체의 전류인가 배선을 제거하는 단계를 포함하는 것을 특징으로 하며, 도전성 발열체의 전류인가 배선에 전류를 흘려 솔더층만을 국지적으로 가열하여 반도체를 접합함으로써, 열응력감소 및 기판의 변형을 방지한다.

Description

반도체 패키지 기판의 제조방법{Method of Manufacturing the package board}
본 발명은 반도체 패키지 기판의 제조방법에 관한 것이다.
최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고정도화, 고집적화가 가능한 반도체 패키지 기판을 이용한 실장기술이 요구되고 있다. 이러한 부품의 고밀도화, 고정도화, 고집적화 추세에 있어, 반도체 패키지 기판의 안정성이 요구되며, 특히 반도체칩과 기판간에 접합 신뢰성의 중요성은 매우 크다.
이하, 도 1 내지 도 5를 참조하여 종래기술에 따른 반도체 패키지 기판의 제조방법을 설명한다.
우선, 도 1에 도시된 바와 같이, 절연층(12)의 양면에 동박층(13)이 적층된 양면 동박적층판(11)을 준비한다. 다음으로 도 2에 도시된 바와 같이 비아홀(14) 및 동도금층(15)을 형성한 후, 소정의 패턴에 따라 패터닝하여 양면에 회로층(16)을 형성한다.
도 3에 도시된 바와 같이 접속패드가 노출되도록 개구부를 갖는 솔더레지스트(17)를 형성하고, 상기 노출된 접속패드에 니켈/금 도금과 같은 표면처리층(18)을 형성한다.
이후, 도 4에 도시된 바와 같이 접속패드 상부에 솔더볼(19)을 형성한다. 마지막으로 도 5에 도시된 대로 반도체칩(20)을 솔더볼(19) 상부에 위치시킨 후, 리플로우 장치(30)내에 넣어 가열함으로써 반도체칩(20)의 접속단자와 베이스 기판(10)의 접속패드를 접합한다.
리플로우 공정은 반도체칩(20)과 베이스 기판(10) 전체를 리플로우 장치(30)내에 넣어 솔더볼(19)의 용융온도 이상으로 20분 내지 30분을 가열하는 과정을 거친다. 이때, 베이스 기판(10) 전체를 가열하게 되므로 기판과 솔더볼(19) 및 반도체칩(20) 간의 열팽창 계수 차이로 인한 큰 열응력이 존재하게 된다. 또한, 베이스 기판(10)에 고온의 열을 가하고 다시 냉각되는 경우 베이스 기판(10)의 팽창과 수축으로 인해 상하의 비대칭성이 발생하여 베이스 기판(10)이 변형되게 되며, 이로 인해 반도체칩(20)이 접합 위치에서 벗어나거나 솔더볼(19)의 두께가 균일하지 못하여 접합신뢰성이 저하되는 문제가 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 솔더층에 전류인가 배선을 구비한 도전성 발열체를 위치시키고, 상기 전류인가 배선에 전류를 흘려 솔더층만을 국지적으로 가열하여 반도체칩을 베이스 기판의 접속부에 실장함으로써, 열응력을 감소시키고 반도체칩과 베이스 기판간의 접합 신뢰성을 향상시킴을 목적으로 한다.
본 발명에 따른 반도체 패키지 기판의 제조방법은 (A)상부에 솔더층이 형성된 접속부를 일면에 구비한 베이스 기판을 준비하는 단계, (B)상기 솔더층의 상부에 전류인가 배선이 구비된 도전성 발열체를 배치하는 단계, (C)상기 전류인가 배선에 전류를 인가하여 상기 솔더층을 가열하여 반도체칩을 상기 접속부와 접합하는 단계, 및 (D)상기 도전성 발열체의 상기 전류인가 배선을 제거하는 단계를 포함하는 것을 특징으로 한다.
여기서, 본 발명은 상기 (C)단계 이전에, 상기 도전성 발열체를 커버하는 보조 솔더층을 적층하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (C)단계에서, 상기 베이스 기판의 타면을 냉각하는 과정을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 베이스 기판의 타면의 온도를 상온 유지하면서 냉각하는 것을 특징으로 한다.
또한, 본 발명은 상기 (A)단계에서, 상기 베이스 기판은 상기 접속부 주변에 복수개의 리드부를 더 포함하고, 상기 (C)단계에서, 상기 반도체칩은 상부에 복수개의 본딩패드를 더 포함하며, 상기 (C)단계 이후에 (E)복수개의 상기 본딩패드와 복수개의 상기 리드부를 각각 대응하게 금속와이어로 접합하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (A)단계에서, 상기 베이스 기판에는 복수개의 접속부가 구비되며, 상기 (B)단계에서, 복수개의 상기 접속부에 각각 대응하게 전류인가 배선으로 연결된 복수개의 도전성 발열체를 배치하고, 상기 (C)단계에서, 복수개의 반도체칩을 상기 복수개의 상기 접속부와 접합하는 것을 특징으로 한다.
또한, 본 발명은 상기 접속부는 상기 솔더층과 전기적으로 연결되는 한개 이상의 접속패드가 형성되며, 상기 반도체칩은 상기 솔더층과 전기적으로 연결되는 한개 이상의 접속단자를 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 도전성 발열체는 카본시트인 것을 특징으로 한다.
또한, 본 발명은 상기 도전성 발열체는 상기 솔더층의 크기에 대응하는 것을 특징으로 한다.
또한, 본 발명은 상기 도전성 발열체는 메쉬구조로 된 것을 특징으로 한다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 반도체 패키지 기판의 제조방법은 베이스 기판의 접속부 상부에 형성된 솔더층에 전류인가 배선을 구비한 도전성 발열체를 위치시키고, 상기 전류인가 배선에 전류를 흘려 가열함으로써 반도체칩을 접속부에 접합한다. 이에 따라 베이스 기판의 솔더층만을 국지적으로 가열하므로 열응력이 감소하며, 기판이 변형을 방지하게 되어 반도체칩과 베이스 기판간의 접합 신뢰성을 향상시킬 수 있다.
또한, 베이스 기판의 타면을 냉각함으로써, 반도체칩과 베이스 기판의 접속부만을 제외하고는 열이 전달되지 않도록 하여 접합 신뢰성을 향상시킨다.
또한, 베이스 기판의 접속부는 솔더층과 전기적으로 연결되는 한개 이상의 접속패드가 형성되며, 반도체칩은 솔더층과 전기적으로 연결되는 한개 이상의 접속단자를 포함하여 접합함으로써 반도체칩과 베이스 기판 내부의 회로층을 전기적으로 연결할 수 있다.
또한, 도전성 발열체는 카본시트로 구성되며, 카본시트는 열전도성이 우수하여 단시간내에 솔더층을 용융온도 이상으로 가열할 수 있고, 반도체칩과 베이스 기판의 접속부를 접합시 솔더층 내부에 함침되어 솔더층의 기계적 물성을 향상시킬 수 있다.
도 1 내지 도 5는 종래의 반도체 패키지 기판의 제조방법에 따른 제조공정을 순서대로 나타낸 단면도이다.
도 6 내지 도 12는 본 발명의 반도체 패키지 기판의 제조방법에 따른 제조공정을 순서대로 나타낸 단면도 및 평면도이다.
도 13은 와이어에 의해 반도체칩이 접합된 반도체 패키지 기판의 단면도이다.
도 14 내지 도 15는 복수개의 반도체칩을 베이스 기판에 접합하는 과정을 순서대로 나타낸 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 6 내지 도 12은 본 발명의 바람직한 실시예에 따른 반도체 패키지 기판의 제조공정을 순서대로 도시한 도면이다.
먼저 도 6에 도시된 바와 같이, 상부에 솔더층(120)이 형성된 접속부(110)를 일면에 구비한 베이스 기판(100)을 준비한다. 구체적으로 살펴보면, 상기 베이스 기판(100)을 준비하는 단계는 접속부(110)를 포함하며 내부에 회로층(130)이 형성된 베이스 기판(100)을 준비하는 단계와, 상기 베이스 기판(100)에 솔더레지스트(140)를 형성하는 단계, 상기 솔더레지스트(140)에 개구부를 형성하여 접속부(110)의 접속패드(115)를 노출시키는 단계 및 솔더층(120)을 형성하는 단계를 포함할 수 있다.
베이스 기판(100)은 절연층에 접속부(110)를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 내층회로를 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연재의 한쪽 면에만 회로층(130)을 형성한 단면 PCB, 양쪽 면에 회로층(130)을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판)가 있다. 도 6에서는 1개의 절연층과 2층의 회로층(130)으로 구성된 다층 인쇄회로기판이 도시되지만, 본 발명이 이에 제한되는 것은 아니고, 2 이상의 회로층(130)을 갖는 다층 인쇄회로기판이 적용가능하다.
접속부(110)는 후속 공정을 통하여 상부에 솔더층(120)이 형성되며, 상기 솔더층(120)을 통해서 반도체칩(200) 또는 외부 부품을 베이스 기판(100)에 실장하게 된다.
이때, 접속부(110)는 한개 이상의 접속패드(115)를 포함할 수 있다. 접속패드(115)는 솔더층(120)을 통하여 베이스 기판(100)에 실장되는 반도체칩(200)과 내부 회로층(130)을 전기적으로 연결시킨다. 접속패드(115)는 구리, 금 은, 니켈 등의 전도성 금속으로 구성되며, 일반적으로는 구리가 사용된다.
솔더레지스트(140)는 최외층 회로를 보호하는 기능을 하며, 접속부(110)의 접속패드(115)를 노출시키기 위해 개구부가 형성된다. 솔더레지스트(140)는 절연물질로서, 솔더레지스트(140) 잉크, 솔더레지스트(140) 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
솔더레지스트(140)의 개구부를 통해 노출된 접속부(110)의 접속패드(115)에 추가적으로 표면처리층(150)을 형성할 수도 있다. 표면처리층(150)은 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), 무전해 은도금(Immersion SilverPlating), ENIG(Electroless Nickel and immersion gold ; 무전해 니켈도금/치환금도금), DIG(Direct Immersion Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
솔더층(120)은 반도체칩(200)과 같은 외부 부품과 베이스 기판(100)의 접속부(110)를 접합하는 기능을 하며, 스퀴지(Squeegee) 등의 스크린 프린트 장치를 이용하여 노출된 접속부(110) 상부에 솔더페이스트를 인쇄함으로써 형성한다. 솔더층(120)은 주석/납(Sn/Pb), 주석/은/구리(Sn/Ag/Cu), 주석/은(Sn/Ag), 주석/구리(Sn/Cu), 주석/비스무트(Sn/Bi), 주석/아연/비스무트(Sn/Zn/Bi), 주석/은/비스무트(Sn/Ag/Bi) 등의 조합으로 구성될 수 있다.
도 7에 도시된 바와 같이 솔더층(120) 상부에 전류인가 배선(310)이 구비된 도전성 발열체(300)를 배치한다. 도전성 발열체(300)의 양단에는 전류인가 배선(310)이 구비되며, 전류인가 배선(310)에 전류를 인가하여 솔더층(120)을 가열하게 된다. 이러한 도전성 발열체(300)는 전류가 흐를수 있는 도체로서 은, 구리, 니크롬 등의 금속일 수 있다. 솔더층(120)이 용융점 온도 이상으로 가열되는 경우, 반도체칩(200)과 베이스 기판(100)의 접속부(110)가 솔더층(120)을 통하여 접합됨과 동시에 상기 도전성 발열체(300)가 솔더층(120) 내부로 함침되게 된다.
여기서, 도 8에 도시된 바와 같이 도전성 발열체(300)를 커버하는 보조 솔더층(160)을 추가로 적층할 수 있다. 보조 솔더층(160)을 적층하여 도전성 발열체(300)를 솔더층(120) 내부에 함침시킴으로써, 도전성 발열체(300)가 함침된 상태에서 가열시켜 솔더층(120)을 용융점 이상의 온도로 더욱 빠르게 가열할 수 있다. 보조 솔더층(160)은 스퀴지 등의 방법으로 적층한다.
이때, 도전성 발열체(300)는 바람직하게는 카본시트일 수 있다. 카본시트는 탄소나노튜브(CNT), 그래핀(Graphene) 등의 탄소나노물질과 팽창흑연(Expanded Graphite)의 혼합물로 구성된다. 카본시트는 전기전도도와 열전도율이 우수하여, 빠른시간내에 솔더층(120)을 효과적으로 가열할 수 있게 함으로써 공정시간을 단축시킨다.
또한 카본시트의 경우, 강도와 탄성이 우수하여 솔더층(120)내에 카본시트가 함침됨으로써 솔더층(120)의 기계적 물성을 향상시킨다. 그리고 카본시트는 열팽창계수가 작으므로, 솔더층(120)에 함침되어 솔더층(120)의 열팽창계수를 줄여 베이스 기판(100)과 솔더층(120) 및 반도체칩(200)간의 열팽창계수차이를 감소시킨다.
도전성 발열체(300)는 솔더층(120)의 크기에 대응하는 것이 바람직하다. 솔더층(120) 보다 도전성 발열체(300)의 크기가 작은 경우, 솔더층(120)을 용융점이 이상으로 가열하기 위해 많은 전력이 소모되며 가열시간이 길어지는 단점이 있으며, 반대로 도전성 발열체(300)의 크기가 큰 경우 솔더층(120)만을 국지적으로 가열하기 어려운 문제점이 발생한다.
또한 도 9에 도시된 바와 같이 도전성 발열체(300)의 형상은 메쉬구조인 것이 바람직하다. 메쉬구조로 형성된 경우 솔더층(120) 전면에 균일하게 열을 전달하여 효과적으로 가열할 수 있다. 또한 솔더층(120) 내부에 도전성 발열체(300)가 단위면적당 균일하게 함침됨으로써 솔더층(120)의 기계적 물성을 향상시키는 효과를 높일 수 있다.
도 10에 도시된 바와 같이 도전성 발열체(300)의 전류인가 배선(310)에 전류를 인가하여 솔더층(120)을 가열함으로써, 반도체칩(200)을 베이스 기판(100)의 접속부(110)와 접합한다. 도전성 발열체(300)에 전류가 흐를 때 저항으로 인하여 열이 발생하는데 이를 이용하여 솔더층(120)을 용융온도 이상으로 가열한다. 전류인가 배선(310)에 흐르는 전류량을 조절하여 정밀하게 가열온도를 제어할 수 있다는 장점이 있다. 도전성 발열체(300)의 전류인가 배선(310)에 전류를 흘려 솔더층(120)만 국지적으로 가열함으로써, 기판의 변형을 방지하고 열팽창계수차이에 의한 열응력을 감소시킬 수 있다.
베이스 기판(100)에 접합되는 반도체칩(200)은 한개 이상의 접속단자를 포함할 수 있으며, 베이스 기판(100)의 접속부(110)에는 한개 이상의 접속패드(115)가 형성되어, 솔더층(120)을 통하여 접합됨으로써 베이스 기판(100)의 내부 회로층(130)과 반도체칩(200)이 전기적으로 연결될 수 있다.
이때, 도 11에 도시된 바와 같이 솔더층(120)을 가열하여 반도체칩(200)을 접합시 베이스 기판(100)의 타면을 냉각하는 과정을 더 포함할 수 있다. 반도체칩(200)이 접합되는 베이스 기판(100)의 타면을 냉각장치(400)를 통해 냉각함으로써, 도전성 발열체(300)에 의해 발생하는 열이 솔더층(120)을 제외한 베이스 기판(100)의 다른 영역에 미치지 않도록 하여, 열에 의한 베이스 기판(100)의 변형을 더욱 철저히 방지할 수 있게 한다.
베이스 기판(100)의 타면을 상온으로 유지하면서 냉각함이 바람직하다. 상온에서 베이스 기판(100) 및 다른 실장부품들의 온도에 의한 영향이 가장 적기 때문이다.
다음으로 도 12에 도시된 바와 같이 상기 도전성 발열체(300)의 전류인가 배선(310)을 제거한다.
본 발명에 따른 제조방법은 상기에서 설명한 형태의 반도체칩(200) 접합에 한정되지 않으며, 와이어(220)를 이용한 반도체칩(200) 접합에도 적용될 수 있다. 와이어(220)를 이용한 반도체칩(200) 접합의 경우 도 13에 도시된 바와 같이 베이스 기판(100)은 접속부(110) 주변부에 복수개의 리드부(170)를 더 포함한다. 상기 리드부(170)는 베이스 기판(100)의 회로층(130)과 전기적으로 연결된다.
솔더층(120) 상부에 전류인가 배선(310)이 구비된 도전성 발열체(300)를 위치시키고, 전류를 인가하여 솔더층(120)을 가열함으로써 반도체칩(200)을 접속부(110)에 접합한다.
와이어(220)에 의한 반도체칩(200) 접합의 경우, 반도체칩(200) 상부에 복수개의 본딩패드(210)를 구비하여 반도체칩(200) 상부의 복수개의 본딩패드(210)와 베이스 기판(100)의 복수개의 리드부(170)를 각각 대응하게 와이어(220)로 접합하는 공정을 더 포함한다. 와이어(220)로는 일반적으로 금(Au)이나 알루미늄(Al)을 사용한다. 이때, 리드부(170)에 연결된 와이어(220)를 통해서만 반도체칩(200)과 베이스 기판(100)의 내부 회로층(130)이 전기적으로 연결되는 것은 아니며, 접속부(110)에 형성된 접속패드(115)를 통해서 반도체칩(200)과 베이스 기판(100)의 내부 회로층(130)이 전기적으로 연결될 수 있다.
다음으로 도전성 발열체(300)에 연결된 전류인가 배선(310)을 제거한다. 상기 전류인가 배선(310)을 제거하는 공정은 베이스 기판(100)과 리드부(170)를 와이어(220)로 접합하기 전에 수행할 수도 있다.
또한 도 14 내지 도 15에 도시된 바와 같이 복수개의 반도체칩(200)을 베이스 기판(100)에 한번에 접합할 수 있다. 도 14에 도시된 바와 같이 베이스 기판(100)에는 복수개의 접속부(110)가 구비되며, 복수개의 상기 접속부(110)에 각각 대응하게 전류인가 배선(310)으로 연결된 복수개의 도전성 발열체(300)를 솔더층(120) 상부에 배치한다.
도전성 발열체(300)의 전류인가 배선(310)의 양단에 전류를 인가하여 복수개의 반도체칩(200)을 베이스 기판(100)의 접속부(110)에 접합하고, 도 15에 도시된 바와 같이 복수개의 도전성 발열체(300)에 연결된 전류인가 배선(310)을 제거한다. 상기와 같이 기존의 리플로우 공정과 마찬가지로 본 발명에 의해서도 복수개의 반도체칩(200)을 베이스 기판(100)의 접속부(110)에 한번에 접합할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지 기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의해서 명확해질 것이다.
10, 100 : 베이스 기판 11 : 양면 동박적층판
12 : 절연층 13, 132 : 동박층
14 : 비아홀 15, 134 : 도금층
16, 130 : 회로층 17, 140 : 솔더레지스트
18, 150 : 표면처리층 19 : 솔더볼
20, 200 : 반도체칩 30 : 리플로우 장치
110 : 접속부 115 : 접속패드
120 : 솔더층 160 : 보조 솔더층
170 : 리드부 210 : 본딩패드
220 : 와이어 300 : 도전성 발열체
310 : 전류인가 배선 400 : 냉각장치

Claims (10)

  1. (A)상부에 솔더층이 형성된 접속부를 일면에 구비한 베이스 기판을 준비하는 단계;
    (B)상기 솔더층의 상부에 전류인가 배선이 구비된 도전성 발열체를 배치하는 단계;
    (C)상기 전류인가 배선에 전류를 인가하여 상기 솔더층을 가열하여 반도체칩을 상기 접속부와 접합하는 단계; 및
    (D)상기 도전성 발열체의 상기 전류인가 배선을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (C)단계 이전에,
    상기 도전성 발열체를 커버하는 보조 솔더층을 적층하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 (C)단계에서, 상기 베이스 기판의 타면을 냉각하는 과정을 더 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법
  4. 청구항 3에 있어서,
    상기 베이스 기판의 타면의 온도를 상온 유지하면서 냉각하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 (A)단계에서, 상기 베이스 기판은 상기 접속부 주변에 복수개의 리드부를 더 포함하고,
    상기 (C)단계에서, 상기 반도체칩은 상부에 복수개의 본딩패드를 더 포함하며,
    상기 (C)단계 이후에, (E)복수개의 상기 본딩패드와 복수개의 상기 리드부를 각각 대응하게 금속와이어로 접합하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 (A)단계에서, 상기 베이스 기판에는 복수개의 접속부가 구비되며,
    상기 (B)단계에서, 복수개의 상기 접속부에 각각 대응하게 전류인가 배선으로 연결된 복수개의 도전성 발열체를 배치하고,
    상기 (C)단계에서, 복수개의 반도체칩을 상기 복수개의 상기 접속부와 접합하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 접속부는 상기 솔더층과 전기적으로 연결되는 한개 이상의 접속패드가 형성되며, 상기 반도체칩은 상기 솔더층과 전기적으로 연결되는 한개 이상의 접속단자를 포함하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  8. 청구항 1에 있어서,
    상기 도전성 발열체는 카본시트인 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  9. 청구항 1에 있어서,
    상기 도전성 발열체는 상기 솔더층의 크기에 대응하는 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
  10. 청구항 1에 있어서,
    상기 도전성 발열체는 메쉬구조로 된 것을 특징으로 하는 반도체 패키지 기판의 제조방법.
KR1020100112281A 2010-11-11 2010-11-11 반도체 패키지 기판의 제조방법 Withdrawn KR20120050834A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100112281A KR20120050834A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판의 제조방법
JP2011003258A JP2012104792A (ja) 2010-11-11 2011-01-11 半導体パッケージ基板の製造方法
US13/007,530 US20120122278A1 (en) 2010-11-11 2011-01-14 Method Of Manufacturing Semiconductor Package Board
CN2011100240783A CN102469698A (zh) 2010-11-11 2011-01-14 制造半导体插件板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112281A KR20120050834A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20120050834A true KR20120050834A (ko) 2012-05-21

Family

ID=46048149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112281A Withdrawn KR20120050834A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판의 제조방법

Country Status (4)

Country Link
US (1) US20120122278A1 (ko)
JP (1) JP2012104792A (ko)
KR (1) KR20120050834A (ko)
CN (1) CN102469698A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
TWI613775B (zh) 2016-08-24 2018-02-01 國立清華大學 降低電流路徑熱應力之晶片
US11051407B2 (en) * 2018-10-23 2021-06-29 International Business Machines Corporation Facilitating filling a plated through-hole of a circuit board with solder
CN116564906A (zh) * 2022-01-28 2023-08-08 群创光电股份有限公司 电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213740A (ja) * 1996-01-29 1997-08-15 Citizen Watch Co Ltd 液晶表示装置における液晶駆動用半導体装置の実装方法
JP2000260827A (ja) * 1999-03-12 2000-09-22 Towa Corp 半導体チップ実装用加熱装置及び加熱方法
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
JP3649169B2 (ja) * 2001-08-08 2005-05-18 松下電器産業株式会社 半導体装置
JP2003124624A (ja) * 2001-10-18 2003-04-25 Canon Inc ヒートコネクタ
US6919224B2 (en) * 2003-09-30 2005-07-19 Intel Corporation Modified chip attach process and apparatus
US7364063B2 (en) * 2004-08-09 2008-04-29 Intel Corporation Thermally coupling an integrated heat spreader to a heat sink base
US20070034676A1 (en) * 2005-08-11 2007-02-15 Honeywell International Inc. Electric field assisted solder bonding
JP5135185B2 (ja) * 2008-12-01 2013-01-30 アルプス電気株式会社 電子回路モジュール
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure

Also Published As

Publication number Publication date
US20120122278A1 (en) 2012-05-17
CN102469698A (zh) 2012-05-23
JP2012104792A (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
JP5122932B2 (ja) 多層配線基板
US5969945A (en) Electronic package assembly
US20090217518A1 (en) Device-incorporated substrate and method of manufacturing thereof as well as printed circuit board and method of manufacturing thereof
US7943001B2 (en) Process for producing multilayer board
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
US9374903B2 (en) Multilayer printed wiring board for mounting semiconductor element
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
CN111385981B (zh) 多样化装配印刷线路板及制造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2000340594A (ja) 転写バンプシートとその製造方法
JP2023156805A (ja) プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体
JP2000299550A (ja) 配線基板及びその製造方法
JP2009032740A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101111

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid