KR20120037266A

KR20120037266A - 발광소자

Info

Publication number: KR20120037266A
Application number: KR1020100098923A
Authority: KR
Inventors: 임우식; 김성균; 나민규; 추성호; 김명수; 범희영
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-10-11
Filing date: 2010-10-11
Publication date: 2012-04-19
Anticipated expiration: 2030-10-11
Also published as: EP2439795A3; US8969892B2; US20120049229A1; CN102447032A; KR101690508B1; EP2439795B1; EP2439795A2

Abstract

실시 예에 따른 발광소자는 발광효율을 향상시키기 용이한 구조를 갖도록, 실시 예는 기판, 상기 기판 상에 순차적으로 제1 반도체층, 활성층 및 홀이 형성된 단차부가 형성된 제2 반도체층을 포함하는 발광구조물, 상기 제1 반도체층의 에지부에 배치되는 제1 패시베이션, 상기 제1 패시베이션과 접촉되며, 상기 발광구조물의 측면을 따라 상기 단차부의 제1 면까지 배치되는 제2 패시베이션, 상기 에지부를 제외한 상기 제1 반도체층에 배치된 제1 전극, 상기 제1 전극과 이격되며, 상기 제1 패시베이션에 배치된 제2 전극, 상기 제1 면과 반대위치의 제2 면에 배치된 전극패드 및 상기 제2 패시베이션을 따라 상기 홀을 관통하여, 상기 전극패드와 상기 제2 전극을 접촉하는 측면전극을 포함하는 발광소자를 제공한다.

Description

발광소자{Light emitting device}

실시 예는 발광소자에 관한 것으로서, 더욱 상세하게는 발광효율을 향상시키기 용이한 구조를 갖는 발광소자에 관한 것이다.

발광소자의 대표적인 LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.

실시 예의 목적은, 발광효율을 향상시키기 용이한 구조를 갖는 발광소자를 제공함에 있다.

실시 예에 따른 발광소자는, 기판, 상기 기판 상에 순차적으로 제1 반도체층, 활성층 및 홀이 형성된 단차부가 형성된 제2 반도체층을 포함하는 발광구조물, 상기 제1 반도체층의 에지부에 배치되는 제1 패시베이션, 상기 제1 패시베이션과 접촉되며, 상기 발광구조물의 측면을 따라 상기 단차부의 제1 면까지 배치되는 제2 패시베이션, 상기 에지부를 제외한 상기 제1 반도체층에 배치된 제1 전극, 상기 제1 전극과 이격되며, 상기 제1 패시베이션에 배치된 제2 전극, 상기 제1 면과 반대위치의 제2 면에 배치된 전극패드 및 상기 제2 패시베이션을 따라 상기 홀을 관통하여, 상기 전극패드와 상기 제2 전극을 접촉하는 측면전극을 포함할 수 있다.

실시 예에 따른 발광소자는, 제1 반도체층의 단차부에 적어도 하나의 홀을 형성하며, 적어도 하나의 홀을 관통하여 제1 반도체층의 상부에 배치된 전극패드와 연결되는 측면전극을 형성할 수 있으며, 홀의 상부까지 형성된 측면전극과 전극패드가 중첩되도록 함으로써, 접촉 면적을 상승 및 접촉을 용이하게 할 수 있는 이점이 있으며, 제조 공정시 공정수율 및 신뢰성을 향상시킬 수 있는 이점이 있다.

도 1은 실시 예에 따른 발광소자를 나타내는 단면도이다.
도 2 내지 도 6은 실시 예에 따른 발광소자의 제조 공정을 나타내는 순서도이다.

실시 예에 대한 설명에 앞서, 실시 예에서 언급하는 각 층(막), 영역, 패턴, 또는 구조물들의 기판, 각 층(막) 영역, 패드, 또는 패턴들의 "위(on)", "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와, "아래(under)"는 직접(directly)", 또는 "다른 층을 개재하여(indirectly)" 형성되는 모든것을 포함한다. 또한, 각 층의 위, 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

도면에서, 각 층의 두께나 크기는 설명의 편의, 및 명확성을 위하여 과장되거나, 생략되거나, 또는 개략적으로 도시되었다. 따라서, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.

또한, 실시 예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.

도 1은 실시 예에 따른 발광소자를 나타내는 단면도이다.

도 1을 참조하면, 발광소자(100)는 기판(110) 및 기판(110) 상에 배치되는 발광구조물(120)을 포함할 수 있다.

기판(110)은 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 기판(110)은 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.

실시 예에서, 기판(110)은 전도성을 갖는 것으로 설명하나, 전도성을 갖지 않을 수도 있으며, 이에 한정을 두지 않는다.

즉, 기판(110)은 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr) 중에서 선택된 어느 하나로 형성하거나, 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.

이와 같은, 기판(110)은 발광소자(100)에서 발생하는 열의 방출을 용이하게 하여 발광소자(100)의 열적 안정성을 향상시킬 수 있다.

기판(110) 상에는 버퍼층(111)이 적층될 수 있으며, 이에 버퍼층(111)은 제1, 2 전극(130, 150)이 대기중에 노출되는 것을 방지하고, 전류 인가중에 제1, 2 전극(130, 150)의 원자가 전기장에 의해 이동하는 일렉트로마이그레이션 (electromigration) 현상을 최소화하기 위해 형성한다. 또한, 버퍼층(111)은 하부 물질과의 접착력이 우수한 금속 물질을 이용하여 형성하고, 버퍼층(111) 상부에 확산 방지막(미도시)을 더 형성할 수 있다.

버퍼층(111)은 접착력이 우수한 금속 물질로 형성될 수 있으며, 예를들어, 인듐(In), 주석(Sn), 은(Ag), 니오브(Nb), 니켈(Ni), 알루미늄(Au), 구리(Cu) 중 적어도 하나이며, 상기 확산 방지막은 백금(Pt), 팔라듐(Pd), 텅스텐(W), 니켈(Ni), 루테늄(Ru), 몰리브덴(Mo), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 하프늄(Hf), 지르코늄(Zr), 니오브(Nb), 바나듐(V) 중 적어도 하나 또는 둘 이상의 합금을 이용할 수 있다. 따라서, 버퍼층(111)은 단층 또는 다층 구조로 형성할 수 있다.

버퍼층(111) 상에 배치되는 제1 전극(130)은 반사막(미도시)과 전극층(미도시)을 포함할 수 있으며, 상기 반사막은 버퍼층(111) 상에 배치되며, 상기 전극층은 상기 반사막 상에 배치될 수 있다.

상기 전극층은 도전성 물질로 형성될 수 있으며, 예를들어, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.

한편, 상기 반사막과 상기 전극층은 동일한 폭을 가지고 형성될 수 있으며, 상기 반사막과 상기 전극층은 폭 및 길이 중 적어도 하나가 상이할 수 있으며, 이에 한정을 두지 않는다.

또한, 상기 반사막과 상기 전극층은 동시 소성 과정을 거쳐 형성될 수 있으며, 동시 소정을 하는 경우 접합력이 우수할 수 있다.

또한, 제1 전극(130)과 발광구조물(120) 사이에는 제1 전극(130)에서 공급되는 전류의 군집 현상을 방지하기 위한 전류확산방지층(미도시)이 배치될 수 있다.

그리고, 제1 전극(130)의 외주부 측면에 이격 배치된 제1 패시베이션(142) 및 발광구조물(120)의 측면에 배치된 제2 패시베이션(144)을 포함할 수 있다.

실시 예에서, 제1, 2 패시베이션(142, 144)은 서로 분리된 것으로 설명하였으나, 제1, 2 패시베이션(142, 144)은 일체형으로 형성될 수 있으며, 제1 패시베시션(142)은 제1 패시베이션(144)과 다른 재질로 사용될 수 있으며, 이에 한정을 두지 않는다.

여기서, 제1 패시베이션(142)은 제1 전극(130)과 이격 배치되며, 제2 반도체층(126)의 에지부(미도시)에 배치될 수 있다.

그리고, 제2 패시베이션(144)은 발광구조물(120)의 측면을 따라 제1 반도체층(122)의 단차부(미도시)까지 배치될 수 있다.

즉, 제2 패시베이션(144)은 제1 반도체층(122)의 상부까지 배치되지 않으며, 상기 단차부가 외부로 노출되도록 배치될 수 있으며, 이에 한정을 두지 않는다.

여기서, 제1, 2 패시베이션(142, 144)의 폭은 서로 상이할 수 있으며, 이에 한정을 두지 않는다.

제1, 2 패시베이션(142, 144)은 절연성 물질을 이용하여 형성할 수 있으며, 예를들어, 산화 실리콘(Si0₂), 질화실리콘(Si₃N₄) 등의 물질로 형성될 수 있으며, 제1 전극(130) 보다 전기전도도가 절연 물질에 근접한 금속 물질로 형성될 수 있으며, 이에 한정을 두지 않는다.

제1 패시베이션(142) 상에는 제2 전극(150)이 배치될 수 있다. 이때, 제2 전극(150)은 제1 전극(130)과 전기적으로 연결되지 않도록 이격 배치될 수 있다.

또한, 제2 전극(150)은 제1 전극(130)의 양측 외주부 측면에 이격 배치될 수 있으며, 제1 전극(130)의 일측 외주부 측면에 이격 배치될 수 있으며, 이에 한정을 두지 않는다.

전극패드(152)는 제1 반도체층(122) 상에 배치될 수 있으며, 측면전극(160)은 제2 전극(150)과 전극패드(152)를 전기적으로 연결시키며, 제2 패시베이션(144) 상에 배치될 수 있다.

즉, 측면전극(160)은 제2 패시베이션(144) 보다 길게 배치될 수 있으며, 증착에 의해 형성할 수 있다.

또한, 측면전극(160)은 제2 반도체층(126)의 단차부에 형성된 홀(h)을 관통하여 제2 반도체층(126)의 상부, 즉 전극패드(152)와 접촉될 수 있다.

발광구조물(120)은 제1 반도체층(122), 제2 반도체층(126) 및 제1, 2 반도체층(122, 126) 사이에 활성층(124)을 포함할 수 있다.

여기서, 제1 반도체층(122)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 GaN층, AlGaN층, InGaN층 등과 같은 GaN계 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트가 도핑될 수 있다.

한편, 제1 반도체층(122)의 상면 일측에는 니켈(Ni) 등으로 전극패드(152)가 형성될 수 있고, 전극패드(152)가 형성되지 않은 제1 반도체층(122)의 표면 일부 영역 또는 전체 영역에 대해 소정의 식각 방법으로 광 추출효율을 향상시키기 위한 요철(128)을 형성해 줄 수 있다.

제1 반도체층(122)의 아래에는 활성층(124)이 형성될 수 있다. 활성층(124)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.

활성층(124)은 예를 들어, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW : Multi Quantum Well)로 형성될 수 있다.

따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.

활성층(124) 아래에는 제2 반도체층(126)이 형성될 수 있다. 제2 반도체층(126)은 p형 반도체층으로 구현되어, 활성층(124)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

이때, 제2 반도체층(126)의 아래에는 제3 반도체층(미도시)을 형성할 수도 있다. 여기서 제3 반도체층은 n형 반도체층으로 구현될 수 있다.

한편, 상술한 제1 반도체층(122), 활성층(124) 및 제2 반도체층(126)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

또한, 상술한 바와는 달리 실시예에서 제1 반도체층(122)이 p형 반도체층으로 구현되고, 제2 반도체층(126)이 n형 반도체층으로 구현될 수 있으며, 이에 한정하지 않는다.

여기서, 제1 반도체층(122)은 홀(h)이 형성된 상기 단차부를 포함할 수 있으며, 이는 발광소자(100)의 제조 공정시, 발광구조물(120)이 분리용 기판(미도시)상에 성장된 후, 아이솔레이션(isolation) 공정을 통하여 소자 크기로 분리된 복수의 발광구조물을 형성하는 과정에서, 단차부를 형성할 수 있으며, 이후 단차부에 홀(h)을 형성할 수 있다.

상술한 바와 같이, 발광소자(100)의 제조 과정은 후술하는 도 2 내지 도 6에서 자세하게 설명하기로 한다.

도 2 내지 도 6은 실시 예에 따른 발광소자의 제조 공정을 나타내는 순서도이다.

도 2를 참조하면, 분리용 기판(101)상에는 발광구조물(120)이 성장될 수 있다.

이때, 분리용 기판(101)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 도면에 나타내지는 않았으나 분리용 기판(101)과 발광구조물(120) 사이에는 버퍼층(미도시)이 형성될 수 있다.

상기 버퍼층은 3족과 5족 원소가 결합 된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.

발광구조물(120)은 제1 반도체층(122), 활성층(124) 및 제2 반도체층(126)을 포함할 수 있으며, 자세한 설명은 도 1에서 상술한 바 생략한다.

즉, 도 2(a)는 분리용 기판(101)과 발광구조물(120)의 단면을 나타낸 것이며, 도 2(b)는 분리용 기판(101)과 발광구조물(120)의 사시도를 나타낸 것이다.

도 3을 참조하면, 분리용 기판(101) 상에 성장된 발광구조물(120)을 아이솔레이션(isolation) 공정에 의해 소자 크기의 제1 내지 제4 발광구조물(120_1 ~ 120_4)로 분리할 수 있다.

또한, 제1 내지 제4 발광구조물(120_1 ~ 120_4) 각각에 형성된 단차부(s1)가 서로 연결되어, 분리용기판(101)과 제1 내지 제4 발광구조물(120_1 ~ 120_4)을 분리하여, 도 3에 나타낸 공정을 수행하게 된다.

즉, 발광구조물(120)의 성장 이후, 아이솔레이션 공정을 실행하여 제1 내지 제4 발광구조물(120_1 ~ 120_4) 각각에 포함된 제1 반도체층(122)의 일 영역이 노출된 단차부(s1)를 형성할 수 있다.

실시 예에서 단차부(s1)는 제1 반도체층(122)의 둘레에 형성되는 것으로 설명하였으나, 제1 반도체층(122)의 어느 한 일측에 형성될 수 있으며, 이에 한정을 두지 않는다.

즉, 제1 내지 제4 발광구조물(120_1 ~ 120_4)은 계단 형상을 가지며, 단차부(s1)에는 적어도 하나의 홀(h)이 형성될 수 있다.

이때, 적어도 하나의 홀(h)은 원 형상을 가질 수 있으며, 이 밖에 다각형 형상 또는 에지 부분에 곡률이 형성된 형상을 가질 수 있으며, 이에 한정을 두지 않는다.

여기서, 적어도 하나의 홀(h)은 단차부(s1)의 제1 면에서 상기 제1 면과 반대되는 위치의 제2 면까지 관통되도록 형성될 수 있다.

즉, 도 3은 분리용 기판(101) 및 제1 내지 제4 발광구조물(120_1 ~ 120_4)를 나타내는 단면도 및 사시도이다.

제1 내지 제4 발광구조물(120_1 ~ 120_4) 각각에 포함된 제1 반도체층(122)은 서로 이격된 것으로 나타내고 설명하였으나, 서로 분리되지 않을 수 있으며, 이에 한정을 두지 않는다.

도 4는 도 4(a) 및 도 4(b) 각각에 단면도 및 사시도를 나타낸 것이며, 도 4를 참조하면, 제1 내지 제4 발광구조물(120_1 ~ 120_4) 중 제1 발광구조물(120_1)로 설명하며, 제2 내지 제4 발광구조물(120_2 ~ 120_4)도 동일한 공정을 통하여 발광소자(100)가 제조될 수 있다.

즉, 제2 반도체층(126)의 중앙부에는 제1 전극(130)이 배치되며, 제1 전극(130)과 이격되어 제2 반도체층(126)의 양측 에지부에는 제1 패시베이션(142)이 배치될 수 있다.

이때, 제1 패시베이션(142)의 두께(d1)는 제1 전극(130)의 두께(d2)보다 얇게 형성될 수 있다.

이후, 제2 패시베이션(144)은 제1 패시베이션(142)에 접촉하여, 제1 발광구조물(120_1)의 측면을 따라 제1 반도체층(122)의 단차부(s1)까지 형성될 수 있다.

즉, 제1, 2 패시베이션(142, 144)은 제1 발광구조물(120_1)을 보호하며, 자세한 설명은 도 1에서 설명한바 생략하기로 한다.

제1, 2 패시베이션(142, 144)이 형성된 후, 제1 패시베이션(142) 상에는 제2 전극(150)이 배치될 수 있다.

이때, 제2 전극(150)의 두께(d3)는 제1 전극(130)의 두께(d2)보다 얇게 형성될 수 있으며, 제1 전극(130)의 두께(d2)는 제1 패시베이션(142)의 두께(d1)과 제2 전극(150)의 두께(d3)의 합과 동일하게 형성될 수 있으며, 이에 한정을 두지 않는다.

제2 전극(150)이 배치된 후, 제2 패시베이션(144) 상에 측면전극(160)이 증착되어 배치될 수 있다.

여기서, 측면전극(160)은 단차부(s1)에 형성된 홀(h)의 상부, 즉 분리용 기판(101)에 접촉되도록 배치될 수 있다.

측면전극(160)은 홀(h)의 내부에 배치되는 홀전극(162) 및 홀전극(162)과 접촉되며, 제2 전극(150)과 접촉되는 측전극(164)를 포함할 수 있다.

실시 예에서, 측면전극(160)은 홀전극(162)과 측전극(164)으로 분리하여 설명하나, 홀전극(162)과 측전극(164)은 증착과정에서 동시에 일체형으로 형성될 수 있으며, 이에 한정을 두지 않는다.

이때, 홀전극(162)은 홀(h)의 형상과 동일한 형상을 가지며, 홀전극(162)의 폭(w1)은 측전극(164)의 폭(w2)보다 크게 형성될 수 있다.

즉, 홀전극(162)은 폭(w1)을 크게함으로써, 분리용 기판(101)을 분리한 후 배치되는 전극패드(152)와의 접촉 면적을 확대시킬 수 있다.

그리고, 측전극(164)의 두께(d4)는 제2 전극(150)의 두께(d3)보다 얇게 형성될 수 있으며, 측전극(164)의 두께(d4)는 제2 전극(150)과 접촉되는 부분이 가장 얇게 형성되며, 홀전극(162)과 접촉되는 부분이 가장 두껍게 형성될 수 있으며, 이에 한정을 두지 않는다.

도 5를 참조하면, 제1, 2 전극(130, 150) 상에 버퍼층(111) 및 기판(110)이 본딩되며, 분리용 기판(101)과 제1 발광구조물(120_1)의 분리공정을 위하여, 분리용 기판(101)의 하면에 레이저 빔(hv)을 조사한다.

즉, 분리용 기판(101)의 하면에 조사되는 레이저 빔(hv)은 제1 반도체층(122)의 단차부(s1)에도 조사되지만, 단차부(s1)에 의해 제2 패시베이션(144) 및 활성층(126)으로 조사되지 않을 수 있다.

제1 반도체층(122)의 단차부(s1) 하면에는 레이저 빔(hv)에 의해 손상(damage)이 발생할 수 있으나, 이는 발광면에 러프니스를 형성하는 것과 동일할 수 있으며, 이에 따른 발광효율에 대해 영향을 끼치지 않을 것이다.

이와 같이, 제1 반도체층(122)의 단차부(s1)에 의해 레이저 빔(hv)이 활성층(124)에 직접 조사되는 것을 방지할 수 있으므로, 활성층(124)의 손상(damage)을 방지할 수 있으며, 그에 따라 발광소자(100)의 신뢰성을 확보하기 용이할 수 있다.

도 6을 참조하면, 분리용 기판(101)이 분리된 후, 제1 반도체층(122)의 일부 또는 전체 영역에 요철(128) 패턴을 형성할 수 있으며, 요철(128) 패턴이 형성된 후 전극패드(150)를 본딩할 수 있다.

실시 예에 따른 발광소자는 패키지 내에 실장될 수 있으며, 발광 다이오드가 실장된 발광소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.

이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 다이오드 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

기판;
상기 기판 상에 순차적으로 제1 반도체층, 활성층 및 홀이 형성된 단차부가 형성된 제2 반도체층을 포함하는 발광구조물;
상기 제1 반도체층의 에지부에 배치되는 제1 패시베이션;
상기 제1 패시베이션과 접촉되며, 상기 발광구조물의 측면을 따라 상기 단차부의 제1 면까지 배치되는 제2 패시베이션;
상기 에지부를 제외한 상기 제1 반도체층에 배치된 제1 전극;
상기 제1 전극과 이격되며, 상기 제1 패시베이션에 배치된 제2 전극;
상기 제1 면과 반대위치의 제2 면에 배치된 전극패드; 및
상기 제2 패시베이션을 따라 상기 홀을 관통하여, 상기 전극패드와 상기 제2 전극을 접촉하는 측면전극;을 포함하는 발광소자.
제 1 항에 있어서, 상기 측면전극은,
상기 홀을 관통하는 홀전극; 및
상기 제2 패시베이션 상에 배치된 측전극;을 포함하는 발광소자.
제 2 항에 있어서, 상기 홀전극의 형상은,
원 형상, 다각형 형상 및 적어도 일측 에지가 곡률을 갖는 형상 중 어느 하나인 발광소자.
제 2 항에 있어서, 상기 홀전극의 폭은,
상기 측전극의 폭보다 큰 발광소자.
제 2 항에 있어서, 상기 전극패드는,
상기 홀전극 상에 배치되는 제1 패드; 및
상기 제1 패드에 접촉되는 제2 패드;를 포함하는 발광소자.
제 5 항에 있어서, 상기 제1 패드의 형상은,
상기 홀전극의 형상과 동일한 발광소자.
제 5 항에 있어서, 상기 제1 패드는,
상기 홀전극과 중첩되는 발광소자.
제 5 항에 있어서, 상기 제1 패드의 폭은,
상기 홀전극의 폭과 동일하거나,
또는 상기 홀전극의 폭보다 큰 발광소자.