[go: up one dir, main page]

KR20120028566A - 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 - Google Patents

캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20120028566A
KR20120028566A KR1020100090492A KR20100090492A KR20120028566A KR 20120028566 A KR20120028566 A KR 20120028566A KR 1020100090492 A KR1020100090492 A KR 1020100090492A KR 20100090492 A KR20100090492 A KR 20100090492A KR 20120028566 A KR20120028566 A KR 20120028566A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
metal foil
metal
carrier member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100090492A
Other languages
English (en)
Other versions
KR101167422B1 (ko
Inventor
이석원
장태은
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100090492A priority Critical patent/KR101167422B1/ko
Publication of KR20120028566A publication Critical patent/KR20120028566A/ko
Application granted granted Critical
Publication of KR101167422B1 publication Critical patent/KR101167422B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명의 바람직한 실시예에 따른 캐리어 부재는 절연층, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된다.

Description

캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법{Carrier member and method of manufacturing PCB using the same}
본 발명은 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.
통상 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선을 형성하여 보드 상에 IC(Intergrated Circuit) 또는 전자부품을 배치 고정하고 이들 간의 전기적 배선을 구현한 후 절연체로 코팅한 것이다.
최근 전자산업의 발달로 인하여 전자부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라, 이러한 전자부품이 탑재되는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
특히, 인쇄회로기판의 박판화에 대응하기 위해서 코어기판을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다. 그런데, 코어리스 기판의 경우 코어기판을 사용하지 않기 때문에 제조공정 중에 지지체 기능을 수행할 수 있는 캐리어 부재가 필요하다.
도 13 내지 도 17에는 종래기술에 따른 캐리어를 이용한 인쇄회로기판의 제조방법에 도시되어 있다. 이하, 도 13 내지 도 17을 참조하여 그 제조방법을 설명하면 다음과 같다.
먼저, 도 13에 도시한 바와 같이, 캐리어(10)를 준비한다. 구체적으로, 절연층의 양면에 동박층이 형성된 동박적층판(11;CCL)의 양면에 접착층(12), 제1금속층(13) 및 제2금속층(14)를 차례로 형성한다. 이때, 고온/고압 프레스로 열과 압력을 가해줌으로써 접착층(12)의 양단은 동박적층판(11)과 제2금속층(14)에 접착한다. 한편, 제1금속층(13)은 제2금속층(14)에 접촉되어 있을 뿐, 접착되어 있지는 않다.
다음, 도 14에 도시한 바와 같이, 캐리어(10)의 양면에 빌드업층(15)을 형성하고, 최외각 절연층 상에 제3금속층(16)을 형성한다. 빌드업층(15)은 일반적으로 공지된 방법에 의해 수행되며, 각 빌드업 회로층을 연결하는 비아가 추가적으로 형성될 수 있다. 또한, 제3금속층(16)은 빌드업층(15)의 휨 현상을 방지하기 위하여 형성된다.
다음, 도 15에 도시한 바와 같이, 빌드업층(15)을 캐리어(10)와 분리한다. 이때, 동박적층판(11)과 제2금속층(14)에 접착한 접착층(12)의 양단을 라우터 공정을 통해 제거하여 빌드업층(15)을 캐리어(10)로부터 분리한다. 제1금속층(13)은 이형층의 역할을 하는 것으로서 제2금속층(14)과 접착되어 있지 않기 때문에, 접착층(12)이 제거되면 제2금속층(14)과 쉽게 분리된다.
다음, 도 16에 도시한 바와 같이, 빌드업층(15)에 형성된 제2금속층(14)과 제3금속층(16)을 에칭으로 제거한다.
다음, 도 17에 도시한 바와 같이, 빌드업층(15)의 최외층 절연층에 빌드업층(15)의 최외층 회로층 중 패드부(19)를 노출시키는 오픈부(17)를 가공하고, 솔더볼(18)을 형성한다.
그러나, 종래와 같은 캐리어를 이용한 인쇄회로기판의 경우, 인쇄회로기판의 양 끝단을 라우터 공정에 의해 절단하기 때문에, 절단하는 길이만큼 기판의 크기가 변하게 되는 문제점이 있다.
또한, 대부분의 기판 공정은 양산성을 최대한 높이고 원가를 절감하기 위하여 공정에 진행되는 판넬을 최대한 활용할 수 있도록 설계되어 있으며, 사용하는 원판 크기에 맞게 고정되어 있다. 그러나, 종래의 방법대로 기판을 분리하게 되면 기판의 크기가 작아지므로, 분리 후에 진행되는 솔더 레지스트 형성 공정, 금도금을 포함한 표면처리 공정 등에 기존에 설계된 지그(jig) 및 설비를 개조하거나 신규 설비를 도입하는 등 투자 비용이 증가하는 문제점이 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일측면은 금속박의 샤이니(shiny)면과 매트(matte)면을 이용하여 캐리어를 제작함으로써, 캐리어와 기판 분리 시 기판의 크기 변화없이 분리할 수 있는 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 바람직한 실시예에 따른 캐리어 부재는 절연층, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된다.
상기 금속박과 절연층 사이에 이형층을 더 포함할 수 있다. 여기서 상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있다.
또한, 상기 금속박의 금속은 구리(copper)일 수 있다.
본 발명의 바람직한 실시예에 따른 캐리어 부재를 이용한 인쇄회로기판의 제조방법은 절연층과, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된 캐리어 부재를 준비하는 단계와, 상기 캐리어 부재의 양면에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계 및 상기 절연층으로부터 상기 금속박을 박리하여 한 쌍의 적층체를 얻는 단계를 포함한다.
상기 빌드업층을 형성하는 단계 전 및 단계 후에 단면 금속적층판을 적층하는 단계를 더 포함할 수 있다.
상기 캐리어 부재를 준비하는 단계는 상기 절연층에 금속박을 형성하기 전에 이형층을 형성하는 단계를 더 포함할 수 있다. 여기서 상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있다.
또한, 상기 금속박의 금속은 구리(copper)일 수 있다.
상기 적층체를 얻는 단계 이후에, 상기 적층체에 외층 회로를 형성하는 단계를 더 포함할 수 있다.
상기 외층 회로를 형성하는 단계 이후에, 상기 외층 회로상에 솔더레지스트를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 측면에 따르면, 금속박의 샤이니(shiny)면을 절연층에 부착시켜 빌드업층을 형성함으로써, 낮은 밀착력으로 인하여 빌드업층 분리 시 양 끝을 절단하지 않아도 쉽게 분리할 수 있는 효과가 있다.
또한, 분리 시 절단하지 않고 분리함으로써, 빌드업층의 크기 변화를 방지할 수 있으므로 기존의 설비를 그대로 사용하여 기판을 제조할 수 있어 비용을 절감할 수 있는 효과가 있다.
도 1은 일반적인 금속박의 매트(matte)면과 샤이니(shiny)면을 나타내는 단면도이다.
도 2 본 발명의 바람직한 제1실시형태에 따른 캐리어 부재의 구조를 나타내는 단면도이다.
도 3은 본 발명의 바람직한 제2실시형태에 따른 캐리어 부재의 구조를 나타내는 단면도이다.
도 4 내지 도 12는 본 발명의 일 실시예에 따른 캐리어 부재를 이용한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 13 내지 도 17은 종래기술에 따른 캐리어를 이용한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
캐리어 부재
도 1은 일반적인 금속박의 매트(matte)면과 샤이니(shiny)면을 나타내는 단면도이다. 또한, 도 2는 본 발명의 바람직한 제1실시형태에 따른 캐리어 부재의 구조를 나타내고, 도 3은 본 발명의 바람직한 제2실시형태에 따른 캐리어 부재의 구조를 나타내는 단면도이다.
우선, 도 2를 참조하면, 본 발명의 제1실시형태에 따른 캐리어 부재는 절연층(200)과 절연층의 양면에 부착된 금속박(100)을 포함한다.
상기 절연층(200)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 금속박(100)의 재료는 특별히 한정되는 것은 아니지만, 구리, 니켈 또는 알루미늄으로 형성할 수 있고, 예를 들어, 구리포일(Cu foil)을 이용할 수 있다.
금속박(100)은 도 1에 도시한 바와 같이, 일반적으로 양면 중 한 면은 요철이 있는 면(이하, 매트(matte)면(100a)이라 한다.)이고, 다른 한 면은 요철이 없는 면(이하, 샤이니(shiny)면(100b)이라 한다.)으로 구성되어 있다.
일반적으로, 절연층(200)에는 금속박(100)의 매트(matte)면(100a)을 접착하여 절연층(200)과 금속박(100)의 기계적인 결합을 발생시킨다. 즉, 매트(100a)면의 요철이 절연층으로 매립되도록 하여 보통 0.7kgf/㎠ 이상의 높은 밀착력을 발생시켜 기계적으로 결합하도록 하는 것이다.
반면, 본 발명에서는 종래와는 달리 금속박(100)의 샤이니(shiny)면(100b)을 절연층(200)에 접착시켜 금속박(100)과 절연층(200)이 0.2kgf/㎠ 미만의 낮은 밀착력을 갖도록 한다. 이에 따라, 이후 캐리어 양면에 형성되는 빌드업층과 캐리어를 분리할 때 쉽게 분리할 수 있다.
또한, 도 3에 도시한 바와 같이, 본 발명의 제2실시형태에 따른 캐리어 부재는 절연층(200)과 금속박(100) 사이에 이형층(300)을 포함한다.
상기 이형층(300)은 상기 절연층(200)과 금속박(100) 사이의 밀착력을 조절하기 위하여 형성하는 것으로, 상기 이형층(300)으로는 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있으나, 특별히 이에 한정되지는 않는다.
예를 들어, 도 2에 도시한 제1실시형태에 따른 캐리어 부재의 절연층(200)과 금속박(100)이 0.2kgf/㎠ 미만의 낮은 밀착력을 갖는다고 한다면, 제2실시형태에 따른 캐리어 부재는 절연층(200)과 금속박(100) 사이에 상기 이형층(300)을 형성함으로써, 제1실시형태에 의한 캐리어 부재의 절연층(200)과 금속박(100)사이의 밀착력보다 더 낮게, 즉, 0.2kgf/㎠ 보다 낮은 밀착력을 갖도록 할 수 있다. 즉, 이형층(300)을 이용하여 절연층200)과 금속박(100)간의 밀착력을 조절할 수 있는 것이다.
이에 따라, 이후 제1실시형태에 따른 캐리어 부재와 제2실시형태에 따른 캐리어 부재에 빌드업층을 형성하고, 빌드업층과 캐리어 부재를 분리할 때, 제1실시형태에 따른 캐리어 부재와 분리할 때보다 제2실시형태에 따른 캐리어 부재와 분리할 때 좀 더 쉽게 분리할 수 있으므로 분리 시 발생하는 휨 현상을 방지할 수 있고, 분리 시 금속박(100)에 레진(resin)이 묻어 나오는 것을 방지할 수 있다.
상술한 제1실시형태에 따른 캐리어 부재 및 제2실시형태에 따른 캐리어 부재는 실제 적용되는 공정에 따라 적절히 선택되어 적용될 수 있다.
인쇄회로기판의 제조방법
도 4 내지 도 12는 본 발명의 일 실시형태에 따른 캐리어 부재를 이용한 인쇄회로기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
우선, 도 2에 도시한 바와 같이, 절연층(200)과 상기 절연층(200)의 양면에 금속박(100)이 형성된 캐리어 부재(250)를 준비하고, 도 4에 도시된 바와 같이, 상기 캐리어 부재(250)의 양면에 제1절연층(105)과 제1금속층(110)(이 둘을 합쳐서 제1단면 금속적층판(107)이라 할 수 있다.)을 적층한다.
상기 절연층(200)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 금속박(100)의 재료는 특별히 한정되는 것은 아니지만, 구리, 니켈 또는 알루미늄으로 형성할 수 있고, 예를 들어, 구리포일(Cu foil)을 이용할 수 있다.
도 1에 도시한 바와 같이, 일반적으로 금속박(100)의 한 면은 요철이 있는 면(이하, 매트(matte)면(100a)이라 한다.)이고, 다른 한 면은 요철이 없는 면(이하 샤이니(shiny)면(100b)이라 한다.)으로 구성되어 있으며, 본 발명의 바람직한 실시형태에 따른 캐리어 부재(250)는 상기 금속박(100)의 샤이니면(100b)이 상기 절연층(200)에 접하도록 부착되어 형성된다.
이때, 도 3에 도시한 바와 같이, 상기 캐리어 부재를 준비 시 상기 금속박(100)의 샤이니면(100b)과 절연층(200) 사이에 이형층을 더 형성할 수 있다. 상기 이형층은 상기 절연층(200)과 금속박(100) 사이의 밀착력을 조절하기 위하여 형성하는 것으로, 상기 이형층으로는 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함할 수 있으나, 특별히 이에 한정되지는 않는다.
다음, 도 5 내지 도 7에 도시한 바와 같이, 상기 캐리어 부재의 양면에 빌드업 절연층(115) 및 빌드업 회로층(120)을 포함하는 빌드업층(150)을 형성한다.
우선, 도 5에 도시한 바와 같이, 제1실시예에 따르면, 상기 회로층(120)은 상기 제1금속층(110)을 통상의 포토리소그라피 공법을 적용하여, 예를 들어, 드라이 필름을 금속층에 도포한 후, 노광, 현상하여 선택적으로 식각함으로써 형성될 수 있다. 제2실시예에 따르면, 상기 회로층(120)은 상기 제1금속층(110)을 에칭하여 제거한 후 화학동도금 및 패턴동도금을 포함하는 통상의 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 통하여 형성될 수도 있으나, 특별히 이에 한정되는 것은 아니다.
이어서, 도 6 내지 도 7에 도시한 바와 같이, 당업계에 공지된 통상의 회로 형성방법에 따라 회로패턴과 절연층(115)을 차례로 쌓아 올리는 방식으로 빌드업층(150)을 형성한다.
더욱 상세히 살펴보면, 빌드업층(150)은 절연층(115)를 적층하고 YAG 레이저 또는 CO2 레이저를 이용하여 비아홀(130)을 형성한 후(도 6 참조), SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아(132)를 포함한 회로층(120)을 형성하는 과정(도 7 참조)을 반복함으로써 완성할 수 있다.
또한, 도 8에 도시한 바와 같이, 기판의 휨을 방지하기 위해서 빌드업층(150)의 외층에 제2절연층(125)과 제2금속층(160)(이 둘을 합쳐서 제2단면 금속적층판(157)이라 할 수 있다.)을 더 적층할 수 있다.
다음, 도 9에 도시한 바와 같이, 금속박(100)을 절연층(200)으로부터 분리하여 한 쌍의 적층체(170a, 170b)를 얻는다.
이때, 상기 금속박(100)의 샤이니(shiny)면(100b)이 절연층(200)과 접착되어 있으므로, 접착력이 0.2kgf/㎠ 미만으로 낮아 쉽게 분리할 수 있다. 또한, 이때, 상기 금속박(100)과 절연층(200) 사이에 이형층이 형성되어 있다면, 접착력이 0.2kgf/㎠ 보다도 훨씬 낮도록 조절 가능하므로 상기 금속박(100)과 절연층(200)은 더욱 쉽게 분리할 수 있다.
이와 같이, 금속박(100)과 절연층(200)을 쉽게 분리할 수 있으므로 분리 시 적층체(170a, 170b)의 휨 현상을 방지할 수 있다.
다음, 도 10 내지 도 11에 도시한 바와 같이, 한 쌍의 적층체(170a, 170b)을 얻은 후, 상기 한 쌍의 적층체(170a, 170b)에 외층 회로층(180)를 형성한다.
이는, 상기 적층체(170a, 170b)의 금속박(100)과 제2금속층(160)을 에칭으로 제거한 후, 제1절연층(105) 및 제2절연층(125)에 비아(134)를 포함한 외층 회로층(180)을 형성하여 수행될 수 있다. 이때, 절연층(200)과 금속박(100) 사이에 이형층이 형성되어 있었다면, 분리 후, 상기 금속박(100)에 묻어있는 상기 이형층은 연마에 의해 제거될 수 있다.
상기 절연층(200)과 금속박(100)을 분리한 후, 제2절연층(125)은 기판의 절연층으로 활용할 수 있으므로 절연층에 YAG 레이저 또는 CO2 레이저를 이용하여 비아홀를 형성한 후, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아(134)를 포함한 외층 회로층(180)을 형성할 수 있다.
상술한 외층 회로층(180) 형성방법은 상기 제1단면 금속적층판(107) 및 제2단면 금속적층판(157)의 적용 여부에 따라 달라질 수 있음을 당업자라면 충분히 인식할 수 있을 것이다. 또한, 상기에서 기재한 공정에 특별히 한정되지 않고 당업계에 공지된 서브트렉티브, SAP, MASP 등을 포함하는 통상의 회로 형성 공정이 적용될 수 있다.
다음, 도 12에 도시한 바와 같이, 제2절연층(125)의 외층에 솔더레지스트층(190)을 형성할 수 있다. 여기서 솔더레지스트층(190)은 내열성 피복 재료로 솔더링(soldering)시 외층 회로층(180)에 땜납이 도포되지 않도록 보호하는 역할을 한다. 또한, 외부회로와의 전기적 연결을 위해서 솔더레지스트층(190)에 개구부(191)를 가공하여 패드를 노출시키는 것이 바람직하다.
상기 빌드업층(150) 및 외층 회로층(180)의 절연층 및 금속층은 상기 캐리어 부재에서 상술한 바와 같은 절연층 및 금속박 재료가 사용될 수 있다.
본 실시형태에 따른 캐리어 부재를 이용한 인쇄회로기판 제조방법은 별도의 캐리어 재료나 제작 공정 없이 동박적층판(CCL)과 같은 금속적층판 형성 공정과 동시에 이루어져 쉽게 캐리어를 만들 수 있다. 또한, 금속박의 샤이니면이 절연층과 부착되도록 함으로써 절단 공정 없이 금속박과 절연층을 쉽게 분리할 수 있으므로, 분리 시 기판의 휨 현상을 방지하는 동시에 기판의 크기 변화를 방지할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 캐리어 부재 및 이를 이용한 기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 금속박 100a: 매트(matte)면
100b: 샤이니(shiny)면 200 : 절연층
150 : 빌드업층 170 : 적층체
180 : 외층회로 190 : 솔더레지스트층

Claims (11)

  1. 절연층;
    상기 절연층의 양면에 형성되는 금속박
    을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된 캐리어 부재.
  2. 청구항 1에 있어서,
    상기 금속박과 절연층 사이에 이형층을 더 포함하는 캐리어 부재.
  3. 청구항 2에 있어서,
    상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함하는 캐리어 부재.
  4. 청구항 1에 있어서,
    상기 금속박의 금속은 구리(copper)인 캐리어 부재.
  5. 절연층과, 상기 절연층의 양면에 형성되는 금속박을 포함하며, 상기 금속박은 샤이니(shiny)면으로 된 제1면과 매트(matte)면으로 된 제2면을 가지며, 상기 제1면이 상기 절연층과 접하도록 형성된 캐리어 부재를 준비하는 단계;
    상기 캐리어 부재의 양면에 빌드업 절연층 및 빌드업 회로층을 포함하는 빌드업층을 형성하는 단계;
    상기 절연층으로부터 상기 금속박을 박리하여 한 쌍의 적층체를 얻는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 빌드업층을 형성하는 단계 전 및 단계 후에 단면 금속적층판을 적층하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 5에 있어서,
    상기 캐리어 부재를 준비하는 단계는
    상기 절연층에 금속박을 형성하기 전에 이형층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 이형층은 불소계, 실리콘계, 폴리에틸렌테레프탈레이트, 폴리메틸펜텐 및 이들의 조합으로 이루어진 군으로부터 선택되는 물질을 포함하는 인쇄회로기판의 제조방법.
  9. 청구항 5에 있어서,
    상기 금속박의 금속은 구리(copper)인 인쇄회로기판의 제조방법.
  10. 청구항 5에 있어서,
    상기 적층체를 얻는 단계 이후에, 상기 적층체에 외층 회로를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 외층 회로를 형성하는 단계 이후에, 상기 외층 회로상에 솔더레지스트를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조방법.








KR1020100090492A 2010-09-15 2010-09-15 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 Active KR101167422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100090492A KR101167422B1 (ko) 2010-09-15 2010-09-15 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100090492A KR101167422B1 (ko) 2010-09-15 2010-09-15 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20120028566A true KR20120028566A (ko) 2012-03-23
KR101167422B1 KR101167422B1 (ko) 2012-07-19

Family

ID=46133349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090492A Active KR101167422B1 (ko) 2010-09-15 2010-09-15 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101167422B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420088B1 (ko) * 2013-08-07 2014-07-17 대덕전자 주식회사 회로기판 제조방법
CN114173474A (zh) * 2020-09-11 2022-03-11 巨擘科技股份有限公司 能被精确剥除之多层基板结构及其制造方法
CN116507048A (zh) * 2023-06-27 2023-07-28 荣耀终端有限公司 电路板成型方法及电路板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442918B1 (ko) 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
JP4549695B2 (ja) 2003-08-08 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5092662B2 (ja) * 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420088B1 (ko) * 2013-08-07 2014-07-17 대덕전자 주식회사 회로기판 제조방법
CN114173474A (zh) * 2020-09-11 2022-03-11 巨擘科技股份有限公司 能被精确剥除之多层基板结构及其制造方法
CN116507048A (zh) * 2023-06-27 2023-07-28 荣耀终端有限公司 电路板成型方法及电路板

Also Published As

Publication number Publication date
KR101167422B1 (ko) 2012-07-19

Similar Documents

Publication Publication Date Title
KR101077340B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101055473B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2011199077A (ja) 多層配線基板の製造方法
KR20110077403A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US10674608B2 (en) Printed circuit board and manufacturing method thereof
CN106550554B (zh) 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
JP2010147452A (ja) 基板製造用キャリア部材及びこれを用いる基板製造方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2015173302A (ja) 印刷回路基板
KR101205464B1 (ko) 인쇄회로기판 제조방법
KR101055462B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20100002664A (ko) 금속적층판 및 그 제조방법
KR20190008923A (ko) 회로 기판들을 제조하는 방법
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR20180013017A (ko) 인쇄회로기판
KR101151349B1 (ko) 칩 매립형 다층회로 인쇄회로기판 제조방법
KR20120031775A (ko) 코어리스 기판의 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR101156776B1 (ko) 인쇄회로기판의 제조방법
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100915

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111026

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120518

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120713

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120713

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150707

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee