[go: up one dir, main page]

KR20110114470A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20110114470A
KR20110114470A KR1020110033573A KR20110033573A KR20110114470A KR 20110114470 A KR20110114470 A KR 20110114470A KR 1020110033573 A KR1020110033573 A KR 1020110033573A KR 20110033573 A KR20110033573 A KR 20110033573A KR 20110114470 A KR20110114470 A KR 20110114470A
Authority
KR
South Korea
Prior art keywords
driver
output
replica
slvs
output driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020110033573A
Other languages
English (en)
Inventor
요시유끼 에즈미
후까시 모리시따
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20110114470A publication Critical patent/KR20110114470A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

출력 특성의 자동 조정이 가능하며, 또한 저전력으로 동작할 수 있는 고속 디지털 출력 드라이버를 갖는 반도체 장치를 제공한다. 출력용 드라이버(3)는, 참조 전류 Iref2의 크기에 따라서, 출력 특성의 조정이 가능한 스케일러블 저전압 신호 방식의 드라이버이다. 출력용 드라이버 레플리카(4)는, 출력용 드라이버를 복제한 것이며, 자신의 출력과 기준 전압과의 차이에 기초하여, 참조 전류 Iref2의 크기를 조정하여 출력용 드라이버(3)에 출력한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관한 것으로, 특히, 출력 드라이버를 갖는 반도체 장치에 관한 것이다.
CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 반도체 장치에는, 외부에 고속으로 데이터를 출력할 수 있는 LVDS(Low Voltage Differential Signaling)와 같은 차동 인터페이스가 설치되어 있다.
예를 들면, 특허 문헌 1(일본 특허 공개 제2010-11432호 공보)에 기재되어 있는 LVDS 인터페이스는, 정전류 i1, i2(i1>i2)를 절환하는 전류값 절환 회로와, 디지털 신호를 차동 출력 신호로서 외부 장치인 화상 처리의 회로 블록에 전송하는 전송 회로와, 동작 모드가 변화하여도, 차동 출력 신호의 오프셋 전압을 일정하게 유지하는 오프셋 전압 유지 회로를 구비하고 있다.
[특허 문헌 1] 일본 특허 공개 제2010-11432호 공보
그러나, 특허 문헌 1의 LVDS 인터페이스는, 특성 조정부를 구비하고 있지만, 특성 판정과 제어 부분을 내장하고 있지 않기 때문에, 외부 장치를 포함한 특성 조정 시퀀스를 구축해야만 하는 제약이 있다.
또한, 특허 문헌 1의 LVDS 인터페이스는, 온도 등의 주변 환경의 변동 또는 제조 시의 웨이퍼 프로세스의 변동에 기인하는 출력의 특성 변동을 조정하기 위해, 차동 출력 신호의 오프셋 전압을 일정하게 유지하는 오프셋 전압 유지 회로를 설치하고 있다. 그 때문에, 전원과 그라운드와의 사이에 다수의 소자가 접속되어, 종방향 적층 단수가 많아진다. 그 결과, 저전력화를 위해 전원 전압의 레벨을 내리는 것이 곤란하게 된다.
본 발명의 목적은, 출력 특성의 자동 조정이 가능하며, 또한 저전력으로 동작할 수 있는 드라이버를 갖는 반도체 장치를 제공하는 것이다.
본 발명의 일 실시 형태는, 제1 참조 전류의 크기에 따라서, 출력 특성의 자동 조정이 가능한 스케일러블(scalable) 저전압 신호 방식의 출력용 드라이버와, 출력용 드라이버를 복제한 드라이버 레플리카를 구비하고, 드라이버 레플리카(driver replica)는, 자신의 출력과 기준 전압과의 차이에 기초하여, 제1 참조 전류의 크기를 조정하여 출력용 드라이버에 출력한다.
본 발명의 일 실시 형태의 반도체 장치의 드라이버에 따르면, 출력 특성의 자동 조정이 가능하며, 또한 저전력으로 동작할 수 있다.
도 1은 본 발명의 실시 형태의 반도체 장치의 구성을 나타내는 도면.
도 2는 제1 실시 형태의 드라이버부의 구성을 나타내는 도면.
도 3은 도 2의 드라이버 회로와, 그 드라이버 회로에 접속되는 리시버 회로의 구성을 나타내는 도면.
도 4는 도 3의 각 구성 요소의 상세한 구성을 나타내는 도면.
도 5는 제2 실시 형태의 드라이버부의 구성을 나타내는 도면.
도 6은 제3 실시 형태의 드라이버부의 구성을 나타내는 도면.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하여 설명한다. 도 1은, 본 발명의 실시 형태의 반도체 장치의 구성을 나타내는 도면이다.
도 1을 참조하여, 이 반도체 장치(100)는, CMOS 이미지 센서로서, 광을 전기 신호로 변환하는 화소(CMOS 센서)가 행렬 형상으로 배치된 화소 어레이(73)와, 열마다 설치되고, 화소 어레이(73)로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 컬럼 ADC(72)를 구비한다. 또한, 이 반도체 장치(100)는, 화소 어레이(73)의 행을 선택하는 수직 주사 구동 회로(71)와, 컬럼 ADC(72)로부터의 디지털 데이터를 받아서 외부의 화상 처리용의 회로에 출력하는 드라이버부(75)를 갖는다.
[제1 실시 형태]
도 2는, 제1 실시 형태의 드라이버부의 구성을 나타내는 도면이다.
도 1을 참조하여, 드라이버부(75)는, 복수개의 드라이버 회로(2a∼2n)를 구비한다. 복수개의 드라이버 회로(2a∼2n)의 각각은, 출력용 드라이버(3)와, 출력용 드라이버 레플리카(4)를 구비한다.
출력용 드라이버(3)는, 참조 전류 Iref2의 크기에 따라서, 출력 특성의 자동 조정이 가능한 스케일러블 저전압 신호 방식의 드라이버이다.
출력용 드라이버 레플리카(4)는, 출력용 드라이버(3)를 복제한 레플리카이다. 출력용 드라이버 레플리카(4)는, 자신의 출력과 기준 전압과의 차이에 기초하여, 참조 전류 Iref2의 크기를 조정하여 출력용 드라이버(3)에 출력한다.
도 3은, 도 2의 드라이버 회로와, 그 드라이버 회로에 접속되는 리시버 회로의 구성을 나타내는 도면이다.
도 3을 참조하여, 드라이버 회로(2)는, 프리 드라이버(5) 및 SLVS(Scalable Low-Voltage Signaling) 출력 드라이버(7)로 이루어지는 출력용 드라이버(3)를 갖는다. SLVS 출력 드라이버(7)로서, 예를 들면, JEDEC(Joint Electron Device Engineering Council) 규격의 SLVS-400을 이용할 수 있다.
SLVS 출력 드라이버(7)는, 간이한 기본 구성이므로, 종래의 LVDS 드라이버와 같이, 내부에서 직접, 출력 변동을 조정할 수 없다. 그 때문에, 드라이버 회로(2)는, 또한, SLVS 출력 드라이버(7)의 출력 변동을 조정하기 위해, 프리 드라이버 레플리카(6) 및 SLVS 출력 드라이버 레플리카(8)로 이루어지는 출력용 드라이버 레플리카(4)를 구비한다.
SLVS 출력 드라이버(7) 및 SLVS 출력 드라이버 레플리카(8)는, LVDS 드라이버와 같은 차동 공통 전류원을 갖지 않고, 저전압(0.8V)의 전원 전압으로 구동되기 때문에, 소비 전력을 억제할 수 있다.
리시버 회로(90)는, SLVS 리시버(95)를 구비한다. 차동 전송로(93, 94)의 종단에 임피던스 Rz(50Ω)의 종단 저항(91, 92)이 설치된다. 또한, 차동 전송로(93, 94)는, 임피던스 Rz(50Ω)의 특성 임피던스를 갖는다.
SLVS 출력 드라이버 레플리카(8)는, SLVS 출력 드라이버(7)를 모의하도록, 내부에, Rz(50Ω)의 임피던스를 갖는다.
프리 드라이버 레플리카(6)는, SLVS 출력 드라이버 레플리카(8)에 참조 전류 Iref1을 부여하고, 프리 드라이버(5)에 참조 전류 Iref2를 부여한다.
SLVS 출력 드라이버 레플리카(8)의 출력은, 프리 드라이버 레플리카(6)에 피드백되고, 참조 전류 Iref1 및 참조 전류 Iref2의 값이 조정된다.
도 4는, 도 3의 각 구성 요소의 상세한 구성을 나타내는 도면이다. 프리 드라이버 레플리카(6)는, 비교기(11)와, N채널 MOS 트랜지스터(15)와, P채널 MOS 트랜지스터(12)와, P채널 MOS 트랜지스터(13)와, P채널 MOS 트랜지스터(14)와, P채널 MOS 트랜지스터(16)와, 임피던스 Rp의 저항(17)과, 다이오드(18)를 구비한, 싱글 엔드의 증폭 회로이다. 싱글 엔드의 증폭기로 함으로써, 반도체 장치의 면적을 저감할 수 있다.
P채널 MOS 트랜지스터(12)와, P채널 MOS 트랜지스터(13)와, P채널 MOS 트랜지스터(14)는, VCC 전원(2.5V)에 접속되고, 커런트 미러를 구성한다.
P채널 MOS 트랜지스터(12)에는, 참조 전류 Iref0이 흐른다. P채널 MOS 트랜지스터(13)에는, 참조 전류 Iref1이 흐른다. P채널 MOS 트랜지스터(14)에는, 참조 전류 Iref2가 흐른다.
P채널 MOS 트랜지스터(12)의 게이트의 폭을 W0, 게이트의 길이를 L0, P채널 MOS 트랜지스터(13)의 게이트의 폭을 W1, 게이트의 길이를 L0, P채널 MOS 트랜지스터(14)의 게이트의 폭을 W2, 게이트의 길이를 L2로 하였을 때에, Iref0:Iref1:Iref2=(W0/L0):(W1/L1):(W2/L2)의 관계가 있다.
비교기(11)는, 기준 전압 Vref와, 노드 N7과의 전압을 받는다. N채널 MOS 트랜지스터(15)는, 비교기(11)의 출력을 받는다.
기준 전압 Vref가 노드 N7의 전압보다도 클 때에는, 비교기(11)의 출력 전압은 커진다. 그 결과, N채널 MOS 트랜지스터(15)를 흐르는 참조 전류 Iref0의 값이 커진다.
기준 전압 Vref가 노드 N7의 전압보다도 작을 때에는, 비교기(11)의 출력 전압은 작아진다. 그 결과, N채널 MOS 트랜지스터(15)를 흐르는 참조 전류 Iref0의 값이 작아진다.
P채널 MOS 트랜지스터(16)는, P채널 MOS 트랜지스터(13)의 일단과, 노드 N6의 사이에 설치된다. P채널 MOS 트랜지스터(16)에는, 참조 전류 Iref1이 흐른다. P채널 MOS 트랜지스터(16)의 게이트는, 그라운드에 접속된다.
저항(17)과 다이오드(18)는, 노드 N6과 그라운드와의 사이에 설치된다.
(SLVS 출력 드라이버 레플리카)
SLVS 출력 드라이버 레플리카(8)는, N채널 MOS 트랜지스터(19)와, 임피던스 Rz(50Ω)의 저항(20)을 구비한, 싱글 엔드의 증폭 회로이다. 싱글 엔드의 증폭기로 함으로써, 반도체 장치의 면적을 저감할 수 있다.
N채널 MOS 트랜지스터(19)는, VDD 전원(800㎷ 전원)과 노드 N7과의 사이에 설치된다. N채널 MOS 트랜지스터(19)의 게이트는, 프리 드라이버 레플리카(6)의 노드 N6과 접속한다. N채널 MOS 트랜지스터(19)에는, 출력 전류 Iout1이 흐른다.
임피던스 Rz의 저항(20)은, 노드 N7과 그라운드와의 사이에 설치된다.
(프리 드라이버)
프리 드라이버(5)는, P채널 MOS 트랜지스터(21)와, P채널 MOS 트랜지스터(22)와, 임피던스 Rp의 저항(23)과, 임피던스 Rp의 저항(24)과, 다이오드(25)를 구비한, 차동 증폭 회로이다.
P채널 MOS 트랜지스터(21)는, 노드 N11과 노드 N1과의 사이에 설치된다. P채널 MOS 트랜지스터(22)는, 노드 N11과 노드 N2와의 사이에 설치된다. 저항(23)은, 노드 N1과 노드 N12와의 사이에 설치된다. 저항(24)은, 노드 N2와 노드 N12와의 사이에 설치된다. 다이오드(25)는, 노드 N12와 그라운드와의 사이에 설치된다.
노드 N11은, 프리 드라이버 레플리카(6)로부터 출력되는 참조 전류 Iref2를 받는다. P채널 MOS 트랜지스터(21)의 게이트에는, 차동 입력 신호의 한쪽의 신호 IN1이 입력된다. P채널 MOS 트랜지스터(22)의 게이트에는, 차동 입력 신호의 다른 쪽의 신호 IN2가 입력된다. 노드 N1 및 노드 N2는, SLVS 출력 드라이버(7)와 접속한다.
(SLVS 출력 드라이버)
SLVS 출력 드라이버(7)는, N채널 MOS 트랜지스터(26), N채널 MOS 트랜지스터(27)와, N채널 MOS 트랜지스터(28)와, N채널 MOS 트랜지스터(29)를 구비한, 차동 증폭 회로이다.
N채널 MOS 트랜지스터(26)는, VDD 전원(800㎷ 전원)과 노드 N3과의 사이에 설치된다. N채널 MOS 트랜지스터(26)의 게이트는, 노드 N2와 접속한다. N채널 MOS 트랜지스터(26)에는, 출력 전류 Iout2가 흐른다. 여기서, VDD 전원은, 외부로부터 공급되기 때문에, LDVS와 같은 2.5V계의 전원 드라이버에 대하여 대폭 전력 삭감 효과로 된다.
N채널 MOS 트랜지스터(27)는, VDD 전원과 노드 N4와의 사이에 설치된다. N채널 MOS 트랜지스터(27)의 게이트는, 노드 N1과 접속한다. N채널 MOS 트랜지스터(27)에는, 출력 전류 Iout3이 흐른다.
N채널 MOS 트랜지스터(28)는, 노드 N3과 그라운드와의 사이에 설치된다. N채널 MOS 트랜지스터(28)의 게이트는, 노드 N1과 접속한다.
N채널 MOS 트랜지스터(29)는, 노드 N4와 그라운드와의 사이에 설치된다. N채널 MOS 트랜지스터(29)의 게이트는, 노드 N2와 접속한다.
노드 N4는, 차동 전송로의 한쪽의 전송로(93)와 접속한다. 노드 N3은, 차동 전송로의 다른 쪽의 전송로(94)와 접속한다.
(조정 동작)
프리 드라이버 레플리카(6)는, P채널 MOS 트랜지스터(16)의 게이트를 그라운드에 접속함으로써, 프리 드라이버 레플리카(6)에의 입력이 「L」로 된다. 이것은, 차동 입력 신호의 한쪽의 신호 IN1이 「L」의 상태를 모의하고 있다.
차동 입력 신호의 한쪽의 신호 IN1이 「L」일 때에는, SLVS 출력 드라이버(7)의 출력 노드 N4가 「H」 레벨로 된다. 따라서, 비교기(11)에 부여하는 기준 전압은, 이 상태를 모의하도록, 출력 노드 N4가 「H」 레벨로 되는 전압인 0.4V로 설정되어 있다.
SLVS 출력 드라이버 레플리카(8)의 노드 N7의 출력 전압이 기준 전압 Vref보다도 클 때에는, 비교기(11)의 출력 전압은 작아진다. 그 결과, P채널 MOS 트랜지스터(12) 및 N채널 MOS 트랜지스터(15)를 흐르는 참조 전류 Iref0의 값이 작아지고, P채널 MOS 트랜지스터(13)를 흐르는 참조 전류 Iref1의 값도 작아진다. 그 결과, N채널 MOS 트랜지스터(19)를 흐르는 출력 전류 Iout1의 크기가 작아지고, 노드 N7의 출력 전압이 감소한다.
SLVS 출력 드라이버 레플리카(8)의 노드 N7의 출력 전압이 기준 전압 Vref보다도 작을 때에는, 비교기(11)의 출력 전압은 커진다. 그 결과, P채널 MOS 트랜지스터(12) 및 N채널 MOS 트랜지스터(15)를 흐르는 참조 전류 Iref0의 값이 커지고, P채널 MOS 트랜지스터(13)를 흐르는 참조 전류 Iref1의 값도 커진다. 그 결과, N채널 MOS 트랜지스터(19)를 흐르는 출력 전류 Iout1의 크기가 커지고, 노드 N7의 출력 전압이 증가한다.
이상과 같은, 참조 전류 Iref0, Iref1의 값의 조정과 함께, 커런트 미러에 의해서 참조 전류 Iref2의 값도, 차동 입력 신호의 한쪽의 신호 IN1이 「L」일 때에, SLVS 출력 드라이버(7)의 출력 노드 N4가 「H」 레벨로 되도록 조정된다.
(IN1이 「H」 레벨, IN2가 「L」 레벨일 때의 동작)
차동 입력 신호의 한쪽의 신호 IN1이 「H」 레벨에서는, P채널 MOS 트랜지스터(21)가 오프, 노드 N1이 「L」 레벨로 되고, 그 결과 N채널 MOS 트랜지스터(27)가 오프, N채널 MOS 트랜지스터(28)가 오프로 된다.
차동 입력 신호의 다른 쪽의 신호 IN2가 「L」 레벨에서는, P채널 MOS 트랜지스터(22)가 온, 노드 N2가 「H」 레벨로 되고, 그 결과 N채널 MOS 트랜지스터(26)가 온, N채널 MOS 트랜지스터(29)가 온으로 된다.
따라서, 이 경우에는, VDD 전원, N채널 MOS 트랜지스터(26), 노드 N3, Rz의 임피던스를 갖는 전송로(94), Rz의 임피던스를 갖는 종단 저항(91), 그라운드, Rz의 임피던스를 갖는 종단 저항(92), Rz의 임피던스를 갖는 전송로(93), 노드 N4, N채널 MOS 트랜지스터(29), 그라운드의 경로로 전류가 흐른다.
이 때, SLVS 리시버(95)는, 드라이버 회로로부터 출력되는 논리 상태 「0」을 검출한다.
(IN1이 「L」 레벨, IN2가 「H」 레벨일 때의 동작)
차동 입력 신호의 한쪽의 신호 IN1이 「L」 레벨에서는, P채널 MOS 트랜지스터(21)가 온, 노드 N1이 「H」 레벨로 되고, 그 결과 N채널 MOS 트랜지스터(27)가 온, N채널 MOS 트랜지스터(28)가 온으로 된다.
차동 입력 신호의 다른 쪽의 신호 IN2가 「H」 레벨에서는, P채널 MOS 트랜지스터(22)가 오프, 노드 N2가 「L」 레벨로 되고, 그 결과 N채널 MOS 트랜지스터(26)가 오프, N채널 MOS 트랜지스터(29)가 오프로 된다.
따라서, 이 경우에는, VDD 전원, N채널 MOS 트랜지스터(27), 노드 N4, Rz의 임피던스를 갖는 전송로(93), Rz의 임피던스를 갖는 종단 저항(92), 그라운드, Rz의 임피던스를 갖는 종단 저항(91), Rz의 임피던스를 갖는 전송로(94), 노드 N3, N채널 MOS 트랜지스터(28), 그라운드의 경로로 전류가 흐른다.
이 때, SLVS 리시버(95)는, 드라이버 회로로부터 출력되는 논리 상태 「1」을 검출한다.
이상과 같이, 본 실시 형태의 반도체 장치에 따르면, 출력용 드라이버 레플리카에 의해서 출력 드라이버에 공급하는 참조 전류의 크기를 조정함으로써, 출력 드라이버의 출력의 특성 변동이 조정 가능하며, 또한 저전력으로 동작할 수 있다. 프리 드라이버를 모의한 프리 드라이버 레플리카가, SLVS 출력 드라이버를 모의한 SLVS 출력 드라이버 레플리카의 출력 전압과 기준 전압과의 차이에 따라서, SLVS 출력 드라이버 레플리카 및 SLVS 출력 드라이버에 공급하는 참조 전류의 크기를 조정함으로써, SLVS 출력 드라이버의 출력의 변동을 조정할 수 있다.
[제1 실시 형태의 변형예]
SLVS 출력 드라이버 레플리카(8)에 포함되는 임피던스 Rz의 저항(20)은, 전송로(93, 94)의 임피던스, 전송로(93, 94)의 종단 저항(91, 92)을 모의한 것이다.
저항(20)은, 전송로(93, 94), 및, 전송로(93, 94)의 종단 저항(91, 92)과 동일한 온도 등의 환경에 놓이는 것이 바람직하다. 따라서, 저항(20)을 칩의 외부에 배치하고, 핀을 통하여 내부의 노드 N7과 접속되는 것으로 하여도 된다.
[제2 실시 형태]
도 5는, 제2 실시 형태의 드라이버부의 구성을 나타내는 도면이다.
도 5를 참조하여, 이 드라이버부는, 복수의 출력용 드라이버(3)와, 복수의 출력용 드라이버 레플리카(4)를 구비한다. 복수의 출력용 드라이버(3)의 구성은, 전부 동일하며, 도 4에 도시한 구성과 동일하다. 복수의 출력용 드라이버 레플리카(4)의 구성도, 전부 동일하며, 도 4에 도시한 구성과 동일하다.
복수개의 출력용 드라이버 레플리카의 각각은, 2개의 출력용 드라이버(3)에 참조 전류 Iref2를 출력한다.
참조 전류 Iref2를 출력하는 출력용 드라이버 레플리카(4)와, 출력용 드라이버 레플리카(4)로부터 출력되는 참조 전류 Iref2를 받는 복수의 출력용 드라이버(3)는, 근접하여 배치된다.
이상과 같이, 본 실시 형태에 따르면, 1개의 출력용 드라이버 레플리카가, 1개의 출력용 드라이버에 참조 전류 Iref2를 공급하는 경우와 비교하여, 출력용 드라이버 레플리카의 개수를 저감할 수 있고, 그 결과, 반도체 장치의 면적을 저감할 수 있다.
[제2 실시 형태의 변형예]
제2 실시 형태에서는, 복수개의 출력용 드라이버 레플리카의 각각은, 2개의 출력용 드라이버(3)에 참조 전류 Iref2를 출력하는 것으로 하였지만, 2개 이상의 출력용 드라이버(3)에 참조 전류 Iref2를 출력하는 것으로 하여도 된다.
[제3 실시 형태]
도 6은, 제3 실시 형태의 드라이버부의 구성을 나타내는 도면이다.
도 6을 참조하여, 이 드라이버부는, 복수의 출력용 드라이버(3)와, 1개의 출력용 드라이버 레플리카(4)를 구비한다. 복수의 출력용 드라이버(3)의 구성은, 전부 동일하며, 도 4에 도시한 구성과 동일하다. 1개의 출력용 드라이버 레플리카(4)의 구성은, 도 4에 도시한 구성과 동일하다.
출력용 드라이버 레플리카(4)는, 복수개의 출력용 드라이버(3)에 참조 전류 Iref2를 출력한다.
출력용 드라이버 레플리카(4)는, 복수개의 출력용 드라이버(3)가 배치되는 영역의 중앙에 배치된다.
이상과 같이, 본 실시 형태에 따르면, 출력용 드라이버 레플리카(4)가 1개이어도 되므로, 반도체 장치의 면적을 저감할 수 있다. 또한, 출력용 드라이버 레플리카(4)는, 복수개의 출력용 드라이버(3)가 배치되는 영역의 중앙에 배치되므로, 출력용 드라이버 레플리카(4)로부터의 참조 전류가 효율적으로 출력용 드라이버(3)에 보내진다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허 청구 범위에 의해서 나타내어지고, 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
2a∼2n, 2 : 드라이버 회로
3 : 출력용 드라이버
4 : 출력용 드라이버 레플리카
5 : 프리 드라이버
6 : 프리 드라이버 레플리카
7 : SLVS 출력 드라이버
8 : SLVS 출력 드라이버 레플리카
11 : 비교기
12, 13, 14, 16, 21, 22 : P채널 MOS 트랜지스터
15, 19, 26, 27, 28, 29 : N채널 MOS 트랜지스터
17, 20, 23, 24 : 저항
18, 25 : 다이오드
71 : 수직 주사 구동 회로
72 : 컬럼 ADC
73 : 화소 어레이
75 : 드라이버부
90 : 리시버 회로
91, 92 : 종단 저항
93, 94 : 전송로
95 : SLVS 리시버
100 : CMOS 이미지 센서

Claims (5)

  1. 제1 참조 전류의 크기에 따라서, 출력 특성의 자동 조정이 가능한 스케일러블 저전압 신호 방식의 출력용 드라이버와, 상기 출력용 드라이버를 복제한 드라이버 레플리카를 구비하고, 상기 드라이버 레플리카는, 자신의 출력과 기준 전압과의 차이에 기초하여, 상기 제1 참조 전류의 크기를 조정하여 상기 출력용 드라이버에 출력하는 반도체 장치.
  2. 제1항에 있어서,
    상기 출력용 드라이버는, SLVS 출력 드라이버와, 상기 SLVS 출력 드라이버의 전단에 설치되는 프리 드라이버를 포함하고, 상기 드라이버 레플리카는, 상기 SLVS 출력 드라이버를 복제한 SLVS 출력 드라이버 레플리카와, 상기 SLVS 출력 드라이버 레플리카의 전단에 설치되는, 상기 프리 드라이버를 복제한 프리 드라이버 레플리카를 포함하고, 상기 SLVS 출력 드라이버 및 상기 프리 드라이버는, 전류원을 갖지 않고, 상기 SLVS 출력 드라이버 레플리카는, 상기 SLVS 출력 드라이버가 접속된 전송로의 임피던스, 및 상기 전송로의 종단에 설치된 종단 저항과 동일한 임피던스의 저항을 포함하고, 상기 프리 드라이버 레플리카는, 상기 SLVS 출력 드라이버 레플리카의 출력과 상기 기준 전압과의 차이를 출력하는 비교 회로와, 상기 비교 회로의 출력에 따른 크기의 상기 SLVS 출력 드라이버 레플리카에의 제2 참조 전류 및 상기 프리 드라이버에의 상기 제1 참조 전류를 생성하는 커런트 미러 회로를 구비하는 반도체 장치.
  3. 제2항에 있어서,
    상기 SLVS 드라이버 및 상기 프리 드라이버는, 차동 증폭 회로이며, 상기 SLVS 드라이버 레플리카 및 상기 프리 드라이버 레플리카는, 싱글 엔드의 증폭 회로인 반도체 장치.
  4. 제1항에 있어서,
    상기 반도체 장치는, 복수개의 상기 출력용 드라이버와, 복수개의 상기 드라이버 레플리카를 구비하고, 상기 복수개의 드라이버 레플리카의 각각은, 2개 이상의 상기 출력용 드라이버에 상기 제1 참조 전류를 출력하는 반도체 장치.
  5. 제1항에 있어서,
    상기 반도체 장치는, 복수개의 상기 출력용 드라이버와, 1개의 상기 드라이버 레플리카를 구비하고, 상기 드라이버 레플리카는, 상기 복수개의 출력용 드라이버에 상기 제1 참조 전류를 출력하고, 상기 드라이버 레플리카는, 복수개의 출력용 드라이버가 배치되는 영역의 중앙에 배치되는 반도체 장치.
KR1020110033573A 2010-04-13 2011-04-12 반도체 장치 Withdrawn KR20110114470A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010091942A JP2011223430A (ja) 2010-04-13 2010-04-13 半導体装置
JPJP-P-2010-091942 2010-04-13

Publications (1)

Publication Number Publication Date
KR20110114470A true KR20110114470A (ko) 2011-10-19

Family

ID=44760477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110033573A Withdrawn KR20110114470A (ko) 2010-04-13 2011-04-12 반도체 장치

Country Status (4)

Country Link
US (1) US8466718B2 (ko)
JP (1) JP2011223430A (ko)
KR (1) KR20110114470A (ko)
CN (1) CN102223492A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792690B2 (ja) 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
US8928365B2 (en) 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
CN105991124B (zh) * 2015-06-08 2019-01-15 龙迅半导体（合肥）股份有限公司 一种驱动装置
JP6807642B2 (ja) 2016-01-08 2021-01-06 ザインエレクトロニクス株式会社 送信装置
US9843324B1 (en) * 2016-11-10 2017-12-12 Qualcomm Incorporated Voltage-mode SerDes with self-calibration
US10156893B1 (en) * 2017-06-20 2018-12-18 Micron Technology, Inc. Wiring with external terminal
JP7149813B2 (ja) * 2018-11-07 2022-10-07 キヤノン株式会社 信号処理装置及びその制御方法、撮像装置、プログラム、記憶媒体
US11863181B2 (en) * 2021-09-22 2024-01-02 Nxp Usa, Inc. Level-shifter
CN114741102A (zh) * 2022-04-13 2022-07-12 鼎捷软件股份有限公司 具有自动升级功能的开发系统以及开发系统的自动升级方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471107B1 (en) * 2004-05-12 2008-12-30 Pmc-Sierra, Inc. Active biasing in metal oxide semiconductor (MOS) differential pairs
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
JP5253964B2 (ja) 2008-05-29 2013-07-31 ルネサスエレクトロニクス株式会社 固体撮像装置
US7902883B2 (en) * 2008-06-20 2011-03-08 Fujitsu Limited Preemphasis driver with replica bias
US7635990B1 (en) * 2008-07-18 2009-12-22 Xilinx, Inc. Methods and apparatus for implementing an output circuit

Also Published As

Publication number Publication date
US20110248749A1 (en) 2011-10-13
CN102223492A (zh) 2011-10-19
US8466718B2 (en) 2013-06-18
JP2011223430A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
KR20110114470A (ko) 반도체 장치
US7701262B2 (en) Transmission line drivers and serial interface data transmission devices including the same
CN100580650C (zh) 接口电路和半导体集成电路
US7952398B2 (en) Bias circuit for common-mode and semiconductor process voltage and temperature optimization for a receiver assembly
US9195245B2 (en) Output buffer circuit
US7528636B2 (en) Low differential output voltage circuit
US20100231266A1 (en) Low voltage and low power differential driver with matching output impedances
US8461882B2 (en) Driver supporting multiple signaling modes
TW200937859A (en) Replica bias circuit for high speed low voltage common mode driver
US8179160B1 (en) Input-output (I/O) circuit supporting multiple I/O logic-level swings
US7038502B2 (en) LVDS driver circuit and driver circuit
JP2004350273A (ja) 電圧モード電流補助式プリエンファシスドライバ
US6664814B1 (en) Output driver for an integrated circuit
JP2002314397A (ja) 差動信号出力回路
CN105453435B (zh) 一种集成电路芯片及其阻抗校准方法
JP6274320B2 (ja) 送信回路及び半導体集積回路
CN101146069A (zh) 可适用于低工作电压的差动信号驱动电路
US6833739B2 (en) Input buffer circuit for semiconductor device
US6417708B1 (en) Resistively-loaded current-mode output buffer with slew rate control
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
US9484912B2 (en) Resistance element generator and output driver using the same
KR101621844B1 (ko) 저전압 차동 신호 전송기
US8456189B2 (en) Differential signal termination circuit
US7279982B1 (en) Apparatus and method for low current differential swing I/O interface
US20080084113A1 (en) Signal transmission circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110412

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid