[go: up one dir, main page]

KR20110107190A - 저항성 메모리의 마모 셀 관리 방법 및 장치 - Google Patents

저항성 메모리의 마모 셀 관리 방법 및 장치 Download PDF

Info

Publication number
KR20110107190A
KR20110107190A KR20100026404A KR20100026404A KR20110107190A KR 20110107190 A KR20110107190 A KR 20110107190A KR 20100026404 A KR20100026404 A KR 20100026404A KR 20100026404 A KR20100026404 A KR 20100026404A KR 20110107190 A KR20110107190 A KR 20110107190A
Authority
KR
South Korea
Prior art keywords
wear
cell
resistive memory
mode
reference point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR20100026404A
Other languages
English (en)
Inventor
강용훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20100026404A priority Critical patent/KR20110107190A/ko
Priority to US13/053,337 priority patent/US8634225B2/en
Publication of KR20110107190A publication Critical patent/KR20110107190A/ko
Priority to US14/108,441 priority patent/US8773892B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항성 메모리에서 저항의 변동으로 인한 셀 마모를 관리할 수 있는 방법과 장치가 개시된다. 본 발명에 따른 저항성 메모리에서 마모 관리 장치는 저항성 메모리 셀의 저항값을 판단하기 위해 일반 읽기 모드에서 마모저항 검출 모드로 모드변경하는 모드변경부; 상기 마모저항 검출모드로의 모드변경에 따라 저항값 독출 기준점을 변경시키는 기준제어부; 및 상기 변경된 저항값 독출 기준점에서 상기 저항성 메모리 셀의 저항값을 독출하여 저항값이 마모기준레벨과 비교하여 상기 저항성 메모리 셀의 마모 여부를 판정하는 셀마모판정부를 포함하는 것을 특징으로 한다.

Description

저항성 메모리의 마모 셀 관리 방법 및 장치{Method and apparatus for wear-out cell management in resistive memories}
본 발명은 반도체 메모리 시스템에 관한 것으로서, 좀더 구체적으로는 반도체 메모리 시스템 및 그것의 마모를 관리하는 것과 관련된다.
반도체 메모리 장치는 데이터를 저장하도록 구성된다. 반도체 메모리 장치는 크게 휘발성(volatile) 메모리 장치와 불휘발성(nonvolatile) 메모리 장치로 나뉜다. DRAM과 같은 휘발성 메모리 장치에 전원 공급이 중단되면 메모리 장치에 저장된 데이터는 소멸된다. 반면에 불휘발성 메모리 장치에 저장된 데이터는 전원 공급이 중단되더라도 유지된다.
불휘발성 메모리 장치는 저전력으로 데이터를 유지할 수 있기 때문에 휴대용 기기의 저장매체로서 각광받고 있다. 불휘발성 메모리 장치의 일종으로서 플래시 메모리(Flash memory), PRAM(phase change memroy), FeRAM(Ferroelectric RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), STT-RAM(Spin Transfer Torque -based MRAM) 등이 있다.
본 발명은 저항성 메모리에서 셀의 저항이 변동하는 것을 감지하여 셀의 마모여부를 관리할 수 있는 방법과 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 저항성 메모리에서 마모 관리 방법은 저항성 메모리 셀의 저항값을 판단하기 위해 일반 읽기 모드로부터 마모저항 검출 모드로 모드변경하고, 상기 마모저항 검출모드로의 모드변경에 따라 상기 저항성 메모리 셀의 저항값을 독출하는 독출 기준점을 변경하고, 및 상기 변경된 독출 기준점에서 상기 저항성 메모리 셀의 저항값을 독출하여 상기 독출된 저항값이 마모기준레벨과 비교하여 상기 저항성 메모리 셀의 마모 여부를 판정하는 것을 포함하는 것을 특징으로 한다.
바람직하게, 상기 마모저항 검출 모드로의 모드변경은 상기 저항성 메모리 셀의 저항값을 읽는 독출 기준점에서 고저항 상태 방향으로 상기 독출 기준점을 변경하는 것을 특징으로 한다.
바람직하게, 상기 저항성 메모리 셀의 저항값을 읽는 독출 기준점을 변경하는데 있어서, 상기 저항성 메모리 셀의 저항값을 독출하는 감지 증폭기의 입력인 기준전압 또는 바이어스 전압 조정을 통하여 상기 독출 기준점을 변경하는 것을 특징으로 한다.
바람직하게, 상기 기준전압을 복수의 저항으로 전압을 분배하고 상기 분배되 전압을 중 어느 하나를 조정된 기준전압으로 출력하는 것을 특징으로 한다.
바람직하게, 상기 복수의 저항은 디지털 코드 또는 스위치에 의해 조절되는 가변저항인 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 또 다른 일실시예에 따른 저항성 메모리에서 마모 셀을 관리하기 위한 장치는 저항성 메모리 셀의 저항값을 판단하기 위해 일반 읽기 모드에서 마모저항 검출 모드로 모드변경하는 모드변경부; 상기 마모저항 검출모드로의 모드변경에 따라 저항값 독출 기준점을 변경시키는 기준제어부; 및 상기 변경된 저항값 독출 기준점에서 상기 저항성 메모리 셀의 저항값을 독출하여 저항값이 마모기준레벨과 비교하여 상기 저항성 메모리 셀의 마모 여부를 판정하는 셀마모판정부를 포함한다.
바람직하게, 상기 모드변경부는 상기 저항성 메모리 셀의 저항값을 독출하는 독출 기준점에서 고저항 방향으로 상기 독출 기준점을 변경하는 것을 특징으로 한다.
바람직하게, 상기 셀마모판정부가 셀의 마모 여부를 판정하고 난 후 상기 저항성 메모리 셀이 사용불가인지 사용가능인지를 여부를 기술자(descriptor)에 기술하여 메모리에 저장하는 것을 특징으로 한다.
바람직하게, 상기 기술자를 참조하여 셀의 마모에 따라 데이터를 기입하는 주소를 논리적으로 변경하는 주소변환디코더부를 더 포함하는 것을 특징으로 한다.
상기한 바와 같은 본 발명의 마모 셀 관리 방법과 장치에 의하여 저항성 메모리 장치에서 저항값의 감소를 독출하여 셀이 마모되는 경우 이를 미리 감지하여 메모리의 데이터 기입이나 저장 동작을 안정적으로 할 수 있다.
도 1은 저항성 메모리의 일종인 PRAM에서 상변화 물질이 셋 상태(SET state)에 따라 변하는 특성을 보여주는 단면도이다.
도 2는 PRAM의 단위 셀을 나타낸다.
도 3은 PRAM에 이진정보가 저장될 때 가해주는 전류 펄스를 나타내는 그래프이다.
도 4는 저항성 메모리에서 셀의 저항 분포도이다.
도 5는 저항성 메모리에서 저항이 감소되는 경우를 나타내는 저항 분포도이다.
도 6은 본 발명의 일실시예에 따라 셀이 마모되는 것을 검출하기 위한 모드변경을 나타내는 분포도이다.
도 7은 본 발명의 일실시예에 따른 저항성 메모리 장치를 나타내는 블럭도이다.
도 8은 본 발명의 일실시예에 따른 감지 증폭기와 주변 회로를 나타낸다.
도 9는 본 발명의 일실시예에 따른 감지 증폭기의 회로이다.
도 10은 본 발명의 일실시예에 따른 기준전압 발생 빛 저항 독출 기준점을 변경시키기 위한 회로를 나타내는 도면이다.
도 11은 본 발명의 일실시예에 따른 마모 셀 관리 장치의 블럭도이다.
도 12은 본 발명의 일 실시예에 따른 마모 셀 관리 장치에서 기준제어부의 상세 블럭도이다.
도 13은 본 발명의 일실시예에 따른 마모 셀 저항을 검출하는 단계를 나타내는 순서도이다.
이하 본 명세서에서 기술되는 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안된다.
본 발명의 개념에 따른 실시 예는 다양한 변경이나 변형을 가할 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있어서 반드시 직접 연결된 것이 아니라 공간적으로 떨어져 있거나 무선으로 연결되는 모든 형태의 연결이나 접속을 포함하는 것으로 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 위와 마찬가지로 해석되어야 한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하기 위한 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있음을 주지하여야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있고 복수로 표현되었다고 하더라도 단수를 지칭할 수도 있다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 일부 또는 이들의 조합이 존재함을 의미하는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 일부 또는 이들의 조합이 존재하거나 또는 부가될 수 있는 가능성을 미리 배제하는 것은 아니다..
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
DRAM 이나 플래시 메모리가 전하(charge)를 이용하여 이진정보를 저장하는 반면 MRAM이나 PRAM은 박막의 저항변화나 상변화(相變化, phase change)로 인한 저항변화 등을 이용하여 이진정보를 구분하는 특징을 가지고 있다. 비휘발성 메모리에서 중요한 척도는 데이터를 보존할 수 있는 보존기간과 데이터가 써지는 경우 마모되지 않고 정상적인 동작을 수행할 수 있는 endurance 레벨이다.
MRAM의 endurance 레벨은 1012~1015회 수준으로 아직 DRAM에 필적하지 못하고 있으나 저항변화 소자라는 장점으로 인해 래디에이션(radiation)에 강하므로 우주, 군사용으로 주목받고 있는 소자이다.
도 1은 저항성 메모리의 일종인 PRAM에서 상변화 물질이 셋 상태(SET state)에 따라 변하는 특성을 보여주는 단면도이다.
도 1과 같이 PRAM은 간략하게 두 개의 전극인 상부전극(top electrode)과 하부전극(bottom electrode)으로 나눌 수 있고 그 사이에 비트라인 컨택과 GST 박막을 만든다. GST 박막의 상변화 물질이 온도에 따라 아몰퍼스(amorphous) 크리스탈(crystal)의 상태로 변하여 상대적으로 높은 저항값을 나타내게 된다. 이러한 원리에 의해 (a)와 같은 SET(1) 상태와 (b)와 같은 RESET(0) 상태를 구분한다. PRAM의 상변화 물질로는 GST(GeSbTe) 계열의 물질이 주로 쓰이고 있다.
도 2는 PRAM의 단위 셀을 나타낸다. 워드라인(WL)은 한 셀 내의 스위치 트랜지스터 게이트와 연결되고 비트라인(BL)은 GST 물질을 사이에 두고 스위치 트랜지스터의 드레인 노드와 연결된다. PRAM의 상변화를 일으키기 위해서는 GST 물질에 임계점 이상의 열이 가해져야 하는데 이 열은 저항전극에 전압을 가함으로써 발생하고 직접적으로 열이 가해지는 국소적인 부분은 아몰퍼스 상태로 바뀌고 나머지 부분은 크리스탈로 바뀌어 상대적으로 높은 저항값을 나타내게 된다.
도 3은 PRAM에 이진정보가 저장될 때 가해주는 전류 펄스를 나타내는 그래프이다. x축은 시간, y축은 온도이다. 이진정보가 저장될 때는 셋 펄스는 GST 물질인 칼코겐(chalcogenide) 박막의 상태를 크리스탈로 만들기 위한 것으로, 물질이 크리스탈화 하는데 필요한 적정온도 이상동안 셋 펄스는 50ns 이하의 폭을 갖는다. 리셋 펄스는 박막을 아몰퍼스 상태로 만들기 위한 펄스로서 셋 펄스보다 짧은 몇 ns 정도의 펄스가 된다. 이 펄스는 재료를 아몰퍼스 상태로 녹이기 위한 온도 이상을 가하기 위한 것이다.
도 4는 저항성 메모리에서 셀의 저항 분포도이다.
도 4에 도시된 바와 같이 기준 저항인 Rref은 셋(상태 1) 저항인 R1 분포(410)과 리셋(상태 0) 저항인 R2 분포(420)가 차지하는 영역 중간에 위치한다. 저항 분포도를 살펴보면 Rref는 셋 저항이나 리셋 저항과 겹치는 영역이 없이 충분한 마진(△W)이 확보되어 있다. 따라서 메모리 독출 동작을 수행할 때 독출을 수행하는 감지 증폭기(sense amp, 도시되지 않음)는 정확하게 구분된 비트(저항 상태)를 독출할 수 있다. 도 4에서 세로축은 메모리 셀의 갯수 또는 저항분포를 나타낸다.
빈번한 독출에 의해 셀이 마모되어 저항값이 떨어지게 되면 셋(1) 저항인 R1과 리셋(0) 저항인 R2 간에는 충분한 마진이 확보되지 못한다.
도 5는 저항성 메모리에서 저항이 감소되는 경우를 나타내는 저항 분포도이다.
도 5의 리셋 저항 R2는 빈번한 독출과 기입에 의해 저항값이 감소하게 되어 510과 같은 저항분포를 나타내게 된다. 그 결과 셋 저항 R1과 리셋 저항 R2 간의 마진은 △W에서 △W'으로 줄어들게 되고 따라서 셀의 상태가 셋인지 리셋인지를 명확하게 구분할 수 있는 신뢰성은 떨어지게 된다.
이렇게 바람직스럽지 못한 저항 분포 510 영역에서는 충분한 마진이 확보되지 못할 뿐 만 아니라 때로는 셋 저항과 겹치는 영역까지도 발생할 수 있다.
도 6은 본 발명의 일실시예에 따라 셀이 마모되는 것을 검출하기 위한 모드변경을 나타내는 분포도이다.
도 6을 참조하면 분포도는 저항에 대한 분포도가 아닌 전압에 대한 분포도이다. 도 2에 따른 비트 라인의 전압을 모니터링 하게 되면 저항의 변화는 비트 라인의 전압과 비례하게 된다. 도 4에서와 마찬가지로 셋 전압 V1의 분포(610)와 리셋 전압 V2의 분포(620)가 도시되어 있고, 각각은 마모가 없는 정상적인 셀의 분포도이다. 이 때 두 분포 간의 마진 △W도 충분히 확보된다. 하지만, 셀이 마모되면 저항이 점점 감소하여 전압 분포가 621->622->623으로 이동하게 된다. 감지 증폭기에서 기준전압 Vref에 따른 전압을 기준전압을 설정할 시 셀이 마모되는 경우 623의 경우 외에는 미리 셀의 마모를 감지할 수 없다.
본 발명의 일실시예에 따라, 감지 증폭기에서 모드를 변경하여 저항을 읽어들이는 기준점을 Vref에서 Vref'로 변경하면 셀의 마모 여부를 마모가 진행되기 앞서 좀더 정확하게 감지할 수 있다.
만일 감지 증폭기의 기준 전압을 도 6과 같이 Vref'로 변경시킨다면 마모가 진행되는 초기의 상태인 621과 622 모두를 검출할 수 있다. 이미 마모가 상당히 진행된 623의 경우는 더 이상 이 셀을 사용하지 않도록 조치할 수 있을 것이다.
도 7은 본 발명의 일실시예에 따른 저항성 메모리 장치를 나타내는 블럭도이다.
도 7을 참조하면, 본 발명에 따른 상 변화 메모리 장치(700)의 셀 어레이(710)는 복수의 메모리 셀들이 행들(또는 워드 라인들)과 열들(또는 비트 라인들)로 배열된 것이다. 각 메모리 셀은 스위칭 소자와 저항 소자로 구성될 것이다. 스위칭 소자는 MOS 트랜지스터, 다이오드 등과 같은 다양한 소자들을 이용하여 구현될 수 있다. 저항 소자는 앞서 설명된 GST 물질로 구성된 상 변화 물질이다.
어드레스 디코더(720)는 외부에서 입력된 어드레스(ADD)를 디코딩한다. 여기서, 어드레스(ADD)는 행 어드레스(Row Address) 및 열 어드레스(Column Address)를 포함한다. 어드레스 디코더(720)는 행 어드레스에 의해 워드 라인(WL)을 선택하고, 열 어드레스에 의해 비트 라인(BL)을 선택한다. 이를 위해 어드레스 디코더(720)는 컬럼 디코더(730)에 컬럼 선택 신호(Yi)를 제공한다.
컬럼 디코더(730)는 비트 라인(BL)을 통해 메모리 셀 어레이(710)와 연결되고, 데이터 라인(DL)을 통해 기입 드라이버 회로(Writer Driver, 750)에 연결된다. 컬럼 디코더(730)는 컬럼 선택 신호(Yi)에 응답하여 데이터 라인과 선택 비트 라인을 전기적으로 연결한다. 기입 드라이버(750)는 쓰기 데이터를 선택된 메모리 셀에 기입하기 위한 기입 전류를 제공한다.
감지 증폭기(740)는 기입 여부를 감지하는 감지 증폭기와 데이터의 읽기 동작시 컬럼 디코더(730)에 의해서 선택된 비트 라인을 통해서 메모리 셀에 기록된 데이터를 감지하는 감지 증폭기를 포함한다.
데이터 입출력 버퍼(770)는 외부로부터 제공되는 입력 데이터(DQ)를 기입 드라이버(750)에 제공한다. 또한, 데이터 입출력 버퍼(770)는 파워 온(power-on)이나 상 변화 메모리 장치(700)의 초기화 동작시 셀 어레이(710)의 마모도를 나타내는 정보를 제어 로직(760)에 제공할 수 있다. 마모도를 나타내는 정보는 셀 어레이(710)에 저장될 수 있고, 비트맵 형태의 데이터로 따로 저장될 수 있다. 또한 이러한 정보는 소프트웨어가 참조할 수 있는 기술자(descriptor)로서 저장될 수 있다.
제어로직(760)은 마모 셀들을 관리하는 동작을 수행한다. 마모 셀 관리 커맨드(Command)와 어드레스(ADD)를 수신하면 제어로직(760)은 데이터 기입 동작 이전에 전체 셀 어레이에 대한 마모 상태를 점검할 수 있다. 일단, 모드를 정상 독출 모드(Normal Read mode)로부터 마모셀 검출모드(또는 오류 검출모드)로 모드 변경(MODE_CHG) 신호를 기준제어부(780)에 보낸다. 기준제어부(780)는 상 변화 물질의 저항을 독출하는 기준점을 변경하기 위해 조정된 Vref' 신호나 Vbias' 신호를 출력하고 출력된 신호를 통해 감지 증폭부(740)에서는 데이터 독출 동작을 수행한다.
셀 어레이의 비트 라인의 전압을 읽어내면 셀 저항의 크기가 허용 가능한 범위에 있는지를 판단할 수 있다. 이미 도 6에서 설명한 바와 같이 저항을 읽기 위해서는 일례로 리셋 저항 방향으로 변경된 기준전압을 이동시킬 수 있다. 바이어스 전압을 인가하여 흐르는 전류를 증가시키는 것도 저항을 마모셀 검출모드에서 읽기 위한 일례가 될 것이다.
만일 셀의 마모도를 점검하여 마모된 셀이 발견되면 마모된 셀의 정보를 포함하는 기술자(descriptor)를 업데이트하여 저장한다.
본 메모리 시스템에서 마모 셀을 관리하기 위해서 정상 독출 모드로부터 마모셀 검출모드로 모드를 변경하는 시점은 데이터를 기입하기 전에 이루어질 수 있지만 데이터를 기입하고 난 후에 이루어질 수도 있다. 또 다른 방법으로는 본 메모리 시스템은 메모리 장치가 동작 중에 타이머(도시되지 않음)에 의해 주기적으로 마모 셀을 점검할 수도 있고, 특별한 이벤트가 발생할 시 이벤트 발생과 동기하여 마모 셀을 점검할 수 있다.
도 8은 본 발명의 일실시예에 따른 감지 증폭기(740)와 주변 회로를 나타낸다.
전체 회로의 전원은 VDD이고 TR2를 거쳐 부하전류 ILOAD가 흐른다. TR3는 클램핑 전압 VCMP에 의해 제어된다. 셀의 트랜지스터인 TR1은 WL 신호에 의해 제어되고 GST를 거쳐 BL에 연결되어 있다.
감지 증폭기(740)는 바이어스 전압 조절부(820)에 의해 바이어스 전압이 조정되거나 기준전압 조절부(810)에 의한 기준전압 조절에 의해 영향을 받는다. φ 신호는 감지 증폭기(740)를 온-오프하는 제어신호이고 VA는 감지 증폭기(740) 입력 전압니다.
기준전압 조절부(810)는 일례로 모드가 변경되었다는 신호(MODE_CHG1)와 기준전압을 조절하기 위한 제어신호(CNTR_SGN1)를 입력받으면 도 6에서와 같은 기준전압 Vref을 변경된 기준전압 Vref'로 변경한다. 기준전압의 변경은 반드시 기준전압을 크게 하는 것만을 의미하는 것은 아니며, 회로에 따라 리셋 저항을 읽기 위해 기준점을 변경시키는 넓은 의미로 받아들여져야 한다.
기준전압이 변경되면 셀의 저항을 독출하는 독출 기준점이 변경되고 리셋 저항 방향으로 기준점은 변경된다. 변경된 기준점에서 저항을 독출하여 미리 셀의 마모 정도를 측정할 수 있다.
바이어스 전압의 조절에 의해서도 마찬가지 효과를 얻을 수 있다. 바이어스 전압 조절부(820)는 모드가 변경되었다는 신호(MODE_CHG2)와 바이어스 전압을 조절하기 위한 제어신호(CNTR_SGN2)를 입력받으면 도 7에서와 같이 Vbias 대신 Vbias'을 출력한다.
도 9는 본 발명의 일실시예에 따른 감지 증폭기의 회로들이다.
도 9a 내지 도 9g는 다양한 방식의 감지 증폭기 예를 보여준다. f는 감지 증폭기의 입력을 나타낸다. f 입력은 기준전압 조절부(810)의 출력인 Vref'가 될 수도 있고 바이어스 전압 조절부(820)에 의해 조절된 출력인 VA 가 될 수도 있다. 이 입력들은 위상이 뒤바뀌는 것으로 f와 /f인 입력(inputs)로 표시되었다. f 입력에 의해 출력 Y, /Y가 조절된다. 도 8과 대비하면, f와 /f 입력은 각각 Vref' 또는 Vbias에 의해 제어되는 TR2의 소스단 VA에 대응된다.
φ 신호에 의해 감지 증폭기가 인에이블될 때 도 8의 출력(OUT)이 된다. 사용자는 두 개의 출력이 위상이 서로 다를 뿐이므로 필요에 따라 어느 하나만 사용하면 될 것이다.
도 9의 감지 증폭기의 회로의 동작에 관한 상세한 설명은 생략하기로 한다.
도 10은 본 발명의 일실시예에 따른 기준전압 발생 빛 저항 독출 기준점을 변경시키기 위한 회로를 나타내는 도면이다. 좀더 구체적으로는 기준전압이나 바이어스 전압을 조정할 수 있는 전압조정에 관한 실시예이다.
먼저 도 10a는 기준전압을 생성하는 회로를 도시한다. 전원전압 VDD와 TR11 및 TR22에 그리고 두개의 저항 R11 및 R22에 의해 Vref 전압이 생성된다. 물론 이는 하나의 실시예일 뿐이며 Vref를 생성하는 다양한 실시예가 존재할 수 있다.
도 10b 내지 도 10f에서는 입력 전압인 V1을 통해 출력전압 V2를 생성하는 회로를 도시한다. 셀 저항을 독출하는데 있어서 독출 기준점을 변경하기 위해서 Vref나 Vbias를 변경하는 것에 대해서는 상술한 바와 같다. Vref를 입력으로 받아 새로운 기준전압인 Vref'을 생성하거나 Vbias를 입력받아 Vbias'를 생성할 수 있는데, 입력으로 받는 전압을 도 10b 내지 도 10f에서는 V1, 입력을 변경하여 출력되는 전압으로 V2로 표시하였다. 이는 각각 V1이 Vref 또는 Vbias, V2가 Vref' 또는 Vbias'가 될 수 있음을 의미한다.
도 10b에서 알 수 있는 바와 같이 입력 전압이 비교기(1010)를 거쳐 출력되면 V2 전압은 저항에 의해 분배된다. 비교기 출력은 TR4를 제어한다. TR4가 턴온되면 V2 전압이 출력될 수 있는 구조이다. 어느 정도의 전압을 사용할 지 제어하기 위해서 디지털 코드(Digital code)를 통해 저항값을 가변시킨다. 디지털 코드에 의해 저항값을 가변시키는 것은 당업자라면 용이하게 구현할 수 있으므로 여기서 자세한 설명은 생략한다. 디지털 코드는 제어로직일 수 있다. 디지털 코드를 사용하므로 단속적(discrete)인 가변저항 출력을 가질 수 있다. 디지털 코드에 의해 가변되는 저항과 하단부 저항에 의해 VDD는 분배되고 분배된 전압은 V2 로 출력된다.
도 10c에서는 TR5 ~ TR8과 전류소스(Is)로 구성되는 버퍼를 사용하는 구조이다. C1의 충전에 의해 TR9가 턴온되면 VDD 전압은 R1과 Rv1에 배분되고 배분된 전압이 V2로 출력된다. 도 10b에서와 마찬가지로 Rv1은 디지털 코드에 의해 가변될 수 있다.
도 10d는 도 10c와 유사한 구조를 가지는 또 다른 일실시예이다. 도 10d에서는 가변되는 저항이 Rv2로 도 10c에 비해 위치를 달리할 뿐 도 10c에서와 동작 상의 큰 차이점은 없다.
도 10e는 입력 전압 V1에 비해 출력전압 V2를 더 높게 하는 경우에 사용할 수 있는 회로이다. 상술한 바와 같이 셀의 저항값을 독출하기 위한 모드가 될 때 독출 기준점을 변경할 수 있고, 기준점을 변경하는데 있어 기준전압을 낮게 할 수도 있고, (예를 들면 극성이 반대인 경우) 기준전압을 높게하여야 할 필요도 발생한다. 기준전압을 높게 하기 위해서는 차지 펌프(1030)를 사용하여 전압을 부스트시킨다. 레귤레이터(1020)에 의해 전압이 조정되고 VFeedback 전압을 입력으로 하는 차지 펌프(1030)는 상승된 전압을 출력하여 입력보다 높은(High Voltage) V2를 생성한다. 도 10e에서는 가변저항 Rv3를 조정하기 위해 디지털 코드가 아닌 스위치가 사용되는 일례를 도시하고 있다.
Rv3는 Rv31, Rv32, Rv33의 직렬연결로 구성되고 각각의 저항은 스위치 1(1041), 2(1042), 3(1043) 제어에 의해 TR101, 102, 103이 턴 온-오프되고 그에 의해 저항값이 가변된다. 즉, 스위치 1, 2, 3이 모두 닫히면 저항값은 0이 되고, 예를 들어 스위치 1, 3만이 닫히면 Rv3 = Rv32 가 성립된다. 스위치 제어는 스위치 제어신호(SW CTRL 1)에 의해 이루어진다.
도 10f는 도 10e의 회로에서 Rv3가 Rv35, Rv36, Rv37로 구성되고 이들은 병렬로도 연결될 수 있음을 보여주는 일실시예이다. 스위치 제어신호(SW CTRL 2)에 의해 스위치 5(1045), 6(1046), 7(1047)이 제어된다. 만일 스위치 5, 6, 7이 모두 닫히면 저항값은 Rv35, Rv36, Rv37의 병렬연결 값으로서 가장 작은 저항값을 가지게 될 것이다. 스위치 6만이 닫히면 Rv3 = Rv36이 성립할 것이다.
도 11은 본 발명의 일실시예에 따른 마모 셀 관리 장치의 블럭도이다.
모드변경부(1110)에서는 저항성 메모리에서 셀의 저항을 독출하기 위한 모드 변경(MODE_CHG)을 지시한다. 평상 시에는 감지 증폭기(1130)가 정상 독출 모드에 있다가 모드변경부(1110)에서 셀 저항의 마모를 점검하기 위한 마모셀 검출모드로 변경하는 신호(MODE_CHG) 신호를 기준제어부(1120)에 출력한다. 모드를 변경하는 방식은 여러가지가 있을 수 있지만, 타이머(TIMER) 입력에 의한 주기적 모드 변경이 가능하고, 특정 이벤트 발생에 따른 모드 변경도 가능하다. 특정 이벤트에 따른 모드 변경이라면 예를 들어, 메모리 독출이나 메모리로의 프로그램이 일정 횟수 이상인 경우 마모도를 점검하는 이벤트를 발생시킬 수 있을 것이다. 이러한 이벤트 발생 후 독출이나 프로그램 횟수는 다시 리셋 시킨다.
마모셀 검출모드 신호가 기준제어부(1120)로 전해지면, 메모리 셀 저항이 작아졌는지를 점검하기 위한 조치가 필요하다. 상술한 바와 같이 리셋 저항이 작아지면 셋, 리셋 상태 구분이 불명확해질 수 있으므로, 미리 셀의 마모를 점검하는 조치가 필요하다. 이러한 필요에 의해 저항 독출 기준점을 변경한다. 저항 독출 기준점 변경은 상술한 바와 같이 감지 증폭기의 입력인 기준전압(Vref)을 변경시킬 수도 있고 바이어스 전압(Vbias)을 변경시킬 수도 있다. 저항 독출을 위한 기준점 변경을 위해 변경된 기준전압(Vref') 또는 변경되 바이어스 전압(Vbias') 전압이 출력되어 감지 증폭기(1130)에 입력된다.
도 11에서 엄밀히 바이어스 전압은 감지 증폭기의 회로에 작용하므로 감지 증폭기(1130)의 입력으로 작용한다고 볼 수 있을 것이다.
기준제어부(1120)에서 기준점을 변경시키기 위해서는 도 10에서 알 수 있는 바와 같이 디지털 코드가 스위치 제어신호와 같은 제어신호(CTRL_SGN)가 입력된다.
감지 증폭기(1130)는 변경된 독출 기준점에 근거하여 셀 저항을 독출한다. 그리고 독출된 셀 저항은 마모 상태에 따라 마모기준 레벨을 넘어서는 경우 셀 마모판정부(1140)에서 셀이 마모 여부를 판정한다. 셀 저항이 낮아져 셀이 마모되었다고 판정되는 경우 셀 마모판정부는 차후에 당해 셀에 데이터가 기입되지 않도록 미리 기술자(descriptor, 1150)에 해당 셀 정보를 저장한다. 기술자는 셀 어레이 저장될 수도 있을 것이다.
이제, 주소변환디코더부(1160)은 기술자(1150)를 참조하여 마모 셀에 데이터를 기입하지 않도록 논리 주소 변환을 행한다.
도 12는 본 발명의 일 실시예에 따른 마모 셀 관리 장치에서 기준제어부의 상세 블럭도이다.
기준제어부(1120)에는 기준전압제어부(810)와 바이어스전압제어부(820)를 포함한다. 기준전압제어부(810)에서는 기준전압(Vref)을 입력으로 받고 제어신호 1(CNTR_SGN 1)을 입력으로 받아 마모셀을 검출하기 위해 저항 독출 기준점을 변경하기 위한 전압 Vref'를 출력한다.
바이어스전압제어부(820)에서는 바이어스전압(Vbias)을 입력으로 받고 전압 변경을 위한 제어신호 2(CNTR_SGN 2)를 입력받아 마모저항 검출을 하기 위해 저항 독출 기준점을 변경하기 위한 전압 Vbias'을 출력한다. 독출 기준점을 변경하기 위한 두 경우 모두 모드변경(MODE_CHG)신호가 입력된다.
도 13은 본 발명의 일실시예에 따른 마모 셀 저항을 검출하는 단계를 나타내는 순서도이다.
먼저, 셀의 마모 저항을 미리 판단하기 위한 모드 변경(1320)이 이루어진다. 즉, 정상 독출 모드에서 마모셀 검출모드로 모드변경이 이루어진다.
메모리 시스템은 모드 변경 후에는 셀 저항을 읽는 기준점을 변경한다(1330). 기준점을 변경하기 위해서 Vref나 Vbias를 변경하는 방법은 이미 상술하였다. 이제 변경된 기준점에서 셀 저항을 독출한다(1340). 독출한 저항이 마모 기준 이하로 감소되었는지를 판정(1350)하고 만일 해당 셀의 저항이 마모 기준 이하로 감소되었으면 셀을 마모된 것으로 판정하여 기술자(descriptor)를 업데이트(1360)한다. 이제 기술자가 업데이트된 저항성 메모리 시스템은 기술자를 참조하여 저항값이 떨어진 셀을 판단하여 논리적으로 주소를 변환하여 저항값이 떨어진 셀을 더 이상 사용하지 않도록 할 수 있을 것이다.
이상으로 도면과 명세서를 통해 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미를 한정하거나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이행할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
700; 마모 셀 감지 장치
710; 셀 어레이 720; 어드레스 디코더
730; 컬럼 디코더 740; 감지 증폭기
750; 기입 드라이버 760; 제어로직
770; 데이터 입출력 버퍼 780; 기준제어부
810; 기준전압 제어부, 820; 바이어스 전압 제어부
1010; 비교기 1020; 레귤레이터
1030; 차지 펌프
1110; 모드 변경부 1120; 기준제어부
1130; 감지증폭기 1140; 셀 마모 판정부
1150; 기술자 1160; 주소 변환 디코더부

Claims (11)

  1. 저항성 메모리 셀의 저항값을 판단하기 위해 일반 읽기 모드로부터 마모셀 검출 모드로 모드변경하고,
    상기 마모셀 검출모드로의 모드변경에 따라 상기 저항성 메모리 셀의 저항값을 독출하는 독출 기준점을 변경하고, 및
    상기 변경된 독출 기준점에서 상기 저항성 메모리 셀의 저항값을 독출하여 상기 독출된 저항값이 마모기준레벨과 비교하여 상기 저항성 메모리 셀의 마모 여부를 판정하는 것을 포함하는 저항성 메모리에서 마모 셀 관리 방법.
  2. 제1항에 있어서, 상기 마모셀 검출모드로의 모드변경은 상기 저항성 메모리 셀의 저항값을 읽는 고저항 상태 방향으로 상기 독출 기준점을 변경하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 방법.
  3. 제2항에 있어서, 상기 저항성 메모리 셀의 저항값을 독출하는 독출 기준점을 변경하는 것은,
    상기 저항성 메모리 셀의 저항값을 독출하는 감지 증폭기의 입력인 기준전압 또는 바이어스 전압 조정을 통하여 상기 독출 기준점을 변경하는 것을 특징으로 하는 저항성 메모리에서 마모 관리 셀 방법.
  4. 제3항에 있어서, 상기 기준전압을 복수의 저항으로 전압 분배하고 상기 분배된 전압을 중 어느 하나를 상기 독출 기준점을 변경하기 위한 조정된 기준전압으로 출력하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 방법.
  5. 제3항에 있어서, 상기 바이어스 전압을 복수의 저항으로 전압 분배하고 상기 분배된 전압 중 어느 하나를 상기 독출 기준점을 변경하기 위한 조정된 바이어스 전압으로 출력하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 방법.
  6. 제3항에 있어서, 상기 독출 기준점을 변경하는 것은 차지펌프를 통하여 상기 기준전압 또는 상기 바이어스 전압보다 큰 전압을 출력하여 변경하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 방법.
  7. 저항성 메모리 셀의 저항값을 판단하기 위해 일반 읽기 모드에서 마모셀 검출 모드로 모드변경하는 모드변경부;
    상기 마모셀 검출모드로의 모드변경에 따라 저항값 독출 기준점을 변경시키는 기준제어부; 및
    상기 변경된 저항값 독출 기준점에서 상기 저항성 메모리 셀의 저항값을 독출하여 독출된 저항값이 마모기준레벨과 비교하여 상기 저항성 메모리 셀의 마모 여부를 판정하는 셀마모판정부를 포함하는 저항성 메모리에서 마모 셀 관리 장치.
  8. 제7항에 있어서, 상기 기준제어부는 상기 독출 기준점을 고저항 방향으로 변경하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 장치.
  9. 제8항에 있어서,
    상기 기준제어부는 상기 마모셀 검출모드로의 모드변경에 따라 저항값 독출 기준점을 변경시키기 위해 기준전압 또는 바이어스 전압을 변경하고,
    상기 변경된 바이어스 전압에 의해 또는 상기 변경된 기준전압을 입력받아 상기 메모리 셀의 저항값을 독출하는 감지 증폭기를 더 포함하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 장치.
  10. 제9항에 있어서, 상기 기준제어부는 상기 기준전압을 복수의 저항으로 전압을 분배하고 상기 분배된 전압 중 적어도 어느 하나를 상기 저항값 독출 기준점을 변경시키기 위한 조정된 기준전압으로 출력하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 장치.
  11. 제9항에 있어서, 상기 기준제어부는 상기 바이어스 전압을 복수의 저항으로 전압 분배하고 상기 분배된 전압 중 적어도 하나를 상기 저항값 독출 기준점을 변경시키기 위한 조정된 바이어스 전압으로 출력하는 것을 특징으로 하는 저항성 메모리에서 마모 셀 관리 장치.

KR20100026404A 2010-03-24 2010-03-24 저항성 메모리의 마모 셀 관리 방법 및 장치 Withdrawn KR20110107190A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20100026404A KR20110107190A (ko) 2010-03-24 2010-03-24 저항성 메모리의 마모 셀 관리 방법 및 장치
US13/053,337 US8634225B2 (en) 2010-03-24 2011-03-22 Method and apparatus managing worn cells in resistive memories
US14/108,441 US8773892B2 (en) 2010-03-24 2013-12-17 Method and apparatus managing worn cells in resistive memories

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100026404A KR20110107190A (ko) 2010-03-24 2010-03-24 저항성 메모리의 마모 셀 관리 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20110107190A true KR20110107190A (ko) 2011-09-30

Family

ID=44656325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100026404A Withdrawn KR20110107190A (ko) 2010-03-24 2010-03-24 저항성 메모리의 마모 셀 관리 방법 및 장치

Country Status (2)

Country Link
US (2) US8634225B2 (ko)
KR (1) KR20110107190A (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8909966B2 (en) * 2010-03-26 2014-12-09 Advantest Corporation Wireless power supply apparatus
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
KR20130043469A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
CN104040634A (zh) * 2012-01-12 2014-09-10 索尼公司 存储控制装置、存储装置、信息处理系统及其处理方法
US8923041B2 (en) 2012-04-11 2014-12-30 Everspin Technologies, Inc. Self-referenced sense amplifier for spin torque MRAM
US8582354B1 (en) 2012-05-04 2013-11-12 Qualcomm Incorporated Method and apparatus for testing a resistive memory element
US8817543B2 (en) * 2012-07-11 2014-08-26 Ememory Technology Inc. Flash memory
US9442838B2 (en) * 2012-10-22 2016-09-13 Rambus Inc. Remapping memory cells based on future endurance measurements
KR101545512B1 (ko) * 2012-12-26 2015-08-24 성균관대학교산학협력단 반도체 메모리 장치, 검증 독출 방법 및 시스템
US9224450B2 (en) * 2013-05-08 2015-12-29 International Business Machines Corporation Reference voltage modification in a memory device
US9245604B2 (en) 2013-05-08 2016-01-26 International Business Machines Corporation Prioritizing refreshes in a memory device
CN103594112B (zh) * 2013-10-31 2017-01-18 华为技术有限公司 一种相变存储器的写操作方法及设备
US9305647B2 (en) 2013-10-31 2016-04-05 Huawei Technologies Co., Ltd. Write operation method and device for phase change memory
US9336873B2 (en) * 2013-12-02 2016-05-10 Intel Corporation Apparatus for time domain offset cancellation to improve sensing margin resistive memories
US9312029B2 (en) * 2014-03-10 2016-04-12 Macronix International Co., Ltd. Memory device and associated controlling method
KR102161610B1 (ko) * 2014-03-11 2020-10-05 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2015167551A1 (en) * 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Regulating memristor switching pulses
US9336878B2 (en) * 2014-06-18 2016-05-10 Macronix International Co., Ltd. Method and apparatus for healing phase change memory devices
US9847128B2 (en) 2014-06-20 2017-12-19 Hewlett Packard Enterprise Development Lp Memristive memory cell resistance switch monitoring
TWI584281B (zh) * 2015-04-16 2017-05-21 旺宏電子股份有限公司 相變化記憶體元件的修復方法及其應用
US9472274B1 (en) * 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
US9412445B1 (en) * 2015-08-12 2016-08-09 Winbond Electronics Corp. Resistive memory apparatus and reading method thereof
TWI574263B (zh) * 2015-08-13 2017-03-11 華邦電子股份有限公司 電阻式記憶體裝置及其讀取方法
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
CN108539972B (zh) * 2018-04-18 2020-07-03 天津大学 一种带有忆阻负载的Boost变换器电路
KR102497214B1 (ko) 2018-08-07 2023-02-07 삼성전자 주식회사 저항성 메모리 장치의 열화 보상 방법 및 시스템
KR102483922B1 (ko) 2018-08-07 2023-01-02 삼성전자 주식회사 저항성 메모리 장치의 열화 감지 방법 및 시스템
KR102760198B1 (ko) 2018-12-11 2025-02-04 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US12200925B2 (en) 2022-04-19 2025-01-14 Macronix International Co., Ltd. Capacitors in memory devices
US20250124961A1 (en) * 2023-10-13 2025-04-17 Ferroelectric Memory Gmbh Low-voltage sense amplifier for reading a state-programmable memory element

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US6194738B1 (en) * 1996-06-13 2001-02-27 Micron Technology, Inc. Method and apparatus for storage of test results within an integrated circuit
JP4168438B2 (ja) 2002-05-20 2008-10-22 日本電気株式会社 半導体記憶装置とその使用方法
JP4129170B2 (ja) 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
US7778070B2 (en) * 2007-06-29 2010-08-17 Qimonda Ag Memory with dynamic redundancy configuration
US7864565B2 (en) * 2007-07-31 2011-01-04 Infineon Technologies Ag Data retention monitor
US7864588B2 (en) * 2007-09-17 2011-01-04 Spansion Israel Ltd. Minimizing read disturb in an array flash cell
KR101662273B1 (ko) * 2009-11-27 2016-10-05 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 마모도 관리 방법

Also Published As

Publication number Publication date
US20140104929A1 (en) 2014-04-17
US8773892B2 (en) 2014-07-08
US8634225B2 (en) 2014-01-21
US20110235403A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR20110107190A (ko) 저항성 메모리의 마모 셀 관리 방법 및 장치
KR102661817B1 (ko) 불휘발성 메모리 장치
KR101367659B1 (ko) 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
US7245526B2 (en) Phase change memory device providing compensation for leakage current
US7495944B2 (en) Reading phase change memories
US9728252B2 (en) Resistive memory device with temperature compensation, resistive memory system, and operating method thereof
US11948631B2 (en) Memory device and operating method thereof
US10269404B2 (en) Resistance change memory
US8271856B2 (en) Resistive memory devices and methods of controlling operations of the same
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
US11238927B2 (en) Memory device having program current adjustible based on detected holding voltage
US9496030B2 (en) Resistive memory device implementing selective memory cell refresh
JP6389843B2 (ja) 抵抗変化型メモリ装置およびそのセンス回路
CN109872751B (zh) 存储器装置及其操作方法
CN110910931B (zh) 存储器设备
US11100990B2 (en) Memory device for avoiding multi-turn on of memory cell during reading, and operating method thereof
KR20100097407A (ko) 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR102697453B1 (ko) 메모리 장치 및 메모리 장치의 동작방법
KR102055375B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US20180268878A1 (en) Non-volatile semiconductor memory device
JP2017528814A (ja) 選択可能なメモリアクセス時間
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100324

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid