[go: up one dir, main page]

KR20110102501A - 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들 - Google Patents

반도체 재료들을 형성하는 에피택셜 방법들 및 구조들 Download PDF

Info

Publication number
KR20110102501A
KR20110102501A KR1020117018170A KR20117018170A KR20110102501A KR 20110102501 A KR20110102501 A KR 20110102501A KR 1020117018170 A KR1020117018170 A KR 1020117018170A KR 20117018170 A KR20117018170 A KR 20117018170A KR 20110102501 A KR20110102501 A KR 20110102501A
Authority
KR
South Korea
Prior art keywords
growth
layer
island structures
regions
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020117018170A
Other languages
English (en)
Inventor
샨탈 아레나
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20110102501A publication Critical patent/KR20110102501A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

개선된 특징들을 갖는 반도체 재료들, 기판들 및 디바이스들을 제조하는 방법들 및 구조들이 개시된다. 감소된 스트레인 구조들을 형성하는 구조들 및 방법들은 복수의 실질적으로 스트레인 완화된 아일랜드 구조들을 형성하는 단계 및 반도체 재료의 스트레인 완화된 실질적인 연속하는 층들의 후속의 추가 성장을 위한 이와 같은 아일랜드 구조들을 이용하는 단계를 포함한다.

Description

반도체 재료들을 형성하는 에피택셜 방법들 및 구조들{Epitaxial methods and structures for forming semiconductor materials}
본 발명의 여러 실시예들은 일반적으로 반도체 구조들 및 기판들의 제조에 관한 것이다. 여러 실시예들은 개선된 특성들을 갖는 반도체 재료들 및 기판들을 생성하는 방법들 및 구조들을 제공한다.
반도체 재료들의 변형된 층(strained layer)들은 다수의 이유들 때문에 바람직하지 않을 수 있다. 반도체층들의 스트레인은 증가된 결함 밀도, 크랙 형성(crack formation) 및 상 분리(phase separation), 포괄적인 표현으로, 재료의 품질의 가능한 감소를 가져온다.
스트레인 효과들은 III-질화물들과 같은 III-V 반도체 재료들을 제조하는 데 불리할 수 있다. 예를 들면, 중요한 인듐 함량(예컨대 x > 0.15)을 갖는 인듐 갈륨 질화물(InxGa1 - xN)을 함유하는 III-질화물계 발광 디바이스들을 고려하라. 방출 파장 범위를 확대하기 위한, 이와 같은 디바이스들에서 선호되는 증가된 인듐 함량은 인접하는 층들과의 격자 부정합(lattice mismatch)으로 인한 불리한 스트레인의 레벨들을 일반적으로 도입한다. 변형된 층들은 재료의 상 분리 및 후속의 불균일 인듐 분포의 방지를 시도함에 있어 제한된 두께들 및 낮은 인듐 함량을 가진다.
더 상세하게는, 화합물 InGaN의 2가지 성분들, 즉 InN 및 GaN은 완전한 혼화성(miscible)이 아니며, 그러므로 필름 두께 및 성장 조건들의 주어진 세트 하에서, 에너지면에서 바람직한 InGaN 조성들의 고정 범위가 있다. InGaN계로의 격자 스트레인 및 결함들의 도입은 상 분리하는 경향이 있는 에너지면에서 바람직하지 않은 조성들로 성장하는 InGaN 층들을 더 두껍게 한다. 즉, 재료는 더 이상 단일 조성이 아니며 In 및 Ga 원자들은 층 전체에 걸쳐 균일하게 분포되지 않을 것이다. InGaN 재료의 불균질성(non-homogeneity)은 III-질화물계 디바이스들의 효율의 열화를 가져올 수 있다.
그러므로, 종래의 접근방식들은 실질적으로 단일 상(single phase), 원하는 조성들을 갖는 스트레인 완화된 재료들(strain relaxed materials)과 관련된 재료 목표들을 달성하는 데 비실용적일 수 있다. 그 결과, 방법들 및 구조들은 스트레인이 없는, 단일 상 반도체층들을 제조하는 데 바람직하다.
미국 특허 제7,271,416호는 -색슬러(Saxler)에게 2007년 9월 18일자로 발행됨- 반도체 구조들 및 인접한 재료층들에서 스트레인을 감소시키기 위한 반도체 구조들을 제조하는 방법들을 개시한다. 거기에 개시된 것과 같이, 반도체 구조는 제 1의 면내 변형되지 않은 격자 상수를 가진 기판, 제 1의 면내 변형되지 않은 격자 상수와는 다른 제 2의 면내 변형되지 않은 격자 상수를 가진, 기판 위의 반도체 재료의 제 1층 및 기판과 반도체 재료의 제 1 층 사이에 배치되는 제 2 반도체 재료를 포함하는 가변 부정합층(variable mismatch layer)을 구비할 수 있다. 가변 부정합층은 기판 바로 위의 제 1 층의 성장에 기인하는 스트레스의 레벨 아래로 제 1 층의 스트레스를 감소시키도록 구성된다. 가변 부정합층은 제 1 층의 변형되지 않은 격자 상수와 실질적으로 일치하는 변형된 면내 격자 상수를 가진 층일 수 있다.
미국 특허 출원 번호 제11/237,164호는, -크레임스(Krames) 등에 의해 2005년 9월 2일자로 출원됨(2007면 3월 29일자로 공개된 미국 특허 출원 공개 제2007/0072324 A1)-, 호스트 기판(host substrate) 및 이 호스트 기판에 접합된 시드층(seed layer)을 구비하는 발광 디바이스를 성장시키기 위한 엔지니어드 기판(engineered substrate)을 개시한다. n-형 영역과 p-형 영역 사이에 배치된 발광층을 구비하는 반도체 구조는 시드층 위에서 성장한다. 접합층은 호스트 기판을 시드층에 접합하기 위해 사용될 수 있다. 시드층은 반도체 구조 내의 스트레인을 완화하기 위한 임계 두께보다 더 얇을 수 있고, 그 결과 반도체 구조 내의 스트레인은 시드층에 형성된 전위들(dislocations) 또는 시드층과 접합층 사이의 글라이딩(gliding)에 의해 경감된다. 호스트 기판은 접합층의 에칭에 의해 반도체 구조 및 시드층으로부터 분리될 수 있다.
하부 기판에 헤테로에피택셜로 성장하는 반도체층들은 비유사층들 사이의 격자 부정합으로 인해 바람직하지 않게 변형될 수 있다. 그러므로, 반도체층들의 조성은 제한될 수 있고 품질에 영향을 줄 수 있다. 그러므로, 감소된 스트레인 및 바람직한 조성들을 갖는 반도체층들을 제공하기 위한 방법들 및 구조들이 요망된다.
(발명의 요약)
본 발명의 다양한 실시예들은 일반적으로 높은 결정 품질을 갖는 반도체층들을 제조하기 위한 방법들 및 구조들을 제공한다. 이 방법들은 지금 본 발명의 특정 실시예들로 간단하게 기술된다. 이 요약은 본 발명의 실시예들의 상세한 설명에서 더 기술되는 간단화된 형태로 개념들의 선택을 소개하기 위해 제공된다. 이 요약은 청구된 발명의 대상의 중요 특징들 또는 기본 특징들을 확인하도록 의도되지 않을 뿐만 아니라 청구된 발명의 대상의 범위를 제한하는 데 사용되도록 의도되지 않는다.
본 발명의 실시예들은 개선된 재료 특징들, 즉 감소된 결함 밀도/전위, 실질적으로 완화된 스트레인(즉, 격자 스트레인의 감소된 레벨) 및 거의 없는 상 분리(예컨대 단일 조성의 InGaN 재료)를 가지는 반도체 재료(예컨대 III-질화물들)의 실질적으로 연속하는 필름들의 형성에 관한 것이다.
이와 같은 반도체 재료들의 형성을 가능하게 하기 위해, 본 발명의 실시예들은 단일 조성의 바람직한 결정 특징들, 즉 스트레인이 없는(strain free) 및 바람직한 결함/전위 밀도를 갖는 상측 영역들을 가진 반도체 재료(예컨대 InGaN)의 구조들과 같은 무작위로 배열되고 분리된 아일랜드(island)의 형성과 관련이 있다. 그러나, 고품질 재료의 별개의 무작위로 배열된 아일랜드들은 이들의 무작위 속성(random nature) 및 작은 치수들로 인해, 기판들 또는 디바이스 구조들 등의 형성에 실용상 유용하지 않다.
그러므로, 본 발명의 다양한 실시예들은 추가 성장을 수행하기 위해 시드 결정들로서 고품질 재료의 별개의 무작위로 배열된 아일랜드들을 이용한다. 추가 성장 공정들은 반도체 재료들의 실질적으로 연속하는 층들의 형성에 이용된다. 아일랜드 구조들은 추가의 에피택셜 성장 공정들을 위한 시드 결정들로서 이용되고, 다양한 성장 공정들은 고품질 반도체 재료의 연속하는 층들을 생성한다.
제 1 실시예에 있어서, 고품질의 완화된 아일랜드 구조들은, 임의의 추가 마스킹 구조들 및 횡방향 성장 기술들(lateral growth techniques) 등을 채용하지 않고, 추가 성장을 위한 시드 결정들로서 직접 사용된다. 그러므로, 실시예들은 아일랜드 구조들로부터 추가 성장을 계속하고, 여기서 추가 성장은 아일랜드 구조가 합체되어 반도체 재료의 실질적으로 연속하는 층을 형성할 때까지의 그와 같은 시간까지 모든 패싯들(facets)을 따라 크기의 약간의 균일한 증가와 함께, 아일랜드들의 크기를 실질적으로 균일하게, 즉 등방성으로 증가시킨다.
특정 실시예들에 있어서, 합체시 반도체 구조의 성장 모드는 수직 방향에서 더 우선하여 성장시키기 위해 변경될 수 있다. 추가의 실시예들에 있어서, 생성된 고품질의 표면의 연속하는 반도체층은 디바이스 형성, 층 전사(layer transfer) 등과 같은 후속 처리를 가능하게 하기 위해 층으로부터 임의의 잔류 표면 거칠기를 제거하기 위해 평활화를 필요로 할 수 있다. 층의 평활화는 에칭, 매스 트랜스포트 재성장(mass transport regrowth), 폴리싱/그라인딩 방법들 등을 통해 달성될 수 있다.
아일랜드 구조들과 같은 분리된 시드 결정들로부터 재료의 연속하는 층들을 생성하는 대안의 방법들이 이 기술 분야에서 알려져 있다. 방법들, 예컨대 ELO(epitaxial lateral overgrowth) 및 그것의 많은 변형예들(예컨대 FIELO, PENDEO 등)이 재료의 연속하는 층을 생성하기 위해 개개의 분리된 시드 결정들 사이의 갭(gap)을 연결(bridging)하기 위한 기술들로서 이 기술분야에서 알려져 있다. 그러나, InGaN이 횡방향 모드(lateral mode)에서 성장시키기 위한 복합 재료로서 입증되었기 때문에, 이 때 특정 반도체 재료들, 예컨대 특정 InGaN 재료 조성물들의 횡방향 성장을 가능하게 하는 방법들이 알려져 있지 않다.
그러므로, 본 발명의 실시예는 연속하는 층들을 형성하기 위한 GaN 횡방향 성장을 위한 방법들이 이 기술분야에서 잘 알려져 있기 때문에, 실질적인 횡방향 성장을 할 수 있는 재료, 예를 들면 GaN(또는 낮은 인듐 함량 InGaN)과 같은 재료들을 이용하여 고품질 반도체 아일랜드들(예컨대 InGaN)로부터 횡방향 성장(횡방향 성장 영역들을 형성하기 위해)을 수행한다.
횡방향 성장 영역들에서 스트레인 완화를 방지하기 위해, 영역들의 두께가 임계 두께로 또는 그 이하로 유지되며, 그러므로, 스트레인 완화 방지에 의해 추가 결함들/전위의 형성을 방지하면서, 횡방향 성장 영역들이 변형되고 고품질의 아일랜드들의 면내 격자 상수(in-plane lattice parameter)를 유지한다.
그러므로, 본 발명의 방법은 바람직한 결함/전위 밀도를 유지하면서, 아일랜드들 구조들(예컨대 InGaN)의 완화된 상측 표면의 격자 상수와 실질적으로 동일한 면내 격자 상수를 가진 상측 연속 표면을 포함하는 템플레이트 구조(template structure)를 생성할 수 있다. 바람직한 재료 특성들을 갖는 이와 같은 반도체 재료의 템플레이트 구조는 다른 고품질 연속 반도체층들의 성장에, 예를 들면 하부 InGaN 아일랜드 구조들의 것과 실질적으로 유사하거나 큰 인듐 함량을 갖는 InGaN 재료의 성장에 매우 적합하다.
그러므로, 본 발명의 실시예들은 반도체 구조들을 형성하는 방법들을 제공한다. 본 발명의 실시예들은 제 1 재료 조성물을 갖는 복수의 무작위로 배열된 아일랜드 구조들을 형성하는 단계 및 상기 아일랜드 구조들로부터 추가 성장을 수행하는 단계를 포함하고, 추가 성장의 조성물은 제 2 재료 조성물을 가진다. 또한, 수직 성장은 수직 성장층을 형성하기 위해 수행되고, 수직 성장층의 조성물은 제 3 재료 조성물을 가진다.
본 발명의 다른 실시예들은 격자 부정합 베이스 기판 위에 에피택셜 성장에 의해 아일랜드 구조들을 형성하는 단계를 포함하고, 특정 실시예들에 있어서는, 아일랜드 구조들의 상측 부분들이 마스킹 구조를 통해 노출되도록 베이스 기판 위에 마스크 구조를 형성하는 단계를 포함한다.
무작위로 배열된 아일랜드 구조들은 스트레인 완화된 영역들을 포함할 수 있고 추가 성장은 아일랜드 구조들의 이들 스트레인 완화된 부분들로부터 실질적으로 일어날 수 있다. 추가의 실시예들에 있어서, 아일랜드들로부터의 추가 성장은 등방성 성장 영역들을 형성하고, 이와 같은 실시예들에 있어서, 등방성 성장 영역들 또는 그 결과로 얻어진 수직 성장 영역들의 화학 기계적 폴리싱은 필수일 수 있다.
대안의 실시예들에 있어서, 아일랜드들로부터의 추가 성장은 횡방향 성장 영역들을 형성하고, 여기서 횡방향 성장은 실질적으로 아일랜드 구조들의 상측 표면으로부터 일어날 수 있고 또는 실질적으로 아일랜드 구조들의 사이드 패싯들로부터 일어날 수 있다. 횡방향 성장 영역들의 두께는 횡방향 성장 영역들의 임계 두께로 또는 그 이하로, 즉 다른 결함들/전위들이 형성되는 두께로 또는 그 이하로 유지될 수 있다.
제 1, 제 2 및 제 3 재료 조성물들은 III-질화물 재료를 포함할 수 있고 또한 InxGa1 - xN을 포함할 수 있다. 특정 실시예들에 있어서, 제 2 재료 조성물은 GaN을 포함할 수 있고 제 1 및 제 3 재료 조성물들은 실질적으로 동일할 수 있다.
베이스 기판 위의 마스킹 구조는 하나 이상의 유전체 재료들의 침착에 이어 마스킹 구조의 일부의 후속 제거에 의해 형성될 수 있고, 이와 같은 제거 공정은 화학 기계적 폴리싱 또는 반응성 이온 에칭법들을 이용하여 수행될 수 있다.
본 발명의 다양한 실시예들은 또한 앞에서 개략 설명된 공정들 동안 형성되는 반도체 구조들을 구비할 수 있다. 반도체 구조들은 격자 부정합 베이스 기판 상의 복수의 무작위로 배열된 아일랜드 구조들, 추가 성장 영역 및 수직 성장층을 포함할 수 있다.
무작위로 배열된 아일랜드 구조들은 실질적으로 스트레인 완화되고 다른 하나 이상의 유전체 마스킹 재료들은 베이스 기판의 노출된 부분들을 실질적으로 덮도록 형성될 수 있다.
특정 실시예들에 있어서의 추가 성장 영역들은 다른 결함들/전위의 형성을 통해 스트레인 완화의 개시(on-set)를 위한 임계 두께와 같거나 얇은 두께의 횡방향 성장 영역들을 포함한다. 또한, 추가 성장 영역들은 결함 형성을 통한 스트레인 완화의 개시를 위해 임계 두께 이하인 실질적으로 연속하는 재료의 층을 생성하기 위해 형성될 수 있는 횡방향 성장 영역들을 포함할 수 있다.
특정 실시예들에 있어서, 아일랜드 구조들의 조성물은 x = 0.02보다 큰 인듐 조성을 갖는 InxGa1 - xN을 포함하고 추가 성장 영역들은 x = 0.11보다 작은 인듐 조성을 갖는 InxGa1 - xN을 포함하고, 한편 수직 성장층은 x = 0.02보다 큰 인듐 조성을 갖는 InxGa1 - xN을 포함할 수 있다.
이 발명의 다른 양상들 및 상세들 및 요소들의 다른 조합들은 다음의 상세한 설명으로부터 명백할 것이고 또한 발명자들의 발명의 범위 내에 있다.
본 발명은 다음의 본 발명의 실시예들의 상세한 설명, 본 발명의 특정 실시예들의 예시적인 예들 및 첨부 도면들을 참조하여 더 완전하게 이해될 것이다.
도 1a 내지 도 1f는 반도체 구조들에서 스트레인의 레벨을 감소시키기 위한 본 발명의 특정 실시예들을 개략적으로 나타내는 도면.
도 2a 내지 도 2g는 반도체 구조들에서 스트레인의 레벨을 감소시키기 위한 본 발명의 다른 실시예들을 개략적으로 나타내는 도면.
도 3a 내지 도 3e는 반도체 구조들에서 스트레인의 레벨을 감소시키기 위한 본 발명의 추가 실시예들을 개략적으로 나타내는 도면.
도 4a 내지 도 4e는 반도체 구조들에서 스트레인의 레벨을 감소시키기 위한 본 발명의 또 다른 실시예들을 개략적으로 나타내는 도면.
도 5는 본 발명의 실시예들을 이용하여 실현된 반도체 구조들로부터 생성된 전형적인 주사 전자 현미경(scanning electron microscopy; SEM)상을 나타낸 도면.
도 6a 내지 도 6c는 본 발명들의 실시예들을 이용하여 실현된 반도체 구조들로부터 생성된 전형적인 단면 투과 전자 현미경(cross section transmission electron microscopy; TEM)상들을 나타낸 도면.
여기에 제시된 예도(illustrations)는 어떤 특별한 재료, 장치, 시스템 또는 방법의 실제 도면들(views)을 의미하지 않고 본 발명을 기술하는 데 채용되는 단지 이상화된 표현들(representations)이다.
본 발명의 실시예들은 개선된 재료 특징들을 가지는 반도체 재료의 실질적으로 연속하는 필름들의 형성에 관한 것이다. 다음의 설명은 나중에 더 상세히 설명되는 본 발명의 실시예들의 간단한 요약으로 시작한다.
용어 "실질적으로(substantially)"는 여기서 이 기술 분야에서 통상 예측되는 결함들을 제외한 완전한 결과를 가리키기 위해 사용된다. 예를 들면, 에피택셜 층(epitaxial layer)은 관례대로 거시적 치수들(macroscopic dimensions)에 걸쳐 완전히 연속하는 것(또는 완전하게 단결정성, 또는 완전하게 하나의 결정 극성, 또는 완전하게 단일 조성상(single compositional phase))으로 예측되지 않을 수 있다. 그러나, 에피택셜 층은 관례대로 거시적 치수들에 걸쳐 "실질적으로 연속하는(substantially continuous)"(또는 "실질적으로 단결정성(substantially monocrystalline)" 또는 "실질적으로 하나의 결정 극성(substantially of one crystal polarity)", 또는 "실질적으로 단일 조성상(substantially of a single compositional phase)")인 것으로 예측될 수 있고 여기서 존재하는 불연속성들(discontinuities)(또는 결정 도메인들, 또는 결정 경계들)은 공정 조건들, 추구한 재료 품질 등에 대해 이 기술 분야에서 예측되는 것들이다.
용어 "추가 성장(further growth)"은 아일랜드 구조들의 형성의 완료 시 아일랜드 구조들을 이루는 추가의 에피택셜 재료를 가리킨다.
용어 "횡방향 성장(lateral growth)"은 성장 방향이 성장이 수행되는 베이스 기판에 평행한 방향에서 지배적인 성장을 가리키고, 마찬가지로 "횡방향 성장 영역들"은 이와 같은 방향에서 성장하는 재료를 가리킨다.
용어 "수직 성장(vertical growth)"은 성장 방향이 성장이 수행되는 베이스 기판에 수직인 방향에서 지배적인 성장을 가리키고, 마찬가지로 "수직 성장층"은 이와 같은 방향에서 성장하는 재료를 가리킨다.
용어 "등방성 성장(isotropic growth)"은 비록 상이한 결정 패싯들이 상이한 속도들로 성장할 수 있는 것으로 이해되지만 모든 방향들에서 실질적으로 균일한 성장을 가리킨다.
용어 "임계 두께(critical thickness)"는 결함 형성이 스트레인의 레벨을 감소시키도록 스트레인이 에피택셜 층에서 충분한 두께를 가리킨다.
용어 "무작위로 배열된(randomly arranged)"은 식별 가능한 패턴이 없는, 즉 대체로 균일성 또는 규칙성이 없는 배열을 가리킨다.
여기에서 사용된 것과 같이, 용어 "격자 스트레인(lattice strain)"은, 재료의 층에 대해 사용될 때, 재료의 층의 평면에 적어도 실질적으로 평행한 방향들에서의 결정 격자의 스트레인을 의미한다. 유사하게, 용어 "평균 격자 상수(average lattice parameter)"는, 재료의 층에 대해 사용될 때, 재료의 층의 평면에 적어도 실질적으로 평행한 치수에 있어서의 평균 격자 상수를 의미한다.
여기에 사용된 것과 같이, 용어 "스트레인 완화된(strain relaxed)" 또는 "(스트레인이 없는(free of strain)"은 격자 상수가 그것의 평형 위치에 있도록 되어 있는 결정성 재료를 가리킨다.
실시예들은 광범위의 반도체 재료들 및 이들의 조합들, 원소 반도체들 및 화합물 반도체들 모두의 에피택셜 성장에 응용된다. 예를 들면, 그것은 Si(실리콘) 및/또는 Ge(게르마늄)의 조합에 적용될 수 있다. 그것은 또한 II-VI 족 및 III-V 족 화합물 반도체 재료들에 적용될 수 있다. 특별한 응용들은 감소된 스트레인 레벨들을 갖는 III 족 금속들(III-질화물들)(예컨대 GaN, InGaN, AlGaN 등)의 순수 또는 혼합 질화물들을 성장시키는 것이다.
그러나, 다음의 설명의 간결성 및 편의를 위해 그리고 의도된 제한 없이, 본 발명은 우선적으로 III-질화물들을 성장시키는 것과 관련된 실시예들 및 특히 InGaN 재료들을 형성하는 것과 관련된 실시예들로 여기에 기술된다. 이러한 설명상의 초점은 단지 예시이고, 그것은 본 발명을 제한하는 것으로 취해지지 않아야 한다. 실제로, 후속 설명 및 첨부 도면들에서 명백할 것과 같이, 실시예들의 방법들은 일반적으로 III-V 족 화합물 반도체들을 성장시키는 데, 다른 족들(예컨대, II-VI 족)에 속하는 화합물 반도체들을 성장시키는 데, 그리고 원소 및 합금 반도체들을 성장시키는 데 용이하게 응용될 수 있다. 그러므로, 그것은 제한 없이 여기의 설명이 III-질화물들 특히 InGaN에 관련된 본 발명의 실시예들에 대해 우선 초점이 맞춰져 있다는 것이다.
제목들은 여기서 단지 명확성을 위해 어떤 의도된 제한 없이 사용된다. 다수의 문헌들이 본원에 인용되는 데, 그 전체 개시내용은 모든 목적들에 대한 참조로 그 전체가 본원에 합체된다. 게다가, 인용 문헌들 중 어느 것도, 위에 특징 지워진 방법과는 무관하게, 본원에 청구된 대상 발명의 종래 기술로서 인정되지 않는다.
간단히, 본 발명의 방법들은 베이스 기판의 표면 위에 핵생성층의 형성으로 시작한다. 베이스 기판 위에 핵생성 층을 형성할 때, 복수의 아일랜드 구조들이 바람직한 특징들을 가지고 형성된다. 본 발명의 실시예들에 있어서, 아일랜드 구조들은 아일랜드들의 재료와 베이스 기판의 재료 사이의 격자 부정합으로 인해 생성된 스트레인이 신속하게 완화되어 대부분의 아일랜드 구조들이 스트레인이 없도록, 즉 구조들이 실질적으로 스트레인 완화되도록 에피택셜 성장 방법들을 이용하여 형성된다. 아일랜드 구조들의 재료와 베이스 기판과의 격자 부정합은 전형적으로 제 1의 수 나노층들의 성장 내에서 경감되고 그러므로 대부분의 아일랜드 구조들은 스트레인이 없고, 즉 스트레인 완화된 특성들을 갖는다.
아일랜드들 구조들의 형성 시, 본 발명의 다양한 실시예들은 반도체 재료들의 실질적으로 연속하는 층들의 형성을 위해 시드 결정들로서 고품질 재료의 별개의 무작위로 배열된 아일랜드들을 이용한다.
제 1 실시예에 있어서, 고품질의 완화된 아일랜드 구조들이 아일랜드 구조로부터 추가 성장을 계속함으로써 시드 결정들로서 직접 사용되고, 그것에 의해 아일랜드 구조들이 합체되어 반도체 재료의 실질적으로 연속하는 층을 형성할 때까지 모든 패싯들에 따라(예컨대 횡방향 및 수직 방향 양자에서) 크기가 약간 균일하게 증가하면서 아일랜드들의 크기를 실질적으로 균일하게, 즉 등방성으로 증가시킨다.
합체시 반도체 층의 성장 모드는 수직 방향에서 더 우선하여 성장시키도록 변경될 수 있다. 추가의 실시예들에 있어서, 생성된 고품질의 실질적으로 연속하는 반도체층 및/또는 등방성으로 성장한 재료의 표면은 디바이스 형성, 층 전사 등과 같은 후속 처리를 가능하게 하기 위해 층으로부터 임의의 잔류 표면 거칠기를 제거하기 위해 평활화를 필요로 할 수 있다. 층의 평활화는 에칭, 매스 트랜스포트 재성장, 폴리싱/그라인딩 방법들 등을 통해 달성될 수 있다.
추가의 실시예들에 있어서, 실질적으로 스트레인 완화된 아일랜드 구조들의 형성 시, 마스킹 재료가 아일랜드 구조들 및 베이스 기판의 이전의 노출된 영역들을 덮도록 적용된다. 마스킹 재료의 형성 후, 아일랜드 구조들의 하측 영역들을 마스킹 재료로 덮은 채로 유지하면서 아일랜드와 같은 구조들의 최상위 부분들을 드러내기 위해 평탄화 공정이 수행된다. 아일랜드 구조에서의 완화가 성장 공정 중 매우 신속하게 일어나므로, 스트레인이 여전히 존재할 수 있는 베이스 기판 근방의 아일랜드 구조들의 상기 부분은 덮인 채로 있고 후속 공정 단계들에 이용할 수 없다. 본 발명의 대안의 실시예에 있어서는, 마스킹 재료는 생략된다.
본 발명의 후속 실시예들은 실질적으로 스트레인 완화된 아일랜드 구조들을 추가 성장을 위한 핵생성 사이트들로서 이용한다. 이와 같은 실시예들에 있어서, 성장 모드는 예컨대 측면 에피택시 과성장(epitaxial lateral overgrowth; ELO)의 잘 알려진 공정 및 그 변형예들을 이용하여 횡방향 모드(횡방향 성장 영역들을 형성)에서 행해진다. 이와 같은 실시예들에 있어서, 실질적으로 횡방향 모드에서 용이하게 성장될 수 있는 재료가 선택될 수 있고, 예를 들어 갈륨 질화물 및 인듐 갈륨 질화물(낮은 인듐 함량을 가짐)은 횡방향 성장할 수 있는 것으로 알려진 재료들이며, 그러나 이에 한정되는 것은 아니다.
횡방향 성장 재료는 횡방향 성장 영역들을 형성한다. 특정 실시예들에 있어서, 아일랜드 구조들 및 횡방향 성장 영역들을 포함하는 재료 조성물은 다를 수 있고 그러므로 스트레인이 아일랜드 구조들과 횡방향 성장 영역들 사이의 가능한 격자 부정합으로 인해 생길 수 있다. 그러므로, 특정 실시예들에 있어서, 횡방향 성장 영역의 두께는 임계 두께로 또는 그 이하로, 즉 추가의 결함들 및 전위들이 스트레인을 경감시키기 위해 도입되는 두께로 또는 그 이하로 유지된다. 그러므로, 이와 같은 실시예들에 있어서, 완화된 아일랜드 구조들의 격자 상수는 횡방향 성장 영역들에서 실질적으로 유지되고 그러므로 아일랜드 구조들의 상측 부분의 완화된 격자 상수는 횡방향 성장층에 의해 승계된다.
본 발명의 특정 실시예들은, 분리된 아일랜드 구조들의 실질적으로 스트레인 완화된 부분들로부터 시작하는 개개의 결정 성장 앞면들(fronts)이 차단되고(intercept) 합체되어, 특정 실시예에서 임계 두께 또는 그 이하인 실질적으로 연속하는 횡방향 성장층을 형성할 때까지, 횡방향 성장 영역들의 횡방향 성장을 계속하고, 상기 두께는 횡방향 성장층의 조성물 및 하부 아일랜드 구조들 양자에 부분적으로 의존한다.
대안의 실시예들에 있어서, 횡방향 성장 영역들은 아일랜드 구조 사이드 패싯들로부터의 횡방향 성장 핵생성에 의해 아일랜드들 구조들 자신들 사이에서 생성되고, 그것에 의해 횡방향 성장 영역들 사이에 개재된 아일랜드 구조들을 포함하는 층을 생성한다. 이와 같은 실시예들에 있어서, 횡방향 성장은 아일랜드 구조들의 사이드 패싯들로부터 직접 핵생성되고, 그것에 의해 횡방향 성장 영역들에서 아일랜드들의 고품질 결정 구조를 유지한다.
그러므로, 본 발명의 다양한 실시예들은 바람직한 결함/전위 밀도를 유지하면서, 완화된 아일랜드 구조들의 상측 표면과 실질적으로 동일한 면내 격자 상수를 가지는 상측의 연속 표면을 포함하는 중간 구조를 생성한다. 바람직한 재료 특성들을 갖는 이와 같은 반도체 재료의 템플레이트 구조는 InGaN 아일랜드 구조들의 인듐 함량과 실질적으로 유사하거나 그보다 많은 인듐 함량을 갖는 InGaN 재료(또는 다른 III-질화물들)의 다른 고품질의 연속하는 층들의 성장에 매우 적합하다.
그 결과, 중간 구조(예컨대 합체된 횡방향 성장층)의 형성 시, 성장 모드는 원하는 두께로의 반도체 재료의 후육화(thickening)을 조장하는 수직 성장을 형성하기 위해 추가적인 수직 성장 모드에서 계속하도록 변경될 수 있다.
특정 실시예들에 있어서, 수직 성장층의 조성물은 아일랜드 구조들의 것과 실질적으로 유사할 수 있다. 아일랜드들 구조들의 스트레인 완화된 상측 부분들의 격자 상수가 횡방향 성장 영역들(또는 층)을 통해 유지되므로, 스트레인 완화된 격자 상수는 또한 수직 성장층에 의해 승계되고 그러므로 수직 성장층에서의 격자 부정합을 방지하고 그것에 의해 스트레인 및 상 분리의 개시를 감소시킨다. 그러므로, 본 발명들의 특정 실시예들은 InGaN 재료의 실질적으로 연속하는 스트레인 완화된 층을 생성한다.
추가의 실시예들에 있어서, 수직 성장층의 조성물은 아일랜드 구조들의 성과 다를 수 있는 데, 예를 들면 수직 성장층의 인듐 함량은 아일랜드 구조들에 비해 증가될 수 있다. 이와 같은 실시예들에 있어서, 수직 성장층은 약간 변형될 수 있으나, 스트레인 레벨은, 하부 재료의 변형된 격자 상수로 인해 종래 기술에 비해 감소된다.
본 발명의 실시예들이 이제 도 1a 내지 도 1f를 참조하여 더 상세히 기재되고 본 발명의 추가의 다른 실시예들이 또한 도 2a 내지 도 2g, 도 3a 내지 도 3e 및 도 4a 내지 도 4e를 참조하여 기재된다.
도 1a는 본 발명의 실시예들에서의 초기 단계를 보여주는 중간 구조(100)를 나타낸다. 중간 구조(100)는 베이스 기판(102), 핵생성 층(NL)(104) 및 이들 위에 형성된 복수의 결정핵(106)을 포함한다. 기본 구조는 동종 구조(homogenous structure)(즉, 단일 재료 예컨대 사파이어) 또는 이종 구조(heterogeneous structure)(즉, 다수의 재료들 예컨대 사파이어-온-실리콘 카바이드로 구성됨) 중 어느 하나로 구성될 수 있다. 본 발명의 특정 실시예에 있어서, 베이스 기판의 평균 격자 상수는 그 위에 성장된 재료와 불일치된다. 예를 들면, 사파이어가 베이스 기판으로서 채용될 수 있고 인듐 갈륨 질화물이 사파이어의 표면 위에 침착될 수 있고, 사파이어 및 InGaN 재료들은 상이한 격자 상수들, 예컨대 상이한 면내 격자 상수들을 가진다.
복수의 핵(106)이 베이스 기판(102) 위에 형성된다. 에피택셜 성장(및 일반적으로 결정 성장)은 거시적 결정들(macroscopic crystals)의 성장을 위한 시드들로서 작용하는 미세 결정자들(minute crystallites)의 자발적 형성(spontaneous formation)으로 통상 시작한다. 미세 결정자들은 여기서 "핵(nuclei)"으로서 불리고 이들의 형성 및 초기 성장의 공정들은 "핵생성((nucleation)"으로서 불린다. 표면들 위에 핵을 생성하는 에피택셜 성장의 경우에, 표면의 특성들은 예컨대 특정 구성들 및 특성들을 다른 구성들 및 특성들보다 더 안정되게 함으로써 공간 배열들(spatial configurations) 및 핵의 결정 특성들에 강한 영향을 줄 수 있다. 용어 핵생성 층은 버퍼층들의 성장/침착에 의해 또는 표면의 화학적 처리들(surface chemical treatments), 또는 다른 수단에 의해 달성될 수 있는 표면 특성들을 가리킨다.
바람직한 핵생성 층들은 선택된 공간 밀도 및 배열(configuration) 및 선택된 결정 특성들을 갖는 핵에 의한 InGaN(또는 다른 III-질화물) 핵생성을 조장한다. 공간 밀도에 대해서는, 등방성 성장 및/또는 ELO 기술들의 후속 적용의 관점에서 이들이 선택된다. ELO 기술들의 경우에 있어서, ELO는, ELO가 개시될 수 있는 충분한 수의 이용 가능한 성장 사이트들이 있고 이용 가능한 성장 사이트들이 떨어져 있어 상이한 성장 사이트들로부터의 횡방향 과성장이 결정 성장 앞면들에서 최소 경사/비틀림을 갖는 나노결정층 내로 합체할 수 있다면 더 양호한 품질의 III-질화물들의 실질적으로 연속하는 단결정층들을 생성하는 것으로 이 기술 분야에서 알려져 있다. 일반적으로, 도 1a의 중간 구조(100)의 핵생성 사이트들/핵(106)과 같이 평균적으로 0.1 - 100 ㎛ 사이, 더욱 바람직하게는 0.2 - 3 ㎛의 거리 d만큼 떨어져 있고, 그렇지않으면, 무작위로 배열된 분리 및 고립된 핵에서 NL(104)이 핵생성을 조장하는 것이 바람직하다.
예컨대 베이스 기판(102) 위의 NL(104)로 이어지는, 다수의 NL 처리들 및 이들의 효과들이 기술되고 이 기술 분야에서 알려져 있고 이 발명에 유용하게 이용될 수 있다. 예컨대, 수미야(Sumiya) 등의 "2004, 극성 결정 및 GaN의 제어의 논평 (Review of polarity determination and control of GaN), MRS Internet J. nitride Semicond. Res. 9, 1"; 기바트(Gibart)의 "2004, GaN의 금속 유기 기상 에피택시 및 래터럴 과성장(Metal organic vapor phase epitaxy of GaN and lateral overgrowth), Rep. Prog. Phys. 67, 1"; 드위쿠스마(Dwikusuma) 등의 "2003, 수소화물 기상 에피택시에 의한 GaN 성장을 위한 사파이어 질화의 X-선 광전자 분광 연구: 질화 메카니즘(X-ray photoelectron spectroscopic study of sapphire nitridation for GaN growth by hydride vapor phase epitaxy: nitridation mechanism), J of Appl. Phys. 94, 5656"; 나라야난(Narayanan) 등의 "2002, (0001) 사파이어 상의 갈륨 질화물 에피택시(Gallium nitride epitaxy on (0001) sapphire), Phil. Mag. A 82, 885", 스투츠만(Stutzmann) 등의 "2001, 극성을 갖는 플레이잉(Playing with Polarity), phys. stat. sol. (b) 228, 505"; 오(Oh) 등의 "2006, 사파이어 기판 위에서 성장하는 GaN 및 GaMnN 나노와이어의 광학적 특성(Optical properties of GaN and GaMnN nanowires grown on sapphire substrates)" 및 기쿠치(Kikuchi) 등의 "2004, (111) Si 기판 위에서 성장하는 InGaN/GaN 다중 양자 디스크 나노컬럼 발광 다이오드(InGaN/GaN Multiple Quantum Disk Nanocolumn Light-Emitting Diodes Grown on (111) Si Substrate)" 참조하라.
위에 기재된 것과 같이 선택된 바람직한 NL을 갖는 베이스 기판을 가지고, 본 발명의 방법들은 다음에 베이스 기판 위에 InGaN 아일랜드 구조들을 성장시킨다. 먼저, 핵생성 조건들이, 필요하다면 NL의 관점에서 선택되어 InGaN(또는 다른 III-질화물)이 초기에 상기한 공간 밀도 및 배열을 가진 핵에서 성장한다. 일반적으로, 핵의 밀도 및 배열은 후속의 추가 성장이 의도된 InGaN(또는 다른 III-질화물) 층들(바람직한 특징들, 예컨대 감소된 스트레인을 가짐)을 생성하도록 되어 있다.
성장 조건들은, 대체로, 아일랜드들이 대체로 서로 분리된 채로 있고, 실질적으로 무작위 배열을 갖는 NL의 핵에서 기원하는 III-질화물 아일랜드들의 성장을 돕기 위해 선택된다. 도 1b는 기판(102) 위의 NL(104) 위에 초기-성장 InGaN에 의해 형성되는 비제한 중간 구조(110)를 나타낸다. 도 3은 도 1b에 대응하는 실제 예를 제시하는 주사 전자 현미경 사진(scanning electron micrograph; SEM)상이다.
초기 아일랜드 구조들은 평탄한 상측 표면들(114)을 갖는 사다리형상 구조(112)를 갖는다. 도시된 실시예들에 있어서(도 1b 참조), 아일랜드들은 이들의 수직 치수들의 대략 1-2배의 수평 치수들을 갖는 구조들로 성장된다. 다른 실시예들에 있어서, 상대적으로 수직적으로 더 성장해서 아일랜드들은 대부분 수직 성분을 더 많이 갖는 것처럼 보인다. 이때, 수직/수평 종횡비는 예컨대 대략 2, 또는 대략 4보다 더 클 수 있다. 본 발명은 더 확연한 횡방향 성장을 하는 실시형태들이 포함되어 있어서 종횡비는 1보다 작지만 대체로 분리된 아일랜드 성장이 이루어진다.
성장 조건들, 특히, 성장의 지속기간은 아일랜드 구조의 상측 부분들이 혁신적으로 감소된 스트레인을 가지도록 또한 선택된다. 성장은 대부분의 아일랜드 구조들이 감소된 스트레인 레벨을 가지도록, 바람직하게는 대부분의 아일랜드 구조들이 스트레인이 없도록, 즉 스트레인이 완화될 때까지 계속된다. 도 1b는 둘러싸인 점선 영역들(116)을 나타낸다. 점선 영역들(116)은 스트레인 완화가 일어나는 아일랜드들 구조들의 영역들, 즉 아일랜드 구조들(112)과 베이스 기판(102) 사이의 격자 부정합을 경감시키기 위해 결함들이 형성되는 영역들(예컨대 불일치 전위들)을 개략적으로 나타낸다.
상기 둘러싸인 영역(116)에서, 아일랜드들 구조는 실질적으로 스트레인이 없거나 실질적으로 스트레인이 완화된다. 그러므로, 성장 기간은 아일랜드 구조들과 베이스 기판 사이의 격자 부정합으로 인한 스트레인이 불일치 전위들과 같은 결함들의 형성에 의해 신속하게 경감되도록 제어된다. 한편, 아일랜드들이 합쳐지고 더 이상 분리 및 고립된 채로 있지 않게 되는 것을 방지하기 위해 너무 길지 않아야 한다.
전형적으로, 대략 30 nm - 1.5 ㎛의 수직 아일랜드 높이까지의 성장이 적합하다. 특정 실시예에 있어서, 아일랜드들 구조들은 30 nm보다 큰 높이를 가지며, 한편 다른 실시예들에 있어서, 아일랜드 구조들은 150보다 큰 높이를 가지며, 한편 특정 실시예들에서, 아일랜드 구조는 300 nm보다 큰 높이를 가진다. 또한, 아일랜드들의 조성은 InxGa1 - xN을 포함할 수 있고 여기서 인듐 함량은 x =0.02보다 크고, 또는 x = 0.05보다 크고, 또는 x = 0.08보다 크다.
아일랜드들 구조(112)와 베이스 기판(102) 사이의 경계 영역에서의 결함들 및 전위의 형성 이외에, 추가의 결함들 및 전위는 영역들(116)로부터 아일랜드 구조들의 본체 내로 증식할 수 있다. 도 1b에 개략적으로 나타낸 실시예에 있어서, 아일랜드 구조들이 이와 같은 조건들 하에서 성장되어 전위들(118)은 횡방향으로 벤딩되고 측면(lateral face)에서 종결된다. 그러므로, 좌측 아일랜드의 상측 부분(120)은 상대적으로 결함들 및 전위들이 없게 되고 선택된 밀도의 결함들 및 전위들을 가진다. 아일랜드들 구조들의 상측 부분의 결함 및 전위 밀도를 추가로 감소시키기 위한 이와 같은 방법들이 미국 특허 출원 번호 제60/952,131호에 기재되어 있고, 이것은 본원에 참조로 완전히 포함된다.
수직 또는 횡방향 성장 중 어느 하나를 돕는 조건들은 일반적인 VPE 공정들, 예컨대, MBE, MOCVD 또는 HVPE 공정들을 위해 이 기술 분야에 알려져 있고 기재되어 있다. 예컨대, 미국 특허 제6,325,850호를 참조하라; 또한 "phys. Stats. Sol (c) 3, No.6 1750 - 1753 (2006)"를 참조하라. 일반적으로, 횡방향 대 수직 성장의 상대 비율들은 성장 온도, 공정 가스들 중의 V/III 전구체 비율(precursor ratio), 캐리어 가스의 조성(H2 또는 N2, 또는 이들의 조합), 및 반응기 압력(reactor pressure)에 의해 영향을 받는 것으로 알려져 있다. 예를 들면, 횡방향 성장은 더 높은 성장 온도들에 의해, 또는 증가된 V/III 비에 의해, 또는 더 높은 N2/H2 비에 의해, 또는 더 낮은 압력들(1 atm보다 낮거나 약 1 atm)에 의해 또는 이들의 조합에 의해 향상된다. 수직 성장은 상기한 것의 역의 조건들에 의해 향상된다. 특정 실시예들에 있어서, 그것은 InGaN 아일랜드들 내의 스트레인을 고려하여 NL 처리 및 성장 조건들의 상세들을 선택하는 것이 유리할 수 있다. 이를 위해 초기 InGaN 아일랜드들의 스트레인 특성들이 이 기술 분야에서 알려진 수단, 예컨대 투과 전자 현미경 및 전자 및/또는 x-선 회절에 의해 측정될 수 있다.
감소된 스트레인 또는 스트레인 완화 레벨들을 가진 상측 부분들을 갖는 InGaN(또는 다른 III-질화물) 아일랜드 구조들의 성장 시, 후속 공정 단계들은 반도체 재료의 연속하는 층을 생성하기 위해 추가 성장을 위한 시드 결정들로서 직접 아일랜드들 구조들을 이용할 수 있다. 그러므로, 추가 성장은 아일랜드 구조들이 합체되어 실질적으로 연속하는 층을 형성할 때까지 등방성 방식(즉, 모든 결정 패싯들로부터의 실질적인 균일 성장)으로 아일랜드 구조들로부터 계속될 수 있다.
합체시 반도체 층의 성장 모드는 수직 방향에서 더 우선하여 성장시키기 위해 변경될 수 있다. 추가의 실시예들에 있어서, 등방성으로 성장한 층 및/또는 생성된 고품질의 실질적으로 연속하는 반도체층의 표면은 디바이스 형성, 층 전사 등과 같은 후속 처리를 가능하게 하기 위해 상기 층으로부터 임의의 잔류 표면 거칠기를 제거하기 위해 평활화를 필요로 할 수 있다. 상기 층의 평활화는 에칭, 매스 트랜스포트 재성장, 폴리싱/그라인딩 방법들 등을 통해 달성될 수 있다.
도 1c는 아일랜드 구조(112)로부터의 추가 성장의 초기 단계들을 보여주는 중간 구조(120)를 개략적으로 나타낸다. 이러한 개략적인 설명에서, 추가 성장 이전의 아일랜드 구조(112)의 초기 위치는 점선(112)으로 나타내어지고, 추가 성장이 등방성 방식으로 계속되어 실질적으로 등방성의 재료(122)를 생성한다.
등방성 성장을 위해 채용되는 재료는 실질적으로 횡방향 성장 방향에서 성장시키는 데 일반적으로 이용할 수 없기 때문에, 예를 들면 x =0.11보다 큰 인듐 조성을 갖는 InxGa1 - xN은 실질적으로 횡방향 성장을 생성하기 위해, 즉, 수직 성장의 범위에 비해 횡방향 성장의 범위를 제어할 수 있는 매우 복잡한 재료로서 입증되었기 때문에 본 발명의 실시예들은 아일랜드 구조들(112)로부터 등방성 성장을 채용한다. 그러므로, 어떤 특정 실시예들에 있어서, 등방성으로 성장한 재료는 아일랜드 구조들을 포함하는 것과 동일한 재료 조성을 가진다. 그러므로, 본 발명의 특정 실시예들에 있어서, 아일랜드 구조들은 x = 0.02보다 큰 인듐 조성을 갖는 InxGa1 - xN을 포함하고 추가의 등방성 재료는 마찬가지로 x = 0.02보 큰 인듐 조성을 갖는 InxGa1-xN을 포함한다. 따라서, 아일랜드로부터의 계속된 추가 성장은 추가의 스트레인을 등방성 재료에 도입하지 않는다.
그러나, III-질화물 재료의 다른 등방성 성장이 아일랜드들 구조들의 노출된 패싯들 모두 또는 거의 모두로부터 핵생성하기 때문에, 결함들 및 스트레인이 남아 있을 수 있는 하측 영역들이 핵생성을 위해 추가로 사용된다. 그러므로, 스트레인 및 결함들이 존재할 수 있는 영역들(116)(예컨대 불일치 세그먼트들(misfit segments)과 같은) 추가의 등방성 재료(122) 내로 더 증식할 수 있다.
영역들(116)의 결함들 및 스트레인에 대한 등방성 재료 성장 효과들 이외에, 등방성 성장은 가능하게는 이와 같은 결함들/전위의 벤딩(bending)을 가져오는 결함들 전위(118)에 상당히 영향을 줄 수 있는 것을 또한 주의해야 한다. 재료가 등방성 방식으로 성장할 수 있으므로, 이와 같은 결함들/전위는 최종의 실질적으로 연속하는 재료의 층의 최종 품질에 해로운 방식으로 벤딩할 수 있다.
도 1d는 추가의 등방성 재료(122')의 성장 시 반도체 구조를 보이는 중간 구조(130)를 나타내고 아일랜드들 구조를 합체하여 반도체 재료의 실질적으로 연속하는 층을 형성할 때의 성장을 나타낸다.
더 상세하게, 등방성 재료(122')의 추가 성장은 중간 구조(120)의 등방성 재료(122)로부터 에피택셜 성장된다. 추가의 등방성 재료의 성장은 아일랜드들 구조(112)의 합체를 가져온다. 성장이 실질적인 등방성 방식으로 계속될 수 있으므로, 원 아일랜드 구조들(112)의 표면 지형(surface topography)은 일반적으로 추가의 반도체 재료 성장(122, 122')에 유지된다. 지형이 등방성 성장 모드 중 거의 변경되지 않으므로, 홈들(grooves)(134)은 중간 구조(130)의 상측 노출 표면에 형성된다. 이와 같은 홈들은 후속 공정 단계들이 디바이스 구조들의 형성 또는 반도체 재료의 부분들의 전사 등을 위한 것이면 후속 처리 단계들에 바람직하지 않다. 그러므로, 본 발명의 실시예들의 후속 공정들은 등방성 재료의 부분들을 제거함으로써 후속 공정들에 더 적합한 평활한 실질적으로 평탄한 표면을 생기게 하는 것에 관한 것이다.
도 1e는 평활한 상측 표면(142)을 구비하는 중간 구조(140)를 생성하기 위해 중간 구조(130)의 처리를 보이는 중간 구조(140)를 개략적으로 나타낸다.
더 상세하게, 중간 구조(130)는 평활한 상측 표면(142)을 갖는 중간 구조(140)를 제공하기 위해 표면(136)으로부터 홈들(즉, 피트들(pits), 기복(undulations), 공동들(cavities) 등)(134)을 제거하는 방식으로 처리된다. 평활한 상측 표면(142)을 생성하기 위한 표면(136)의 평활화는 습식 화학적 에칭, 플라즈마 에칭(RIE, ICP, ECR 등), 그라인딩, 폴리싱 등을 포함해서, 이 기술 분야에서 알려진 다수의 방법들에 의해 생성될 수 있다. 표면(136)의 지형으로 인해, 홈들(134)의 꼭지점 위의 재료는 아주 많은 제거를 필요로 할 것이고 반면 홈들(134)의 꼭지점 아래의 재료는 등방성 재료(122)의 표면의 평탄화를 가능하게 하기 위해 제거되지 않는 것이 바람직하므로, 이방성 에치 방법들이 평활한 표면(142)을 생성하는 것이 바람직하다.
특정 실시예들에 있어서, 평활한 표면(142)을 생성하기 위한 표면(136)의 평탄화는 그라인딩/폴리싱 방법들을 이용하여 수행된다. 본 발명의 실시예들에 있어서, 평탄화 공정은 화학 기계적 폴리싱 공정(CMP)을 통해 이루어진다. 이후 충분한 등방성 재료(122)가 예컨대 선택된 연마제들 및 슬러리 케미스트리(slurry chemistry)를 가지는 적절히 선택된 슬러리를 이용하고 적절한 폴리싱 파라미터들, 예컨대 인가된 압력들 및 속도를 이용하는 CMP에 의해 제거된다. 표면(142)을 생성하기 위한 CMP 공정의 완료 시, 표면(142)의 표면 거칠기는 5 nm 이하, 또는 바람직하게는 2 nm 이하, 또는 바람직하게는 1 nm 이하일 수 있다. 대안의 실시예들에 있어서, CMP 공정은 등방성으로 성장한 재료 위에서의 추가적인 수직 성장 방향에서의 재성장 시 수행될 수 있다.
표면(142)의 품질에 해로운 표면(142)에 존재하고 있는 이와 같은 결함들/전위(118)을 가져 오는 본 발명의 실시예들 동안 이들의 증식 방향을 변경할 수 있는 것을 주의해야 한다.
중간 구조(140)(도 1e의)는 추가의 III-질화물 재료들, 예컨대 고품질의 실질적으로 연속의 스트레인 완화된 InGaN의 성장을 위해 매우 적합한 템플레이트 구조를 제공한다. 특정 실시예에 있어서, 중간 구조(140)는 하부 등방성 재료의 것과 실질적으로 같은 인듐 조성을 갖는 InGaN의 성장에 이용되고, 한편, 대안의 실시예에 있어서 중간 구조(140)는 등방성 재료의 것보다 높은 인듐 함량을 갖는 InGaN의 성장에 이용된다.
도 1f는 도 1e의 중간 구조 위에서의 추가의 층의 성장을 보이는 구조(150)를 나타낸다. 본 발명의 특정 실시예들에 있어서, 추가의 층(152)은 추가적인 수직 모드에서 성장되고, 그것에 의해 반도체 재료를 원하는 두께까지의 후육화를 조장하는 수직 성장층을 형성한다. 수직 성장층은 이 기술 분야에서 알려진 것과 같이, 에피택셜 성장 파라미터의 변형에 의한 우선적인 수직 성장 모드에서 성장된다. 앞에 기재된 것과 같이, 특정 실시예들에서의 수직 성장층은 CMP를 이용하는 이전에 개략 설명된 방법들을 통해 완료 시 평활화된다. 그러므로, 이들 실시예들의 수직 성장층의 평탄화는 수직 성장층의 에피택셜 성장 이전 및/또는 후에 수행될 수 있다. 또한 아일랜드 구조의 형성 중 형성되는 결함/전위(118)는 수직 성장층(152)의 표면 내로 및 표면으로 증식하는 것처럼 도시된 것을 주의해야 한다.
특정 실시예들에서의 수직 성장층은 하부 아일랜드 구조들의 것과 실질적으로 동일한 인듐 함량을 갖는 InxGa1 - xN 층을 포함하고 등방성 재료, 더욱 상세하게는 수직 성장층은 x = 0.02보다 큰, 또는 x = 0.05보다 큰, 또는 x = 0.08보다 큰 인듐 조성을 갖는 InxGa1 - xN 재료를 포함할 수 있다.
그러므로, 본 발명의 실시예들은 바람직한 결함/전위 밀도를 갖는 스트레인 완화된, 실질적으로 단일의 조성상(single compositional phase) InGaN의 연속하는 층을 생성할 수 있다. 얻어진 층(152)의 두께는 대략 1 ㎛ 이하, 또는 100 ㎛로, 또는 대략 500 ㎛, 또는 대략 1000 ㎛로 될 수 있다.
얻어진 연속하는 수직 성장층(152)은 전자 부품들, 광전지 부품들, 옵틱 컴포넌트들(optic components), 또는 광전자 부품들 등의 제조에 채용될 수 있다. 본 발명의 대안의 실시예에 있어서, 연속하는 반도체층의 일부 또는 전체 중 어느 하나는 독립된(free standing) 또는 복합형 기판들을 제조하기 위해 중간 구조(150)로부터 전사될 수 있다. 전사 공정들은 연속하는 층의 일부분의 분리를 계속할 수 있고 또한 본딩 기술들을 포함할 수 있다.
특정 실시예들에 있어서, 반도체층(152)의 일부분은 이온 주입 및 분리 기술들을 통해, 예를 들면 SMART-CUT®으로서 불리는 기술들을 이용하여 중간 구조(150)로부터 분리될 수 있다. 이와 같은 공정들은 예를 들면, 브루엘(Bruel)의 미국 특허 제RE39,484호, 아스파(Aspar) 등의 미국 특허 제6,303,468호, 아스파 등의 미국 특허 제6,335,258호, 모리세우(Moriceau) 등의 제6,756,286호, 아스파 등의 제809,044호, 및 아스파 등의 제6,946,365호에 상세히 기술되어 있고, 이들 각각의 개시내용은 그 전체가 본원에 참조된다.
본 발명의 대안의 실시예들이 지금 도 2a 내지 도 2g를 참조하여 기술된다. 본 발명의 대안의 실시예들의 많은 요소들은 앞에 기술된 것과 등가이고, 그러므로 후속 설명은 주로 대안의 실시예들의 신규 특징들에 집중할 것이다.
간단히, 본 발명의 대안의 실시예들은 앞에서 기술된 방법들의 대부분을 이용하지만 아일랜드들 구조들의 원하지 않는 부분들을 마스킹하기 위해 마스킹 구조의 형성을 이용한다. 그러므로, 아일랜드 구조들로부터의 추가 성장의 핵생성은 아일랜드 구조들의 고품질 결정 부분들로 제한될 수 있다. 게다가, 아일랜드들 구조들로부터의 추가 성장은 예를 들면 ELO와 같은 방법들을 이용하여 횡방향에서 촉진된다.
더 상세하게는, 도 2a는 도 1a와 등가이고 베이스 기판(202) 위에의 NL(204)의 형성 및 바람직한 간격 d을 갖는 핵(206)의 형성을 보이는 중간 구조(200)를 나타낸다. 도 2b는 도 1b와 등가이고 바람직한 결정 특성들, 즉 감소된 격자 스트레인 또는 스트레인이 완화된 상측 표면(214)을 가지는 InGaN 아일랜드들 구조(212)의 형성을 보이는 중간 구조(210)를 나타낸다.
감소된 스트레인 또는 스트레인 완화 레벨들을 가진 상측 부분들을 갖는 InGaN (또는 다른 III-질화물) 아일랜드 구조들의 성장 시, 후속 공정 단계들은 아일랜드들에 의해 덮이지 않은 베이스 기판의 노출된 부분들을 마스킹 구조를 형성하는 마스킹 재료로 덮는다. 마스킹 구조는 스트레인이 여전히 존재할 수 있는 아일랜드들의 하측 부분들 및 상대적으로 많은 수의 종결하는(terminating) 결함들 및 전위들을 갖는 측면의 대부분 또는 모두를 덮을 수 있을 만큼 충분한 두께(또는 깊이)를 가진다. 그러나, 본 발명의 실시예는 아일랜드들의 상측 부분들을 덮지 않고, 여기서 상기 면들은 감소된 스트레인 레벨들 또는 완화된 스트레인 레벨들 및 단지 상대적으로 적은 수의 종결하는 결함들 및 전위들을 가진다.
게다가, 마스킹 구조를 통해 출현하는 아일랜드 구조들의 상측 부분들은 아일랜드들/필러들의 출현하는 상측 부분들 위에서 시작해서 이후 마스크를 가로질러 연장하는 후속 ELO 성장을 조장하기에 충분한 경사진 패싯들을 가질 수 있다.
마스킹 구조를 형성하기 위한 바람직한 마스킹 재료들은 GaN(또는 다른 III-질화물 예를 들어 낮은 인듐 함량 InGaN)이 용이하게 핵생성하지 않는 것들이다. 이와 같은 재료들은 실리콘 산화물들, 실리콘 질화물들, 이들의 조합들, 예컨대, 실리콘 옥시-질화물, 및 다른 내부식성 실리콘-함유 재료들을 포함한다. 실리콘 질화물들이 특히 바람직한 데 그 이유는 이들이 InGaN보다 화학 기계적 폴리싱(CMP)과 같은 공정들에 의해 더 용이하게 제거될 수 있기 때문이다. 마스킹 재료들의 조합은 또한 예컨대 실리콘 산화물/질화물 층 스택(들)이 이용될 수 있고, 이와 같은 마스킹 재료들의 조합은 마스킹 구조 부분들의 제어된 제거를 돕기 위해 채용될 수 있는 것을 또한 주의해야 한다.
도 2c는 아일랜드 구조들을 완전히 덮기 위해 마스킹 재료를 침착하는 것을 포함하는 마스크 구조 형성을 위한 실시예들을 예시하는 중간 구조(230)를 개략적으로 나타내고, 도 2d는 아일랜드 구조들의 최상위 부분들이 마스크를 통해 출연하도록 충분한 마스킹 재료의 후속 제거를 예시하는 중간 구조(240)를 나타낸다.
따라서, 마스킹 재료(232)가 먼저 예컨대 스핀-온-글라스 공정들 또는 화학적 기상 증착(CVD) 공정들에 의해 형성되고, 그 결과 아일랜드 구조들은 도 2c에 나타낸 것과 같이 완전히 덮인다. 여기서, 아일랜드 구조들(212)(베이스 기판(202) 위의)은 마스킹 재료(232)에 의해 완전히 덮여 있다. 본 발명의 특정 실시예들에 있어서, 마스킹 재료들은 실시간 감시 제어 하에서 CVD 공정들에 의해 침착되고 그 결과 침착은 마스크가 바람직한 두께 범위에 도달될 때 정지될 수 있다. 예를 들면, 침착 중, 후육화 마스크(thickening mask) 위에 출현한 채로 있는 InGaN 필러들의 높이에 관한 피드백을 제공하는, 표면 특징들, 예컨대 표면 요철들(irregularities)의 크기를 검출할 수 있는 방사(radiation)에 의해 기판은 스캔될 수 있다. 이와 같은 방사는 가시, IR 또는 UV광 또는 입자들(SEM에서와 같은)일 수 있다.
이어서, 마스킹 재료의 정상부는 예컨대 예컨대, 에칭 기술들 예컨대 습식 화학적, 플라즈마 에칭(반응성 이온 에칭, 유도 결합 플라즈마 에칭 등)에 의해 또는 폴리싱 기술들 예컨대 화학-기계적 폴리싱(CMP)에 의해 제거되고 분리되고, 그 결과 최종 마스크 두께는 후속 에피택셜 횡방향 과성장을 조장하는 바람직한 범위에 있다.
도 2d는 마스킹 재료(232) 부분의 제거 후의 중간 구조(230)를 포함하는 중간 구조(240)를 나타낸다. 마스킹 재료의 바람직한 양이 제거되고 그 결과 마스크 층은 바람직한 범위의 두께를 가진다. 이와 같은 바람직한 범위에 있어서, 아일랜드 구조들(214)의 상측면들은 노출되지만 아일랜드 구조들의 대부분의 사이드 패싯들(242), 변형된 영역들(216) 및 전위들(218)은 후속 추가 성장이 이들 영역들로부터 핵생성하는 것을 방지하기 위해 덮인 채로 있고, 그러므로 후속 결정 품질을 향상시킨다. 일반적으로, 마스크의 높이에 대한 두께 범위는 아일랜드들의 높이의 대략 60 - 90%이다.
거의 없거나 또는 전혀 없는 InGaN(또는 다른 III-질화물 재료)이 마스킹 재료와 함께 제거되어야 하므로, 바람직한 마스킹 재료는 또한 InGaN의 제거에 비해 그것의 더 신속한 제거를 조장하는 특징들을 가진다. 예를 들면, 마스킹 재료가 CMP에 의해 제거될 때, 그것은 InGaN(CMP에 의한 제거가 상대적으로 어렵고 그것에 저항하는 것으로 알려져 있음)보다 더 용이하게 깍이고/에칭되어야 한다.
더 상세하게는, 실리콘 질화물은 예컨대 이 기술 분야에서 알려진 조건들 하에서 기체 SiH4 및 NH3로부터, CVD 공정에 의해 완전히 아일랜드들을 덮도록 침착될 수 있다. 이 후 충분한 마스킹 재료는 예컨대 선택된 연마제들 및 슬러리 케미스트리를 가진, 적절히 선택된 슬러리를 이용하고 적합한 폴리싱 파라미터들, 예컨대, 인가되는 압력들 및 속도들을 이용하는 CMP에 의해 제거된다.
간단히, 슬러리 연마제들, 폴리싱 압력들 등은 실리콘 질화물이 상대적으로 영향받지 않고 남아 있는, InGaN 필러들의 정상부 아래까지 기계적 작용에 의해 우선 제거되도록 선택된다. 이들의 최상부들이 남아있는 마스킹 재료를 통해 출현하도록 슬러리 케미스트리, pH 등이 InGaN 필러들 사이의 실리콘 질화물 중에서 부식작용, 용해 및 디싱(dishing)을 조장하도록 선택된다. 선택적으로, 마스킹 재료 분리가 실시간으로 모니터링될 수 있어 바람직한 두께 범위에 도달한 후 CMP가 정지될 수 있게 한다. 또, CMP에 이어 잔존 슬러리를 제거하기 위해 세정 처리(cleaning treatment)가 이어질 수 있다.
이상적인 경우에, CMP 공정은 InGaN 아일랜드들의 표면의 거칠기가 거의 없거나 또는 전혀 없게 해야 한다. 그러나, CMP 공정의 연마 작용이 InGaN 표면을 연마시키면, 이때 층은 후 CMP 평활화 공정을 필요로 할 것이다. III-질화물들의 경우에, 거칠거칠한 표면은 이 기술 분야에서 알려진 매스 트랜스포트 재성장 방법들에 의해 매끈하게 될 수 있다.
본 발명의 실시예에 있어서, 샘플은 매스 트랜스포트 재성장을 조장하는 온도까지 NH3 + H2 환경에서 가열된다. 매스 트랜스포트 재성장 중, 재료의 고에너지 피크들이 평활화 작용 및 후속 ELO에 더 적합한 표면을 가져오는 재료의 오목부들(valleys)에 재분포된다. 예컨대, "일본 응용 물리학 저널(Japanese Journal of Applied Physics) 파트 1 40 565 (2001) 및 어플라이드 서피스 사이언스(Applied Surface Sciences) 159-160 421 (2000)"을 참조하라.
게다가, 많이 분리된 InGaN 아일랜드 구조들은 통일되지 않은 필러 높이를 생성하기 위해 보충 평활화를 필요로 할 수 있다. 필러 높이 균일성(piller height uniformity)은 마스킹 재료의 제거 및 III-질화물 재료가 드러났을 때 마스크 제거를 정지시킬 수 있는 능력을 필요로 하는 후속 공정을 고려할 때 중요하다. 불균일 필러 높이는 비효율적인 마스크 제거 및 횡방향 성장층을 생성하는 비이상적인 표면을 생기게 할 수 있다. III-질화물들에 대해, 불균일 표면은 앞의 문단에 기재된 매스 트랜스포트 재성장 방법들에 의해 매끈하게 될 수 있다.
본 발명의 실시예들의 후속 단계들에 있어서, 바람직한 결정 특성들, 즉 실질적으로 스트레인 완화되고 바람직한 결함/전위 밀도 및 단일 조성상을 갖는 InGaN 아일랜드 구조들의 상측의 노출된 부분들은 추가 재료 성장을 위한 시드 결정들로서 이용된다.
InGaN 아일랜드 구조들의 상측 부분들은 횡방향 성장 영역들의 횡방향 성장을 위한 시드 결정들로서 이용된다. 그러나, 높은 인듐 함량 횡방향 성장층들(예컨대 11%보다 많은 인듐 함량을 갖는)은 생성하기 복잡한 것으로 입증되었고 이와 같은 층들의 보고들은 이 때 이 기술 분야에서 알려져 있다. 그러므로, 횡방향 성장 영역들은 우선 횡방향에서 성장할 수 있는 재료, 예를 들면 비제한 예로서 횡방향 성장 영역들 및/또는 가능한 횡방향 성장층을 형성하기 위해 이용될 수 있는 GaN(또는 낮은 인듐 함량 InGaN)을 포함한다. 그러나, 횡방향으로 성장한 GaN 영역들(층)은 하부 완화된 InGaN 아일랜드들 구조들로 변형되므로, 횡방향 성장 영역들(층)은 더 높은 인듐 함량 InGaN의 격자 상수를 유지할 것이다.
따라서, 본 발명의 실시예들은 GaN(또는 낮은 백분율의 인듐 함량 InGaN) 횡방향 층의 추가 성장을 위한 핵생성 시드들을 위한 InGaN 아일랜드 구조들의 완화된 상측 표면을 이용한다. GaN이 횡방향 성장할 수 있는 것으로서 이 기술 분야에서 잘 알려져 있으므로(예를 들면 스기우라(Sugiura)에게 1월 12일에 발행된 미국 특허 제6,015,979호, 데이비스(Davis)에게 2000년 4월 18일에 발행된 제6,051,849호 및 기요쿠(Kiyoku)에게 2000년 11월 28일에 발행된 제6,153,010호), GaN 재료의 실질적으로 연속하는 층은 InGaN 아일랜드 구조들의 분리되고, 완화된 상측 부분들 위에 생성될 수 있다.
GaN 횡방향 성장 영역들 및 후속 횡방향 성장층의 두께는 결함들 및 전위들의 형성을 통해 스트레인 완화의 개시를 위한 임계 두께 이하로 유지될 수 있다. 이와 같은 경우에, 아일랜드 구조의 상측 부분들의 완화된 InGaN 스트레인 완화된 격자 상수는 GaN 횡방향 성장층 내에 실질적으로 유지된다. 즉, GaN 횡방향 성장 영역들(층)의 면내 격자 상수는 하부 완화된 InGaN 아일랜드들의 것과 실질적으로 동일하다. 게다가, 스트레인은 GaN 횡방향 영역들(층)에의 추가 결함들/전위들의 형성을 통해 경감되지 않으므로, 이때 고품질 InGaN 필러 상측 표면의 결함/전위 밀도는 GaN 횡방향 영역들(층)에서 실질적으로 유지된다.
그러므로, 본 발명의 방법들은 바람직한 결함/전위 밀도를 유지하면서, 하부 InGaN 아일랜드들과 실질적으로 동일한 면내 격자 상수를 가지는 상측 연속 표면을 포함하는 템플레이트 구조를 생성한다. 바람직한 재료 특성들을 갖는 이와 같은 반도체 재료의 템플레이트 구조는 InGaN 아일랜드 구조들에 비해 실질적으로 유사하거나 증가된 인듐 함량을 갖는 추가의 고품질 InGaN 재료의 성장을 위해 매우 적합하다.
더 상세하게는, 도 2e는 예를 들면 GaN을 포함하는 횡방향 성장 영역들의 횡방향 성장을 생성하는 추가 성장의 초기 단계들을 보이는 중간 구조(250)를 나타낸다. 앞에서 개략적으로 설명된 것과 같이, GaN(또는 낮은 인듐 함량 InGaN)의 횡방향 대 수직 방향의 범위를 제어하기 위한 방법들이 이 기술 분야에서 잘 알려져 있다.
특정 실시예들에 있어서, 성장은 추가적인 수직 성장 모드에서 아일랜드 구조들(214)의 상측 노출된 부분들로부터 시작될 수 있고 추가적인 횡방향 성장 모드로 전환된 원하는 수직 높이를 얻을 때, 대안으로 횡방향 성장 모드가 오프셋(offset)으로부터 이용될 수 있다. 특정 실시예들에 있어서, 초기 수직 성장 모드가 횡방향 성장이 시작될 수 있는 사이드 패싯들(252)을 제공하기 위해 채용될 수 있다. 게다가, 성장 조건들은 양 횡방향 및 수직 방향 성분들을 통합하는 성장 모드를 낳기 위해 선택될 수 있다. 수직 및 횡방향 성장 모드들을 얻는 데 적합한 조건들이 이 기술 분야에 알려져 있다.
더 상세하게, 도 2e는 아일랜드 구조(214)의 상측 부분들로부터의 횡방향 성장의 초기 단계를 나타내고, GaN 횡방향 성장 영역들(254)은 횡방향 결정 성장 앞면들(252)을 생성하는 상측 아일랜드 표면들(214)로부터 기원 또는 핵생성된다. 횡방향 성장 공정 중 침착된 GaN 횡방향 성장 영역들은 이전에 개략 설명된 것과 같이 핵생성하는 재료의 특성들(결함 밀도, 격자 상수)을 승계하는 것으로 예상될 수 있다. GaN 횡방향 성장 영역들(254)의 두께 d는 이전에 개략 설명된 것과 같이 임계 두께로 또는 그 이하로 유지된다. 결함 형성에 의한 스트레인 완화의 개시를 위한 두께 d는 하부 InGaN 재료의 조성 뿐만 아니라 성장 방법의 함수이고, 특정 실시예들에 있어서, GaN 횡방향 영역들의 임계 두께는 500 nm 이하이고, 다른 실시예에서는 250 nmm 이하이고, 추가의 실시예들에 있어서는 100 nm 이하이다. 특정 실시예들에 있어서, 횡방향 성장 영역들은 x = 0.11 이하, 또는 x = 0.08 이하, 또는 x = 0.05 이하의 인듐 함량을 갖는 InxGa1 - xN을 포함한다.
도 2f는 횡방향 성장 공정이 III-질화물 재료의 실질적으로 연속하는 필름을 형성하기 위해, 횡방향 성장층(254)을 형성하기 위한 GaN 횡방향 성장 영역들의 합체 단계에 있는 중간 구조(260)를 나타낸다. 반도체 성장 앞면들(252)(도 1e의 중간 구조(250)의)은 수렴하고 합병되어 횡방향 성장 재료(예컨대 GaN, 또는 낮은 인듐 함량 InGaN)의 단일의 합체된 필름을 형성한다. InGaN 아일랜드들(212)의 상측 표면들의 공간 배열, 크기 및 구조는 바람직하게는 예컨대 고품질 횡방향 성장 공정을 조장하기 위해 최적화되고, 예컨대 합체 이전에 결정 경사/비틀림을 방지하여 실질적으로 추가의 결함 형성을 방지하기 위해 예컨대 분포되고 이격된다. 예를 들면 중앙의 아일랜드(212') 및 우측의 아일랜드(212'') 구조들은 추가의 결함/전위를 생성하지 않고 합체하는 횡방향 성장 앞면들을 생성한다. 그러나, 중앙 아일랜드(212') 및 좌측 아일랜드(212)는 2개의 시딩(seeding) 아일랜드 구조들의 간격 및 비이상적인 분포로 인해 결함/전위(262)를 생성하기 위해 합체하는 횡방향 성장 앞면들을 생성한다.
그러므로, 중간 구조(260)(도 2f의)는 추가의 III-질화물 재료들의 성장, 예컨대 고품질의 실질적으로 연속의 스트레인 완화된 InGaN에 대한 매우 적합한 템플레이트 구조를 제공한다. 특정 실시예에 있어서, 중간 구조(260)는 하부 아일랜드 구조들의 것과 실질적으로 동일한 인듐 조성을 갖는 InGaN의 성장을 위해 이용되고, 한편 대안의 실시예에 있어서 중간 구조(260)는 아일랜드들 구조들의 것보다 많은 인듐 함량을 갖는 InGaN의 성장을 위해 이용된다.
도 2g는 도 2f의 중간 구조(260) 위의 추가 층의 성장을 보이는 구조(270)를 나타낸다. 본 발명의 특정 실시예들에 있어서, 추가층(272)은 추가적인 수직 모드에서 성장되고, 그것에 의해 수직 성장층을 형성하는 데, 이것은 반도체 재료의 두께를 원하는 두께로 조장한다. 수직 성장층은 에피택셜 성장 파라미터들의 변형에 의해 우선적인 수직 성장 모드로 이 기술 분야에서 알려져 있는 것과 같이, 성장된다. 횡방향 성장층(254)의 합체 중 형성된 결함/전위(262)가 수직 성장층(272)의 표면 내로 및 표면으로 증식하는 것처럼 나타내어져 있음을 주의해야 한다.
특정 실시예들에서의 수직 성장층은 하부 아일랜드 구조들의 것과 실질적으로 같은 인듐 함량을 갖는 InGaN 층을 포함한다. 그러므로, 본 발명의 실시예들은 바람직한 결함/전위 밀도를 갖는 스트레인 완화된, 실질적으로 단일 조성상의 InGaN의 연속하는 층을 생성할 수 있다. 얻어진 층(272)의 두께는 대략 1 ㎛ 이하로, 또는 대략 100 ㎛, 또는 대략 500 ㎛, 또는 대략 1000 ㎛까지 될 수 있다.
얻어진 연속하는 수직 성장층(272)은 전자 부품들, 광전지 부품들, 옵틱 컴포넌트들, 또는 광전자 부품들 등의 제조를 위해 채용될 수 있다. 본 발명의 대안의 실시예들에 있어서, 연속하는 반도체층의 일부 또는 전부는 독립 또는 복합형 기판들을 생성하기 위해 중간 구조(270)로부터 전사될 수 있다. 전사 공정들은 연속하는 층의 일부의 분리를 계속할 수 있고 또는 본딩 기술들을 포함할 수 있다.
특정 실시예들에 있어서, 반도체층(272)의 일부는 이온 주입 및 분리 기술들을 통해, 예를 들면 SMART-CUT®로서 불리는 기술들을 이용하여 중간 구조(270)로부터 분리될 수 있고, 이와 같은 공정들에 대한 인용문헌들은 앞에 개략적으로 설명되어 있다.
본 발명의 대안의 실시예들이 도 3a 내지 도 3e를 참조하여 기술된다. 본 발명의 대안의 실시예들의 많은 요소들은 앞에 기재된 것과 같으므로, 후속 설명은 주로 대안의 실시예들의 신규 특성들에 집중할 것이다.
간단히, 본 발명의 대안의 실시예들은 이전에 기술된 방법들의 대부분을 이용하지만 마스킹 구조의 형성 및 이와 같은 마스킹 구조를 생성하는 데 필요로 되는 관련 공정들은 생략한다. 마스킹층의 생략은 최종 제품, 즉 고품질 스트레인 완화된 연속 반도체 재료들, 예컨대 InGaN의 품질을 희생시키지 않고 본 발명의 실시예들의 공정들을 단순화시킬 수 있다.
더 상세하게는, 도 3a는 도 1a와 등가이고 베이스 기판(302) 위에의 NL(304)의 형성 및 바람직한 간격 d를 갖는 핵(306)의 형성을 보이는 중간 구조(300)를 나타낸다. 도 3b는 도 1b와 등가이고 바람직한 결정 특성들, 즉 감소된 격자 스트레인 또는 스트레인 완화된 상측 표면(314)을 가지는 InGaN 아일랜드들 구조(312)의 형성을 보이는 중간 구조(310)를 나타낸다.
도 3c는 예를 들면 횡방향 성장 앞면들(352)을 생성하는 횡방향 성장 영역들(354)로서 GaN을 이용하여 횡방향 성장의 초기 단계들을 보이는 중간 구조(350)를 나타낸다. 본 발명의 대안 실시예들에서 앞에서 기재한 것과 같이, 마스킹 구조는 생략된다. 그러므로 횡방향 성장은 InGaN 아일랜드들의 상측 표면들(314)로부터 시작되고, 아일랜드 사이드 패싯들(342)로부터의 횡방향 성장은 금지된다. 결정 구조의 상이한 패싯들로부터의 성장을 제어하기 위한 방법들이 이 기술 분야에 알려져 있고, 예를 들면 나노규모의 피쳐들(nano-scale features) 예컨대 아일랜드 구조들로부터 질화물들의 패싯 선택성 핵생성(facet selective nucleation)이 문헌에 보고되어 있다(예를 들면 리(Lee) 등의 결정 성장의 저널, 279 289 2005 참조). 특정 실시예들에 있어서, 횡방향 성장 영역들은 x = 0.11 이하, 또는 x = 0.08 이하, 또는 x = 0.05 이하의 인듐 함량을 갖는 InxGa1 - xN을 포함한다.
횡방향 성장 영역들은 광범위하게 반도체 아일랜드들의 상측 표면들로부터 기원하지만, 실제로 도 3c의 반도체 아일랜드들 중간 구조(350)의 다른 표면들 위의 침착 정도는 반도체 아일랜드들의 추가 표면들을 숨기기 위한 마스킹 재료의 부족으로 인해 일어날 수 있다는 것을 주의해야 한다.
이후 본 발명의 대안의 실시예들은 앞에 기술된 것과 같이 계속한다. 도 3d는 결함(362)을 포함하는, 실질적으로 연속하는 횡방향 성장층(354)을 형성하기 위해 횡방향 성장 영역들의 개개의 성장 횡방향 앞면 합체를 보이는 중간 구조(360)를 나타낸다. 더욱이, 도 3e는 원하는 두께로 수직 성장 모드 재료의 층을 에피택셜 성장시키기 위해 추가적인 수직 성장 모드를 채용하여 중간 성장 구조(360)로의 수직 성장층(372)의 추가를 보이는 구조(370)를 나타낸다. 수직층(372)은 InGaN 아일랜드들의 표면의 속성 및 횡방향 성장층에 의한 이들 특성들의 승계로 인해 품질이 개선된다.
얻어진 연속하는 수직 성장층(372)은 전자 부품들, 광전지 부품들, 옵틱 컴포넌트들, 또는 광전자 부품들 등의 제조를 위해 채용될 수 있다. 본 발명의 다른 실시예에 있어서, 연속하는 반도체층의 일부 또는 전부는 독립된 또는 복합형 기판들을 생성하기 위해 중간 구조(370)로부터 전사될 수 있다. 전사 공정들은 연속하는 층의 일부의 분리로 이행할 수 있고 또한 본딩 기술들을 포함할 수 있다.
특정 실시예들에 있어서, 반도체층(372)의 일부는 이온 주입 및 분리 기술들을 통해, 예를 들면 SMART-CUT®로서 불리는 기술들을 이용하여 중간 구조(370)로부터 분리될 수 있고, 이와 같은 공정들에 대한 인용문헌들은 앞에서 개략적으로 설명되어 있다.
게다가, 본 발명의 대안의 실시예들이 도 4a 내지 도 4e를 참조하여 설명된다. 본 발명의 대안의 실시예들의 많은 요소들은 이전에 기술된 것들과 같으므로, 후속 설명은 주로 대안의 실시예들의 신규 특징들에 집중할 것이다.
간단히, 본 발명의 대안의 실시예들은 앞에 기술된 방법들의 대부분을 이용하지만 마스킹 구조의 형성 및 이와 같은 마스킹 구조를 생성하기 위해 필요로 되는 관련 공정들은 생략한다. 그러나, 이들 대안 실시예에 있어서, 횡방향 과성장은 아일랜드 구조들 사이에서 횡방향 성장 성장 영역들을 형성하는 아일랜드 구조의 사이드 패싯들로부터 광범위하게 핵생성한다. 그러므로 이들 본 발명의 대안의 실시예들은 변형된 횡방향 성장 영역들 사이에 개재된 완화된 아일랜드 구조들을 포함하는 상측 표면을 포함하는 중간 구조를 생성한다. 그 결과, 중간 구조의 상측 표면의 실질적인 부분은 완화된 아일랜드들의 상측 부분들의 것과 동일한 면내 격자 상수를 갖는다.
더 상세하게는, 도 4a는 도 1a와 등가이고 베이스 기판(402) 위에의 NL(404)의 형성 및 바람직한 간격 d를 갖는 핵(406)의 형성을 보이는 중간 구조(400)를 나타낸다. 도 4b는 도 1b와 등가이고 바람직한 결정 특성들을 갖는, 즉 감소된 격자 스트레인 또는 스트레인 완화된 InGaN 아일랜드 구조(412)의 형성을 보이는 중간 구조(410)를 나타낸다.
도 4c는 횡방향 성장이 아일랜드 구조들(412)의 사이드 패싯들(442)(및 이들의 등가물들)로부터 광범위로 핵생성하는 횡방향 성장의 초기 단계를 예시하는 중간 구조(420)를 나타낸다. 더 상세하게는, 앞에서 개략적으로 설명된 것과 같이, 아일랜드들 구조의 사이드 패싯들로부터의 수직 성장과 대조적으로 실질적으로 추가적인 횡방향 성장을 생성하기 위한 성장방법들이 이 기술 분야에서 알려져 있다. 그러므로, 횡방향 성장 영역들(454)은 사이드 패싯들(442)로부터 발생하고 성장 공정이 계속될 때 횡방향으로 확장한다.
특정 실시예들로 앞에 개략적으로 설명된 것과 같이, 횡방향 성장 영역들(454)을 생성하기 위해 사용되는 횡방향 성장 재료는 수직 성장 모드와는 대조적으로 추가적인 횡방향 모드에서 성장할 수 있고, 이와 같은 재료는 예를 들면 GaN 및 낮은 인듐 함량 InxGa1 -xN(예컨대 x < 0.05)을 포함한다. 특정 실시예들에 있어서, 횡방향 성장 영역들은 x = 0.11 이하, 또는 x = 0.08 이하, 또는 x = 0.05 이하의 인듐 함량을 갖는 InxGa1 - xN을 포함한다. 이전의 실시예들에서 개략 설명된 것과 같이, 횡방향 성장 영역들이 격자 상수를 유지하고 아일랜드 구조들이 핵생성하는 아일랜드 구조들의 스트레인 특성들을 유지하도록 횡방향 성장 영역들은 임계 두께 이하의 두께 또는 임계 두께와 같은 두께로 성장될 수 있다. 횡방향 성장 영역들은 아일랜드 구조들(412)의 사이드 패싯들(424)의 표면으로부터 광범위하게 핵생성하므로, 핵생성은 또한 영역들(416), 즉 스트레인 및 결함들의 레벨이 바람직하지 않을 수 있는 영역들로부터 또한 시작할 것이라는 것을 또한 주목해야 한다.
도 4d는 아일랜드 구조들(412) 및 횡방향 성장 영역들(454)을 포함하는 연속 필름을 형성하기 위해 완전한 합체 단계에서 횡방향 성장 영역들의 형성을 보이는 중간 구조(430)를 나타낸다. 그러므로 중간 구조(430)의 상측 표면(414)은 InGaN 아일랜드들(412) 및 횡방향 성장 영역들(454)의 완화된 상측 표면을 포함한다. 횡방향 성장 영역들이 아일랜드 구조(412)로부터 핵생성되고 임계 두께로 또는 그 이하의 두께로 유지되므로, 횡방향 성장 영역들은 아일랜드 사이드 패싯들의 스트레인 레벨 및 격자 상수 모두를 승계할 것이다.
그러므로, 중간 구조(430)는 추가의 고품질 완화된 III-질화물 재료들 예컨대 InGaN의 성장에 매우 적합한 템플레이트 구조를 포함한다. 그러므로, 도 4e는 중간 구조(430)의 표면(414)으로부터 추가의 수직 성장층(472)의 성장을 보이는 중간 구조(440)를 개략적으로 나타낸다. 이전의 실시예들에서와 같이, 수직 성장층은 앞에 개략적으로 설명된 두께들 및 특정 조성물들까지 성장될 수 있고, 앞에서 개략적으로 설명된 기술들을 이용하여 기판 구조들의 제조를 위해 전사될 수 있는 추가의 구조들 또는 디바이스 또는 부분들의 형성을 위해 이용될 수 있다.
다수의 예들이 본 발명의 실시예들을 더 설명하기 위해 기술된다. 다음의 예들에서, 물리적 파라미터들(예컨대 시간들, 온도들 등)은 예시 목적들을 위한 것이며 제한하는 것으로 취해지지 않는다는 것이 이해된다.
예
도 5는 주사 전자 현미경(SEM) 상면 이미지(top view image)를 나타내고 도 6a 및 도 6b는 앞에서 개략 설명된 본 발명의 실시예들을 이용하여 베이스 기판들 위에 형성된 InGaN 아일랜드들 구조들의 실제 예들의 투과 전자 현미경(TEM) 측면 이미지들을 나타낸다. 특히 아일랜드 구조들(612, 612', 612")(도 6a의)은 도 1b의 중간 구조(110)에 대응한다.
도 5, 도 6a 및 도 6b의 아일랜드 구조들은 다음과 같은 수단에 의해 제조될 수 있다. InGaN 아일랜드 구조들의 침착 이전에, 사파이어 기판이 MOVPE 반응기 내에서 600-900 ℃의 온도로 가열되고, 특정 실시예들에 있어서, 온도는 750 ℃에서 유지되고 반면 사파이어 표면의 질화(nitridation)를 가능하게 하기 위해 암모니아가 3-5분 동안 반응실에 도입된다. 이어서 MOVPE 반응기 온도는 800 ℃ 내지 1000 ℃ 까지 상승되고; 바람직한 실시예들에 있어서, 온도는 분리된 InGaN 피쳐들의 성장 중 860 ℃로 유지한다. 성장 중의 압력 범위는 200 mbar 내지 400 mbar 사이에서 유지되었고, 바람직한 실시예에서 압력은 300 mbar로 유지되었다. V 종들(예컨대 암모니아) 대 III 종들(예컨대 트리메틸갈륨, 트리메틸인듐)의 비는 3-D 필러 성장을 조장하기 위해 낮게 유지되었고; 이용되는 V/III 비는 500-2500 사이였고 바람직하게는 1000이였다.
도 5는 아일랜드들 구조들이 최대 대략 250 nm의 간격을 가지고 다소 무작위로 위치되어 있는 것을 나타낸다. 아일랜드 구조들, 또는 이들의 소 그룹들은 분리되고 고립되어 있다. 도 5의 아일랜드(512)는 고립된 무작위로 배열된 아일랜드 구조의 예를 나타내고 게다가 베이스 기판(502)(이 예에서 사파이어 기판)은 아일랜드 구조들 사이의 경계를 나타는 것이 명백하게 보인다. 대부분의 아일랜드 구조들은 각각 분리되고 고립되지만, 작은 수는 2-3 필러들/아일랜드들, 예컨대 그룹(505)으로 함께 성장된다.
도 6a는 상기한 바와 같이 생성되는 복수의 InGaN 아일랜드 구조들(612, 612', 612'', 612''')을 갖는 바람직한 베이스 기판(602)의 다른 예의 고해상 투과 전자 현미경(HR-TEM)에 의해 생성되는 단면상을 나타낸다. 이 예에서, 아일랜드와 같은 피쳐들(612, 612'', 612''')은 수직 치수들에 비해 더 큰 수평 치수를 가지며 도 1b의 중간 구조(110)의 아일랜드형 피쳐들(112, 112'')과 비슷하다. 더욱이, 아일랜드형 피쳐(612')(도 4a)는 대략 동일한 수평 및 수직 치수들을 가지며 도 1b의 아일랜드형 피쳐(112')와 비슷하다. 일반적으로 아일랜드 구조들은 후속 횡방향 성장 공정들에 매우 적합한 간격을 가지고 공간적으로 분리된다.
게다가, 아일랜드 구조들은 이 예에서 30 nm 정도의 대략 동일한 높이를 가진다. 어떤 특징들은 대략 직사각형 단면을 가지며 더 필러형으로서 간주될 수 있다. 어떤 다른 특징들은 대략 삼각형 단면을 가지며 더욱 더 피라미드형으로서 간주될 수 있다. 그리고 다른 특징들은 하나 이상의 경사 수평 패킷들을 가지며 끝이 잘린 피라미드들(truncated pyramids)로서 또는 피라미드형 상부들을 갖는 컬럼들(columns)로서 간주될 수 있다.
도 6b는 InGaN 아일랜드 구조들의 성장의 초기 단계들을 나타내는 다른 고해상 HR-TEM상을 나타낸다. 영역(605)은 이 예에서는 사파이어 기판으로 구성되는 베이스 기판에 대응한다. HR-TEM상은 원자 구조의 정돈된 주기성(ordered periodicity)에 의해 관측되는 사파이어의 잘 정돈된 결정 구조를 명확하게 보이고 있다. 그러나, 베이스 사파이어 기판 위의 영역(607)은, 즉 InGaN 아일랜드 성장의 초기 단계들에서, 결정 구조의 주기성은, 예를 들면 결함들의 형성 예컨대 불일치 전위로 인해, 베이스 기판과 아일랜드들 구조들 사이, 즉 사파이어와 InGaN 아일랜드 구조들 사이의 격자 부정합으로 인해, 다소 무질서하다.
상기 다소 무질서한 InGaN 영역(607)은 또한 잘 정돈된 주기성이 또한 더 정돈된 결정 구조들로의 복귀를 나타내는 것이 관측된 영역(609)에 위치된다. 영역(609)의 추가 분석은 영역(609)의 InGaN가 후속 횡방향 성장에 적합하고 연속의 스트레인 완화된 반도체 필름 형성에 적합한 것을 나타내고, InGaN 재료가 완화된 격자 상수를 갖는 In0 .18Ga0 .82N으로 구성된 것을 나타낸다.
도 6c는 도 1a 내지 도 1f에 개략적으로 나타낸 것들과 유사한 본 발명의 실시예들을 통해 생성되는 스트레인 완화된 InGaN 재료의 실질적으로 연속하는 층의 형성을 나타내는 또 다른 HR-TEM상을 나타낸다. 베이스 기판(602)이 명백하게 보이고 이전의 예들에서와 같이, 사파이어 재료를 포함한다. 사파이어 베이스 기판 위에는 도 6a의 InGaN 아일랜드 구조들(612)로부터 추가 성장을 시작하는 방법들을 통해 생성된 스트레인-완화된 InGaN 재료(652)의 연속하는 층이 있다.
이 예에서, 추가 성장은 약 850 nm의 대략 근사 두께를 갖는 연속하는 층을 생성하기 위해 아일랜드 구조들로부터 실질적으로 등방성의 추가 성장을 통해 생성된다. 도 1d와 유사하게 스트레인-완화된 InGaN 층(636)은 홈이 형성된 영역들(634)을 포함하며 여기서 층은 시드되는(seeded) 초기 아일랜드들 구조의 지형이 유지된다. 추가 공정에 적합한 스트레인-완화된 InGaN 재료의 층을 생성하기 위해, 표면(636)은 예를 들면 화학 기계적 폴리싱과 같은 방법들을 이용하는 평탄화를 필요로 할 수 있다.
상기한 바와 같이 바람직한 본 발명의 실시예들은 본 발명의 범위를 제한하지 않는 데, 그 이유는 이들 실시예들은 본 발명의 수개의 양상들의 예시들이기 때문이다. 임의의 등가의 실시예들은 본 발명의 범위 내에 있도록 의도된다. 실제로, 본원에 도시되고 기술된 것과 이외의 본 발명의 다양한 변형예들, 예컨대 기재된 요소들의 다른 유용한 조합들이 후속 설명으로부터 이 기술 분야에서 숙련된 사람들에게 명백하게 될 것이다. 이와 같은 변형예들은 또한 첨부된 청구항들의 범위 내에 속하도록 의도된다. 상기 설명에서(및 전체로서 이 출원에서), 표제들 및 범례들(headings)은 명확성 및 편의성만을 위해 사용된다.

Claims (18)

  1. 반도체 구조를 제조하는 방법에 있어서,
    격자 부정합 베이스 기판 위에 특히 에피택셜 성장에 의해 제 1 재료 조성물을 갖는 복수의 무작위로 배열된 아일랜드 구조들을 형성하는 단계;
    상기 아일랜드 구조들로부터 추가 성장(further growth)을 수행하는 단계로서, 상기 추가 성장의 조성물은 제 2 재료 조성물을 가지는, 상기 추가 성장을 수행하는 단계; 및
    수직 성장층을 형성하기 위해 수직 성장(vertical growth)을 수행하는 단계를 포함하고, 상기 수직 성장층의 조성물은 제 3 재료 조성물을 갖는, 반도체 구조 제조 방법.
  2. 제 1 항에 있어서,
    상기 무작위로 배열된 아일랜드 구조들은 스트레인 완화되는 영역들을 포함하고 추가 성장은 상기 아일랜드 구조들의 실질적으로 스트레인 완화된 부분들(strain relaxed portions)로부터 시작하는, 반도체 구조 제조 방법.
  3. 제 1 항에 있어서,
    상기 아일랜드 구조들로부터의 상기 추가 성장은 횡방향 성장 영역들을 형성하는, 반도체 구조 제조 방법.
  4. 제 3 항에 있어서,
    상기 횡방향 성장은 실질적으로 상기 아일랜드 구조들의 상측 표면으로부터 또는 상기 아일랜드 구조들의 사이드 패싯들(side facets)로부터 시작하는, 반도체 구조 제조 방법.
  5. 제 1 항에 있어서,
    상기 아일랜드 구조들로부터의 상기 추가 성장은 등방성 성장 영역들을 형성하는, 반도체 구조 제조 방법.
  6. 제 5 항에 있어서,
    상기 등방성 성장 영역들 또는 상기 수직 성장층은 화학 기계적 폴리싱 공정(chemical mechanic polishing process)에 의해 평탄화되는, 반도체 구조 제조 방법.
  7. 제 1 항에 있어서,
    상기 아일랜드 구조들의 상기 상측 부분들이 마스킹 구조(masking structure)를 통해 노출되도록 상기 베이스 기판 위에 상기 마스킹 구조를 형성하는 단계를 더 포함하는, 반도체 구조 제조 방법.
  8. 제 3 항에 있어서,
    상기 횡방향 성장 영역들 두께는 상기 횡방향 성장 영역들의 임계 두께(critical thickness)로 또는 그 이하로 유지되는, 반도체 구조 제조 방법.
  9. 제 3 항에 있어서,
    상기 횡방향 성장 영역들은 실질적으로 연속하는 횡방향 성장층을 형성하기 위해 합체되는, 반도체 구조 제조 방법.
  10. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 3 재료 조성물들은 InxGa1 - xN을 포함하고, 특히 상기 제 2 재료 조성물은 GaN을 포함하는, 반도체 구조 제조 방법.
  11. 제 1 항에 있어서,
    상기 제 1 및 제 3 재료 조성물들은 실질적으로 동일한, 반도체 구조 제조 방법.
  12. 제 1 항에 있어서,
    상기 수직 성장층은 실질적으로 연속하는 스트레인 완화된 층을 포함하는, 반도체 구조 제조 방법.
  13. 제 7 항에 있어서,
    상기 마스킹 구조는 상기 아일랜드 구조들의 상기 상측 부분들을 노출시키기 위해 하나 이상의 유전체 재료들의 침착 후 후속 평탄화, 특히 화학 기계적 폴리싱 방법들 또는 플라즈마 에칭 방법들에 의해 형성되는, 반도체 구조 제조 방법.
  14. 반도체 구조에 있어서,
    격자 부정합 베이스 기판 상의 복수의 무작위로 배열된 아일랜드 구조들;
    복수의 추가 성장 영역들; 및
    수직 성장층을 포함하는, 반도체 구조.
  15. 제 14 항에 있어서,
    상기 무작위로 배열된 아일랜드 구조들은 실질적으로 스트레인 완화되는, 반도체 구조.
  16. 제 14 항에 있어서,
    상기 노출된 베이스 기판을 실질적으로 덮는 하나 이상의 유전체 마스킹 재료들을 더 포함하는, 반도체 구조.
  17. 제 14 항에 있어서,
    상기 추가 영역들은 임계 두께보다 얇은 두께들을 갖는 횡방향 성장 영역들을 포함하고, 상기 횡방향 성장 영역들은 임계 두께보다 얇은 두께를 갖는 실질적으로 연속하는 필름(film)을 형성하는, 반도체 구조.
  18. 제 14 항에 있어서,
    상기 수직 성장층은 x = 0.02보다 큰 인듐 조성을 갖는 InxGa1 - xN의 스트레인 완화된 실질적으로 연속하는 층을 포함하는, 반도체 구조.
KR1020117018170A 2009-02-05 2009-02-05 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들 Ceased KR20110102501A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2009/000228 WO2010089623A1 (en) 2009-02-05 2009-02-05 Epitaxial methods and structures for forming semiconductor materials

Publications (1)

Publication Number Publication Date
KR20110102501A true KR20110102501A (ko) 2011-09-16

Family

ID=40934205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018170A Ceased KR20110102501A (ko) 2009-02-05 2009-02-05 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들

Country Status (6)

Country Link
EP (1) EP2412006A1 (ko)
JP (1) JP2012517114A (ko)
KR (1) KR20110102501A (ko)
CN (1) CN102308369A (ko)
SG (1) SG173524A1 (ko)
WO (1) WO2010089623A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2968678B1 (fr) * 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
FR2988904B1 (fr) * 2012-04-02 2015-01-16 Commissariat Energie Atomique Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
DE102013108848A1 (de) 2013-08-15 2015-02-19 Hettich-Heinze Gmbh & Co. Kg Schiebetürbeschlag und Möbel
JP6697909B2 (ja) * 2016-03-15 2020-05-27 エイブリック株式会社 半導体装置とその製造方法
JP6663259B2 (ja) * 2016-03-15 2020-03-11 エイブリック株式会社 半導体装置とその製造方法
CN111864020A (zh) * 2020-07-24 2020-10-30 武汉大学 一种InGaN图形衬底模板及其制备方法和在红光Micro-LED芯片中的应用
TWI864562B (zh) * 2022-01-27 2024-12-01 日商京瓷股份有限公司 半導體基板之製造方法及製造裝置、以及控制裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
KR100471096B1 (ko) * 2004-04-26 2005-03-14 (주)에피플러스 금속 아일랜드를 이용한 반도체 에피택시층 제조방법
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
TW561526B (en) * 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP2004363500A (ja) * 2003-06-06 2004-12-24 Satoru Tanaka 窒化物系化合物半導体の製造方法および窒化物系化合物半導体
JP2005057224A (ja) * 2003-08-05 2005-03-03 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
KR101374090B1 (ko) * 2007-07-26 2014-03-17 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들

Also Published As

Publication number Publication date
EP2412006A1 (en) 2012-02-01
SG173524A1 (en) 2011-09-29
JP2012517114A (ja) 2012-07-26
WO2010089623A1 (en) 2010-08-12
CN102308369A (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
KR101374090B1 (ko) 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들
US20100187568A1 (en) Epitaxial methods and structures for forming semiconductor materials
US7732306B2 (en) Methods for producing improved epitaxial materials
CN103828019B (zh) 在硅或类似的基材上制造氮化镓的厚的外延层的方法以及使用所述方法获得的层
KR20110102501A (ko) 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들
US10896818B2 (en) Stacking fault-free semipolar and nonpolar GaN grown on foreign substrates by eliminating the nitrogen polar facets during the growth
CN104508840B (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
EP2553716A1 (en) Iii-v semiconductor structures and methods for forming the same
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
US20150079769A1 (en) Semiconductor device and method of manufacturing the same
CN113196450B (zh) 用于制造生长衬底的方法
JP2019507716A (ja) 結晶基板上に半極性窒化物層を得るための方法
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
Zhang MOCVD growth of GaN on 200mm Si and addressing foundry compatibility issues
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20110803

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121022

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130430

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130711

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130430

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20121022

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I