[go: up one dir, main page]

KR20110092779A - 반도체 파워 모듈 패키지 및 그의 제조방법 - Google Patents

반도체 파워 모듈 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20110092779A
KR20110092779A KR1020100012401A KR20100012401A KR20110092779A KR 20110092779 A KR20110092779 A KR 20110092779A KR 1020100012401 A KR1020100012401 A KR 1020100012401A KR 20100012401 A KR20100012401 A KR 20100012401A KR 20110092779 A KR20110092779 A KR 20110092779A
Authority
KR
South Korea
Prior art keywords
lead
power module
module package
press
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100012401A
Other languages
English (en)
Other versions
KR101698431B1 (ko
Inventor
손준서
임승원
이택근
강인구
최승용
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020100012401A priority Critical patent/KR101698431B1/ko
Publication of KR20110092779A publication Critical patent/KR20110092779A/ko
Application granted granted Critical
Publication of KR101698431B1 publication Critical patent/KR101698431B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 외부회로기판과 결합하도록 형성되는 리드를 포함하는 반도체 파워 모듈 패키지 및 상기 반도체 파워 모듈 패키지의 제조방법에 관한 것이다.
본 발명의 일 형태에 따른 반도체 파워 모듈 패키지는 기판 상의 하나 이상의 반도체 칩; 상기 반도체 칩을 밀봉하는 밀봉 부재; 및 상기 반도체 칩에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출되는 다수의 리드들;을 포함하고, 적어도 하나의 상기 리드는 말단부가 압입접속(press fit) 단자로 형성된다.
본 발명에 따르면, 패키지 크기를 최소화하면서 외부회로기판과 결합력이 우수한 반도체 파워 모듈 패키지를 제공할 수 있다.

Description

반도체 파워 모듈 패키지 및 그의 제조방법{Semiconductor power module pakage and methods of fabricating the same}
본 발명은 반도체 파워 모듈 패키지 및 상기 반도체 파워 모듈 패키지의 제조방법에 관한 것으로서, 특히 외부회로기판과 결합하도록 형성되는 리드를 포함하는 반를 포함하는 반도체 파워 모듈 패키지 및 상기 반도체 파워 모듈 패키지의 제조방법에 관한 것이다.
반도체 파워 모듈 패키지는 리드 프레임 상에 반도체 칩을 부착하고, 밀봉 부재를 이용하여 반도체 칩을 밀봉하였다. 반도체 칩이 고집적화됨에 따라 반도체 칩을 외부와 연결하기 위한 본딩 패드의 수가 증가하게 되며, 이에 따라 리드 프레임의 리드 개수도 증가한다. 이러한 반도체 파워 모듈 패키지의 리드는 외부회로기판과 솔더링 또는 와이어 본딩에 의해 연결되었다.
이러한 반도체 파워 모듈 패키지는 리드 프레임에 외부회로기판을 연결하기 위해 솔더링 또는 와이어 본딩을 위한 별도의 영역이 필요하여 패키지의 크기가 증가하게 된다. 또한 솔더링 또는 와이어 본딩된 리드는 물리적 진동이나 충격에 취약하다.
본 발명이 이루고자 하는 기술적 과제는 패키지 크기를 최소화하면서 외부회로기판과 결합력이 우수한 반도체 파워 모듈 패키지를 제공하는 데 있다.
그리고, 본 발명이 이루고자 하는 다른 기술적 과제는 패키지 크기를 최소화하면서 외부회로기판과 결합력이 우수한 반도체 파워 모듈 패키지의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 파워 모듈 패키지가 제공된다.
상기 반도체 파워 모듈 패키지는 기판 상의 하나 이상의 반도체 칩; 상기 반도체 칩을 밀봉하는 밀봉 부재; 및 상기 반도체 칩에 전기적으로 연결되어, 상기 밀봉 부재로부터 노출되는 다수의 리드들;을 포함하고, 적어도 하나의 상기 리드는 말단부가 압입접속(press fit) 단자로 형성된다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태의 일 측면에 따른 반도체 파워 모듈 패키지는 상기 압입접속 단자와 결합하는 외부회로기판을 더 포함할 수 있으며, 상기 외부회로기판은 높이 방향으로 상기 외부회로기판을 관통하는 관통홀을 가질 수 있으며, 그리고, 상기 압입접속 단자는 상기 관통홀에 끼워져 상기 외부회로기판과 결합될 수 있다. 상기 압입접속 단자는 접속공을 사이에 두는 변형부들을 포함할 수 있으며, 상기 변형부들이 상기 관통홀에 끼워져 변형될 수 있다. 상기 관통홀에 끼워져 변형되기 이전에 상기 접속공을 사이에 두는 상기 변형부들 사이의 폭은 상기 관통홀의 직경보다 작은 것이 바람직하다. 상기 변형부들은 상기 관통홀에 끼워져 변형되어 밀착될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태의 다른 측면에 따른 반도체 파워 모듈 패키지에서 상기 압입접속 단자는 탄성을 가지는 전도성 물질을 포함하여 구성될 수 있다. 바람직하게는 상기 압입접속 단자는 구리 합금을 포함하여 구성될 수 있으며, 예를 들어, 상기 압입접속 단자는 CuSn5 및 CuSn5 로 이루어지는 군으로부터 선택된 물질로 구성될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태의 또 다른 측면에 따른 반도체 파워 모듈 패키지에서 말단부가 상기 압입접속 단자로 구성되는 상기 리드는 상기 밀봉 부재로부터 신장하여 절곡되며, 상기 절곡된 상기 리드와 상기 밀봉 부재는 제1 거리만큼 서로 이격되어 형성되며, 그리고 상기 제1 거리는, 상기 압입접속 단자가 상기 관통홀에 끼워질 때 상기 밀봉 부재에 인가되는 응력이 상기 밀봉 부재의 설계허용응력보다 작도록, 설정될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태의 또 다른 측면에 따른 반도체 파워 모듈 패키지에서 상기 다수의 리드들은 파워(Power) 리드들 및 신호(Signal) 리드들을 포함하여 구성되며, 그리고 상기 신호 리드들은 각각의 말단부가 외부회로기판과 결합되는 상기 압입접속 단자로 구성될 수 있다. 상기 파워 리드들은 각각의 말단부가 용접에 의하여 어플리케이션 단자와 결합될 수 있다. 상기 파워 리드들은 전기 전도도가 75% IACS(International Annealed Copper Standard) 이상인 구리 합금을 포함하여 구성될 수 있다.
상기 파워 리드들은 상기 기판과 솔더링 또는 와이어 본딩에 의해 전기적으로연결될 수 있으며, 상기 신호 리드들은 상기 기판과 솔더링 또는 와이어 본딩에 의해 전기적으로 연결될 수 있다.
상기 기판은 DBC(Direct Bonding Copper) 기판, 인쇄 회로 기판(PCB), 연성인쇄 회로 기판(FPCB) 및 절연 금속 기판(IMS)으로 이루어지는 군으로부터 선택된 기판일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 반도체 파워 모듈 패키지의 제조방법이 제공된다.
상기 반도체 파워 모듈 패키지의 제조방법은 기판 상에 하나 이상의 반도체 칩을 장착하는 단계; 다수의 리드를 포함하는 리드 프레임을 준비하는 단계; 상기 리드 프레임과 상기 반도체 칩을 전기적으로 연결시키는 단계; 및 상기 반도체 칩을 밀봉하는 단계;를 포함하며, 적어도 하나의 상기 리드는 외부회로기판과 결합하도록 말단부가 압입접속 단자로 구성될 수 있다.
상기 리드 프레임을 준비하는 단계는 제1 내부리드, 제1 절곡부 및 제1 외부리드를 포함하는 신호용 리드 프레임을 준비하는 단계; 제2 내부리드, 제2 절곡부 및 제2 외부리드를 포함하는 파워용 리드 프레임을 준비하는 단계; 및 상기 신호용 리드 프레임과 상기 파워용 리드 프레임을 결합하는 단계를 포함하며, 그리고 상기 제1 외부리드는 말단부가 상기 압입접속 단자로 구성될 수 있다.
상기 반도체 칩을 밀봉하는 단계 이후에, 상기 제1 외부리드가 상기 제1 내부리드로부터 신장하여 굽어지도록 상기 제1 절곡부를 절곡하는 단계; 및 상기 제2 외부리드가 상기 제2 내부리드로부터 신장하여 굽어지도록 상기 제2 절곡부를 절곡하는 단계;를 더 포함할 수 있다.
상기 제1 외부리드와 상기 밀봉 부재는 제1 거리만큼 서로 이격되도록 상기 제1 절곡부를 절곡하며, 그리고 상기 제1 거리는, 상기 압입접속 단자가 상기 외부회로기판 내에 형성된 관통홀에 끼워질 때 상기 밀봉 부재에 가해지는 응력이 상기 밀봉 부재의 설계허용응력보다 작도록, 설정될 수 있다.
본 발명에 따른 반도체 파워 모듈 패키지 및 그의 제조방법에 따르면, 리드 프레임에 외부회로기판을 연결하기 위해 솔더링 또는 와이어 본딩을 위한 별도의 영역이 필요하지 않아 패키지의 크기를 최소화할 수 있다. 또한 외부회로기판과의 결합력이 우수하여 물리적 진동이나 충격으로부터 상대적으로 안정하다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 파워 모듈 패키지의 제조방법을 순차적으로 도해하는 평면도들이며;
도 9는 도 8의 반도체 파워 모듈 패키지에서 제1 외부리드(120)가 노출된 측면을 도해하는 측면도이며;
도 10은 도 8의 반도체 파워 모듈 패키지에서 제2 외부리드(230)가 노출된 측면을 도해하는 측면도이며;
도 11은 도 8의 반도체 파워 모듈 패키지(800)에서 제1 절곡부(150) 및 제2 외부리드(230)가 절곡된 구성을 도해하는 측면도이며;
도 12는 도 8의 반도체 파워 모듈 패키지(800)에서 제1 절곡부(150) 및 제2 외부리드(230)가 절곡된 구성을 도해하는 측단면도이며;
도 13은 제1 외부리드(120)가 외부회로기판(910)에 결합된 반도체 파워 모듈 패키지(900)의 단면을 도해하는 단면도이며;
도 14는 제1 외부리드(120)가 외부회로기판(910)에 결합되기 이전의 구성을 확대하여 도해하는 단면도이며;
도 15는 제1 외부리드(120)가 외부회로기판(910)에 결합된 구성을 확대하여 도해하는 단면도이며;
도 16 및 도 17은 도 15에서 개시된 외부회로기판과 제1 외부리드의 변형부들이 결합된 구성을 반도체 파워 모듈 패키지의 위에서 바라본 평단면도들이며;
도 18은 히트 싱크가 부착된 반도체 파워 모듈 패키지의 단면을 도해하는 단면도이며;
도 19는 제1 외부리드(120)와 밀봉 부재(710) 사이의 이격 거리에 대한 다양한 경우들을 도시하는 단면도들이며; 그리고
도 20은 도 19의 경우들에서 각각 밀봉 부재에 인가되는 응력들을 도해하는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", 또는 "연결되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", 또는 "연결되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", 또는 "직접 연결되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 파워 모듈 패키지의 제조방법을 순차적으로 도해하는 평면도들이다. 도 1 내지 도 8에서 도시된 좌표축은 지면(紙面)이 XY평면이고, 지면 상에서 우측 방향이 X 방향, 지면 상에서 상측 방향이 Y 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 Z방향임을 나타내고 있다.
도 1은 본 발명의 일 실시예에 따른 신호용 리드 프레임을 도해하는 평면도이다.
도 1을 참조하면, 신호용 리드 프레임(100)은 복수개의 제1 내부리드(110), 제1 절곡부(150) 및 제1 외부리드(120)들을 포함한다. 제1 외부리드(120)는 말단부가 압입접속(press fit) 단자로 구성될 수 있다. 신호용 리드 프레임(100)의 상단에는 복수개의 제1 외부리드(120)들을 연결하는 연결부(130)가 형성된다. 한편, 신호용 리드 프레임(100)의 좌우측에는 각각 파워용 리드 프레임과 결합하기 위한 제1 영역(140)이 배치될 수 있다.
신호용 리드 프레임(100)은 탄성을 가지는 전도성 물질을 포함하여 구성될 수 있다. 예를 들어, 신호용 리드 프레임(100)은 항복 강도(yield strength) 및 항복 변형(yield strain)이 높은 구리 합금을 포함하여 구성될 수 있다. 구체적으로, 신호용 리드 프레임(100)은 항복 강도(yield strength)가 약 500MPa 정도인 CuSn5, CuSn5 및 K75 로 이루어지는 군으로부터 선택된 물질로 구성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 파워용 리드 프레임을 도해하는 평면도이다.
도 2를 참조하면, 파워용 리드 프레임(200)은 복수개의 제2 내부리드(210), 제2 절곡부(220) 및 제2 외부리드(230)들을 포함한다. 파워용 리드 프레임(200)의 하단에는 복수개의 제2 외부리드(230)들을 연결하는 연결부가 형성된다. 한편, 파워용 리드 프레임(200)의 좌우측에는 각각 신호용 리드 프레임(100)과 결합하기 위한 제2 영역(240)이 배치될 수 있다.
파워용 리드 프레임(200)은 전기 전도도가 75% IACS(International Annealed Copper Standard) 이상인 구리 합금을 포함하여 구성될 수 있다. 전기 전도도의 단위인 %IACS (International Annealed Copper Standard)는 어닐링한 동선(순수한 상태의　동선)의 20℃ 에서의　전기 전도도(Electrical conductivity) 인 5.8108 x 107 S/m 의 백분율을 의미한다. 전기 전도도가 75% IACS(International Annealed Copper Standard) 이상인 구리 합금은, 예를 들어, TAMAC2, TAMAC4, OFC 등이 있다.
도 3은 신호용 리드 프레임(100)과 파워용 리드 프레임(200)을 결합한 리드 프레임(300)을 도해하는 평면도이다.
도 3을 참조하면, 도 1에 도시된 신호용 리드 프레임(100)의 제1 영역(140)과도 2에 도시된 파워용 리드 프레임(200)의 제2 영역(240)이 중첩되도록 배치되어 리드 프레임(300)을 형성한다. 예를 들어, 제1 영역(140)과 제2 영역(240)을 리벳팅(riveting)하여 신호용 리드 프레임(100)과 파워용 리드 프레임(200)을 결합할 수 있다.
도 4는 반도체 칩이 장착된 기판(400)을 도해하는 평면도이다.
본 발명에 따른 반도체 칩을 장착하는 기판은 DBC(Direct Bonding Copper) 기판, 인쇄 회로 기판(PCB), 연성인쇄 회로 기판(FPCB) 또는 절연 금속 기판(IMS)일 수 있다.
도 4를 참조하면, 반도체 칩(450)이 장착되는 기판은, 예시적으로, DBC(Direct Bonding Copper) 기판일 수 있다. 도 12에서 DBC 기판(410)의 단면을 도해하므로, 도 12와 함께 참조하면, DBC 기판(410)은 세라믹 절연막(412), 세라믹 절연막(412)의 상면에 배치된 상부 도전막 패턴(411), 및 세라믹 절연막(412)의 하면에 배치된 하부 도전막 패턴(413)을 포함할 수 있다.
세라믹 절연막(412)은 Al2O3 막, AlN 막, SiO2막, SiN막 또는 BeO막을 포함할 수 있다. 상부 도전막 패턴(411)과 하부 도전막 패턴(413)은 Cu 막 패턴을 포함할 수 있다. 예를 들어, 상부 도전막 패턴(411)과 하부 도전막 패턴(413)은 Ni, Au 및 Ag로 구성되는 그룹으로부터 선택되는 하나가 도금된 Cu막 패턴을 포함하거나 또는 베어(bare) Cu 막 패턴을 포함할 수 있다. 상부 도전막 패턴(411)은 전기적으로 서로 분리된 복수개의 도전막 패턴들로 구성될 수 있다. 상부 도전막 패턴(411)의 상에, 예를 들어 솔더 프린팅(solder printing)의 공정에 의하여, 하나 이상의 반도체 칩(450)이 장착된다.
도 5는 반도체 칩이 장착된 기판과 리드 프레임이 배치된 구성을 도해하는 평면도이다.
도 12에서 리드 프레임(220, 230, 120, 150), 기판(410) 및 반도체 칩(450)이 배치된 구성의 단면을 도해하므로, 도 12와 함께 도 5를 참조하면, 기판(410) 상에 파워용 리드 프레임(200)이 결합될 수 있다. 구체적으로는, 기판(410)의 상부 도전막 패턴(411) 상에 파워용 리드 프레임(200)의 제2 내부리드(210)이 결합될 수 있으며, 솔더링에 의해 결합되어 전기적으로 연결될 수 있다. 그러나, 기판(410)과 파워용 리드 프레임(200)은 솔더링 이외의 다양한 방법으로 전기적으로 연결될 수 있으며, 예를 들어 와이어 본딩에 의해 전기적으로 연결될 수도 있음은 본 발명의 기술적 사상으로부터 명백하다.
또한 기판(410) 상에 신호용 리드 프레임(100)이 연결될 수 있다. 구체적으로는, 기판(410)의 상부 도전막 패턴(411) 상에 신호용 리드 프레임(100)의 제1 내부리드(110)가 결합될 수 있으며, 본딩 와이어에 의해 전기적으로 연결될 수 있다. 그러나, 기판(410)과 신호용 리드 프레임(100)은 와이어 본딩 이외의 다양한 방법으로 전기적으로 연결될 수 있으며, 예를 들어 솔더링에 의해 전기적으로 연결될 수도 있음은 본 발명의 기술적 사상으로부터 명백하다.
도 6은 리드 프레임과 반도체 칩을 전기적으로 연결하는 구성을 도해하는 평면도이다.
도 12에서 리드 프레임(220, 230, 120, 150), 기판(410) 및 반도체 칩(450)을전기적으로 연결하는 구성의 단면을 도해하므로, 도 12와 함께 도 6을 참조하면, 반도체 칩(450)과 신호용 리드 프레임(100)의 제1 내부리드(110)가 본딩 와이어(650)에 의해 전기적으로 연결될 수 있다. 또한, 반도체 칩(450)과 기판(410)의 상부 도전막 패턴(411)이 본딩 와이어(650)에 의해 전기적으로 연결될 수 있다. 본딩 와이어(650)는 연결되는 전기적 용도에 따라 좁은 폭을 가지는 제1 본딩 와이어(610) 및 넓은 폭을 가지는 제2 본딩 와이어(620)를 포함할 수 있다. 예를 들어, 제1 본딩 와이어(610)는 6mm의 폭을 가질 수 있으며, 제2 본딩 와이어(620)는 12mm의 폭을 가질 수 있다.
도 7은 반도체 칩을 밀봉하는 밀봉 부재를 도해하는 평면도이다. 도 12에서 반도체 칩(450)을 밀봉하는 밀봉 부재(710)의 구성의 단면을 도해하므로, 도 12와 함께 도 7을 참조하면, 밀봉 부재(710)는 반도체 칩(450)을 밀봉하고, 기판(410), 제2 내부리드(210) 및/또는 제1 내부리드(110)를 밀봉할 수 있다.
구체적으로 밀봉 부재(710)는 기판(410)의 하부 도전막 패턴(413)의 하면을 외부로 노출하도록 형성되는 것이 바람직하다. 이러한 구성은 노출된 하부 도전막 패턴(413)의 하면을 통하여 열이 방출되도록 위함이며, 이러한 열방출을 더욱 촉진하기 위하여 노출된 하부 도전막 패턴(413)의 하면과 접촉하는 히트 싱크(heat sink)가 배치될 수도 있다.
또한, 밀봉 부재(710)는 제1 절곡부(150) 및/또는 제2 절곡부(220)의 적어도 일부를 노출하도록 형성되는 것이 바람직하다. 즉, 제1 외부리드(120)가 제1 내부리드(110)로부터 신장하여 굽어지도록 제1 절곡부(150)가 절곡되며, 제2 외부리드(230)가 제2 내부리드(210)로부터 신장하여 굽어지도록 제2 절곡부(220)가 절곡되므로, 제1 절곡부(150) 및/또는 제2 절곡부(220)의 적어도 일부는 밀봉 부재(710)에 의해 노출되는 것이 바람직하다.
도 8은 리드 프레임의 트리밍(trimming) 및 절곡 작업을 수행한 반도체 파워 모듈 패키지의 상면을 도해하는 평면도이고, 도 9는 도 8의 반도체 파워 모듈 패키지에서 제1 외부리드(120)가 노출된 측면을 도해하는 측면도이고, 도 10은 도 8의 반도체 파워 모듈 패키지에서 제2 외부리드(230)가 노출된 측면을 도해하는 측면도이다.
도 9에서 도시된 좌표축은 지면(紙面)이 YZ평면이고, 지면 상에서 좌측 방향이 Y 방향, 지면 상에서 상측 방향이 Z 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 X 방향임을 나타내고 있다. 또한, 도 10에서 도시된 좌표축은 지면(紙面)이 ZX 평면이고, 지면 상에서 우측 방향이 X 방향, 지면 상에서 상측 방향이 Z 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 -Y 방향임을 나타내고 있다.
도 6 내지 도 9를 참조하면, 신호용 리드 프레임(100)은 제1 외부리드(120)가 제1 내부리드(110)로부터 신장하여 굽어지도록 제1 절곡부(150)에서 절곡된다. 또한, 파워용 리드 프레임(200)은 제2 외부리드(230)가 제2 내부리드(210)로부터 신장하여 굽어지도록 제2 절곡부(220)에서 절곡된다.
한편, 신호용 리드 프레임(100)에서 복수개의 제1 외부리드(120)들을 개별적으로 구체화하기 위하여, 복수개의 제1 외부리드(120)들을 연결하는 연결부(도 1의 130)를 트리밍하여 제거한다. 마찬가지로, 파워용 리드 프레임(200)에서 복수개의 제2 외부리드(230)들을 개별적으로 구체화하기 위하여, 복수개의 제2 외부리드(230)들을 연결하는 연결부(도 2의 250)를 트리밍하여 제거한다.
본원에 따른 반도체 파워 모듈 패키지의 제조방법에서 리드 프레임의 절곡 단계 후에 트리밍 단계가 수행될 수 있으나, 이와는 반대로 리드 프레임의 트리밍 단계 이후에 절곡 단계가 수행될 수도 있다.
한편, 도 9 및 도 10에서는, 밀봉 부재(710)가 상부 밀봉 부재(711) 및 하부 밀봉 부재(712)로 구성되는 것을 도시한다.
도 11은 도 8의 반도체 파워 모듈 패키지(800)에서 제1 절곡부(150) 및 제2 외부리드(230)가 절곡된 구성을 도해하는 측면도이고, 도 12는 도 8의 반도체 파워 모듈 패키지(800)에서 제1 절곡부(150) 및 제2 외부리드(230)가 절곡된 구성을 도해하는 측단면도이다. 도 11 및 도 12에서 도시된 좌표축은 지면(紙面)이 YZ평면이고, 지면 상에서 우측 방향이 Y 방향, 지면 상에서 상측 방향이 Z 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 X방향임을 나타내고 있다.
도 11 및 도 12를 참조하면, 예시적으로, 파워용 리드 프레임(200)의 제2 외부리드(230)은 반도체 파워 모듈 패키지의 상측 방향(Z 방향)을 향할 수 있으며, 신호용 리드 프레임(100)의 제1 외부리드(120)은 반도체 파워 모듈 패키지의 하측 방향(-Z 방향)을 향할 수 있다. 그러나, 제1 외부리드(120) 및/또는 제2 외부리드(230)의 방향의 조합은 다양할 수 있다. 예를 들어, 제1 외부리드(120)가 Z 방향을 향하며 그리고 제2 외부리드(230)가 -Z 방향을 향할 수도 있다. 또한 제1 외부리드(120) 및 제2 외부리드(230)가 모두 동일한 방향을 향할 수도 있다.
한편, 제1 외부리드(120)와 밀봉 부재(710), 특히 하부 밀봉 부재(712),는 제1 거리(W1) 만큼 서로 이격되도록 제1 절곡부(150)가 절곡될 수 있다. 상기 제1 거리(W1)는, 제1 외부리드(120)가 외부회로기판(도 13의 910)에 끼워질 때 밀봉 부재(710)에 가해지는 응력이 밀봉 부재(710)의 설계허용응력보다 작도록, 설정되는 것이 바람직하다.
도 13은 제1 외부리드(120)가 외부회로기판(910)에 결합된 반도체 파워 모듈 패키지(900)의 단면을 도해하는 단면도이고, 도 14는 제1 외부리드(120)가 외부회로기판(910)에 결합되기 이전의 구성을 확대하여 도해하는 단면도이며, 도 15는 제1 외부리드(120)가 외부회로기판(910)에 결합된 구성을 확대하여 도해하는 단면도이다.
도 14 및 도 15에서 도시된 좌표축은 지면(紙面)이 XZ평면이고, 지면 상에서 좌측 방향이 X 방향, 지면 상에서 상측 방향이 Z 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 Y 방향임을 나타내고 있다.
도 13을 참조하면, 신호용 리드 프레임(100)의 제1 외부리드(120)는 압입접속(press fit) 방식으로 외부회로기판(910)과 연결될 수 있으며, 파워용 리드 프레임(200)의 제2 외부리드(230)는 어플리케이션 단자(미도시)와 용접(welding) 방식으로 연결될 수 있다.
도 14 및 도 15를 참조하면, 제1 외부리드(120)는 압입접속(press fit) 단자로 구성될 수 있다. 구체적으로, 제1 외부리드(120)는 몸체부(121), 접속공(C)을 사이에 두는 변형부들(122) 및 관통부(123)를 포함할 수 있다.
한편, 외부회로기판(910)은 기판 몸체부(911)를 포함하며 그 내부를 높이 방향(Z 방향)으로 관통하는 관통홀(H)이 형성된다. 관통홀(H)이 형성되는 기판 몸체부(911)의 측벽 상에는 도전성 물질로 구성되는 도전성 측벽부(912)가 형성된다.
바람직하게는, 접속공(C)을 사이에 두는 변형부들(122) 사이의 폭(W2)은 관통홀(H)의 직경(W3)보다 더 크다. 따라서, 변형부들(122)이 관통홀(H) 내에 삽입되어 끼워지기 위해서는 제1 외부리드(120), 특히 변형부들(122),가 탄성을 가지는 물질로 구성되는 것이 바람직하며, 변형부들(122)은 관통홀(H)에 끼워져 변형될 수 있고 접속공(C)의 크기도 변형부들(122)의 삽입 이전보다 작아질 수 있다. 상기 변형은 탄성 변형 및/또는 소성 변형을 포함할 수 있다.
도 16 및 도 17은 도 15에서 개시된 외부회로기판과 제1 외부리드의 변형부들이 결합된 구성을 반도체 파워 모듈 패키지의 위에서 바라본 평단면도들이다. 도 16 및 도 17에서 도시된 좌표축은 지면(紙面)이 XY평면이고, 지면 상에서 좌측 방향이 X 방향, 지면 상에서 하측 방향이 Y 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 Z 방향임을 나타내고 있다.
도 16을 참조하면, 도전성 측벽부(912)에 의해 형성되는 관통홀(H) 내에 제1 외부리드(120)의 변형부들(122)이 끼워져 변형된다. 그러나, 변형된 제1 외부리드(120)의 변형부들(122)은 서로 접촉하지는 않는다.
도 17을 참조하면, 도전성 측벽부(912)에 의해 형성되는 관통홀(H) 내에 제1 외부리드(120)의 변형부들(122)이 끼워져 변형되고, 변형된 제1 외부리드(120)의 변형부들(122)은 서로 접촉하도록 밀착된다. 변형부들(122)이 밀착되는 경우는 변형부들(122) 각각의 폭이 커서 접속공(C)이 상대적으로 작거나 또는 관통홀(H)의 직경이 상대적으로 작은 경우에 발생할 수 있다.
도 18은 히트 싱크가 부착된 반도체 파워 모듈 패키지의 단면을 도해하는 단면도이다.
도 18을 참조하면, 하부 도전막 패턴(413)의 하면은 밀봉 부재(710)에 의해 노출되는데, 하부 도전막 패턴(413)의 상기 하면은 히트 싱크(1010)와 접촉되어 열방출을 더 효과적으로 수행할 수 있다.
도 19는 제1 외부리드(120)와 밀봉 부재(710) 사이의 이격 거리에 대한 다양한 경우들을 도시하는 단면도들이며, 도 20은 도 19의 경우들에서 각각 밀봉 부재에 인가되는 응력들을 도해하는 그래프이다. 도 19에서 도시된 좌표축은 지면(紙面)이 YZ평면이고, 지면 상에서 좌측 방향이 Y 방향, 지면 상에서 상측 방향이 Z 방향, 그리고 지면(紙面)에서 앞으로 나오는 방향이 -X 방향임을 나타내고 있다.
도 19 및 도 20을 참조하면, 신호용 리드 프레임(100)의 제1 절곡부(150)에서 절곡되어 제1 외부리드(120)는 밀봉 부재, 특히 하부 밀봉 부재(712),와 소정의 거리만큼 이격되어 형성된다. 이 경우 상기 소정의 거리는 압입접속 단자로 구성되는 제1 외부리드(120)가 상기 외부회로기판의 관통홀에 끼워질 때 상기 밀봉 부재에 인가되는 응력이 상기 밀봉 부재의 설계허용응력보다 작도록 설정되는 것이 바람직하다.
예를 들어, 실험례 A의 경우는 신호용 리드 프레임(100)의 제1 절곡부(150)에서 절곡되어 제1 외부리드(120)가 밀봉 부재, 특히 하부 밀봉 부재(712),와 1.8 mm(W4)만큼 이격되어 형성되며, 실험례 B의 경우는 신호용 리드 프레임(100)의 제1 절곡부(150)에서 절곡되어 제1 외부리드(120)가 밀봉 부재, 특히 하부 밀봉 부재(712),와 2.6 mm(W5)만큼 이격되어 형성된다.
도 20을 참조하면, 실험례 A 와 실험례 B의 경우에서, 압입접속 단자로 구성되는 제1 외부리드(120)가 상기 외부회로기판의 관통홀에 끼워지도록 삽입하는 힘(도 20에서 가로축의 값)이 증가할수록, 상기 밀봉 부재에 인가되는 응력(도 20에서 세로축의 값이며, 단위는 Mpa)도 증가하는 것을 확인할 수 있다.
예를 들어, 상기 밀봉 부재의 설계허용응력이 154MPa이라면, 압입접속 단자로 구성되는 제1 외부리드(120)가 상기 외부회로기판의 관통홀에 끼워지도록 삽입하는 힘은 약 120N 보다 작은 것이 바람직하다. 더욱 바람직하게는, 상기 밀봉 부재의 설계허용응력이 154MPa이라면, 안전 계수 20%를 반영하여, 압입접속 단자로 구성되는 제1 외부리드(120)가 상기 외부회로기판의 관통홀에 끼워지도록 삽입하는 힘은 약 100N 보다 작을 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
100 : 신호용 리드 프레임
200 : 파워용 리드 프레임
110 : 제1 내부리드
150 : 제1 절곡부
120 : 제1 외부리드
210 : 제2 내부리드
220 : 제2 절곡부
230 : 제2 외부리드

Claims (20)

  1. 기판 상의 하나 이상의 반도체 칩;
    상기 반도체 칩을 밀봉하는 밀봉 부재; 및
    상기 반도체 칩에 전기적으로 연결되고, 상기 밀봉 부재로부터 부분적으로 노출되는 다수의 리드들;을 포함하고,
    적어도 하나의 상기 리드는 말단부가 압입접속(press fit) 단자로 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  2. 제1항에 있어서,
    상기 압입접속 단자와 결합하는 외부회로기판을 더 포함하며,
    상기 외부회로기판은 높이 방향으로 상기 외부회로기판을 관통하는 관통홀을 가지며, 그리고,
    상기 압입접속 단자는 상기 관통홀에 끼워져 상기 외부회로기판과 결합되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  3. 제2항에 있어서,
    상기 압입접속 단자는 접속공을 사이에 두는 변형부들을 포함하며,
    상기 변형부들이 상기 관통홀에 끼워져 변형되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  4. 제3항에 있어서,
    상기 관통홀에 끼워져 변형되기 이전에 상기 접속공을 사이에 두는 상기 변형부들 사이의 폭은 상기 관통홀의 직경보다 더 큰 것을 특징으로 하는 반도체 파워 모듈 패키지.
  5. 제3항에 있어서,
    상기 변형부들은 상기 관통홀에 끼워져 변형되어 밀착되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  6. 제3항에 있어서,
    상기 압입접속 단자는 탄성을 가지는 전도성 물질을 포함하여 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  7. 제3항에 있어서,
    상기 압입접속 단자는 구리 합금을 포함하여 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  8. 제3항에 있어서,
    상기 압입접속 단자는 CuSn5 및 CuSn5 로 이루어지는 군으로부터 선택된 물질로 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  9. 제2항에 있어서,
    말단부가 상기 압입접속 단자로 구성되는 상기 리드는 상기 밀봉 부재로부터 신장하여 절곡되며,
    상기 절곡된 상기 리드와 상기 밀봉 부재는 제1 거리만큼 서로 이격되어 형성되며, 그리고
    상기 제1 거리는, 상기 압입접속 단자가 상기 관통홀에 끼워질 때 상기 밀봉 부재에 인가되는 응력이 상기 밀봉 부재의 설계허용응력보다 작도록, 설정되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  10. 제1항에 있어서,
    상기 다수의 리드들은 파워(Power) 리드들 및 신호(Signal) 리드들을 포함하여 구성되며, 그리고
    상기 신호 리드들은 각각의 말단부가 외부회로기판과 결합되는 상기 압입접속 단자로 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  11. 제10항에 있어서,
    상기 파워 리드들은 각각의 말단부가 용접에 의하여 어플리케이션 단자와 결합되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  12. 제10항에 있어서,
    상기 파워 리드들은 전기 전도도가 75% IACS(International Annealed Copper Standard) 이상인 구리 합금을 포함하여 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  13. 제10항에 있어서,
    상기 파워 리드들은 상기 기판과 솔더링 또는 와이어 본딩에 의해 전기적으로연결되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  14. 제10항에 있어서,
    상기 신호 리드들은 상기 기판과 솔더링 또는 와이어 본딩에 의해 전기적으로연결되는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  15. 제1항에 있어서,
    상기 기판은 DBC(Direct Bonding Copper) 기판, 인쇄 회로 기판(PCB), 연성인쇄 회로 기판(FPCB) 및 절연 금속 기판(IMS)으로 이루어지는 군으로부터 선택된 기판인 것을 특징으로 하는 반도체 파워 모듈 패키지.
  16. 제1항에 있어서,
    상기 기판의 하부에 접촉되는 히트싱크를 더 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지.
  17. 기판 상에 하나 이상의 반도체 칩을 장착하는 단계;
    다수의 리드들을 포함하는 리드 프레임을 준비하는 단계;
    상기 리드 프레임과 상기 반도체 칩을 전기적으로 연결시키는 단계; 및
    상기 반도체 칩을 밀봉하는 단계;를 포함하며,
    적어도 하나의 상기 리드는 외부회로기판과 결합하도록 말단부가 압입접속 단자로 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지의 제조방법.
  18. 제17항에 있어서,
    상기 리드 프레임을 준비하는 단계는
    제1 내부리드, 제1 절곡부 및 제1 외부리드를 포함하는 신호용 리드 프레임을 준비하는 단계;
    제2 내부리드, 제2 절곡부 및 제2 외부리드를 포함하는 파워용 리드 프레임을 준비하는 단계; 및
    상기 신호용 리드 프레임과 상기 파워용 리드 프레임을 결합하는 단계를 포함하며, 그리고
    상기 제1 외부리드는 말단부가 상기 압입접속 단자로 구성되는 것을 특징으로 하는 반도체 파워 모듈 패키지의 제조방법.
  19. 제18항에 있어서,
    상기 반도체 칩을 밀봉하는 단계 이후에,
    상기 제1 외부리드가 상기 제1 내부리드로부터 신장하여 굽어지도록 상기 제1 절곡부를 절곡하는 단계; 및
    상기 제2 외부리드가 상기 제2 내부리드로부터 신장하여 굽어지도록 상기 제2 절곡부를 절곡하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 파워 모듈 패키지의 제조방법.
  20. 제19항에 있어서,
    상기 제1 외부리드와 상기 밀봉 부재는 제1 거리만큼 서로 이격되도록 상기 제1 절곡부를 절곡하며, 그리고
    상기 제1 거리는, 상기 압입접속 단자가 상기 외부회로기판 내에 형성된 관통홀에 끼워질 때 상기 밀봉 부재에 가해지는 응력이 상기 밀봉 부재의 설계허용응력보다 작도록, 설정되는 것을 특징으로 하는 반도체 파워 모듈 패키지의 제조방법.
KR1020100012401A 2010-02-10 2010-02-10 반도체 파워 모듈 패키지 및 그의 제조방법 Active KR101698431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100012401A KR101698431B1 (ko) 2010-02-10 2010-02-10 반도체 파워 모듈 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100012401A KR101698431B1 (ko) 2010-02-10 2010-02-10 반도체 파워 모듈 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110092779A true KR20110092779A (ko) 2011-08-18
KR101698431B1 KR101698431B1 (ko) 2017-02-02

Family

ID=44929577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100012401A Active KR101698431B1 (ko) 2010-02-10 2010-02-10 반도체 파워 모듈 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101698431B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289A1 (de) 2016-07-05 2018-01-11 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
CN110021579A (zh) * 2018-01-09 2019-07-16 半导体元件工业有限责任公司 半导体封装件及用于制造半导体封装件的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7479759B2 (ja) 2020-06-02 2024-05-09 三菱電機株式会社 半導体装置の製造方法、および、半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017711A (ko) * 2004-08-21 2006-02-27 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2006114678A (ja) * 2004-10-14 2006-04-27 Toyota Motor Corp プリント基板
JP2008177382A (ja) * 2007-01-19 2008-07-31 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及びこれを用いた回路モジュール
KR20090104478A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060017711A (ko) * 2004-08-21 2006-02-27 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2006114678A (ja) * 2004-10-14 2006-04-27 Toyota Motor Corp プリント基板
JP2008177382A (ja) * 2007-01-19 2008-07-31 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及びこれを用いた回路モジュール
KR20090104478A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289A1 (de) 2016-07-05 2018-01-11 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
CN107799497A (zh) * 2016-07-05 2018-03-13 丹佛斯硅动力有限责任公司 引线框架及其制造方法
DE102016112289B4 (de) 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
US10796985B2 (en) 2016-07-05 2020-10-06 Danfoss Silicon Power Gmbh Lead frame and method of fabricating the same
CN110021579A (zh) * 2018-01-09 2019-07-16 半导体元件工业有限责任公司 半导体封装件及用于制造半导体封装件的方法
US10566713B2 (en) 2018-01-09 2020-02-18 Semiconductor Components Industries, Llc Press-fit power module and related methods
US10804626B2 (en) 2018-01-09 2020-10-13 Semiconductor Components Industries, Llc Press-fit power module and related methods
US20210021065A1 (en) * 2018-01-09 2021-01-21 Semiconductor Components Industries, Llc Press-fit power module and related methods
US12119576B2 (en) 2018-01-09 2024-10-15 Semiconductor Components Industries, Llc Press-fit power module and related methods

Also Published As

Publication number Publication date
KR101698431B1 (ko) 2017-02-02

Similar Documents

Publication Publication Date Title
US10573582B2 (en) Semiconductor systems having dual leadframes
US8502385B2 (en) Power semiconductor device
CN100356510C (zh) 半导体器件及其制造方法
JP4814639B2 (ja) 半導体装置および半導体装置の製造方法
WO2007125849A1 (ja) 基板接合部材ならびにそれを用いた三次元接続構造体
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
EP3590133B1 (en) Flexible conductive bonding
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
KR20080055670A (ko) 차폐케이스를 구비한 패키지
JP2009054860A (ja) チップ型半導体装置
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
US10219380B2 (en) Electronic device module and manufacturing method thereof
JP2009164240A (ja) 半導体装置
JP2003218317A (ja) 半導体電力変換装置
JP4810235B2 (ja) 半導体装置とそれを用いた電子部品モジュール
JP4645911B2 (ja) 複合部品
JP5104020B2 (ja) モールドパッケージ
JP2004207415A (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
JP6254807B2 (ja) 半導体装置および電子機器
JP5423246B2 (ja) 基板モジュールおよびその製造方法
JPH07226454A (ja) 半導体装置
JP2006066665A (ja) 配線基板
JP2006303086A (ja) 半導体装置
JP2010157595A (ja) 半導体装置およびその製造方法
JP2006332415A (ja) 半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100210

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150210

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100210

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160229

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160905

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160229

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160905

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160530

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20161017

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20161005

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160905

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20160530

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20211221

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20241224

Start annual number: 9

End annual number: 9