[go: up one dir, main page]

KR20110090548A - LED Array - Google Patents

LED Array Download PDF

Info

Publication number
KR20110090548A
KR20110090548A KR1020100010393A KR20100010393A KR20110090548A KR 20110090548 A KR20110090548 A KR 20110090548A KR 1020100010393 A KR1020100010393 A KR 1020100010393A KR 20100010393 A KR20100010393 A KR 20100010393A KR 20110090548 A KR20110090548 A KR 20110090548A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting stack
type semiconductor
semiconductor layer
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100010393A
Other languages
Korean (ko)
Other versions
KR101482050B1 (en
Inventor
차오-싱 첸
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Priority to KR20100010393A priority Critical patent/KR101482050B1/en
Publication of KR20110090548A publication Critical patent/KR20110090548A/en
Application granted granted Critical
Publication of KR101482050B1 publication Critical patent/KR101482050B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 발광다이오드 어레이의 제조방법에 관한 것으로, 임시 기판을 제공하는 단계; 복수개의 제1 발광적층 및 제2 발광적층을 순차적으로 형성하는 단계; 제1 절연층을 형성하여 제1 발광적층의 일부를 커버하는 단계; 도선을 제1 절연층 위에 형성하여 제1 발광적층 및 제2 발광적층에 전기적으로 연결하는 단계; 제2 절연층을 형성하여 제1 발광적층, 도선 및 일부 제2 발광적층을 커버하는 단계; 금속 연결층을 제2 절연층 위에 형성하여 제2 발광적층에 전기적으로 연결하는 단계; 도전 기판을 금속 연결층위에 형성하는 단계; 임시 기판을 제거하는 단계; 및 제1 전극을 형성하여 제1 발광적층에 연결하여 제1 발광적층과 제2 발광적층이 직렬 연결되도록 하는 단계를 적어도 포함한다. The present invention relates to a method of manufacturing a light emitting diode array, comprising: providing a temporary substrate; Sequentially forming a plurality of first light emitting stacks and a second light emitting stack; Forming a first insulating layer to cover a portion of the first light emitting stack; Forming a conductive wire on the first insulating layer to electrically connect the first light emitting stack and the second light emitting stack; Forming a second insulating layer to cover the first light emitting stack, the conductive wire, and the second light emitting stack; Forming a metal connection layer on the second insulating layer to electrically connect the second light emitting stack; Forming a conductive substrate on the metal connection layer; Removing the temporary substrate; And forming a first electrode to be connected to the first light emitting stack so that the first light emitting stack and the second light emitting stack are connected in series.

Description

발광다이오드 어레이{LIGHT EMITTING ELEMENT ARRAY}Light Emitting Diode Array {LIGHT EMITTING ELEMENT ARRAY}

본 발명은 발광다이오드 어레이에 관한 것이다. The present invention relates to a light emitting diode array.

발광다이오드(light-emitting diode; LED)의 발광원리는 전자가 n형 반도체와 p형 반도체 사이에서 이동하는 에너지 차(energy difference)를 이용하여 빛의 형식으로 에너지를 방출하는 것이다. 이러한 발광원리는 백열 전구가 발열하는 발광원리와 다르므로 발광다이오드는 냉광원으로 불리고 있다. 한편, 발광다이오드는 내구성이 높고 수명이 길고 가볍고 전기소모가 작은 등의 장점이 있다. 그러므로 현재의 조명 시장은 발광다이오드에 많은 기대를 걸고 있으며 새로운 조명 도구가 될 것으로 전망되고 있다. The light emitting principle of a light-emitting diode (LED) is to emit energy in the form of light by using an energy difference in which electrons move between an n-type semiconductor and a p-type semiconductor. Since the light emitting principle is different from the light emitting principle in which the incandescent bulb generates heat, the light emitting diode is called a cold light source. On the other hand, the light emitting diode has advantages such as high durability, long life, light weight and low electric consumption. Therefore, the present lighting market is expected to be much light emitting diodes and is expected to be a new lighting tool.

종래의 어레이 타입 발광다이오드는 도 1에 도시한 바와 같이 사파이어 기판(101), 상기 사파이어 기판(101) 위에 형성된 복수의 발광적층(100)을 포함하고 상기 사파이어 기판(101)과 상기 발광적층(100) 사이에 버퍼층(102)을 선택적으로 형성할 수 있다. 상기 발광적층(100)은 n형 반도체층(103), 능동층(104) 및 p형 반도체층(105)을 포함한다. 사파이어 기판(101)이 전기를 전도하지 않으므로 복수의 발광적층(100) 사이는 발광적층(100)을 사파이어 기판까지 식각하여 채널(channel)을 형성하고 절연층(108)을 커버하여 격리된다. 게다가 복수개의 발광적층(100)을 n형 반도체층(103)까지 부분적으로 식각한 다음 n형 반도체층(103)의 노출영역과 p형 반도체층(105)위에 제1 연결전극(106) 및 제2 연결전극(107)을 각각 형성한다. 그리고 도선(109)으로 복수개의 발광적층(100)의 제1 연결전극(106)과 제2 연결전극(107)을 연결하여 복수개의 발광적층(100) 사이에 직렬 연결하는 회로구조를 형성하도록 한다. As shown in FIG. 1, a conventional array type light emitting diode includes a sapphire substrate 101 and a plurality of light emitting stacks 100 formed on the sapphire substrate 101, wherein the sapphire substrate 101 and the light emitting stack 100 are provided. The buffer layer 102 may be selectively formed between the layers. The emission stack 100 includes an n-type semiconductor layer 103, an active layer 104, and a p-type semiconductor layer 105. Since the sapphire substrate 101 does not conduct electricity, the plurality of light emitting stacks 100 are etched from the light emitting stacks 100 to the sapphire substrate to form a channel and cover the insulating layer 108. In addition, the plurality of light emitting stacks 100 may be partially etched to the n-type semiconductor layer 103, and then the first connection electrodes 106 and the first connection electrode 106 may be disposed on the exposed region of the n-type semiconductor layer 103 and the p-type semiconductor layer 105. 2 connecting electrodes 107 are formed, respectively. In addition, the first connection electrode 106 and the second connection electrode 107 of the plurality of light emitting stacks 100 may be connected to each other to form a circuit structure connected in series between the plurality of light emitting stacks 100. .

도 1에 도시한 직렬연결 회로구조는 전기적 특성에서 볼 때 수평 구조이고 도선은 기판의 동일측에서 전기적으로 연결되어 있다. 그러므로 전류의 가로방향 전도는 반도체층에 의해 이루어져야 하지만 p형 반도체층(105)은 가로방향의 전도 능력이 약하다. 이러한 문제점은 일반적으로 위로 향하는 n형 반도체층의 구조(n side up)로 해결할 수 있다. 하지만 위로 향하는 n형 반도체층의 구조(n side up)는 사파이어 기판을 연마하여 제거하거나 또는 레이저로 제거해야 하므로 이미 형성된 전기적 연결구조가 파괴되어 제조공정에 어려움을 초래한다. The series connection circuit structure shown in FIG. 1 is a horizontal structure in terms of electrical characteristics, and the conductors are electrically connected on the same side of the substrate. Therefore, the transverse conduction of the current must be made by the semiconductor layer, but the p-type semiconductor layer 105 has a weak conduction capability in the transverse direction. This problem can be solved by the n side up of the n-type semiconductor layer. However, the n-side up of the n-type semiconductor layer has to be polished or removed by sapphire substrate, or because the already formed electrical connection structure is broken, which causes difficulties in the manufacturing process.

본 발명은 새로운 발광다이오드 어레이를 제공하여 종래기술에 존재하는 문제를 해결하는 것을 목적으로 한다. The present invention aims to solve the problems existing in the prior art by providing a novel light emitting diode array.

본 발명에 따른 발광다이오드 어레이의 제조방법은 적어도 임시 기판을 제공하는 단계; 복수개의 제1 발광적층 및 제2 발광적층을 순서에 따라 교대로 형성하는 단계; 제1 발광적층의 일부를 커버하는 제1 절연층을 형성하는 단계; 도선을 제1 절연층위에 형성하고 제1 발광적층 및 제2 발광적층에 전기적으로 연결하는 단계; 제1 발광적층 및 도선의 전체와 제2 발광적층의 일부를 커버하는 제2 절연층을 형성하는 단계; 금속 연결층을 제2 절연층 위에 형성하고 제2 발광적층에 전기적으로 연결하는 단계; 도전 기판을 금속 연결층 위에 형성하는 단계; 임시 기판을 제거하는 단계; 및 제1 발광적층에 연결되는 제1 전극을 형성하여 제1 발광적층과 제2 발광적층이 직렬연결 회로구조를 형성하도록 하는 단계를 포함한다. Method of manufacturing a light emitting diode array according to the present invention comprises the steps of providing at least a temporary substrate; Alternately forming a plurality of first light emitting stacks and second light emitting stacks in order; Forming a first insulating layer covering a portion of the first light emitting stack; Forming a conductive wire on the first insulating layer and electrically connecting the first light emitting stack and the second light emitting stack; Forming a second insulating layer covering the entire first light emitting stack and the conductive lines and a part of the second light emitting stack; Forming a metal connection layer on the second insulating layer and electrically connecting the second light emitting layer; Forming a conductive substrate over the metal connection layer; Removing the temporary substrate; And forming a first electrode connected to the first light emitting stack so that the first light emitting stack and the second light emitting stack form a series connection circuit structure.

본 발명에 의하면, 종래의 발광다이오드 어레이가 가지고 있는 문제점을 해결한 새로운 발광다이오드 어레이를 제공할 수 있습니다.According to the present invention, it is possible to provide a new light emitting diode array which solves the problems of the conventional light emitting diode array.

아래 도면을 결부하면 본 발명의 목적, 특징 및 장점을 더욱 잘 이해할 수 있다. 본 발명을 정확하게 설명하기 위하여 본 발명의 도면은 비례에 따라 도시하지 않았다.
도 1은 종래의 어레이 타입의 발광다이오드를 나타낸 개략도이다.
도 2(a) 내지 도 2(k)는 본 발명의 제조 과정과 구조를 나타낸 개략도이다.
도 3(a) 내지 도 3(b)는 본 발명의 실시예의 구조를 나타낸 개략도이다.
도 4는 본 발명의 실시예의 구조를 나타낸 개략도이다. Combining the drawings below can better understand the objects, features and advantages of the present invention. BRIEF DESCRIPTION OF THE DRAWINGS The drawings of the present invention are not drawn to scale to describe the invention precisely.
1 is a schematic view showing a conventional array type light emitting diode.
2 (a) to 2 (k) is a schematic diagram showing the manufacturing process and structure of the present invention.
3 (a) to 3 (b) are schematic diagrams showing the structure of an embodiment of the present invention.
4 is a schematic diagram showing the structure of an embodiment of the present invention.

본 발명은 발광다이오드 어레이 구조 및 그 제조방법에 관한 것이다. 본 발명을 더욱 상세하고 완벽하게 설명하기 위하여 아래 도 2(a) 내지 도 4를 결부하여 설명한다. The present invention relates to a light emitting diode array structure and a method of manufacturing the same. In order to describe the present invention in more detail and completely, the following description will be made with reference to FIGS. 2 (a) to 4.

도 2(a) 내지 도 2(k)는 본 발명의 제1 실시예의 제조 과정에 따른 구조를 나타낸 개략도이다. 도 2(a)에 도시한 바와 같이, 발광다이오드 어레이는 임시 기판(201), 복수개의 제1 발광적층(200A) 및 복수개의 제2 발광적층(200B)을 포함한다. 여기서 복수개의 제1 발광적층(200A) 및 복수개의 제2 발광적층(200B)은 임시 기판(201) 위에 순차적으로 교대로 형성된다. 제1 발광적층(200A)은 임시 기판(201) 위에 형성된 n형 반도체층(203), 상기 n형 반도체층(203) 위에 형성된 제1 능동층(2041), 및 상기 제1 능동층(2041)위에 형성된 제1의 p형 반도체층(2051)을 포함한다. 제2 발광적층(200B)은 임시 기판(201) 위에 형성된 n형 반도체층(203), 상기 n형 반도체층(203) 위에 형성된 제2 능동층(2042) 및 상기 제2 능동층(2042)위에 형성된 제2의 p형 반도체층(2052)을 포함한다. 한편, n형 반도체(203)와 임시 기판(201) 사이에 버퍼층(202)을 선택적으로 형성할 수 있다. 2 (a) to 2 (k) are schematic diagrams showing the structure according to the manufacturing process of the first embodiment of the present invention. As shown in FIG. 2A, the LED array includes a temporary substrate 201, a plurality of first light emitting stacks 200A, and a plurality of second light emitting stacks 200B. Here, the plurality of first light emitting stacks 200A and the plurality of second light emitting stacks 200B are sequentially formed on the temporary substrate 201. The first emission stack 200A includes an n-type semiconductor layer 203 formed on the temporary substrate 201, a first active layer 2041 formed on the n-type semiconductor layer 203, and the first active layer 2041. And a first p-type semiconductor layer 2051 formed thereon. The second light emitting layer 200B is formed on the n-type semiconductor layer 203 formed on the temporary substrate 201, on the second active layer 2042 and the second active layer 2042 formed on the n-type semiconductor layer 203. The formed second p-type semiconductor layer 2052 is included. Meanwhile, the buffer layer 202 may be selectively formed between the n-type semiconductor 203 and the temporary substrate 201.

이어서 도 2(b)에 도시한 바와 같이, 상기 제1 발광적층(200A) 및 제2 발광적층(200B)으로부터 버퍼층(202) 또는 임시 기판(201)까지 부분적으로 식각함으로써 n형 반도체층(203)을 제1의 n형 반도체층(2031), 제2의 n형 반도체층(2032) 및 섬모양의 제3의 n형 반도체층(2033)으로 구분한다. 여기서 제1 발광적층(200A)은 제1의 n형 반도체층(2031), 제3의 n형 반도체층(2033), 제1 능동층(2041) 및 제1의 p형 반도체층(2051)을 포함한다. 그리고 제2 발광적층(200B)은 제2의 n형 반도체층(2032), 제2 능동층(2042) 및 제2의 p형 반도체층(2052)을 포함한다. Subsequently, as shown in FIG. 2B, the n-type semiconductor layer 203 is partially etched from the first light emitting stack 200A and the second light emitting stack 200B to the buffer layer 202 or the temporary substrate 201. ) Is divided into a first n-type semiconductor layer 2031, a second n-type semiconductor layer 2032, and an island-like third n-type semiconductor layer 2033. The first light emitting stack 200A includes the first n-type semiconductor layer 2031, the third n-type semiconductor layer 2033, the first active layer 2041, and the first p-type semiconductor layer 2051. Include. The second light emitting stack 200B includes a second n-type semiconductor layer 2032, a second active layer 2042, and a second p-type semiconductor layer 2052.

이어서 도 2(c)에 도시한 바와 같이, 제1 절연층(206)을 형성하여 제3의 n형 반도체층(2033)과 제1의 p형 반도체층(2051) 사이의 채널을 커버한다. 그런 다음 도 2d에 도시한 바와 같이, 제1의 p형 반도체층(2051)과 제2의 p형 반도체층(2052)위에 제1의 p형 전극(2071)과 제2의 p형 전극(2072)을 각각 형성한다. 그리고 제3의 n형 반도체(2033) 위에 제1의 n형 전극(208)을 형성하고 도선(209)으로 상기 제1의 p형 전극(2071)과 제1의 n형 전극(208)을 전기적으로 연결함으로써 제1의 p형 전극(2071)의 전류가 제1의 n형 전극(208)으로 흐를 수 있도록 한다. Next, as shown in FIG. 2C, the first insulating layer 206 is formed to cover the channel between the third n-type semiconductor layer 2033 and the first p-type semiconductor layer 2051. Then, as shown in FIG. 2D, the first p-type electrode 2071 and the second p-type electrode 2082 are disposed on the first p-type semiconductor layer 2051 and the second p-type semiconductor layer 2052. ) Respectively. The first n-type electrode 208 is formed on the third n-type semiconductor 2033, and the first p-type electrode 2071 and the first n-type electrode 208 are electrically connected to each other using the conductive wire 209. The first p-type electrode 2071 is connected to the first n-type electrode 208 so that the current flows to the first n-type electrode 208.

그리고 도 2(e)에 도시한 바와 같이, 제1 발광적층(200A)과 제2 발광적층(200B) 위에 제2 절연층(210)을 형성하되, 제1 발광적층(200A)은 제2 절연층(210)에 의해 커버되지만 제2 발광적층(200B)의 중앙부분인 제2의 p형 전극(2072)은 제2 절연층(210)에 의해 커버되지 않도록 한다. As shown in FIG. 2E, a second insulating layer 210 is formed on the first light emitting stack 200A and the second light emitting stack 200B, but the first light emitting stack 200A has a second insulating layer. The second p-type electrode 2072, which is covered by the layer 210 but is a center portion of the second light emitting stack 200B, is not covered by the second insulating layer 210.

도 2(f)에 도시한 바와 같이, 제1 금속 연결층(211A)을 상기 제2 절연층(210) 및 제2의 p형 전극(2072) 위에 형성한다. 한편, 도전 기판(212)을 제공하는데 그 일측에 제2 금속 연결층(211B)을 형성하고 제1 금속 연결층(211A)과 제2 금속 연결층(211B)을 하나로 결합한다. As shown in FIG. 2F, a first metal connection layer 211A is formed on the second insulating layer 210 and the second p-type electrode 2072. Meanwhile, the conductive substrate 212 is provided, and the second metal connection layer 211B is formed on one side thereof, and the first metal connection layer 211A and the second metal connection layer 211B are combined into one.

그런 다음 도 2(g)에 도시한 바와 같이, 웨이퍼를 반전(flip wafer)시킨 후 임시 기판(201)을 제거한다. 이어서 도 2(h)에 도시한 바와 같이 버퍼층(202)을 제거한다. Then, as shown in FIG. 2 (g), the wafer is flipped and the temporary substrate 201 is removed. Subsequently, as shown in FIG. 2 (h), the buffer layer 202 is removed.

마지막으로 도 2(i)에 도시한 바와 같이, 제1 전극(2131)을 형성하여 상기 제1 발광적층(200A)의 제3의 n형 반도체층(2033)과 제2 발광적층(200B)의 제2의 n형 반도체층(2032)을 연결한다. 또한 제2 전극(2132)을 형성하여 제1 발광적층(200A)의 제1의 n형 반도체층(2031)에 연결한다. 도 2I에 표시한 화살표 방향과 같이, 전류는 제2 발광적층(200B)의 제2의 p형 전극(2072)으로부터 제1 전극(2131)을 흘러지나 제1 발광적층(200A)의 제3의 n형 반도체층(2033)에 흘러든 후 제1의 n형 전극(208), 도선(209), 제1의 p형 전극(2071)을 지나 제2 전극(2132)에 흘러드므로 수직방향으로 직렬 연결된 발광다이오드 어레이 구조를 형성한다. Finally, as shown in FIG. 2 (i), the first electrode 2131 is formed to form the third n-type semiconductor layer 2033 and the second light emitting stack 200B of the first light emitting stack 200A. The second n-type semiconductor layer 2032 is connected. In addition, a second electrode 2132 is formed and connected to the first n-type semiconductor layer 2031 of the first light emitting stack 200A. As shown in the arrow direction shown in FIG. 2I, the current flows from the second p-type electrode 2082 of the second light emitting stack 200B to the first electrode 2131, but the third light of the first light emitting stack 200A. After flowing into the n-type semiconductor layer 2033 and flowing through the first n-type electrode 208, the conductive wire 209, the first p-type electrode 2071 to the second electrode 2132 in the vertical direction A series of light emitting diode array structures are formed.

한편 도 2(j)에 도시한 바와 같이, 상기 제조 공정에 따라 제2 발광적층(200B), 제1 발광적층(200A), 제1 발광적층(200A) 및 제2 발광적층(200B)의 순서로 발광다이오드 어레이 구조를 형성할 수도 있다. 이러한 구조는 화살표 방향과 같이, 전류가 양측의 제2 발광적층(200B)의 제2의 p형 전극(2072)으로부터 제1 전극(2131)으로 흘러든 후 다시 제1 전극(2131)을 거쳐 제1 발광적층(200A)의 제3의 n형 반도체층(2033)에 흘러들고 그런 다음 다시 제1의 n형 전극(208), 도선(209), 제1의 p형 전극(2071)을 거쳐 중앙에 형성된 2개의 제1 발광적층(200A)의 두개의 제1의 n형 반도체층(2031)을 연결하는 제3 전극(214)으로 흘러들도록 함으로써 직렬 및 병렬 연결의 발광다이오드 어레이 구조를 형성할 수 있다. 회로도는 도 2(k)에 도시한 바와 같이 양측의 제2 발광적층(200B)과 제1 발광적층(200A)은 직렬로 연결된 회로구조이고 두 조의 직렬 연결의 회로 구조는 상기 전류의 전도 방향에서 병렬연결의 회로구조가 될 수 있다. As shown in FIG. 2 (j), the order of the second light emitting stack 200B, the first light emitting stack 200A, the first light emitting stack 200A, and the second light emitting stack 200B is followed by the manufacturing process. It is also possible to form a light emitting diode array structure. In this structure, the current flows from the second p-type electrode 2072 of the second light emitting stack 200B on both sides to the first electrode 2131, and then passes through the first electrode 2131. 1 flows into the third n-type semiconductor layer 2033 of the light emitting stack 200A, and then passes through the first n-type electrode 208, the conducting wire 209, and the first p-type electrode 2071 to the center. The first and second n-type semiconductor layers 2031 of the two first light emitting stacked layers 200A formed in the second electrode 214 are connected to each other so as to flow into the light emitting diode array structure in series and parallel connection. have. As shown in Fig. 2 (k), the second light emitting stack 200B and the first light emitting stack 200A on both sides are connected in series, and the circuit structure of two sets of series connections is in the direction of conduction of the current. It can be a circuit structure of parallel connection.

한편, 본 발명의 발광다이오드 어레이 구조는 설계 또는 제조공정에 따라 상기 제1 발광적층(200A) 및 제2 발광적층(200B)을 융통성 있게 조합할 수 있으며 또한 전류가 흐르는 방향에서 수평 또는 수직으로 직렬연결 또는 병렬연결의 회로구조를 형성할 수 있다. 아래 실시예는 그 중에서 실시 가능한 연결 방식을 보여주었다. On the other hand, the light emitting diode array structure of the present invention can be flexibly combined with the first light emitting stack 200A and the second light emitting stack 200B according to the design or manufacturing process and also in series in the direction of current flow The circuit structure of the connection or the parallel connection can be formed. The following example shows a possible connection scheme among them.

도 3(a)에 도시한 바와 같이, 2개의 제1 발광적층(200A)은 연속 형성할 수 있으며 그 중 각 층의 구성 및 도면부호는 도 2와 동일하므로 여기서 상세하게 설명하지 않겠다. 한편, 제4 전극(301)을 형성하여 좌측의 제1 발광적층(200A)의 제3의 n형 반도체층(2033)에 연결한다. 그리고 제5 전극(302)을 형성하여 좌측의 제1 발광적층(200A)의 제1의 n형 반도체층(2031) 및 우측의 제1 발광적층(200A)의 제3의 n형 반도체층(2033)에 연결한다. 화살표의 표시방향과 같이, 전류는 좌측의 제1 발광적층(200A)의 제4 전극(301)으로부터 제3의 n형 반도체층(2033)에 흘러든 후 제1의 n형 전극(208), 도선(209), 제1의 p형 전극(2071)을 거쳐 제5 전극(302)에 흘러든다. 그런 다음 다시 우측의 제1 발광적층(200A)의 제3의 n형 반도체층(2033)에 흘러든 후 제1의 n형 전극(208), 도선(209), 제1의 p형 전극(2071)을 거쳐 제2 전극(2132)으로 흘러듬으로써 수평으로 직렬연결된 발광다이오드 어레이 구조를 형성한다. As shown in FIG. 3A, two first emission stacks 200A may be continuously formed, and the configuration and reference numerals of the layers are the same as those of FIG. 2 and will not be described in detail herein. Meanwhile, a fourth electrode 301 is formed and connected to the third n-type semiconductor layer 2033 of the first light emitting stack 200A on the left side. The fifth electrode 302 is formed to form the first n-type semiconductor layer 2031 of the first light emitting stack 200A on the left side and the third n-type semiconductor layer 2033 of the first light emitting stack 200A on the right side. ). As shown by the arrow direction, the current flows from the fourth electrode 301 of the first light emitting stack 200A on the left side to the third n-type semiconductor layer 2033, and then the first n-type electrode 208, It flows into the 5th electrode 302 through the conducting wire 209 and the 1st p-type electrode 2071. FIG. Then, the first n-type electrode 208, the conducting wire 209, and the first p-type electrode 2071 flow into the third n-type semiconductor layer 2033 of the first light emitting stack 200A on the right side again. By flowing through the second electrode 2132 to form a light emitting diode array structure connected in series horizontally.

또 하나의 실시예는 도 3(b)에 도시한 바와 같이 2개의 제1 발광적층(200A')을 연속 형성할 수 있다. 여기서 각 층의 구성 및 도면부호는 도 2와 동일하므로 상세하게 설명하지 않겠다. 하지만 본 실시예에서 제1 발광적층(200A')은 제3의 n형 반도체층(2033) 및 제1의 n형 전극(208)을 형성하지 않아도 된다. 또한 제4 전극(301)을 형성하여 좌측의 제1 발광적층(200A')의 도선(209)에 연결하고 제5 전극(302)을 형성하여 좌측의 제1 발광적층(200A')의 제1의 n형 반도체층(2031) 및 우측의 제1 발광적층(200A')의 도선(209)에 연결한다. 화살표의 표시방향과 같이, 전류는 좌측의 제1 발광적층(200A')의 제4 전극(301)으로부터 도선(209), 제1의 p형 전극(2071)을 거쳐 제5 전극(302)에 흘러든다. 그런 다음, 다시 우측의 제1 발광적층(200A')의 도선(209), 제1의 p형 전극(2071)을 거쳐 제2 전극(2132)에 흘러듬으로써 수평으로 직렬연결된 발광다이오드 어레이 구조를 형성한다. In another embodiment, as shown in FIG. 3B, two first emission stacks 200A ′ may be formed continuously. The configuration and reference numerals of the respective layers are the same as in FIG. 2 and will not be described in detail. However, in the present exemplary embodiment, the first emission stack 200A 'does not have to form the third n-type semiconductor layer 2033 and the first n-type electrode 208. In addition, the fourth electrode 301 is formed to be connected to the conductive line 209 of the first light emitting stack 200A 'on the left side, and the fifth electrode 302 is formed to form the first electrode of the first light emitting stack 200A' on the left side. N-type semiconductor layer 2031 and the conductive line 209 of the first light emitting stack 200A 'on the right side. As shown by the arrow, the current flows from the fourth electrode 301 of the first light emitting stack 200A 'on the left side to the fifth electrode 302 via the conductive wire 209 and the first p-type electrode 2071. Flows. Then, the light emitting diode array structure connected horizontally in series by flowing through the conductive line 209 and the first p-type electrode 2071 of the first light emitting stack 200A 'on the right side to the second electrode 2132. Form.

또 다른 실시예는 도 4에 도시한 바와 같이, 제1 발광적층(200A') 및 제2 발광적층(200B')을 순차적으로 형성할 수 있다. 하지만 본 실시예에서 제1 발광적층(200A')은 제3의 n형 반도체층(2033) 및 제1의 n형 전극(208)을 형성하지 않아도 되고 제2 발광적층(200B')의 제2의 n형 반도체층 위에 제2의 n형 전극(2082)을 형성한다. 화살표의 표시방향과 같이, 전류는 좌측의 제2 발광적층(200B')의 제2의 p형 전극(2072)으로부터 제2의 n형 반도체층(2032)에 흘러든 후 다시 제2의 n형 전극(2082)에 흘러든다. 그런 다음, 도선(209)을 거쳐 우측의 제1 발광적층(200A')의 제1의 p형 전극(2071)을 거쳐 제2 전극(2132)에 흘러듬으로써 수직으로 직렬연결된 발광다이오드 어레이 구조를 형성한다. In another embodiment, as shown in FIG. 4, the first light emitting stack 200A 'and the second light emitting stack 200B' may be sequentially formed. However, in the present exemplary embodiment, the first light emitting stack 200A 'does not have to form the third n-type semiconductor layer 2033 and the first n-type electrode 208, but the second light emitting stack 200B' does not have to be formed. A second n-type electrode 2082 is formed over the n-type semiconductor layer of the film. As shown by the arrow, the current flows from the second p-type electrode 2072 of the second light emitting stack 200B 'on the left side to the second n-type semiconductor layer 2032 and then again to the second n-type. It flows into the electrode 2082. Then, the light emitting diode array structure connected in series is vertically flowed through the conductive wire 209 to flow through the first p-type electrode 2071 of the first light emitting stack 200A 'on the right side to the second electrode 2132. Form.

상기 각 실시예의 임시 기판(201)의 재료는 사파이어(Sapphire), 탄화규소(SiC), 산화아연(ZnO), 질화갈륨(GaN) 또는 규소, 유리, 석영, 또는 세라믹 등의 높은 열전도성 기판에서 선택 가능하며 버퍼층(202)의 재료는 질화알루미늄(AlN), 질화갈륨(GaN) 등의 임시 기판과 어울리는 재료로부터 선택 가능하다. 상기 제1의 n형 반도체층(2031), 제2의 n형 반도체층(2032), 제3의 n형 반도체층(2033), 제1 능동층(2041), 제2 능동층(2042), 제1의 p형 반도체층(2051) 및 제2의 p형 반도체층(2052)의 재료는 갈륨(Ga), 알루미늄(Al), 인듐(In), 비소(As), 인(P), 질소(N) 및 규소(Si)로 이루어진 군으로부터 선택한 1종 이상을 포함한다. 제1 절연층(206) 및 제2 절연층(210)의 재료는 산화규소, 산화 알루미늄, 산화 티타늄 등의 각종 산화물이거나 또는 기타 고분자 재료, 폴리이미드(PI, Polyimide), 벤조시클로부텐(BCB, Benzocyclobutene), 퍼플루오로사이클로부틸(PFCB, perfluorocyclobutyl), 스핀 온 글래스(Spin on Glass) 등의 각종 절연재료로부터 선택 가능하다. 제1의 p형 전극(2071), 제2의 p형 전극(2072), 제1의 n형 전극(208), 제2의 n형 전극(2082), 제1 전극(2131), 제2 전극(2132), 제3 전극(214), 제4 전극(301), 제5 전극(302) 및 도선(209)의 재료는 금, 알루미늄 또는 합금에서 선택되거나 또는 복수의 금속층 구조일 수 있다. 연결층(211)의 재료는 은, 금, 알루미늄 또는 인듐 등의 기판에 결합하기 적합한 기타 금속으로부터 선택가능하며, 도전 기판(212)의 재료는 구리, 알루미늄, 세라믹 또는 규소 등의 도전성 재료로부터 선택 가능하다. The material of the temporary substrate 201 in each of the above embodiments may be a high thermal conductive substrate such as sapphire, silicon carbide (SiC), zinc oxide (ZnO), gallium nitride (GaN) or silicon, glass, quartz, or ceramic. The material of the buffer layer 202 can be selected from materials suitable for the temporary substrate such as aluminum nitride (AlN) and gallium nitride (GaN). The first n-type semiconductor layer 2031, the second n-type semiconductor layer 2032, the third n-type semiconductor layer 2033, the first active layer 2041, the second active layer 2042, The materials of the first p-type semiconductor layer 2051 and the second p-type semiconductor layer 2052 are gallium (Ga), aluminum (Al), indium (In), arsenic (As), phosphorus (P), nitrogen It includes one or more selected from the group consisting of (N) and silicon (Si). The material of the first insulating layer 206 and the second insulating layer 210 may be various oxides such as silicon oxide, aluminum oxide, titanium oxide, or other high molecular materials, polyimide (PI), benzocyclobutene (BCB, Benzocyclobutene), perfluorocyclobutyl (PFCB, perfluorocyclobutyl), spin on glass (Spin on Glass) and a variety of insulating materials can be selected. First p-type electrode 2071, Second p-type electrode 2072, First n-type electrode 208, Second n-type electrode 2082, First electrode 2131, Second electrode The material of the 2132, the third electrode 214, the fourth electrode 301, the fifth electrode 302, and the conductive wire 209 may be selected from gold, aluminum, or an alloy, or may have a plurality of metal layer structures. The material of the connecting layer 211 can be selected from other metals suitable for bonding to a substrate such as silver, gold, aluminum or indium, and the material of the conductive substrate 212 is selected from conductive materials such as copper, aluminum, ceramic or silicon. It is possible.

이상의 실시예는 본 발명을 설명하기 위한 것으로 본 발명의 권리범위를 한정하지 않는다. 본 발명의 기술사상을 벗어나지 않는 범위내에서 진행한 각종 수정 및 변형은 모두 본 발명의 권리범위에 속한다. The above embodiments are intended to illustrate the present invention and do not limit the scope of the present invention. Various modifications and variations that are made without departing from the spirit of the present invention are all within the scope of the present invention.

100: 발광적층 101: 사파이어 기판
102: 버퍼층 103: n형 반도체층
104: 능동층 105: p형 반도체층
106: 제1 연결전극 107: 제2 연결전극
108: 절연층 109: 도선
200A: 제1 발광적층 200B: 제2 발광적층
201: 임시 기판; 202: 버퍼층
203: n형 반도체층 2031: 제1의 n형 반도체층
2032: 제2의 n형 반도체층 2033: 제3의 n형 반도체층
2041: 제1 능동층 2042: 제2 능동층
2051: 제1의 p형 반도체층 2052: 제2의 p형 반도체층
206: 제1 절연층 2071: 제1의 p형 전극
2072: 제2의 p형 전극 208: 제1의 n형 전극
2082: 제2의 n형 전극 209: 도선
210: 제2 절연층 211: 금속 연결층
212: 도전 기판 2131: 제1 전극
2132: 제2 전극 214: 제3 전극
301: 제4 전극 302: 제5 전극100: light emitting laminated 101: sapphire substrate
102: buffer layer 103: n-type semiconductor layer
104: active layer 105: p-type semiconductor layer
106: first connection electrode 107: second connection electrode
108: insulating layer 109: lead wire
200A: first light emitting stack 200B: second light emitting stack
201: temporary substrate; 202: buffer layer
203: n-type semiconductor layer 2031: first n-type semiconductor layer
2032: second n-type semiconductor layer 2033: third n-type semiconductor layer
2041: first active layer 2042: second active layer
2051: first p-type semiconductor layer 2052: second p-type semiconductor layer
206: first insulating layer 2071: first p-type electrode
2072: second p-type electrode 208: first n-type electrode
2082: second n-type electrode 209: lead wire
210: second insulating layer 211: metal connection layer
212: conductive substrate 2131: first electrode
2132: second electrode 214: third electrode
301: fourth electrode 302: fifth electrode

Claims (22)

임시 기판을 제공하는 단계;
상기 임시 기판 위에 복수의 제1 발광적층 및 복수의 제2 발광적층을 교대로 형성하는 단계;
상기 제1 발광적층의 일부를 커버하는 제1 절연층을 형성하는 단계;
상기 제1 절연층 위에 도선을 형성하고 상기 제1 발광적층 및 상기 제2 발광적층에 전기적으로 연결하는 단계;
상기 제1 발광적층 및 상기 도선의 전체와, 상기 제2 발광적층의 일부를 커버하는 제2 절연층을 형성하는 단계;
금속 연결층을 상기 제2 절연층 위에 형성하고 상기 제2 발광적층에 전기적으로 연결하는 단계;
상기 금속 연결층 위에 도전 기판을 형성하는 단계;
상기 임시 기판을 제거하는 단계; 및
상기 제1 발광적층에 연결되는 제1 전극을 형성하는 단계
를 포함하는, 발광다이오드 어레이의 제조방법. Providing a temporary substrate;
Alternately forming a plurality of first light emitting stacks and a plurality of second light emitting stacks on the temporary substrate;
Forming a first insulating layer covering a portion of the first light emitting stack;
Forming a conductive wire on the first insulating layer and electrically connecting the first light emitting stack and the second light emitting stack;
Forming a second insulating layer covering the entirety of the first light emitting stack and the conductive lines and a part of the second light emitting stack;
Forming a metal connection layer on the second insulating layer and electrically connecting the second light emitting stack;
Forming a conductive substrate on the metal connection layer;
Removing the temporary substrate; And
Forming a first electrode connected to the first light emitting stack
A manufacturing method of a light emitting diode array comprising a. 제1항에 있어서,
상기 제1 발광적층은 제1의 n형 반도체층, 제1의 p형 반도체층, 및 상기 제1의 n형 반도체층과 상기 제1의 p형 반도체층 사이에 형성된 제1 능동층을 포함하고,
상기 제2 발광적층은 제2의 n형 반도체층, 제2의 p형 반도체층, 및 상기 제2의 n형 반도체층과 상기 제2의 p형 반도체층 사이에 형성된 제2 능동층을 포함하고,
상기 제1 전극은 상기 제1의 n형 반도체층 위에 형성된 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 1,
The first light emitting stack includes a first n-type semiconductor layer, a first p-type semiconductor layer, and a first active layer formed between the first n-type semiconductor layer and the first p-type semiconductor layer. ,
The second light emitting stack includes a second n-type semiconductor layer, a second p-type semiconductor layer, and a second active layer formed between the second n-type semiconductor layer and the second p-type semiconductor layer. ,
And the first electrode is formed on the first n-type semiconductor layer. 제2항에 있어서,
상기 제1 발광적층은 상기 임시 기판 위에 형성되고 상기 도선에 전기적으로 연결된 제3의 n형 반도체층을 더 포함하고,
제2 전극을 형성하여 상기 제3의 n형 반도체층과 상기 제2의 n형 반도체층을 연결하는 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 2,
The first light emitting stack further includes a third n-type semiconductor layer formed on the temporary substrate and electrically connected to the conductive line,
And forming a second electrode to connect the third n-type semiconductor layer and the second n-type semiconductor layer. 제1항에 있어서,
상기 제1 발광적층과 상기 제2 발광적층은 직렬연결된 회로구조인 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 1,
The first light emitting stack and the second light emitting stack is a manufacturing method of a light emitting diode array, characterized in that the circuit structure connected in series. 임시 기판을 제공하는 단계;
상기 임시 기판 위에 제1의 n형 반도체층 및 제2의 n형 반도체층을 포함하는 제1 발광적층과, 제2 발광적층과, 제3 발광적층과, 제3의 n형 반도체층 및 제4의 n형 반도체층을 포함하는 제4 발광적층 복수개를 교대로 형성하는 단계;
상기 제2 발광적층의 일부와 상기 제3 발광적층의 일부를 커버하는 제1 절연층을 형성하는 단계;
제1 도선을 상기 제1 절연층 위에 형성하여 상기 제1 발광적층과 제2 발광적층을 전기적으로 연결하는 단계;
제2 도선을 상기 제1 절연층위에 형성하여 상기 제3 발광적층과 상기 제4 발광적층을 전기적으로 연결하는 단계;
상기 제2 발광적층, 상기 제3 발광적층, 상기 제1 도선 및 제2 도선의 전부와 상기 제1 발광적층 및 제2 발광적층의 일부를 커버하는 제2 절연층을 형성하는 단계;
금속 연결층을 상기 제2 절연층 위에 형성하고 상기 제1 발광적층 및 상기 제4 발광적층에 전기적으로 연결하는 단계;
도전 기판을 상기 금속 연결층 위에 형성하는 단계;
상기 임시 기판을 제거하는 단계;
상기 제1 발광적층과 상기 제2 발광적층의 제2의 n형 반도체층을 연결하는 제1 전극을 형성하는 단계;
상기 제3 발광적층과 상기 제4 발광적층의 제4의 n형 반도체층을 연결하는 제2 전극을 형성하는 단계; 및
상기 제2 발광적층의 제1의 n형 반도체층과 상기 제3 발광적층의 제3의 n형 반도체층을 연결하는 제3 전극을 형성하는 단계
를 포함하는, 발광다이오드 어레이의 제조방법. Providing a temporary substrate;
A first light emitting stack comprising a first n-type semiconductor layer and a second n-type semiconductor layer, a second light emitting stack, a third light emitting stack, a third n-type semiconductor layer, and a fourth on the temporary substrate Alternately forming a plurality of fourth emission stacks including n-type semiconductor layers;
Forming a first insulating layer covering a portion of the second light emitting stack and a portion of the third light emitting stack;
Forming a first conductive wire on the first insulating layer to electrically connect the first light emitting stack and the second light emitting stack;
Forming a second conductive line on the first insulating layer to electrically connect the third light emitting stack and the fourth light emitting stack;
Forming a second insulating layer covering all of the second light emitting stack, the third light emitting stack, the first conductive line and the second conductive line, and a portion of the first light emitting stack and the second light emitting stack;
Forming a metal connection layer on the second insulating layer and electrically connecting the first light emitting stack and the fourth light emitting stack;
Forming a conductive substrate on the metal connection layer;
Removing the temporary substrate;
Forming a first electrode connecting the first light emitting stack and the second n-type semiconductor layer of the second light emitting stack;
Forming a second electrode connecting the third light emitting stack and the fourth n-type semiconductor layer of the fourth light emitting stack; And
Forming a third electrode connecting the first n-type semiconductor layer of the second light emitting stack and the third n-type semiconductor layer of the third light emitting stack.
A manufacturing method of a light emitting diode array comprising a. 제5항에 있어서,
상기 제1 발광적층과 상기 제2 발광적층은 직렬연결의 회로구조이고, 상기 제3 발광적층과 상기 제4 발광적층은 직렬 연결된 회로구조인 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 5,
And the first light emitting stack and the second light emitting stack have a circuit structure of series connection, and the third light emitting stack and the fourth light emitting stack have a circuit structure of series connection. 제6항에 있어서,
각각 직렬 연결된 상기 제1 발광적층 및 제2 발광적층과, 상기 제3 발광적층 및 제4 발광적층은 병렬 연결된 회로구조인 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 6,
The first light emitting stack and the second light emitting stack, and the third light emitting stack and the fourth light emitting stack, respectively, a method of manufacturing a light emitting diode array, characterized in that the circuit structure connected in parallel. 임시 기판을 제공하는 단계;
상기 임시 기판 위에 제1 발광적층 및 제2 발광적층 복수개를 교대로 형성하는 단계;
상기 제1 발광적층의 일부와 상기 제2 발광적층의 일부를 커버하는 제1 절연층을 형성하는 단계;
제1 도선을 상기 제1 절연층 위에 형성하고 상기 제1 발광적층의 일부를 커버하는 단계;
제2 도선을 상기 제1 절연층 위에 형성하고 상기 제2 발광적층의 일부를 커버하는 단계;
상기 제1 발광적층, 상기 제2 발광적층, 상기 제1 도선 및 상기 제2 도선을 모두 커버하는 제2 절연층을 형성하는 단계;
금속 연결층을 상기 제2 절연층 위에 형성하는 단계;
도전 기판을 상기 금속 연결층 위에 형성하는 단계;
상기 임시 기판을 제거하는 단계; 및
상기 제1 발광적층과 제2 발광적층을 연결하는 제1 전극을 형성하는 단계
를 포함하는, 발광다이오드 어레이의 제조방법. Providing a temporary substrate;
Alternately forming a plurality of first and second light emitting stacked layers on the temporary substrate;
Forming a first insulating layer covering a portion of the first light emitting stack and a portion of the second light emitting stack;
Forming a first lead on the first insulating layer and covering a portion of the first light emitting stack;
Forming a second lead on the first insulating layer and covering a portion of the second light emitting stack;
Forming a second insulating layer covering all of the first light emitting stack, the second light emitting stack, the first conductive line and the second conductive line;
Forming a metal connection layer on the second insulating layer;
Forming a conductive substrate on the metal connection layer;
Removing the temporary substrate; And
Forming a first electrode connecting the first light emitting stack and the second light emitting stack;
A manufacturing method of a light emitting diode array comprising a. 제8항에 있어서,
상기 제1 발광적층과 상기 제2 발광적층은 직렬 연결된 회로구조인 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 8,
The first light emitting stack and the second light emitting stack is a manufacturing method of a light emitting diode array, characterized in that the circuit structure connected in series. 제8항에 있어서,
상기 제1 발광적층은 제1의 n형 반도체층, 제1의 p형 반도체층, 및 상기 제1의 n형 반도체층과 상기 제1의 p형 반도체층 사이에 형성된 제1 능동층을 포함하고,
상기 제2 발광적층은 제2의 n형 반도체층, 제2의 p형 반도체층, 및 상기 제2의 n형 반도체층과 상기 제2의 p형 반도체층 사이에 형성된 제2 능동층을 포함하고,
상기 제2의 n형 반도체층 위에 형성된 제2 전극과 상기 제1의 n형 반도체층
위에 형성된 제3 전극을 더 포함하는 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 8,
The first light emitting stack includes a first n-type semiconductor layer, a first p-type semiconductor layer, and a first active layer formed between the first n-type semiconductor layer and the first p-type semiconductor layer. ,
The second light emitting stack includes a second n-type semiconductor layer, a second p-type semiconductor layer, and a second active layer formed between the second n-type semiconductor layer and the second p-type semiconductor layer. ,
A second electrode formed on the second n-type semiconductor layer and the first n-type semiconductor layer
The method of manufacturing a light emitting diode array, further comprising a third electrode formed thereon. 제10항에 있어서,
제3의 n형 반도체층을 상기 임시 기판 위에 형성하고 상기 도선에 전기적으로 연결하는 단계와, 제4의 n형 반도체층을 상기 임시 기판 위에 형성하고 상기 도선에 전기적으로 연결하는 단계를 더 포함하고,
상기 제1 전극은 상기 제2의 n형 반도체층의 일부와 상기 제3의 n형 반도체층의 일부에 형성하는 것을 특징으로 하는 발광다이오드 어레이의 제조방법. The method of claim 10,
Forming a third n-type semiconductor layer over the temporary substrate and electrically connecting the conductive line, and forming a fourth n-type semiconductor layer over the temporary substrate and electrically connecting the conductive line to the conductive line; ,
And the first electrode is formed on a part of the second n-type semiconductor layer and a part of the third n-type semiconductor layer. 교대로 형성된 복수개의 제1 발광적층과 제2 발광적층;
상기 제1 발광적층의 일부를 커버하는 제1 절연층;
상기 제1 절연층 위에 형성되고 상기 제1 발광적층 및 상기 제2 발광적층에 전기적으로 연결되는 도선;
상기 제1 발광적층, 상기 도선의 전체와 상기 제2 발광적층의 일부를 커버하는 제2 절연층;
제2 절연층을 커버하고 상기 제2 발광적층에 전기적으로 연결된 금속 연결층;
상기 금속 연결층 위에 형성된 도전 기판;
상기 제1 발광적층 위에 형성된 제1 전극
을 포함하는, 발광다이오드 어레이. A plurality of first light emitting stacks and second light emitting stacks alternately formed;
A first insulating layer covering a portion of the first light emitting stack;
A conductive line formed on the first insulating layer and electrically connected to the first light emitting stack and the second light emitting stack;
A second insulating layer covering the first light emitting stack, the entirety of the conductive wire, and a part of the second light emitting stack;
A metal connection layer covering a second insulating layer and electrically connected to the second light emitting stack;
A conductive substrate formed on the metal connection layer;
A first electrode formed on the first light emitting stack
A light emitting diode array comprising a. 제12항에 있어서,
상기 제1 발광적층과 상기 제2 발광적층은 직렬연결의 회로구조인 것을 특징으로 하는 발광다이오드 어레이. The method of claim 12,
And the first light emitting stack and the second light emitting stack have a circuit structure of a series connection. 제13항에 있어서,
상기 제1 발광적층은 제1의 n형 반도체층, 제1의 p형 반도체층, 및 상기 제1의 n형 반도체층과 상기 제1의 p형 반도체층 사이에 형성된 제1 능동층을 포함하고,
상기 제2 발광적층은 제2의 n형 반도체층, 제2의 p형 반도체층, 및 상기 제2의 n형 반도체층과 상기 제2의 p형 반도체층 사이에 형성된 제2 능동층을 포함하는 것을 특징으로 하는 발광다이오드 어레이.The method of claim 13,
The first light emitting stack includes a first n-type semiconductor layer, a first p-type semiconductor layer, and a first active layer formed between the first n-type semiconductor layer and the first p-type semiconductor layer. ,
The second light emitting stack includes a second n-type semiconductor layer, a second p-type semiconductor layer, and a second active layer formed between the second n-type semiconductor layer and the second p-type semiconductor layer. Light emitting diode array, characterized in that. 제14항에 있어서,
상기 제1 발광적층은 제1의 n형 반도체층과 분리된 섬모양의 제3의 n형 반도체층을 더 포함하는 것을 특징으로 하는 발광다이오드 어레이.The method of claim 14,
The first light emitting stack further comprises an island-like third n-type semiconductor layer separated from the first n-type semiconductor layer. 교대로 형성된 복수개의 제1 발광적층, 제2 발광적층, 제3 발광적층 및 제4 발광적층;
상기 제2 발광적층의 일부와 상기 제3 발광적층의 일부를 커버하는 제1 절연층;
상기 제1 절연층 위에 형성되고 상기 제1 발광적층과 상기 제2 발광적층에 전기적으로 연결되는 제1 도선;
상기 제1 절연층 위에 형성되고 상기 제3 발광적층과 상기 제4 발광적층에 전기적으로 연결되는 제2 도선;
상기 제2 발광적층, 상기 제3 발광적층, 상기 제1 도선 및 제2 도선의 전체를 커버하고 상기 제1 발광적층 및 제2 발광적층의 일부를 커버하는 제2 절연층;
상기 제2 절연층 위에 형성되고 상기 제1 발광적층 및 상기 제4 발광적층에 전기적으로 연결되는 금속 연결층;
상기 금속 연결층 위에 형성된 도전 기판;
상기 제1 발광적층과 상기 제2 발광적층의 제2의 n형 반도체층을 연결하는 제1 전극;
상기 제3 발광적층과 상기 제4 발광적층의 제4의 n형 반도체층을 연결하는 제2 전극; 및
상기 제2 발광적층의 제1의 n형 반도체층과 상기 제3 발광적층의 제3의 n형 반도체층을 연결하는 제3 전극을 포함하고,
상기 제1 발광적층은 제1의 n형 반도체층 및 제2의 n형 반도체층을 포함하고,
상기 제4 발광적층은 제3의 n형 반도체층 및 제4의 n형 반도체층을 포함하는,
발광다이오드 어레이. A plurality of first emission stacks, second emission stacks, third emission stacks, and fourth emission stacks that are alternately formed;
A first insulating layer covering a portion of the second light emitting stack and a portion of the third light emitting stack;
A first conductive line formed on the first insulating layer and electrically connected to the first light emitting stack and the second light emitting stack;
A second conductive line formed on the first insulating layer and electrically connected to the third light emitting stack and the fourth light emitting stack;
A second insulating layer covering the entirety of the second light emitting stack, the third light emitting stack, the first conductive line and the second conductive line and covering a portion of the first light emitting stack and the second light emitting stack;
A metal connection layer formed on the second insulating layer and electrically connected to the first light emitting stack and the fourth light emitting stack;
A conductive substrate formed on the metal connection layer;
A first electrode connecting the first light emitting stack and the second n-type semiconductor layer of the second light emitting stack;
A second electrode connecting the third emission stack and a fourth n-type semiconductor layer of the fourth emission stack; And
A third electrode connecting the first n-type semiconductor layer of the second light emitting stack and the third n-type semiconductor layer of the third light emitting stack;
The first light emitting stack includes a first n-type semiconductor layer and a second n-type semiconductor layer,
Wherein the fourth light emitting stack includes a third n-type semiconductor layer and a fourth n-type semiconductor layer,
LED array. 제16항에 있어서,
상기 제1 발광적층과 상기 제2 발광적층은 직렬연결되고, 상기 제3 발광적층과 상기 제4 발광적층은 직렬연결된 것을 특징으로 하는 발광다이오드 어레이.The method of claim 16,
And the first light emitting stack and the second light emitting stack are connected in series, and the third light emitting stack and the fourth light emitting stack are connected in series. 제17항에 있어서,
각각 직렬연결된 상기 제1 발광적층과 제2 발광적층, 및 상기 제3 발광적층과 제4 발광적층은 서로 병렬 연결된 것을 특징으로 하는 발광다이오드 어레이.The method of claim 17,
And a first light emitting stack and a second light emitting stack, and the third light emitting stack and a fourth light emitting stack, respectively connected in series. 교대로 형성된 복수개의 제1 발광적층과 제2 발광적층;
상기 제1 발광적층의 일부와 제2 발광적층의 일부를 커버하는 제1 절연층;
상기 제1 절연층 위에 형성되고 상기 제1 발광적층의 일부를 커버하는 제1 도선;
상기 제1 절연층 위에 형성되고 상기 제2 발광적층의 일부를 커버하는 제2 도선;
상기 제1 발광적층, 상기 제2 발광적층, 상기 제1 도선 및 상기 제2 도선의 전체를 커버하는 제2 절연층;
상기 제2 절연층 위에 형성된 금속 연결층;
상기 금속 연결층 위에 형성된 도전 기판; 및
상기 제1 발광적층과 제2 발광적층을 연결하는 제1 전극
을 포함하는, 발광다이오드 어레이.A plurality of first light emitting stacks and second light emitting stacks alternately formed;
A first insulating layer covering a part of the first light emitting stack and a part of the second light emitting stack;
A first conductive line formed on the first insulating layer and covering a portion of the first light emitting stack;
A second conductive line formed on the first insulating layer and covering a portion of the second light emitting stack;
A second insulating layer covering an entirety of the first light emitting stack, the second light emitting stack, the first conductive line and the second conductive line;
A metal connection layer formed on the second insulating layer;
A conductive substrate formed on the metal connection layer; And
A first electrode connecting the first light emitting stack and the second light emitting stack
A light emitting diode array comprising a. 제19항에 있어서,
상기 제1 발광적층과 상기 제2 발광적층은 서로 직렬연결된 것을 특징으로 하는 발광다이오드 어레이.The method of claim 19,
And the first light emitting stack and the second light emitting stack are connected in series with each other. 제20항에 있어서,
상기 제1 발광적층은 제1의 n형 반도체층, 제1의 p형 반도체층, 및 상기 제1의 n형 반도체층과 상기 제1의 p형 반도체층 사이에 형성된 제1 능동층을 포함하고,
상기 제2 발광적층은 제2의 n형 반도체층, 제2의 p형 반도체층, 및 상기 제2의 n형 반도체층과 상기 제2의 p형 반도체층에 형성된 제2 능동층을 포함하는 것을 특징으로 하는 발광다이오드 어레이.The method of claim 20,
The first light emitting stack includes a first n-type semiconductor layer, a first p-type semiconductor layer, and a first active layer formed between the first n-type semiconductor layer and the first p-type semiconductor layer. ,
The second light emitting stack includes a second n-type semiconductor layer, a second p-type semiconductor layer, and a second active layer formed on the second n-type semiconductor layer and the second p-type semiconductor layer. A light emitting diode array. 제21항에 있어서,
상기 제1 발광적층은 제1의 n형 반도체층과 분리된 섬모양의 제3의 n형 반도체층을 더 포함하고,
상기 제2 발광적층은 제3의 n형 반도체층과 분리된 섬모양의 제4의 n형 반도체층을 더 포함하고,
상기 제1 전극은 상기 제2의 n형 반도체층의 일부와 상기 제3의 n형 반도체층의 일부 위에 형성되고,
상기 발광다이오드 어레이는, 상기 제2의 n형 반도체층위에 형성된 제2 전극과 상기 제1의 n형 반도체층 위에 형성된 제3 전극을 더 포함하는 것을 특징으로 하는 발광다이오드 어레이.The method of claim 21,
The first light emitting stack further includes an island-like third n-type semiconductor layer separated from the first n-type semiconductor layer,
The second light emitting stack further includes an island-like fourth n-type semiconductor layer separated from the third n-type semiconductor layer,
The first electrode is formed on a portion of the second n-type semiconductor layer and a portion of the third n-type semiconductor layer,
The light emitting diode array further comprises a second electrode formed on the second n-type semiconductor layer and a third electrode formed on the first n-type semiconductor layer.
KR20100010393A 2010-02-04 2010-02-04 Light emitting element array Active KR101482050B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100010393A KR101482050B1 (en) 2010-02-04 2010-02-04 Light emitting element array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100010393A KR101482050B1 (en) 2010-02-04 2010-02-04 Light emitting element array

Publications (2)

Publication Number Publication Date
KR20110090548A true KR20110090548A (en) 2011-08-10
KR101482050B1 KR101482050B1 (en) 2015-01-13

Family

ID=44928315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100010393A Active KR101482050B1 (en) 2010-02-04 2010-02-04 Light emitting element array

Country Status (1)

Country Link
KR (1) KR101482050B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714589B1 (en) * 2005-10-05 2007-05-07 삼성전기주식회사 Manufacturing method of vertical structure light emitting diode
KR100928259B1 (en) * 2007-10-15 2009-11-24 엘지전자 주식회사 Light emitting device and manufacturing method thereof
KR100966372B1 (en) * 2007-11-23 2010-06-28 삼성엘이디 주식회사 Monolithic LED Array and Manufacturing Method Thereof

Also Published As

Publication number Publication date
KR101482050B1 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
US8598598B2 (en) Light emitting device having vertically stacked light emitting diodes
CN101807593B (en) Light emitting device and manufacture method thereof
CN102315239B (en) Photoelectric components
TWI397989B (en) Light-emitting diode array
CN102263120A (en) Semiconductor light-emitting elements, light-emitting devices, lighting devices, display devices, signal lamps, and road information devices
CN103151447B (en) A kind of double-side diode structure and preparation method thereof
US8860294B2 (en) Light emitting element and method for manufacturing the same
TW201407760A (en) Light-emitting diode array
CN102130241B (en) Light emitting diode array structure and manufacturing method thereof
TWI453952B (en) Light emitting element and manufacturing method thereof
CN100364120C (en) Light emitting element array with adhesive layer
CN103474446B (en) Light emitting diode array structure and manufacturing method thereof
KR20070046464A (en) Light emitting device with light emitting diodes stacked vertically
KR101482050B1 (en) Light emitting element array
TWI704687B (en) Light-emitting diode
KR101087970B1 (en) Semiconductor light emitting device
CN103681724B (en) Light emitting diode array
KR101420790B1 (en) Semiconductor light emitting device
TWI629777B (en) Light-emitting diode
TWI612653B (en) Light-emitting diode
TW201347233A (en) Light-emitting diode device and method of manufacturing same
TWI581418B (en) Light-emitting diode array
CN104701433A (en) light emitting device
CN102610722A (en) Light emitting diode device and manufacturing method thereof
CN105006506A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100204

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20130123

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100204

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140212

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140623

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140212

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20140623

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20140411

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20130123

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20141007

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20140919

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20140623

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20140411

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20130123

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150107

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171219

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191217

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201216

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211215

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221130

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241127

Start annual number: 11

End annual number: 11