[go: up one dir, main page]

KR20110087091A - Automatic Gain Control Method and Apparatus Used in Concubine Spread Spectrum Systems - Google Patents

Automatic Gain Control Method and Apparatus Used in Concubine Spread Spectrum Systems Download PDF

Info

Publication number
KR20110087091A
KR20110087091A KR1020100006557A KR20100006557A KR20110087091A KR 20110087091 A KR20110087091 A KR 20110087091A KR 1020100006557 A KR1020100006557 A KR 1020100006557A KR 20100006557 A KR20100006557 A KR 20100006557A KR 20110087091 A KR20110087091 A KR 20110087091A
Authority
KR
South Korea
Prior art keywords
window
signal
chirp
full
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100006557A
Other languages
Korean (ko)
Other versions
KR101172640B1 (en
Inventor
곽경섭
정정화
장성현
김영삼
오대건
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020100006557A priority Critical patent/KR101172640B1/en
Publication of KR20110087091A publication Critical patent/KR20110087091A/en
Application granted granted Critical
Publication of KR101172640B1 publication Critical patent/KR101172640B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/04Transmission power control [TPC]
    • H04W52/52Transmission power control [TPC] using AGC [Automatic Gain Control] circuits or amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. Transmission Power Control [TPC] or power classes
    • H04W52/04Transmission power control [TPC]
    • H04W52/18TPC being performed according to specific parameters
    • H04W52/22TPC being performed according to specific parameters taking into account previous information or commands
    • H04W52/225Calculation of statistics, e.g. average or variance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE: An automatic gain adjusting device using a chirp spread spectrum system is provided to adaptive adjust the length of time interval which estimated an average power of an output signal. CONSTITUTION: A gain amplification unit(110) amplifies a gain of an input signal. A first power estimation unit(121) estimate average power of an input signal during the time interval corresponding to the first window. A second power estimating unit(122) estimates average power of an input signal during time interval corresponding to the second window. A packet detector(130) detects the number of input full chirp signals. A comparison unit(150) generates a control signal through comparing between average power and reference power of the estimated input signal.

Description

첩 확산 스팩트럼 시스템에서 이용되는 자동 이득 조절 방법 및 장치{METHOD FOR AUTOMATIC GAIN CONTROL USING CHIRP SPREAD SPECTRUM SYSTEM AND AUTOMATIC GAIN CONTROLLER}METHOD FOR AUTOMATIC GAIN CONTROL USING CHIRP SPREAD SPECTRUM SYSTEM AND AUTOMATIC GAIN CONTROLLER}

자동 이득 조절 방법 및 장치가 개시된다. 특히, 첩 확산 스팩트럼 시스템에서, 적응 시간(adaptation time)과 안정성(stability)을 모두 고려하여 신호의 이득을 제어하는 자동 이득 조절 방법 및 장치가 개시된다.An automatic gain adjustment method and apparatus are disclosed. In particular, in a chirp spread spectrum system, an automatic gain adjustment method and apparatus for controlling the gain of a signal in consideration of both adaptation time and stability are disclosed.

일반적으로, 자동 이득 조절 장치(Automatic Gain Controller: AGC)는 입력 신호의 레벨에 상관 없이 출력 신호의 레벨을 미리 설정된 기준 신호의 레벨로 조절하는 장치이다. 이러한, 자동 이득 조절 장치는 제어 분야, 통신 분야 등에서 사용된다.In general, an automatic gain controller (AGC) is a device that adjusts the level of the output signal to a level of a predetermined reference signal regardless of the level of the input signal. Such an automatic gain adjusting device is used in a control field, a communication field, and the like.

기존의 자동 이득 조절 장치는, 기설정된 일정 구간 동안 출력 신호의 평균 파워를 추정하고, 추정된 평균 파워와 기설정된 기준 파워를 비교하여 입력 신호의 레벨을 조정한다. The existing automatic gain control apparatus estimates the average power of the output signal for a predetermined period, and adjusts the level of the input signal by comparing the estimated average power with the preset reference power.

이때, 출력 신호의 평균 파워를 추정하는 시간 구간의 길이가 긴 경우, 입력 신호의 레벨 변화에 출력 신호가 빠른 속도로 함께 변화하기 어렵다. 또한, 출력 신호의 평균 파워를 추정하는 시간 구간의 길이가 짧은 경우, 평균 파워를 추정하는 시간 구간 동안 신호가 사라지거나, 혹은 갑자기 큰 신호가 입력되면, 출력 신호가 불안정하게 출력될 수 있다.At this time, when the length of the time interval for estimating the average power of the output signal is long, it is difficult for the output signal to change rapidly with the level change of the input signal. In addition, when the length of the time interval for estimating the average power of the output signal is short, if the signal disappears or suddenly a large signal is input during the time interval for estimating the average power, the output signal may be unstable.

이에 따라, 입력 신호의 레벨 변화에 빠르게 적응하여 출력 신호를 출력하고, 평균 파워를 추정하는 시간 구간 동안에 갑작스러운 신호의 변화가 발생하더라도 안정적으로 출력 신호를 출력할 수 있는 기술이 필요하다.Accordingly, there is a need for a technique capable of stably outputting an output signal by quickly adapting to a change in the level of an input signal and stably outputting an output signal even when a sudden signal change occurs during a time interval for estimating average power.

본 발명은 출력 신호의 평균 파워를 추정하는 시간 구간의 길이를 적응적으로 조절하여, 입력 신호의 변화에 빠르게 적응하면서, 갑작스러운 신호의 변화에도 안정적으로 출력 신호를 출력할 수 있는 자동 이득 조절 방법 및 장치를 제공한다.The present invention adjusts the length of the time interval for estimating the average power of the output signal adaptively, the automatic gain adjustment method that can output the output signal stably even in the event of a sudden change in the signal while rapidly adapting to changes in the input signal And an apparatus.

자동 이득 조절 방법은, 복수의 서브-첩(sub-chirp) 신호들로 이루어진 풀 첩(full chirp) 신호의 이득을 증폭하는 단계, 상기 풀 첩 신호의 평균 파워를 추정하는 시간 구간을 제1 윈도우로 설정하는 단계, 상기 제1 윈도우로 설정된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 단계, 상기 추정된 평균 파워와 기설정된 기준 파워를 비교하여 제어 신호를 생성하는 단계, 상기 제어 신호를 기초로 다음 풀 첩 신호의 이득을 조절하는 단계, 상기 풀 첩 신호가 둘 이상 입력되는 경우, 상기 시간 구간을 제2 윈도우로 변경하는 단계, 상기 제2 윈도우로 변경된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 단계, 상기 추정된 평균 파워와 기설정된 기준 파워를 비교하여 제어 신호를 생성하는 단계, 및 상기 제어 신호를 기초로 상기 다음 풀 첩 신호의 이득을 조절하는 단계를 포함할 수 있다.The automatic gain control method includes amplifying a gain of a full chirp signal composed of a plurality of sub-chirp signals, and calculating a time interval for estimating an average power of the full chirp signal. Estimating the average power of the amplified signal during the time period set as the first window, generating a control signal by comparing the estimated average power with a predetermined reference power, and generating the control signal. Adjusting a gain of a next full chirp signal based on the first step; when two or more full chirp signals are input, changing the time interval to a second window; and adjusting the gain of the amplified signal during the time interval changed to the second window. Estimating an average power, comparing the estimated average power with a predetermined reference power to generate a control signal, and based on the control signal, the next pool Adjusting the gain of the chirp signal.

또한, 자동 이득 조절 장치는, 복수의 서브-첩(sub-chirp) 신호들로 구성된 풀 첩(full chirp) 신호의 이득을 증폭하는 이득 증폭부, 상기 풀 첩 신호의 평균 파워를 추정하는 시간 구간을 제1 윈도우로 설정하고, 상기 제1 윈도우로 설정된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 제1 파워 추정부, 상기 풀 첩 신호가 둘 이상 입력되는 경우, 상기 시간 구간을 제2 윈도우로 설정하고, 상기 제2 윈도우로 변경된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 제2 파워 추정부, 및 상기 추정된 평균 파워와 기설정된 기준 파워를 비교하여 제어 신호를 생성하는 비교부를 포함할 수 있다. 그러면, 이득 증폭부는, 제어 신호를 기초로 다음 풀 첩 신호의 이득을 조절할 수 있다. In addition, the automatic gain control device, a gain amplifier for amplifying the gain of the full chirp signal consisting of a plurality of sub-chirp signals, a time interval for estimating the average power of the full chirp signal Is a first window, the first power estimator for estimating the average power of the amplified signal during the time interval set as the first window; A second power estimator configured to set a window and estimate the average power of the amplified signal during the time period changed to the second window, and compare the estimated average power with a predetermined reference power to generate a control signal It may include wealth. Then, the gain amplifier may adjust the gain of the next pooled signal based on the control signal.

또한, 복수의 서브-첩 신호 각각을 대상으로, 정합 필터링(matched filtering)을 수행하여 입력되는 풀 첩 신호의 개수를 결정하는 패킷 탐색부, 및 풀 첩 신호가 둘 이상 입력되는 경우, 시간 구간을 상기 제1 윈도우에서 상기 제2 윈도우로 변경하는 스위치를 더 포함할 수 있다.In addition, a packet search unit for determining the number of input pooled signals by performing matched filtering on each of the plurality of sub-cue signals, and when two or more pooled signals are input, The method may further include a switch for changing from the first window to the second window.

자동 이득 조절 방법 및 장치는, 출력 신호의 평균 파워를 추정하는 시간 구간의 길이를 적응적으로 조절하여, 입력 신호의 변화에 빠르게 적응하면서, 갑작스러운 신호의 변화에도 안정적으로 출력 신호를 출력할 수 있다.The automatic gain adjustment method and apparatus can adaptively adjust the length of the time interval for estimating the average power of the output signal, thereby quickly adapting to changes in the input signal, and stably outputting the output signal even in the event of sudden changes in the signal. have.

도 1은 자동 이득 조절 장치의 구성을 도시한 도면이다.
도 2는 복수의 서브-첩 신호들로 구성된 풀 첩 신호를 도시한 도면이다.
도 3은 첩 신호의 자동 이득 조절 방법을 설명하기 위해 제공되는 흐름도이다.
도 4는 기존의 자동 이득 조절 장치(AGC)와 본 자동 이득 조절 장치 간의 성능에 대한 시뮬레이션 결과를 도시한 도면이다.
도 5는 오실로스코프를 이용하여 측정된 CSS 신호의 파형을 도시한 실험 결과이다.
1 is a diagram illustrating a configuration of an automatic gain adjusting device.
2 is a diagram illustrating a full chirp signal composed of a plurality of sub-chirp signals.
3 is a flowchart provided to explain a method for automatically adjusting gain of a chirp signal.
4 is a diagram showing a simulation result of the performance between the conventional automatic gain control device (AGC) and the automatic gain control device.
5 is an experimental result showing the waveform of the CSS signal measured using an oscilloscope.

이하에서는 첨부된 도면을 참조하여, 본 발명의 실시예를 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, it will be described an embodiment of the present invention.

도 1은 자동 이득 조절 장치의 구성을 도시한 도면이다.1 is a diagram illustrating a configuration of an automatic gain adjusting device.

도 1을 참조하면, 자동 이득 조절 장치(100)는, 이득 증폭부(110), 파워 추정부(120), 패킷 탐색부(130), 스위치(140), 비교부(150)를 포함할 수 있다.Referring to FIG. 1, the automatic gain control apparatus 100 may include a gain amplifier 110, a power estimator 120, a packet searcher 130, a switch 140, and a comparator 150. have.

이득 증폭부(110)는 입력되는 신호(Vinput)의 이득을 증폭할 수 있다. 이때, 이득 증폭부(110)는 후술될 비교부(140)로부터 입력되는 제어 신호에 기초하여 입력되는 신호의 이득을 조절하여 출력할 수 있다. 일례로, 이득 증폭부(110)로는 VGA(Variable Gain Amplifier)가 이용될 수 있다.The gain amplifier 110 may amplify the gain of the input signal V input . In this case, the gain amplifier 110 may adjust and output the gain of the input signal based on the control signal input from the comparator 140 to be described later. For example, a VGA (Variable Gain Amplifier) may be used as the gain amplifier 110.

여기서, 이득 증폭부(110)로는 복수의 서브-첩 신호들(sub-chirp signals)로 구성된 풀 첩 신호(full chirp signal)가 연속하여 입력될 수 있다. 일례로, 도 2와 같이, 풀 첩 신호는 4개 이상의 서브-첩 신호들로 구성될 수 있으며, 첩 신호들은 심볼(Symbol)로 구성될 수 있다. 여기서, 풀 첩 신호와 풀 첩 신호 간에는 가드 타임(guard time)이 존재할 수 있다.In this case, the gain amplifier 110 may continuously input a full chirp signal composed of a plurality of sub-chirp signals. For example, as shown in FIG. 2, the full chirp signal may be composed of four or more sub-chirp signals, and the chirp signals may be configured as a symbol. Here, a guard time may exist between the full chirp signal and the full chirp signal.

파워 추정부(120)는 제1 및 제2 파워 추정부(121, 122)를 포함할 수 있다.The power estimator 120 may include first and second power estimators 121 and 122.

제1 파워 추정부(121)는 제1 윈도우에 해당하는 시간 구간 동안 입력되는 신호의 평균 파워를 추정할 수 있다. 여기서, 제1 윈도우는, 입력되는 신호의 평균 파워를 추정하기 위해 기설정된 시간 구간으로, 제1 윈도우의 크기는 제2 윈도우보다 작을 수 있다.The first power estimator 121 may estimate an average power of a signal input during a time period corresponding to the first window. Here, the first window is a predetermined time interval for estimating the average power of the input signal, and the size of the first window may be smaller than the second window.

일례로, 4개의 서브 첩 신호들로 구성된 풀 첩 신호가 입력되는 경우, 제1 윈도우는 1개의 서브 첩 신호의 지속 시간(sub-chirp duration)으로 설정될 수 있다. For example, when a full chirp signal consisting of four sub-chirp signals is input, the first window may be set to a sub-chirp duration of one sub-chirp signal.

이때, 1개의 서브 첩 신호의 지속 시간으로는 1.1875μsec가 이용될 수 있다. 이처럼, 시간 구간을 서브 첩 신호의 지속 시간과 같이 짧게 설정하여 입력되는 풀 첩 신호의 평균 파워를 추정함에 따라, 입력 신호의 크기가 빠르게 변하더라도 출력 신호(Voutput) 역시 빠른 속도로 변화하여 출력될 수 있다. 즉, 자동 이득 조절 장치로 입력되는 신호의 크기 변화에 빠르게 적응하여 이득을 일정하게 조절하여 출력할 수 있다. In this case, 1.1875 μsec may be used as the duration of one sub-chipping signal. In this way, by setting the time interval as short as the duration of the subcue signal to estimate the average power of the input full-cub signal, the output signal (V output ) also changes rapidly and outputs even if the magnitude of the input signal changes rapidly. Can be. That is, it is possible to quickly adjust the output of the signal by quickly adapting to the change in the magnitude of the signal input to the automatic gain control device.

제2 파워 추정부(122)는 제2 윈도우에 해당하는 시간 구간 동안 입력되는 신호의 평균 파워를 추정할 수 있다. 여기서, 제2 윈도우는, 제1 윈도우보다 크기가 크게 설정될 수 있다. The second power estimator 122 may estimate an average power of a signal input during a time period corresponding to the second window. Here, the second window may be set larger in size than the first window.

일례로, 제2 윈도우는 풀 첩 신호의 지속 시간(full chirp duration)으로 설정될 수 있다. 이때, 풀 첩 신호의 지속 시간(Tchirp)으로는 6μsec가 이용될 수 있다. 이처럼, 시간 구간을 풀 첩 신호의 지속 시간과 같이 크게 설정하여 입력되는 풀 첩 신호의 평균 파워를 추정함에 따라, 시간 구간 동안에 신호가 사라지거나 혹은 갑자기 큰 신호가 입력되더라도 출력 신호(Voutput)가 안정적으로 출력될 수 있다. In one example, the second window may be set to the full chirp duration of the full chirp signal. In this case, 6 μsec may be used as the duration T chirp of the full chirp signal. As such, by estimating the average power of the pull-in signal that is input by setting the time period to be large as the duration of the pull-in signal, the output signal (V output ) is reduced even if the signal disappears or suddenly a large signal is input during the time period. It can be output stably.

패킷 탐색부(packet detector: 130)는 복수의 서브 첩 신호들을 각각 정합 필터링(matched filtering)하여 입력되는 풀 첩 신호의 개수를 결정할 수 있다. 이때, 풀 첩 신호의 개수가 2개 미만인 경우, 스위치(140)는 시간 구간이 제1 윈도우로 설정되도록 제1 파워 추정부(121)로 스위칭할 수 있다.The packet detector 130 may match the filtered plurality of sub-chip signals, respectively, and determine the number of input full-chp signals. In this case, when the number of full chirp signals is less than two, the switch 140 may switch to the first power estimator 121 so that the time interval is set as the first window.

또한, 결정된 풀 첩 신호의 개수가 2개 이상인 경우, 스위치(140)는 시간 구간이 제2 윈도우로 설정되도록 제2 파워 추정부(122)로 스위칭할 수 있다. 즉, 결정된 풀 첩 신호의 개수가 2개 이상인 경우, 평균 파워를 추정하는 신호 구간은 제1 윈도우에서 제2 윈도우로 변경 설정될 수 있다.In addition, when the determined number of full chirp signals is two or more, the switch 140 may switch to the second power estimator 122 so that the time interval is set as the second window. That is, when the determined number of full chirp signals is two or more, the signal interval for estimating the average power may be changed from the first window to the second window.

비교부(150)는 추정된 입력 신호의 평균 파워와 기준 파워(Vref)를 비교하여 제어 신호를 생성할 수 있다. 여기서, 기준 파워는 자동 이득 조절 장치에서 출력되는 신호(Voutput)의 레벨을 일정하게 유지하기 위한 값으로 기 설정될 수 있다.The comparator 150 may generate a control signal by comparing the estimated average power of the input signal with the reference power V ref . Here, the reference power may be preset to a value for maintaining a constant level of the signal (V output ) output from the automatic gain control device.

일례로, 비교부(150)는 추정된 평균 파워와 기준 파워 간의 차를 계산하고, 계산된 차(Verr)를 제어 신호로 생성할 수 있다. 그리고, 비교부(150)는 생성된 제어 신호를 이득 증폭부(110)로 전달할 수 있다. For example, the comparator 150 may calculate a difference between the estimated average power and the reference power, and generate the calculated difference V err as a control signal. In addition, the comparator 150 may transmit the generated control signal to the gain amplifier 110.

그러면, 이득 증폭부(110)는 제어 신호에 기초하여 입력되는 다음 풀 첩 시호의 이득을 감소 또는 증폭하여 출력할 수 있다. 일례로, 비교부(150)로부터 전달받은 차(Verr)가 음수인 경우, 이득 증폭부(110)는 입력되는 풀 첩 신호의 이득을 차의 절대값(|Verr|)만큼 줄여서 출력할 수 있다. Then, the gain amplifier 110 may reduce or amplify the gain of the next full splice signal input based on the control signal. For example, when the difference (V err ) received from the comparator 150 is negative, the gain amplifier 110 may reduce the gain of the input full chirped signal by the absolute value (| V err |) of the difference and output the difference. Can be.

또한, 비교부(150)로부터 전달된 차(Verr)가 양수인 경우, 이득 증폭부(110)는 풀 첩 신호의 이득을 차 값(Verr)만큼 증폭하여 출력할 수 있다. 여기서, 이득이 조절된 풀 첩 신호는, 파워 추정 시에 이용된 풀 첩 신호 이후에 연속하여 입력된 다음 풀 첩 신호가 될 수 있다.In addition, when the difference V err transmitted from the comparator 150 is a positive number, the gain amplifier 110 may amplify and output the gain of the full chirped signal by the difference value V err . Here, the gain-adjusted full chirp signal may be the next full chirp signal inputted continuously after the full chirp signal used in power estimation.

도 3은 첩 신호의 자동 이득 조절 방법을 설명하기 위해 제공되는 흐름도이다.3 is a flowchart provided to explain a method for automatically adjusting gain of a chirp signal.

도 3을 참조하면, 이득 증폭부(110)는 입력되는 풀 첩 신호의 이득을 증폭할 수 있다(S310).Referring to FIG. 3, the gain amplification unit 110 may amplify the gain of the input full chirp signal (S310).

이어, 입력되는 풀 첩 신호의 개수가 2개 이상이 아닌 경우(S320:NO), 제1 파워 추정부(121)는 시간 구간을 제1 윈도우로 설정할 수 있다(S330). 즉, 풀 첩 신호의 개수가 2개 미만인 경우, 시간 구간이 제1 윈도우로 설정될 수 있다. Subsequently, when the number of input full chirp signals is not two or more (S320: NO), the first power estimator 121 may set the time interval as the first window (S330). That is, when the number of full chirp signals is less than two, the time interval may be set as the first window.

일례로, 제1 윈도우는 서브-첩 신호의 지속 시간으로 설정될 수 있다. 이때, 복수의 서브 첩 신호들을 각각 정합 필터링하여 입력되는 풀 첩 신호의 개수가 결정될 수 있다. In one example, the first window may be set to the duration of the sub-cue signal. In this case, the number of full chirp signals input by matching filtering the plurality of sub chirp signals may be determined.

그러면, 제1 파워 추정부(121)는 제1 윈도우로 설정된 시간 구간 동안 증폭된 신호의 평균 파워를 추정할 수 있다(S340). Then, the first power estimator 121 may estimate the average power of the amplified signal during the time period set as the first window (S340).

그리고, 비교부(150)는 추정된 평균 파워를 기초로 제어 신호를 생성할 수 있다(S350). In addition, the comparator 150 may generate a control signal based on the estimated average power (S350).

일례로, 비교부(150)는 추정된 평균 파워와 기설정된 기준 파워의 차(Verr)로써 제어 신호를 생성할 수 있다. For example, the comparator 150 may generate a control signal as a difference V err between the estimated average power and the predetermined reference power.

그러면, 이득 증폭부(110)는 제어 신호를 기초로 다음 풀 첩 신호의 이득을 조절할 수 있다(S360).Then, the gain amplification unit 110 may adjust the gain of the next pooled signal based on the control signal (S360).

일례로, 평균 파워와 기준 파워의 차(Verr)가 음수인 경우, 이득 증폭부(110)는 다음 풀 첩 신호의 이득을 차의 절대값만큼 감소시켜 출력할 수 있다.For example, when the difference between the average power and the reference power (V err ) is negative, the gain amplifier 110 may reduce the gain of the next full chirp signal by the absolute value of the difference and output.

이때, 평균 파워와 기준 파워의 차(Verr)가 양수인 경우, 이득 증폭부(110)는 다음 풀 첩 신호의 이득을 차 값만큼 증폭하여 출력할 수 있다.At this time, when the difference between the average power and the reference power (V err ) is positive, the gain amplifier 110 may amplify and output the gain of the next pooled signal by the difference value.

한편, S320 단계에서 풀 첩 신호의 개수가 2개 이상인 경우(S320:YES), 제2 파워 추정부(122)는 시간 구간을 제2 윈도우로 설정할 수 있다(S370). Meanwhile, when the number of full chirp signals is two or more in operation S320 (S320: YES), the second power estimator 122 may set a time interval as a second window (S370).

즉, 풀 첩 신호의 개수가 2개 이상인 경우, 스위칭을 통해 시간 구간이 제1 윈도우에서 제2 윈도우로 변경 설정될 수 있다. 여기서, 제2 윈도우는 제1 윈도우의 크기보다 크게 설정될 수 있다. 일례로, 제2 윈도우는 풀 첩 신호의 지속 시간으로 설정될 수 있다.That is, when the number of full chirp signals is two or more, the time interval may be changed and set from the first window to the second window through switching. Here, the second window may be set larger than the size of the first window. In one example, the second window may be set to the duration of the pull-in signal.

이어, S340 내지 S360 단계가 반복될 수 있다. Subsequently, the steps S340 to S360 may be repeated.

즉, 제2 파워 추정부(122)는 제2 윈도우로 설정된 시간 구간 동안 S310단계에서 증폭된 신호의 파워를 추정할 수 있다. 그러면, 추정된 파워 및 기준 파워를 비교하여 생성된 제어 신호를 기초로, 이득 증폭부(110)는 다음 풀 첩 신호의 이득이 증가 또는 감소하도록 조절할 수 있다. That is, the second power estimator 122 may estimate the power of the signal amplified in step S310 during the time period set as the second window. Then, based on the control signal generated by comparing the estimated power and the reference power, the gain amplifier 110 may adjust the gain of the next pooled signal to increase or decrease.

도 4는 기존의 자동 이득 조절 장치(AGC)와 본 자동 이득 조절 장치 간의 성능에 대한 시뮬레이션 결과를 도시한 도면이다. 도 4는 AWGN(Additive White Gaussian Noise) 채널 모델을 적용한 경우의 시뮬레이션 결과이다. 4 is a diagram showing a simulation result of the performance between the conventional automatic gain control device (AGC) and the automatic gain control device. 4 is a simulation result when an additive white Gaussian noise (AWGN) channel model is applied.

이때, 첩 신호는 chirp-shift-keying 생성기에 의해 생성되며, chirp rate(μ)는 2π×7.3158×1012rad/sec2이고 표본화율(sample rate)은 32MHz가 이용될 수 있다. 또한, 서브-첩 신호 각각은 38개의 샘플들(samples)로 구성되고, 풀 첩 신호는 각각 192개의 샘플들로 구성되며, 풀 첩 신호 간에는 가드 타임을 가질 수 있다.In this case, the chirp signal is generated by the chirp-shift-keying generator, the chirp rate (μ) is 2π × 7.3158 × 10 12 rad / sec 2 and the sampling rate can be 32 MHz. In addition, each of the sub-chirp signals is composed of 38 samples, the full chirp signal is composed of 192 samples each, and may have a guard time between the full chirp signals.

도 4의 (a)에 따르면, 제1 윈도우(small window)와 같이 시간 구간이 짧게 설정된 경우, 종래의 AGC는, 프리엠블(preamble)의 시작 점에서 이득(Gain)이 빠르게 감소하나, 가드 타임(guard time) 동안 신호가 갑작스럽게 등락하는 타인 영역(Tine)이 많음을 확인할 수 있다. According to (a) of FIG. 4, when the time interval is set to be short as in the first window, the conventional AGC rapidly decreases the gain at the start point of the preamble. It can be seen that there are many tines where the signal suddenly fluctuates during the guard time.

또한, 도 4의 (b)에 따르면, 제2 윈도우(small window)와 같이 시간 구간이 크게 설정된 경우, 종래의 AGC는, 가드 타임 동안 이득의 곡선(Curve)이 완만(smooth)하나, 프리엠블(preamble)의 시작 점에서 적응 시간(adaptation time)이 길어지는 것을 확인할 수 있다.In addition, according to FIG. 4B, when the time interval is set to be large as in the second window, the conventional AGC has a smooth curve of gain during the guard time, but preambles. It can be seen that the adaptation time becomes longer at the start point of the preamble.

반면, 도 4의 (c)에 따르면, 풀 첩 신호의 개수에 따라 시간 구간을 다르게 설정한 경우, 프리엠블(preamble)의 시작 점에서 이득이 빠르게 감소하여 적응 시간이 짧고, 가드 타임 동안 타인 영역이 적어 안정성(stability)이 종래의 AGC보다 향상됨을 확인할 수 있다. On the other hand, according to (c) of FIG. 4, when the time interval is set differently according to the number of full-cub signals, the gain is rapidly decreased at the start point of the preamble, so that the adaptation time is short and the tine region during the guard time. It can be seen that this less stability (stability) than the conventional AGC.

이상에서는, 2개 이상의 풀 첩 신호가 입력된 경우, 시간 구간을 제2 윈도우로 설정하는 것으로 설명하였으나, 이는 실시예에 해당되며, 도 5와 같이, 풀 첩 신호가 8개 이상 입력된 경우, 시간 구간이 제2 윈도우로 설정되고, 풀 첩 신호가 8개 미만인 경우, 시간 구간이 제1 윈도우로 설정될 수도 있다. 즉, 8개의 풀 첩 신호들이 하나로 패킷화될 수 있다.In the above description, when two or more full chirp signals are input, the time interval is set as the second window. However, this corresponds to an embodiment, and as illustrated in FIG. 5, when eight or more full chirp signals are input, If the time interval is set to the second window and the full chirp signal is less than eight, the time interval may be set to the first window. That is, eight full chirp signals can be packetized into one.

또한, 이상에서는 시간 구간이 제1 윈도우에서 제2 윈도우로 변경되는 것에 대해 설명하였으나, 이는 실시예에 해당되며, 시간 구간은 제2 윈도우에서 제1 윈도우로 변경될 수도 있다.In addition, although the above description has been made of changing the time section from the first window to the second window, this is an embodiment, and the time section may be changed from the second window to the first window.

일례로, 시간 구간 동안 간섭 신호가 입력되거나, 혹은 통신 장애가 발생한 경우, 시간 구간이 제2 윈도우에서 제1 윈도우로 변경될 수도 있다. For example, when an interference signal is input or a communication failure occurs during the time period, the time period may be changed from the second window to the first window.

또한, 자동 이득 조절 방법은 베리로그 언어(Verilog hardware description language)를 이용하여 구현될 수 있다.In addition, the automatic gain adjustment method may be implemented using a Verilog hardware description language.

또한, Altera Stratix II EP2S180 FPGA 기판 및 MAX2830 RF 기판을 이용하여 자동 이득 조절 장치를 구현할 수 있다. 이때, 자동 이득 조절 장치는 직렬 데이터 전송 라인(serial data transfer line)을 사용하여 RF 기판에서 이득 증폭부를 제어할 수 있다.In addition, an automatic gain control device can be implemented using the Altera Stratix II EP2S180 FPGA board and the MAX2830 RF board. In this case, the automatic gain control apparatus may control the gain amplifier in the RF substrate using a serial data transfer line.

또한, 본 발명의 실시예들에 따른 통신 장치, 단말 장치, 및 그의 간섭 정렬 방법은 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독 가능 매체를 포함한다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.In addition, the communication apparatus, the terminal apparatus, and the interference alignment method according to the embodiments of the present invention include a computer readable medium including program instructions for performing various computer-implemented operations. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. The media may be program instructions that are specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks. Magneto-optical media, and hardware devices specifically configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like. The hardware device described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims (10)

복수의 서브-첩(sub-chirp) 신호들로 이루어진 풀 첩(full chirp) 신호의 이득을 증폭하는 단계;
상기 풀 첩 신호의 평균 파워를 추정하는 시간 구간을 제1 윈도우로 설정하는 단계;
상기 제1 윈도우로 설정된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 단계;
상기 추정된 평균 파워와 기설정된 기준 파워를 비교하여 제어 신호를 생성하는 단계;
상기 제어 신호를 기초로 다음 풀 첩 신호의 이득을 조절하는 단계;
상기 풀 첩 신호가 둘 이상 입력되는 경우, 상기 시간 구간을 제2 윈도우로 변경하는 단계;
상기 제2 윈도우로 변경된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 단계;
상기 추정된 평균 파워와 기설정된 기준 파워를 비교하여 제어 신호를 생성하는 단계; 및
상기 제어 신호를 기초로 상기 다음 풀 첩 신호의 이득을 조절하는 단계
를 포함하는 자동 이득 조절 방법.
Amplifying the gain of a full chirp signal consisting of a plurality of sub-chirp signals;
Setting a time interval for estimating average power of the pooled signal as a first window;
Estimating an average power of the amplified signal during the time interval set as the first window;
Generating a control signal by comparing the estimated average power with a preset reference power;
Adjusting a gain of a next pooled signal based on the control signal;
Changing the time interval to a second window when more than one full chirp signal is input;
Estimating an average power of the amplified signal during the time period changed to the second window;
Generating a control signal by comparing the estimated average power with a preset reference power; And
Adjusting a gain of the next full chirp signal based on the control signal
Automatic gain adjustment method comprising a.
제1항에 있어서,
상기 제2 윈도우는, 상기 제1 윈도우보다 크기가 크게 설정되는 것을 특징으로 하는 자동 이득 조절 방법.
The method of claim 1,
And the second window has a larger size than the first window.
제1항에 있어서,
상기 제1 윈도우는, 상기 서브 첩 신호의 지속 시간(sub-chirp duration)으로 설정되는 것을 특징으로 하는 자동 이득 조절 방법.
The method of claim 1,
And the first window is set to a sub-chirp duration of the sub-chip signal.
제1항에 있어서,
상기 제2 윈도우는, 상기 풀 첩 신호의 지속 시간(full chirp duration)으로 설정되는 것을 특징으로 하는 자동 이득 조절 방법.
The method of claim 1,
And the second window is set to a full chirp duration of the full chirp signal.
제1항에 있어서,
상기 제2 윈도우로 변경하는 단계는,
상기 복수의 서브-첩 신호 각각을 대상으로, 정합 필터링(matched filtering)을 수행하여 입력되는 풀 첩 신호의 개수를 결정하는 단계
를 포함하고,
상기 결정된 상기 풀 첩 신호의 개수가 둘 이상인 경우, 상기 시간 구간을 제2 윈도우로 변경하는 것을 특징으로 하는 자동 이득 조절 방법.
The method of claim 1,
Changing to the second window,
Determining the number of input full chirped signals by performing matched filtering on each of the plurality of sub-chirped signals;
Including,
And when the determined number of full chirp signals is two or more, changing the time interval to a second window.
복수의 서브-첩(sub-chirp) 신호들로 구성된 풀 첩(full chirp) 신호의 이득을 증폭하는 이득 증폭부;
상기 풀 첩 신호의 평균 파워를 추정하는 시간 구간을 제1 윈도우로 설정하고, 상기 제1 윈도우로 설정된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 제1 파워 추정부;
상기 풀 첩 신호가 둘 이상 입력되는 경우, 상기 시간 구간을 제2 윈도우로 설정하고, 상기 제2 윈도우로 변경된 시간 구간 동안 상기 증폭된 신호의 평균 파워를 추정하는 제2 파워 추정부; 및
상기 추정된 평균 파워와 기설정된 기준 파워를 비교하여 제어 신호를 생성하는 비교부
를 포함하고,
상기 이득 증폭부는,
상기 제어 신호를 기초로 다음 풀 첩 신호의 이득을 조절하는 것을 특징으로 하는 자동 이득 조절 장치.
A gain amplifier for amplifying a gain of a full chirp signal composed of a plurality of sub-chirp signals;
A first power estimator configured to set a time interval for estimating the average power of the full chirp signal as a first window and estimate the average power of the amplified signal during the time interval set to the first window;
A second power estimator configured to set the time interval as a second window and estimate an average power of the amplified signal during the time interval changed to the second window when two or more full chirp signals are input; And
A comparator for generating a control signal by comparing the estimated average power with a predetermined reference power
Including,
The gain amplifier unit,
And adjusting the gain of the next full chirp signal based on the control signal.
제6항에 있어서,
상기 복수의 서브-첩 신호 각각을 대상으로, 정합 필터링(matched filtering)을 수행하여 입력되는 풀 첩 신호의 개수를 결정하는 패킷 탐색부; 및
상기 풀 첩 신호가 둘 이상 입력되는 경우, 상기 시간 구간을 상기 제1 윈도우에서 상기 제2 윈도우로 변경하는 스위치
를 더 포함하는 자동 이득 조절 장치.
The method of claim 6,
A packet search unit configured to perform a matched filtering on each of the plurality of sub-chirp signals to determine the number of input full chirp signals; And
A switch for changing the time interval from the first window to the second window when two or more full chirp signals are input;
Automatic gain control device further comprising.
제6항에 있어서,
상기 제1 윈도우는, 상기 서브 첩 신호의 지속 시간(sub-chirp duration)으로 설정되는 것을 특징으로 하는 자동 이득 조절 장치.
The method of claim 6,
And the first window is set to a sub-chirp duration of the sub-chip signal.
제6항에 있어서,
상기 제2 윈도우는, 상기 풀 첩 신호의 지속 시간(full chirp duration)으로 설정되는 것을 특징으로 하는 자동 이득 조절 장치.
The method of claim 6,
And the second window is set to a full chirp duration of the full chirp signal.
제6항에 있어서,
상기 제2 윈도우는, 상기 제1 윈도우보다 크기가 크게 설정되고,
상기 풀 첩 신호는, 4개 이상의 서브-첩 신호들로 구성되는 것을 특징으로 하는 자동 이득 조절 장치.
The method of claim 6,
The second window has a larger size than the first window,
And said full chirp signal comprises four or more sub-chirp signals.
KR1020100006557A 2010-01-25 2010-01-25 Method for automatic gain control using chirp spread spectrum system and automatic gain controller Expired - Fee Related KR101172640B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100006557A KR101172640B1 (en) 2010-01-25 2010-01-25 Method for automatic gain control using chirp spread spectrum system and automatic gain controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100006557A KR101172640B1 (en) 2010-01-25 2010-01-25 Method for automatic gain control using chirp spread spectrum system and automatic gain controller

Publications (2)

Publication Number Publication Date
KR20110087091A true KR20110087091A (en) 2011-08-02
KR101172640B1 KR101172640B1 (en) 2012-08-08

Family

ID=44925980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006557A Expired - Fee Related KR101172640B1 (en) 2010-01-25 2010-01-25 Method for automatic gain control using chirp spread spectrum system and automatic gain controller

Country Status (1)

Country Link
KR (1) KR101172640B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107896109A (en) * 2016-10-03 2018-04-10 亚德诺半导体集团 The generation of zigzag slope is quickly established in phase-locked loop

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703828B1 (en) 2005-12-08 2007-04-04 한국전자통신연구원 Automatic Gain Control Device of Wireless Digital Communication System

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107896109A (en) * 2016-10-03 2018-04-10 亚德诺半导体集团 The generation of zigzag slope is quickly established in phase-locked loop

Also Published As

Publication number Publication date
KR101172640B1 (en) 2012-08-08

Similar Documents

Publication Publication Date Title
CN107659279B (en) Audio automatic gain control method and device
US9912238B1 (en) Determination of inductor current during reverse current in a boost converter
US20110182439A1 (en) Loop gain estimating apparatus and howling preventing apparatus
KR101790960B1 (en) Bluetooth smart signal receiving method and device using improved automatic gain control
KR101405202B1 (en) Apparatus for controlling amplifier gain in voice recognition system and method thereof
CN106656085B (en) A kind of gain control
CN105845151A (en) Audio gain adjustment method and audio gain adjustment device applied to speech recognition front-end
EP2802074B1 (en) Amplifier circuit and amplification method
KR101483041B1 (en) Constant fraction discriminator time pickoff apparatus and method thereof
KR101172640B1 (en) Method for automatic gain control using chirp spread spectrum system and automatic gain controller
KR100482477B1 (en) Speech recognizer, method for recognizing speech and speech recognition program
KR101881912B1 (en) Signal processing apparatus and signal processing method
CN107547134B (en) Optical fiber transmission method and device
WO2015019190A2 (en) Systems and methods for noise reduction
US9191737B2 (en) Crest-factor based gain modification
EP2936677B1 (en) Feedback mechanism for boost-on-demand amplifiers
US20150231987A1 (en) Adjustment Module and Battery Management System Thereof
CN105513606B (en) Voice signal processing method, device and system
EP2466917B1 (en) Audio-signal processing apparatus and method, and program
CN106301579B (en) Burst optical signal amplification control method and device and burst optical signal amplification system
JP2019075900A (en) Noise elimination circuit, noise elimination method, and motor controlling device
US9866179B1 (en) Multipath linear low noise amplifier
US10924019B2 (en) Asynchronous clock pulse generation in DC-to-DC converters
JP4071781B2 (en) Automatic gain control circuit, automatic gain control method, and burst receiving modem
JP2015076708A (en) Amplification circuit

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 4

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 6

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20180803

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180803

St.27 status event code: N-4-6-H10-H13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000