[go: up one dir, main page]

KR20110082865A - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20110082865A
KR20110082865A KR1020100002776A KR20100002776A KR20110082865A KR 20110082865 A KR20110082865 A KR 20110082865A KR 1020100002776 A KR1020100002776 A KR 1020100002776A KR 20100002776 A KR20100002776 A KR 20100002776A KR 20110082865 A KR20110082865 A KR 20110082865A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor
light emitting
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020100002776A
Other languages
English (en)
Inventor
성연준
황해연
김유승
이상범
최번재
조명수
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100002776A priority Critical patent/KR20110082865A/ko
Publication of KR20110082865A publication Critical patent/KR20110082865A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 서로 대향하는 제1 및 제2주면을 가지며, 각각 상기 제1및 제2주면을 제공하는 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체; 상기 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역에 연결된 적어도 하나의 연결구; 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1도전형 반도체층의 일 영역에 상기 연결구를 통해 연결된 제1전극층; 상기 제2도전형 반도체층에 연결되도록 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 반도체 적층체와 곡선인 경계를 가지면서 그 외부로 연장된 노출 영역을 갖는 제2전극층; 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층; 및 상기 제1및 제2전극층과 상기 절연층을 사이에 두고, 상기 반도체 적층체의 제2주면에 제공되는 상기 지지기판을 포함하는 반도체 발광 소자를 제공한다.

Description

반도체 발광 소자 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DIOD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 발광소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 발광소자의 누설(leakage) 특성의 저하를 방지하고, 안정적인 패터닝 공정을 수행할 수 있도록 고안된 수직 수평형 발광소자 및 그 제조방법에 관한 것이다.
발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 예를 들면, 발광 다이오드(Light Emitting diode, LED)와 같이 다이오드를 이용하여 반도체를 접합한 형태로 전자/정공 재결합에 따른 에너지를 광으로 변환하여 방출하는 소자가 있다. 이러한 발광 소자는 현재 조명, 표시장치 및 광원으로 널리 이용되고 있다.
이러한 반도체 발광소자는 일반적으로, 제1 및 제2도전형 반도체층, 상기 제1 및 제2도전형 반도체층 사이에 형성되는 활성층 및 상기 제1도전형 반도체층과 제2도전형 반도체층에 각각 전기적으로 연결된 제1 및 제2전극으로 이루어지며, 그 구조에 따라, 수평형 발광소자, 수직형 발광 소자 및 수평수직형 발광 소자 등으로 분류될 수 있다.
이 중 수평형 발광 소자는 제1전극과 제2전극이 수평하게 배치되는 반도체 발광 소자로, 부도전성 기판에 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 순차적으로 성장시켜 발광 구조물을 형성하고, 상기 발광 구조물의 일부 영역을 식각하여 제1도전형 반도체층을 일부 노출시킨 다음, 상기 노출 영역에 제1전극을 형성하고, 제2도전형 반도체층 상에 제2전극을 형성하는 방법으로 제조된다. 이러한 수평형 발광소자는 제1전극을 형성하기 위해, 제2도전형 반도체층과 활성층 영역을 일부 식각하여야 하기 때문에, 활성층의 발광 면적이 감소하게 되고, 그에 따라 발광 효율이 떨어진다는 문제점이 있다. 또한, 제1전극과 제2전극이 상대적으로 가깝게 위치하기 때문에 열 방출 등의 특성이 좋지 못하다는 문제점이 있었다.
이와 같은 수평형 발광 소자의 문제점을 해결하기 위해, 부도전성 기판이 아닌 도전성 기판을 사용하여 제1전극과 제2전극을 수직으로 배치하는 수직형 발광 소자가 개발되었다. 종래의 수직형 발광 소자는 도전성 기판 상에 제1도전형 반도체층(23), 활성층, 제2도전형 반도체층이 순차적으로 적층되고, 상기 도전성 기판의 하부 면에 제1전극이 형성되고, 제2도전형 반도체층 상에 제2전극이 형성되는 구조로 이루어진다. 이와 같은 수직형 발광 소자는 수평형 발광 소자에 비해 발광 효율이 우수하고, 열 방출 면에서 유리한 구조이나, 고출력을 위한 대면적 발광 소자를 제조하는 경우에는 전류 분산을 위해 전극의 기판에 대한 면적 비율이 높을 것이 요구되고, 그로 인해 광 추출 제한 및 광 흡수로 인한 광 손실이 발생하며, 제품의 신뢰성이 저하된다는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위해, 수직 구조와 수평 구조가 결합된 수직 수평형 반도체 발광 소자가 개발되었다. 종래의 수직수평형 반도체 발광소자는 전도성 기판 상에 제1전극, 활성층, 제2전극, 제2도전형 반도체층, 활성층 및 제1도전형 반도체층이 순차적으로 적층되고, 제2도전형 반도체층과 활성층을 통과하는 연결구를 형성하여 제1전극과 제1도전형 반도체층을 전기적으로 연결하는 구조로 되어 있다.
이와 같은 종래의 수직 수평형 반도체 발광소자는 수직형 반도체 발광 소자와 같이 높은 광 추출 효율을 가짐과 동시에, 적은 면적의 전극으로 균일한 전류 분산이 가능하여 신뢰성이 높은 반도체 발광 소자를 제조할 수 있다는 장점이 있다.
한편, 이러한 수직수평형 반도체 발광 소자는 일반적으로, 제2전극을 외부 전원 장치와 전기적으로 연결하기 위해, 반도체 발광 구조물을 일부 식각하여 제2전극의 일부를 외부로 노출시키는 공정을 수행하게 된다. 현재 이러한 제2전극 노출 공정은, 몇 개의 직선으로 이루어진 다각형 형상의 노출 영역을 갖는 PR 마스크 등을 이용한 건식 식각 공정으로 수행되고 있다. 그런데, 건식 식각의 경우, 각이 진 모서리 부분의 식각 속도가 직선 부분의 식각 속도에 비해 상대적으로 빠르기 때문에, 모서리 부분에서 식각이 과도하게 일어나, 제2전극까지 식각되는 경우가 종종 발생하게 된다는 문제점이 있다. 도 1에는 다각형 노출 영역을 갖도록 건식 식각을 수행한 후에 발광 소자의 표면을 촬영한 사진이 도시되어 있다. 도 1에 의해, 모서리 부분이 직선 부분에 비해 과도하게 식각되어 트랜치(trench)가 발생하였음을 알 수 있다. 이와 같이 트랜치가 발생할 경우, 전극을 형성하는 금속이 발광 구조물의 사면에 재증착될 수 있고, 그 결과, 반도체 발광 소자의 누설(leakage) 특성 및 제품의 신뢰성에 악 영향을 미치게 되고, 불량율도 높아지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 수직수평형 발광소자의 누설(leakage) 특성의 저하를 방지하고, 안정적인 패터닝 공정을 수행할 수 있도록 고안된 반도체 발광소자 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
이를 위해 본 발명은 서로 대향하는 제1 및 제2주면을 가지며, 각각 상기 제1및 제2주면을 제공하는 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체; 상기 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역에 연결된 적어도 하나의 연결구; 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1도전형 반도체층의 일 영역에 상기 연결구를 통해 연결된 제1전극층; 상기 제2도전형 반도체층에 연결되도록 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 반도체 적층체와 곡선인 경계를 가지면서 그 외부로 연장된 노출 영역을 갖는 제2전극층; 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층; 및 상기 제1및 제2전극층과 상기 절연층을 사이에 두고, 상기 반도체 적층체의 제2주면에 제공되는 상기 지지기판을 포함하는 반도체 발광 소자를 제공한다.
이때, 상기 적어도 하나의 연결구는 복수의 연결구인 것이 바람직하며, 상기 절연층은 상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2 도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층과, 상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 포함하는 것이 바람직하다. 또한, 이때 상기 제2전극층은 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층과, 상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 포함하는 것이 바람직하다.
또한, 상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함하여 이루어지는 것이 바람직하다.
또한, 상기 제2전극층의 노출 영역은 상기 반도체 발광 소자의 모서리에 형성되고, 상기 지지 기판은 도전성 기판인 것이 바람직하다.
다른 측면에서, 본 발명은 성장 기판 상에 순차적으로 성장된 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 반도체 적층체를 마련하는 단계- 여기서, 상기 반도체 적층체는 서로 대향하면서 각각 상기 제1 및 제2도전형 반도체층에 의해 제공되는 제1 및 제2주면을 가짐; 상기 반도체 적층체의 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역까지 연장된 적어도 하나의 연결구를 형성하는 단계; 상기 반도체 적층체의 제2주면에 상기 연결구를 통해 상기 제1도전형 반도체층의 일 영역에 연결된 제1전극층과, 상기 제2도전형 반도체층에 연결된 제2전극층 및, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층을 형성하는 단계; 상기 반도체 적층체의 제2주면 상에 지지기판을 형성하고, 상기 반도체 적층체의 제1주면으로부터 상기 성장 기판을 제거하는 단계; 및 상기 제2전극층의 노출 영역을 형성하되, 상기 반도체 적층체와 경계가 곡선을 이루도록 상기 반도체 적층체를 부분적으로 제거하는 단계를 포함하는 반도체 발광 소자 제조 방법을 제공한다.
이때, 상기 적어도 하나의 연결구는 복수의 연결구인 것이 바람직하며, 상기 연결구는 상기 반도체 적층체를 메사 식각을 통해 부분적으로 제거하여 형성될 수 있다.
한편, 상기 절연층을 형성하는 단계는, 상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층을 형성하는 단계, 및 상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 형성하는 단계를 포함하여 이루어질 수 있으며, 이때, 상기 제2전극층을 형성하는 단계는, 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층을 형성하는 단계, 및 상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 형성하는 단계를 포함하여 이루어질 수 있다.
한편, 상기 지지 기판은 도전성 기판인 것이 바람직하다.
한편, 상기 제2전극의 노출 영역을 형성하는 단계는 식각 경계면이 곡면 형태를 갖도록 설계된 포토레지스트 마스크를 이용하여 수행될 수 있고, 건식 식각으로 수행되며, 절연층에서 식각이 종료되도록 하는 것이 바람직하다. 이때, 상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
또한, 상기 제2전극의 노출 영역은 상기 반도체 발광소자의 모서리에 형성되는 것이 바람직하다.
본 발명과 같이, 제2전극 노출 영역과 반도체 적층체의 경계면이 곡선 형태로 형성될 경우, 모서리 부분에서 식각 속도가 빨라져 제2전극이 식각되는 문제를 해결할 수 있으며, 그 결과, 반도체 발광 소자의 누설 특성 및 제품 신뢰성이 향상된다.
도 1은 종래의 수직수평형 발광 소자의 제2전극의 노출 영역을 촬영한 사진이다.
도 2는 본 발명의 반도체 발광 소자의 일 실시예를 보여주는 도면이다.
도 3a 내지 도 3g는 본 발명의 수직수평형 발광소자의 제조 방법을 설명하기 위한 도면이다.
도 4은 본 발명에서 사용될 수 있는 마스크 패턴을 보여주는 도면이다.
도 5는 도 4에 도시된 마스크를 사용하여 식각을 수행하였을 때 제2전극의 노출 영역을 촬영한 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2에는 본 발명의 반도체 발광 소자의 일 실시예가 도시되어 있다. 도 2에 도시된 바와 같이, 본 발명의 반도체 발광 소자는 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 갖는 반도체 적층체, 연결구(190), 제1전극층(150), 제2전극층(160), 절연층(140) 및 지지 기판(170)을 포함한다.
상기 반도체 적층체는 제1 도전형 반도체층(110), 제2도전형 반도체층(130) 및 상기 제1 도전형 반도체층(110)과 제2도전형 반도체층(130) 사이에 형성되는 활성층(120)을 포함하며, 상기 제1도전형 반도체층(110)에 의해 제공되는 제1주면(115)과, 상기 제2도전형 반도체층(130)에 의해 제공되며, 상기 제1주면(115)과 대향되는 제2주면(116)을 갖는다.
한편, 상기 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)은 각각 전자를 방출하는 n형 반도체와 정공을 방출하는 p형 반도체일 수 있으며, 전압 인가에 의해 전자와 정공을 방출시킨다. 방출된 전자와 정공은 상기 제1도전형 반도체층(110)과 제2도전형 반도체층(130) 사이에 형성되는 활성층(120)에서 재결합되면서, 소정의 에너지를 갖는 광을 방출하게 된다.
이러한 제1도전형 반도체층(110) 및 제2도전형 반도체층(130)은 질화물 반도체, 조성식 AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)으로 표시되고, n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 한편, 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. 이러한 n형 및 p형 반도체층은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다.
상기 활성층(120)은 제1도전형 반도체층(110)과 제2도전형 반도체층(130) 사이에 형성되고, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예를 들면, InGaN/GaN 구조가 사용될 수 있다.
한편, 상기 반도체 적층체에는 제2주면(116)으로부터, 제2도전형 반도체층(130) 및 활성층(120)을 지나, 제1도전형 반도체층(110)의 일 영역으로 연결되는 연결구(190)가 형성되어 있다. 상기 연결구(190)는 제1도전형 반도체층(110)과 후술할 제1전극층(150)을 전기적으로 연결하기 위한 것으로, 메사 식각이나 관통홀을 형성하는 방법 등으로 형성될 수 있으며, 상기 연결구(190)와 반도체 적층체 경계면은 절연층(140)에 의해 전기적으로 절연되어 있다.
다음으로, 제1전극층(150)은 제1도전형 반도체층(110)에 전압을 인가하기 위한 것으로, 상기 반도체 적층체의 제2주면(160) 상에 형성되며, 상기한 연결구(190)에 의해 제1도전형 반도체층(110)과 전기적으로 연결된다. 한편, 상기 제1전극층(150)와 외부 전원 장치의 연결은, 후술할 지지 기판(170)을 통해, 또는 상기 연결구(190)를 후술할 제2전극층(160)의 노출 영역에 연결되도록 형성하는 등의 방법으로 이루어질 수 있다.
한편, 상기 제2전극층(160)은 상기 제2도전형 반도체층(160)에 전압을 인가하기 위한 것으로, 상기 반도체 적층체의 제2주면(116) 상에 형성되며, 외부 전원 장치와 전기적으로 연결될 수 있도록 외부로 연장된 노출 영역(180)을 갖는다. 본 발명에서는 상기 제2전극층(160)의 노출 영역(180)은 도 2에 도시된 바와 같이, 반도체 적층체와의 경계가 곡선 형태로 형성되는 것을 특징으로 한다. 종래의 수직수평형 반도체 발광소자의 경우, 제2전극층의 노출 영역이 다각형 형태로 이루어져 있는 것이 일반적이었다. 그러나, 이 경우 상기한 바와 같이 모서리 부분의 식각 속도가 직선 부분의 식각 속도보다 빠르기 때문에, 모서리 부분에서 과도한 식각이 발생하여, 제2전극층 표면에서 식각이 종료되지 않고, 제2전극층 내부까지 식각이 발생하는 경우가 종종 있었다. 그러나, 본 발명과 같이, 제2전극층(160)의 노출 영역(180)의 식각 경계면을 곡선 형태로 형성하면, 모든 지점에서 식각 속도가 균일하기 때문에, 특정 지점에서 과도한 식각이 발생하는 것을 방지할 수 있다.
이때, 상기 제2전극층(160)의 노출 영역(180)의 제조 공정 상의 편의를 위해 발광 소자의 모서리 부분에 형성되는 것이 바람직하다. 또한, 상기 제2전극층(160)의 노출 영역에는 외부 전원 장치와의 연결을 위한 전극 패드 등이 형성될 수 있다.
한편, 상기 제1전극층(150)과 제2전극층(160)을 전기적으로 분리하기 위해, 상기 제2주면(116) 상에 절연층(140)이 형성된다. 이때, 상기 절연층은, 이로써 한정되는 것은 아니나, 예를 들면, SiO2, SiN, TiO2 및 AlN로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
한편, 도 2에는 제2전극층, 절연층, 제1전극층이 순차적으로 적층되어 있는 것으로 도시되어 있으나, 본 발명의 발광소자에 있어서, 전극층들 및 절연층이 반드시 이와 같은 형태로 형성되어야 하는 것은 아니며, 각 구성요소의 기능을 해치지 않는 범위 내에서 다양한 변형 및 수정이 가능하다. 예를 들면, 필요에 따라, 상기 절연층은, 제1 및 제2도전형 반도체층의 전극 형성 영역을 위한 오픈 영역을 갖는 제1절연층과, 상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성되는 제2절연층의 2층 구조로 이루어질 수 있으며, 이 경우, 상기 제2전극층은 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹 콘택층과 상기 오믹 콘택층 상에 형성되며, 노출 영역을 제공하기 위해 연장 형성되는 전극 연장층을 포함하는 2층 구조로 이루어질 수 있다. 또한, 상기 제1전극층의 형상도 도 2에 도시된 것과 다를 수 있다.
다음으로, 상기 지지 기판(170)는 상기 반도체 적층체 및 전극층들을 지지하기 위한 것으로, 상기 제1 및 제2전극층(150, 160) 및 절연층(140)을 사이에 두고, 반도체 적층체의 제2주면(116) 상에 제공된다.
이때 상기 지지 기판(170)은 금속성 기판이거나, 반도체 기판일 수 있다. 지지 기판(170)이 금속성 기판인 경우에는 Au, Ni, Cu 및 W 중 어느 하나의 금속으로 구성될 수 있으며, 반도체 기판인 경우, Si, Ge 및 GaAs 중 어느 하나로 구성될 수 있다.
다음으로, 도 3a ~ 도 3g를 참조하여, 본 발명의 반도체 발광소자의 제조 방법을 설명한다.
먼저, 도 3a에 도시된 바와 같이, 성장용 기판(200) 상에 제1도전형 반도체층(110), 활성층(120), 제2도전형 반도체층(130)을 순차적으로 성장시켜 반도체 적층체를 형성한다. 이때, 상기 반도체 적층체는 제1도전형 반도체층(110)에 의해 제공되는 제1주면(115)과, 제2도전형 반도체층(130)에 의해 제공되는 제2주면(116)을 갖는다. 한편, 상기 반도체층들의 성장 방법을 당해 기술 분야에 잘 알려져 있는 종래의 방법, 예를 들면, MOCVD, MBE, HVPE 공정 등으로 수행될 수 있으며, 특별히 제한되지 않는다.
다음으로, 반도체 적층체의 성장이 완료되면, 도 3b에 도시된 바와 같이, 연결구(190)를 형성한다. 이때 상기 연결구(190)는 제2주면(116)으로부터, 제2도전형 반도체층(130) 및 활성층(120)을 지나, 제1도전형 반도체(110)의 일 영역까지 연장되도록 형성되며, 식각 등의 방법으로 수행될 수 있다.
그런 다음, 상기 반도체 적층체의 제2주면에 제1전극층, 제2전극층 및 절연층을 형성한다. 상기 전극층들 및 절연층의 형성 단계는, 예를 들면, 도 3c ~ 3e에 도시된 바와 같은 방법에 의해 이루어질 수 있다. 보다 구체적으로 설명하면, 먼저, 도 3c에 도시된 바와 같이, 상기 연결구(190) 및 반도체 적층체의 제2주면상(116)에 제1절연층(140)을 형성한다. 상기 제1절연층(140)은 연결구(190)를 통해 형성되는 제1전극층(150)이 반도체 적층체와 접촉되어 전기 누설 등이 발생하는 것을 방지하기 위한 것이다.
다음으로, 도 3d에 도시된 바와 같이, 제1전극층(150) 및 제2전극층(160)이 형성하기 위해 제1절연층(140)을 일부 영역을 제거한 후, 제1전극층(150) 및 제2전극층(160)을 형성한다. 한편, 도면 상에는 제1절연층(140)의 일부를 제거하고, 제1전극층 및 제2전극층을 형성하는 것으로 표현되어 있으나, 제1절연층(140)을 제거하는 대신, 제1절연층 형성 시에 제1전극층 및 제2전극층의 전극 형성을 위한 영역을 제외하고 제1절연층을 형성하여도 무방하다.
또한, 필수적인 것은 아니나, 제2전극층(160) 외부 노출을 안정적이고, 원활하게 수행하기 위해서, 상기 제2전극층(160)은 도 3d에 도시된 바와 같이, 상기 제1절연층(140)의 오픈 영역에 노출된 제2도전형 반도체층(130) 표면에 오믹 콘택층(164)을 형성하고, 그 위에 노출 영역을 제공하기 위한 전극 연장층(164)을 형성한다. 이때, 상기 전극연장층(1`62)는 상기 오믹 콘택층(164)보다 넓은 폭을 갖도록 형성되는 것이 바람직하다. 이와 같이, 제2전극층(160)을 오믹 콘택층(164)과 전극연장층(162)의 2층 구조로 형성할 경우, 상기 전극연장층(162) 상에 제1절연층(140)이 존재하게 되며, 이 제1절연층은 후속하는 제2전극층(160)의 노출 공정에서 식각 종료층으로 기능하게 된다. 즉, 상기와 같이 제2전극층(160) 상에 절연층이 존재하면, 상기 절연층에 의해 식각 속도가 줄어들어, 과도한 식각이 발생하는 것을 방지할 수 있다.
상기와 같은 과정을 통해, 제2전극층(160) 형성 공정이 완료되면, 도 3e에 도시된 바와 같이, 상기 제2전극(160) 상부에 제2절연층(140')을 형성한다. 이때 상기 제2절연층(140')은 제1절연층(140)과 마찬가지로, SiO2, SiN, TiO2 또는 AlN 등으로 형성될 수 있다. 그런 다음, 필요하다면, 상기 제2절연층(140') 상에 제1전극층(150)의 연장부를 추가로 형성할 수 있다.
한편, 본 실시예에서는 전극층과 절연층을 2단계로 나누어 형성하는 것으로 설명하였으나, 반드시 이와 같이 실시되어야 하는 것은 아니며, 필요에 따라 상기 단계 중 일부를 생략하거나, 추가적인 공정을 실시할 수도 있다.
상기와 같은 과정을 통해 전극 및 절연층 형성이 완료되면, 도 3f에 도시된 바와 같이, 상기 절연층(140, 140') 상에 지지 기판(170)을 형성한다. 이때, 한편, 상기 지지 기판(170)은 당해 기술 분야에 잘 알려진 기술, 예를 들면, 도금 씨드층을 형성하여 기판을 형성하는 도금법이나, 도전성 접합제를 이용하여 기판을 접합시키는 기판 접합법 등을 이용하여 형성될 수 있다.
그런 다음, 제1도전형 반도체층(110)으로부터 성장용 기판(200)을 제거한다. 상기 성장용 기판(200)의 분리는 성장용 기판(200)과 제1도전형 반도체층(110)의 경계면에 레이저를 조사하는, 레이저 리프트 오프 방식으로 수행될 수 있다.
또한, 필수적인 것은 아니나, 필요하다면 성장용 기판(200)을 제거한 후에 제1도전형 반도체층(110)의 표면에 요철 패턴을 형성하는 단계를 수행할 수 있다(미도시). 제1도전형 반도체층(110)의 표면에 요철 패턴이 형성될 경우, 광 추출 효율을 증가시키는 효과를 얻을 수 있다. 요철 패턴의 형성은 포토리소그래피 법 등과 같은 공지의 방법을 통해 수행될 수 있다.
마지막으로, 도 3g에 도시된 바와 같이, 반도체 적층체의 일부를 식각하여, 제2전극층(160)을 일부 노출시킨다. 이때, 상기 식각은 식각 경계면이 곡면 형태가 되도록 하는 것을 그 특징으로 한다. 상기한 바와 같이, 식각 패턴이 다각형 형태일 경우에는 모서리 부분에서의 식각 속도가 직선 부분에서의 식각 속도보다 빨라, 모서리 부분만 과도한 식각이 일어날 수 있다. 그 결과, 도 4에 도시된 바와 같이, 모서리 부분에서 제2전극까지 식각되어 트랜치(점선 부분)가 발생할 수 있고, 이러한 트랜치의 발생은 발광 소자의 누설 특성에 악 영향을 미친다. 본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 식각 경계면의 패턴이 곡면 형태가 되도록 함으로써, 모든 지점에서 균일한 식각이 발생할 수 있도록 하였다.
한편, 이를 위해 상기 제2전극층 노출 단계는, 예를 들면, 도 4에 도시된 바와 같이, 반도체 적층체 상에 식각 경계면이 곡면 형태를 갖도록 설계된 마스크를 이용하여 수행될 수 있다. 식각되는 영역의 형태는 마스크의 형태와 일치하므로, 상기와 같은 곡면 형상의 경계면을 갖는 노출 영역은 적층한 후, 반도체 적층체를 적층하면, 도 2에 도시된 바와 같은 노출 영역을 갖는 반도체 발광 소자를 제조할 수 있다.
한편, 도 5에는 도 3에 도시된 형태의 포토레지스트 마스크를 이용하여 건식 식각을 수행한 후에, 제2전극의 노출 영역을 촬영한 사진이 도시되어 있다. 도 5에 의해, 이 경우 전반적으로 균일한 식각이 발생하였으며, 과도한 식각에 의한 트랜치 등이 관찰되지 않음을 알 수 있다.
한편, 상기 제2전극층(160)의 노출 영역은, 제조 공정상의 편의를 위해 발광소자의 모서리 부분에 형성하는 것이 바람직하다.
상기와 같은 과정을 통해 제2전극층(160)이 일부 노출되면, 상기 노출 영역에 외부 전원 장치와의 연결을 위한 전극 패드 등을 형성하는 공정을 추가로 실시할 수 있다.
100 : 발광구조물
110: 제1도전형 반도체층
115: 제1주면
116: 제2주면
120: 활성층
130: 제2도전형 반도체층
140: 제1절연층
140': 제2절연층
150: 제1전극층
160: 제2전극층
162: 전극연장층
164: 콘택층
170: 지지 기판
180: 노출 영역
190: 연결구
200: 성장용 기판
300: 마스크

Claims (17)

  1. 서로 대향하는 제1 및 제2주면을 가지며, 각각 상기 제1및 제2주면을 제공하는 제1 및 제2도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체;
    상기 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역에 연결된 적어도 하나의 연결구;
    상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1도전형 반도체층의 일 영역에 상기 연결구를 통해 연결된 제1전극층;
    상기 제2도전형 반도체층에 연결되도록 상기 반도체 적층체의 제2주면 상에 형성되며, 상기 반도체 적층체와 곡선인 경계를 가지면서 그 외부로 연장된 노출 영역을 갖는 제2전극층;
    상기 반도체 적층체의 제2주면 상에 형성되며, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층; 및
    상기 제1및 제2전극층과 상기 절연층을 사이에 두고, 상기 반도체 적층체의 제2주면에 제공되는 상기 지지기판을 포함하는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 적어도 하나의 연결구는 복수의 연결구인 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 절연층은, 상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층과,
    상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 포함하는 반도체 발광 소자.
  4. 제3항에 있어서,
    상기 제2전극층은 상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층과,
    상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 포함하는 반도체 발광 소자.
  5. 제1항에 있어서,
    상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함하는 반도체 발광 소자.
  6. 제1항에 있어서,
    상기 제2전극층의 노출 영역은 상기 반도체 발광 소자의 모서리에 형성되는 반도체 발광 소자.
  7. 제1항에 있어서,
    상기 지지 기판은 도전성 기판인 반도체 발광 소자.
  8. 성장 기판 상에 순차적으로 성장된 제1도전형 반도체층, 활성층, 제2도전형 반도체층을 포함하는 반도체 적층체를 마련하는 단계- 여기서, 상기 반도체 적층체는 서로 대향하면서 각각 상기 제1 및 제2도전형 반도체층에 의해 제공되는 제1 및 제2주면을 가짐;
    상기 반도체 적층체의 제2주면으로부터 상기 활성층을 지나 상기 제1도전형 반도체층의 일 영역까지 연장된 적어도 하나의 연결구를 형성하는 단계;
    상기 반도체 적층체의 제2주면에 상기 연결구를 통해 상기 제1도전형 반도체층의 일 영역에 연결된 제1전극층과, 상기 제2도전형 반도체층에 연결된 제2전극층 및, 상기 제1 및 제2전극층을 전기적으로 분리하는 절연층을 형성하는 단계;
    상기 반도체 적층체의 제2주면 상에 지지기판을 형성하고, 상기 반도체 적층체의 제1주면으로부터 상기 성장 기판을 제거하는 단계; 및
    상기 제2전극층의 노출 영역을 형성하되, 상기 반도체 적층체와 경계가 곡선을 이루도록 상기 반도체 적층체를 부분적으로 제거하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 적어도 하나의 연결구는 복수의 연결구인 반도체 발광 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 연결구는 상기 반도체 적층체를 메사 식각을 통해 부분적으로 제거하여 형성되는 반도체 발광 소자의 제조 방법.
  11. 제8항에 있어서, 상기 절연층을 형성하는 단계는,
    상기 반도체 적층체의 제2주면에 형성되며, 상기 제1 및 제2도전형 반도체층의 전극 형성 영역을 정의하는 오픈 영역을 갖는 제1절연층을 형성하는 단계, 및
    상기 제1전극층과의 전기적 절연을 위해서 상기 제2전극층 상에 형성된 제2절연층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서, 상기 제2전극층을 형성하는 단계는,
    상기 제1절연층의 오픈 영역에 노출된 제2도전형 반도체층 표면에 형성되는 오믹콘택층을 형성하는 단계, 및
    상기 오믹콘택층 상에 형성되며, 상기 노출 영역을 제공하는 전극 연장층을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  13. 제8항에 있어서,
    상기 지지 기판은 도전성 기판인 반도체 발광 소자의 제조 방법.
  14. 제8항에 있어서,
    상기 제2전극의 노출 영역을 형성하는 단계는 식각 경계면이 곡면 형태를 갖도록 설계된 포토레지스트 마스크를 이용하여 수행되는 반도체 발광 소자의 제조 방법.
  15. 제8항에 있어서,
    상기 제2전극의 노출 영역을 형성하는 단계는 건식 식각으로 수행되며, 상기 절연층에서 식각이 종료되는 반도체 발광 소자의 제조 방법.
  16. 제8항에 있어서,
    상기 절연층은 SiO2, SiN, TiO2 및 AlN으로 이루어진 군으로부터 선택된 1종 이상을 포함하는 반도체 발광 소자의 제조 방법.
  17. 제8항에 있어서,
    상기 제2전극의 노출 영역은 상기 반도체 발광소자의 모서리에 형성되는 반도체 발광 소자의 제조 방법.
KR1020100002776A 2010-01-12 2010-01-12 반도체 발광 소자 및 그 제조 방법 Withdrawn KR20110082865A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100002776A KR20110082865A (ko) 2010-01-12 2010-01-12 반도체 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002776A KR20110082865A (ko) 2010-01-12 2010-01-12 반도체 발광 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20110082865A true KR20110082865A (ko) 2011-07-20

Family

ID=44920701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002776A Withdrawn KR20110082865A (ko) 2010-01-12 2010-01-12 반도체 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20110082865A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017007246A1 (ko) * 2015-07-09 2017-01-12 엘지이노텍(주) 발광 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017007246A1 (ko) * 2015-07-09 2017-01-12 엘지이노텍(주) 발광 소자
US10629779B2 (en) 2015-07-09 2020-04-21 Lg Innotek Co., Ltd. Light-emitting diode

Similar Documents

Publication Publication Date Title
US8242509B2 (en) Light emitting device
US6998642B2 (en) Series connection of two light emitting diodes through semiconductor manufacture process
US8470621B2 (en) Method for fabricating a flip-chip semiconductor optoelectronic device
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
JP2006310785A (ja) 横電流抑止の発光ダイオードおよびその製造方法
CN110379900B (zh) 发光二极管及其制造方法
KR20080002161A (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
TWI533484B (zh) 發光元件
TW201547058A (zh) 發光二極體及其製造方法
TWI437737B (zh) 發光二極體結構及其製造方法
TW200935626A (en) Light emitting diode and method for manufactring the same
KR101106139B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
TWI479684B (zh) 降低尺寸的固態發光裝置及製造方法
KR20150012538A (ko) 발광 소자 제조 방법
KR20130097363A (ko) 반도체 발광소자 및 그 제조방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
TW201310706A (zh) 發光二極體結構及其製造方法
KR101411256B1 (ko) 반도체 발광소자 및 그의 제조방법
JP2010165983A (ja) 発光チップ集積デバイスおよびその製造方法
KR101772815B1 (ko) 고효율 Ga-polar 수직 발광 다이오드 소자 및 그 제조방법
KR20110082865A (ko) 반도체 발광 소자 및 그 제조 방법
CN115394887B (zh) 发光元件及其制作方法
KR100644215B1 (ko) 발광소자와 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100112

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120628

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid