[go: up one dir, main page]

KR20110056205A - 반도체 칩 및 이를 갖는 적층 반도체 패키지 - Google Patents

반도체 칩 및 이를 갖는 적층 반도체 패키지 Download PDF

Info

Publication number
KR20110056205A
KR20110056205A KR1020100053361A KR20100053361A KR20110056205A KR 20110056205 A KR20110056205 A KR 20110056205A KR 1020100053361 A KR1020100053361 A KR 1020100053361A KR 20100053361 A KR20100053361 A KR 20100053361A KR 20110056205 A KR20110056205 A KR 20110056205A
Authority
KR
South Korea
Prior art keywords
input
semiconductor
output pad
semiconductor chip
pad
Prior art date
Application number
KR1020100053361A
Other languages
English (en)
Other versions
KR101123804B1 (ko
Inventor
김종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20110056205A publication Critical patent/KR20110056205A/ko
Application granted granted Critical
Publication of KR101123804B1 publication Critical patent/KR101123804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

반도체 칩 및 이를 갖는 적층 반도체 패키지 개시되어 있다. 개시된 반도체 칩은, 셀부 및 주변부로 구획되며 일면 및 상기 일면에 대항하는 타면을 갖는 반도체 기판과, 상기 반도체 기판의 일면 상에 형성되며 상기 셀부 및 주변부와 연결되는 회로 패턴과, 상기 셀부에 형성되며 상기 회로 패턴과 연결되는 제1입출력 패드와, 상기 주변부에 형성되며 상기 회로 패턴과 연결되는 제2입출력 패드를 포함하는 것을 특징으로 한다.

Description

반도체 칩 및 이를 갖는 적층 반도체 패키지{SEMICONDUCTOR CHIP AND STACKED SEMICONDUCTOR PACKAGE HAVNG THE SAME}
본 발명은 반도체 칩 및 이를 갖는 적층 반도체 패키지에 관한 것이다.
일반적으로, 반도체 칩은 칩 설계에 따른 집적회로(Integrated Circuit)가 형성되는 셀부, 셀부의 주변에 배치되며 데이터의 입출력을 제어하는 입출력 회로가 형성되는 주변부를 갖는다. 그리고, 주변부에는 입출력 회로와 전기적으로 연결되며 외부와의 전기적인 접점을 이루는 입출력 패드가 형성된다.
한편, 관통 전극을 갖는 반도체 칩의 경우 상부 반도체 칩의 관통 전극과 하부 반도체 칩의 관통 전극간을 연결하기 위한 입출력 패드가 추가되므로 보다 큰 사이즈의 주변부가 요구되며, 이로 인해 반도체 칩 사이즈 증가가 초래된다. 반도체 칩 사이즈 증가는 단위 웨이퍼당 생산되는 다이(die) 수를 감소시켜 생산 비용이 높아지는 원인이 된다.
반도체 칩 사이즈 증가를 막기 위해서는 입출력 패드의 사이즈를 줄여야 하지만, 입출력 패드는 반도체 칩의 신뢰성을 입증하기 위해 진행되는 전기적 특성 검사(Electric Die Sorting test)와 전기적 상호 연결(interconnection)이 가능한 기본적인 사이즈를 확보하고 있어야 하기 때문에 입출력 패드의 사이즈 및 피치 감소에 한계가 있으며, 이에 따라 입출력 패드가 형성되는 주변부의 크기 감소가 어려워 반도체 칩 사이즈 축소에 한계가 있다.
본 발명은, 입출력 패드로 인한 사이즈 축소의 한계를 극복한 경박단소한 새로운 형태의 반도체 칩 및 이를 갖는 적층 반도체 패키지를 제공하는데, 그 목적이 있다.
본 발명의 일 견지에 따른 반도체 칩은, 셀부 및 주변부로 구획되며 일면 및 상기 일면에 대항하는 타면을 갖는 반도체 기판과, 상기 반도체 기판의 일면 상에 형성되며 상기 셀부 및 주변부와 연결되는 회로 패턴과, 상기 셀부에 형성되며 상기 회로 패턴과 연결되는 제1입출력 패드와, 상기 주변부에 형성되며 상기 회로 패턴과 연결되는 제2입출력 패드를 포함하는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 한다.
상기 반도체 기판의 일면 및 타면을 관통하고 상기 주변부에 형성되어 상기 제2입출력 패드와 전기적으로 연결된 관통 전극을 더 포함하는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 반도체 기판 일면의 상기 셀부에 형성되는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 반도체 기판 타면의 상기 셀부에 형성되는 것을 특징으로 한다.
상기 셀부에 형성되며 상기 반도체 기판의 일면 및 타면을 관통하여 상기 회로 패턴과 상기 제1입출력 패드를 전기적으로 연결하는 관통 배선을 더 포함하는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 한다.
본 발명의 다른 견지에 따른 적층 반도체 패키지는, 셀부 및 주변부로 구획되며 일면 및 상기 일면에 대항하는 타면을 갖는 반도체 기판, 상기 반도체 기판의 일면 상에 형성되며 상기 셀부 및 주변부와 연결되는 회로 패턴, 상기 셀부에 형성되며 상기 회로 패턴과 연결되는 제1입출력 패드, 상기 주변부에 형성되며 상기 회로 패턴과 연결되는 제2입출력 패드 및 상기 반도체 기판의 일면 및 타면을 관통하고 상기 주변부에 형성되어 상기 제2입출력 패드와 전기적으로 연결된 관통 전극을 각각 포함하고 적층되는 다수의 반도체 칩들을 포함하며, 상기 다수의 반도체 칩들 중 상부에 위치하는 반도체 칩의 제2입출력 패드와 하부에 위치하는 반도체 칩의 관통 전극이 연결되도록 적층되는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 반도체 기판 일면의 상기 셀부에 형성되는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 반도체 기판 타면의 상기 셀부에 형성되는 것을 특징으로 한다.
상기 셀부에 형성되며 상기 반도체 기판의 일면 및 타면을 관통하여 상기 회로 패턴과 상기 제1입출력 패드를 전기적으로 연결하는 관통 배선을 더 포함하는 것을 특징으로 한다.
상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 한다.
상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제1입출력 패드를 노출시키도록 상기 최하부 반도체 칩의 일면에 형성되는 절연층을 더 포함하는 것을 특징으로 한다.
상기 최하부 반도체 칩의 제1입출력 패드에 부착되는 외부접속단자를 더 포함하는 것을 특징으로 한다.
상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제1입출력 패드를 노출시키도록 상기 최하부 반도체 칩의 일면에 형성되는 제1절연층과, 상기 절연층 상에 형성되며 상기 최하부 반도체 칩의 제1입출력 패드와 전기적으로 연결되는 재배선과, 상기 재배선을 포함하는 상기 제1절연층 상에 형성되며 상기 재배선의 일부를 노출시키는 제2절연층을 더 포함하는 것을 특징으로 한다.
상기 제2절연층에 의해 노출된 재배선 상에 형성되는 외부접속단자를 더 포함하는 것을 특징으로 한다.
상기 적층된 다수의 반도체 칩들이 실장되며 상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제1입출력 패드와 전기적으로 연결되는 기판을 더 포함하는 것을 특징으로 한다.
상기 적층된 다수의 반도체 칩들이 실장되며 상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제2입출력 패드와 전기적으로 연결되는 기판을 더 포함하는 것을 특징으로 한다.
본 발명에 따르면, 입출력 패드가 주변부에만 형성되지 않고 셀부로 분산 형성되므로 셀부에 형성되는 입출력 패드의 면적만큼 주변부의 사이즈를 줄일 수 있다. 따라서, 입출력 패드로 인한 사이즈 축소의 한계를 극복하여 경박단소한 새로운 형태의 반도체 칩 및 이를 갖는 적층 반도체 패키지를 제공할 수 있다.
도 1은 본 발명의 제 1 실시예에 의한 반도체 칩을 나타낸 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 3은 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 1 실시 형태를 도시한 단면도이다.
도 4는 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 2 실시 형태를 도시한 단면도이다.
도 5는 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 3 실시 형태를 도시한 단면도이다.
도 6은 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 4 실시 형태를 도시한 단면도이다.
도 7은 본 발명의 제 2 실시예에 의한 반도체 칩을 나타낸 평면도이다.
도 8은 도 7의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 9는 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 1 실시 형태를 도시한 단면도이다.
도 10은 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 2 실시 형태를 도시한 단면도이다.
도 11는 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 3 실시 형태를 도시한 단면도이다.
도 12는 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 4 실시 형태를 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1은 본 발명의 제 1 실시예에 의한 반도체 칩을 나타낸 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제 1 실시예에 의한 반도체 칩(200)은 반도체 기판(211), 회로 패턴(212) 및 제1,제2입출력 패드(213, 214)를 포함한다. 그 외에, 관통 전극(215)을 더 포함한다.
반도체 기판(211)은 셀부(CELL) 및 주변부(PERI)로 구획되며, 일면(211A) 및 일면(211A)과 대향하는 타면(211B)을 갖는다. 반도체 기판(211) 일면(211A)의 셀부(CELL)에는 칩 설계에 따른 집적회로(IC)가 형성되고, 반도체 기판(211) 일면(211A)의 주변부(PERI)에는 입출력 회로가 형성된다.
회로 패턴(212)은 반도체 기판(211) 일면(211A)에 형성되며 셀부(CELL) 및 주변부(PERI)와 연결된다.
제1,제2입출력 패드(213,214)는 회로 패턴(212) 상에 형성되며 회로 패턴(212)과 전기적으로 연결된다. 제1입출력 패드(213)는 반도체 기판(211) 일면(211A)의 셀부(CELL)에 형성되고, 제2입출력 패드(214)는 반도체 기판(211) 일면(211A)의 주변부(PERI)에 형성된다. 본 실시예에서, 제1입출력 패드(213)는 제2입출력 패드(214)보다 큰 사이즈를 갖는다.
회로 패턴(212)은 반도체 기판(211) 일면(211A)에 형성되며 주변부(PERI)의 입출력 회로과 셀부(CELL)의 제1입출력 패드(213)를 전기적으로 연결하는 다수의 배선층(212A)들, 반도체 기판(211) 일면(211A) 상에 형성되어 배선층(212A)들 사이, 배선층(212A)들과 제1,제2입출력 패드(213, 214) 사이를 분리하는 절연막(212B)을 포함한다.
관통 전극(215)은 반도체 기판(211)의 일면(211A) 및 타면(211B)을 관통하고 주변부(PERI)에 형성되어 제 2 입출력 패드(214)와 전기적으로 연결된다.
관통 전극(215)의 일단부는 주변부(PERI)의 제 2 입출력 패드(214)와 전기적으로 연결되고, 일단부와 대향하는 관통 전극(215)의 타단부는 기판(211) 타면(211B)에서 돌출된다.
본 실시예에서, 관통 전극(215)의 일단부는 반도체 기판(211) 일면(211A)에서 주변부(PERI)의 회로 패턴(212)에 연결되어 회로 패턴(212)을 통하여 제2입출력 패드(214)에 연결된다. 이와는 다르게, 관통 전극(215)의 일단부는 제 2 입출력 패드(214)에 직접 연결될 수도 있다.
도 3은 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 1 실시 형태를 도시한 단면도이다.
도 3을 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
적층된 반도체 칩(200)들 중 최하부에 위치하는 최하부 반도체 칩(200)의 일면에는 최하부 반도체 칩(200)의 제1입출력 패드(213)를 노출하는 절연층(240)이 형성된다. 그리고, 절연층(240)에 의해 노출된 최하부 반도체 칩(200)의 제1입출력 패드(213)에는 외부접속단자(220)가 부착된다.
도 4는 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 2 실시 형태를 도시한 단면도이다.
도 4를 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
적층된 반도체 칩(200)들 중 최하부에 위치하는 최하부 반도체 칩(200)의 일면에는 최하부 반도체 칩(200)의 제1입출력 패드(213)를 노출하는 제1절연층(241)이 형성된다. 그리고, 제1절연층(241) 상에는 최하부 반도체 칩(200)의 제1입출력 패드(213)와 전기적으로 연결되는 재배선(250)이 형성되고, 재배선(250)을 포함한 제1절연층(241) 상에는 재배선(250)의 일부를 노출시키는 제2절연층(242)이 형성된다. 그리고, 제2절연층(242)에 의해 노출된 재배선(250)에는 외부접속단자(220)가 부착된다.
도 5는 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 3 실시 형태를 도시한 단면도이다.
도 5를 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
그리고, 적층된 반도체 칩(200)들은, 최하부에 위치하는 최하부 반도체 칩(200)의 제1입출력 패드(213)가 기판(100)의 접속 패드(110)와 전기적으로 연결되도록, 기판(100) 상에 실장된다.
최하부 반도체 칩(200)의 제1입출력 패드(213)와 기판(100)의 접속 패드(110)는 연결부재(260)에 의하여 전기적으로 연결된다. 본 실시예에서, 연결부재(260)는 범프로 형성된다. 조인트부의 신뢰성을 향상시키기 위하여 최하부 반도체 칩(200)과 기판(100) 사이에는 언더필 부재(120)가 충진된다.
그리고, 적층된 반도체 칩(200)들을 포함한 기판(100) 상면에는 몰드부재(300)가 형성된다.
도 6은 본 발명의 제 1 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 4 실시 형태를 도시한 단면도이다.
도 6를 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
그리고, 적층된 반도체 칩(200)들은, 최하부에 위치하는 최하부 반도체 칩(200)의 제2입출력 패드(214)가 기판(100)의 접속 패드(110)와 전기적으로 연결되도록, 기판(100) 상에 실장된다.
최하부 반도체 칩(200)의 제2입출력 패드(214)와 기판(100)의 접속 패드(110)는 연결부재(260)에 의하여 전기적으로 연결된다. 본 실시예에서, 연결부재(260)는 범프로 형성된다. 조인트부의 신뢰성을 향상시키기 위하여 최하부 반도체 칩(200)과 기판(100) 사이에는 언더필 부재(120)가 충진된다.
그리고, 적층된 반도체 칩(200)들을 포함한 기판(100) 상면에는 몰드부재(300)가 형성된다.
도 7은 본 발명의 제 2 실시예에 의한 반도체 칩을 나타낸 평면도이고, 도 8은 도 7의 Ⅰ-Ⅰ' 라인에 따른 단면도이다.
도 7 및 도 8을 참조하면, 본 발명의 제 2 실시예에 의한 반도체 칩(200)은 반도체 기판(211), 회로 패턴(212) 및 제1,제2입출력 패드(213, 214)를 포함한다. 그 외에, 관통 전극(215) 및 관통 배선(216)을 더 포함한다.
반도체 기판(211)은 셀부(CELL) 및 주변부(PERI)로 구획되며, 일면(211A) 및 일면(211A)과 대향하는 타면(211B)을 갖는다.
반도체 기판(211) 일면(211A)의 셀부(CELL)에는 칩 설계에 따른 집적회로(IC)가 형성되고, 반도체 기판(211) 일면(211A)의 주변부(PERI)에는 입출력 회로가 형성된다.
회로 패턴(212)은 반도체 기판(211) 일면(211A)에 형성되며 셀부(CELL) 및 주변부(PERI)와 연결된다.
제1입출력 패드(213)는 반도체 기판(211) 타면(211B)의 셀부(CELL)에 형성된다.
제2입출력 패드(214)는 반도체 기판(211) 일면(211A)의 주변부(PERI)에 형성되며, 반도체 기판(211) 일면(211A)에 형성된 회로 패턴(212)과 전기적으로 연결된다. 본 실시예에서, 제1입출력 패드(213)는 제2입출력 패드(214)보다 큰 사이즈를 갖는다.
관통 배선(216)은 반도체 기판(211)의 일면(211A) 및 타면(211B)을 관통하고 셀부(CELL)에 형성되어 반도체 기판(211) 일면(211A)에 형성된 회로 패턴(212)과 반도체 기판(211) 타면(211B)에 형성된 제1입출력 패드(213)를 전기적으로 연결한다. 즉, 관통 배선(216)의 일단부는 반도체 기판(211) 일면(211A)에서 회로 패턴(212)과 연결되고, 관통 배선(216)의 일단부와 대향하는 타단부는 반도체 기판(211) 타면(211B)에서 제1입출력 패드(213)와 연결된다.
회로 패턴(212)은 반도체 기판(211) 일면(211A) 상에 형성되며 주변부(PERI)의 입출력 회로와 셀부(CELL)의 관통 배선(216)을 전기적으로 연결하는 다수의 배선층(212A)들과, 반도체 기판(211) 일면(211A) 상에 형성되어 배선층(212A)들 사이, 배선층(212A)들과 제1,제2입출력 패드(213, 214) 사이를 분리하는 절연막(212B)을 포함한다.
관통 전극(215)은 반도체 기판(211)의 일면(211A) 및 타면(211B)을 관통하며 주변부(PERI)에 형성되어 제 2 입출력 패드(214)와 전기적으로 연결된다.
관통 전극(215)의 일단부는 주변부(PERI)의 제 2 입출력 패드(214)와 전기적으로 연결되고, 일단부와 대향하는 관통 전극(215)의 타단부는 기판(211) 타면(211B)에서 돌출된다.
본 실시예에서, 관통 전극(215)의 일단부는 반도체 기판(211) 일면(211A)에서 주변부(PERI)의 회로 패턴(212)에 연결되며 회로 패턴(212)을 통하여 제2입출력 패드(214)에 연결된다. 이와는 다르게, 관통 전극(215)의 일단부는 제 2 입출력 패드(214)에 직접 연결될 수도 있다.
도 9는 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 1 실시 형태를 도시한 단면도이다.
도 9를 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다.
적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
적층된 반도체 칩(200)들 중 최하부에 위치하는 최하부 반도체 칩(200)의 일면에는 최하부 반도체 칩(200)의 제1입출력 패드(213)를 노출하는 절연층(240)이 형성된다. 그리고, 절연층(240)에 의해 노출된 최하부 반도체 칩(200)의 제1입출력 패드(213)에는 외부접속단자(220)가 부착된다.
도 10은 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 2 실시 형태를 도시한 단면도이다.
도 10을 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
적층된 반도체 칩(200)들 중 최하부에 위치하는 최하부 반도체 칩(200)의 일면에는 최하부 반도체 칩(200)의 제1입출력 패드(213)를 노출하는 제1절연층(241)이 형성된다. 그리고, 제1절연층(241) 상에는 최하부 반도체 칩(200)의 제1입출력 패드(213)와 전기적으로 연결되는 재배선(250)이 형성되고, 재배선(250)을 포함한 제1절연층(241) 상에는 재배선(250)의 일부를 노출시키는 제2절연층(242)이 형성된다. 그리고, 제2절연층(242)에 의해 노출된 재배선(250)에는 외부접속단자(220)가 부착된다.
도 11은 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 3 실시 형태를 도시한 단면도이다.
도 11을 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
그리고, 적층된 반도체 칩(200)들은, 최하부에 위치하는 최하부 반도체 칩(200)의 제1입출력 패드(213)가 기판(100)의 접속 패드(110)와 전기적으로 연결되도록, 기판(100) 상에 실장된다.
최하부 반도체 칩(200)의 제1입출력 패드(213)와 기판(100)의 접속 패드(110)는 연결부재(260)에 의하여 전기적으로 연결된다. 본 실시예에서, 연결부재(260)는 범프로 형성된다. 조인트부의 신뢰성을 향상시키기 위하여 최하부 반도체 칩(200)과 기판(100) 사이에는 언더필 부재(120)가 충진된다.
그리고, 적층된 반도체 칩(200)들을 포함한 기판(100) 상면에는 몰드부재(300)가 형성된다.
도 12는 본 발명의 제 2 실시예에 의한 반도체 칩을 갖는 적층 반도체 패키지의 제 4 실시 형태를 도시한 단면도이다.
도 12를 참조하면, 제 1, 제 2 입출력 패드(213, 214) 및 관통 전극(215)을 갖는 다수의 반도체 칩(200)들이 마련된 후, 반도체 칩의 제2입출력 패드(214)에 다른 반도체 칩의 관통 전극(215)이 연결된다. 이러한 방식으로 복수개, 예컨데 4개의 반도체 칩(200)들이 적층된다. 적층되는 반도체 칩(200)들 사이에는 접착부재(230)가 형성된다.
그리고, 적층된 반도체 칩(200)들은, 최하부에 위치하는 최하부 반도체 칩(200)의 제2입출력 패드(214)가 기판(100)의 접속 패드(110)와 전기적으로 연결되도록, 기판(100) 상에 실장된다.
최하부 반도체 칩(200)의 제2입출력 패드(214)와 기판(100)의 접속 패드(110)는 연결부재(260)에 의하여 전기적으로 연결된다. 본 실시예에서, 연결부재(260)는 범프로 형성된다. 조인트부의 신뢰성을 향상시키기 위하여 최하부 반도체 칩(200)과 기판(100) 사이에는 언더필 부재(120)가 충진된다.
그리고, 적층된 반도체 칩(200)들을 포함한 기판(100) 상면에는 몰드부재(300)가 형성된다.
이상에서 상세하게 설명한 바에 의하면, 입출력 패드가 주변부에만 형성되지 않고 셀부로 분산 형성되므로 셀부에 형성되는 입출력 패드의 면적만큼 주변부의 사이즈를 줄일 수 있다. 따라서, 입출력 패드로 인한 사이즈 축소의 한계를 극복하여 경박단소한 새로운 형태의 반도체 칩 및 이를 갖는 적층 반도체 패키지를 제공할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
200 : 반도체 칩
211 : 반도체 기판
212 : 회로 패턴
213, 214 : 제 1, 제 2 입출력 패드
215 : 관통 전극
216 : 관통 배선

Claims (19)

  1. 셀부 및 주변부로 구획되며 일면 및 상기 일면에 대항하는 타면을 갖는 반도체 기판;
    상기 반도체 기판의 일면 상에 형성되며 상기 셀부 및 주변부와 연결되는 회로 패턴;
    상기 셀부에 형성되며 상기 회로 패턴과 연결되는 제1입출력 패드;및
    상기 주변부에 형성되며 상기 회로 패턴과 연결되는 제2입출력 패드;
    를 포함하는 것을 특징으로 하는 반도체 칩.
  2. 제 1항에 있어서,
    상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 하는 반도체 칩.
  3. 제 1항에 있어서,
    상기 반도체 기판의 일면 및 타면을 관통하고 상기 주변부에 형성되어 상기 제2입출력 패드와 전기적으로 연결된 관통 전극을 더 포함하는 것을 특징으로 하는 반도체 칩.
  4. 제 1항에 있어서,
    상기 제1입출력 패드는 상기 반도체 기판 일면의 상기 셀부에 형성되는 것을 특징으로 하는 반도체 칩.
  5. 제 1항에 있어서,
    상기 제1입출력 패드는 상기 반도체 기판 타면의 상기 셀부에 형성되는 것을 특징으로 하는 반도체 칩.
  6. 제 5항에 있어서,
    상기 셀부에 형성되며 상기 반도체 기판의 일면 및 타면을 관통하여 상기 회로 패턴과 상기 제1입출력 패드를 전기적으로 연결하는 관통 배선을 더 포함하는 것을 특징으로 하는 반도체 칩.
  7. 제 5항에 있어서,
    상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 하는 반도체 칩.
  8. 셀부 및 주변부로 구획되며 일면 및 상기 일면에 대항하는 타면을 갖는 반도체 기판, 상기 반도체 기판의 일면 상에 형성되며 상기 셀부 및 주변부와 연결되는 회로 패턴, 상기 셀부에 형성되며 상기 회로 패턴과 연결되는 제1입출력 패드, 상기 주변부에 형성되며 상기 회로 패턴과 연결되는 제2입출력 패드 및 상기 반도체 기판의 일면 및 타면을 관통하고 상기 주변부에 형성되어 상기 제2입출력 패드와 전기적으로 연결된 관통 전극을 각각 포함하고 적층되는 다수의 반도체 칩들을 포함하며,
    상기 다수의 반도체 칩들 중 상부에 위치하는 반도체 칩의 제2입출력 패드와 하부에 위치하는 반도체 칩의 관통 전극이 연결되도록 적층되는 것을 특징으로 하는 적층 반도체 패키지.
  9. 제 8항에 있어서,
    상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 하는 적층 반도체 패키지.
  10. 제 8항에 있어서,
    상기 제1입출력 패드는 상기 반도체 기판 일면의 상기 셀부에 형성되는 것을 특징으로 하는 적층 반도체 패키지.
  11. 제 8항에 있어서,
    상기 제1입출력 패드는 상기 반도체 기판 타면의 상기 셀부에 형성되는 것을 특징으로 하는 적층 반도체 패키지.
  12. 제 11항에 있어서,
    상기 셀부에 형성되며 상기 반도체 기판의 일면 및 타면을 관통하여 상기 회로 패턴과 상기 제1입출력 패드를 전기적으로 연결하는 관통 배선을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  13. 제 11항에 있어서,
    상기 제1입출력 패드는 상기 제2입출력 패드보다 큰 사이즈로 형성되는 것을 특징으로 하는 적층 반도체 패키지.
  14. 제 8항에 있어서,
    상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제1입출력 패드를 노출시키도록 상기 최하부 반도체 칩의 일면에 형성되는 절연층을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  15. 제 14항에 있어서,
    상기 최하부 반도체 칩의 제1입출력 패드에 부착되는 외부접속단자를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  16. 제 8항에 있어서,
    상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제1입출력 패드를 노출시키도록 상기 최하부 반도체 칩의 일면에 형성되는 제1절연층;
    상기 절연층 상에 형성되며 상기 최하부 반도체 칩의 제1입출력 패드와 전기적으로 연결되는 재배선; 및
    상기 재배선을 포함하는 상기 제1절연층 상에 형성되며 상기 재배선의 일부를 노출시키는 제2절연층을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  17. 제 16항에 있어서,
    상기 제2절연층에 의해 노출된 재배선 상에 형성되는 외부접속단자를 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  18. 제 8항에 있어서,
    상기 적층된 다수의 반도체 칩들이 실장되며 상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제1입출력 패드와 전기적으로 연결되는 기판을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
  19. 제 8항에 있어서,
    상기 적층된 다수의 반도체 칩들이 실장되며 상기 적층된 다수의 반도체 칩들 중 최하부 반도체 칩의 제2입출력 패드와 전기적으로 연결되는 기판을 더 포함하는 것을 특징으로 하는 적층 반도체 패키지.
KR1020100053361A 2009-11-20 2010-06-07 반도체 칩 및 이를 갖는 적층 반도체 패키지 KR101123804B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090112624 2009-11-20
KR20090112624 2009-11-20

Publications (2)

Publication Number Publication Date
KR20110056205A true KR20110056205A (ko) 2011-05-26
KR101123804B1 KR101123804B1 (ko) 2012-03-12

Family

ID=44061485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053361A KR101123804B1 (ko) 2009-11-20 2010-06-07 반도체 칩 및 이를 갖는 적층 반도체 패키지

Country Status (2)

Country Link
US (1) US8283765B2 (ko)
KR (1) KR101123804B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120068216A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 집적회로
US8618647B2 (en) * 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
US11270759B2 (en) 2019-10-21 2022-03-08 Samsung Electronics Co., Ltd. Flash memory device and computing device including flash memory cells
KR20210047413A (ko) * 2019-10-21 2021-04-30 삼성전자주식회사 플래시 메모리 장치 및 플래시 메모리 셀들을 포함하는 컴퓨팅 장치
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR20220054118A (ko) 2020-10-23 2022-05-02 삼성전자주식회사 적층 칩 패키지

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2000269339A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体集積回路装置とその配線配置方法
KR100567225B1 (ko) * 2001-07-10 2006-04-04 삼성전자주식회사 칩 패드가 셀 영역 위에 형성된 집적회로 칩과 그 제조방법 및 멀티 칩 패키지
JP4025044B2 (ja) * 2001-09-27 2007-12-19 株式会社東芝 半導体集積回路装置
JP2006032380A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7226857B2 (en) * 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
KR100605315B1 (ko) 2004-07-30 2006-07-28 삼성전자주식회사 집적회로 칩의 입출력 패드 구조
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100722787B1 (ko) * 2005-04-25 2007-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
SG130066A1 (en) * 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US20070090517A1 (en) * 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100809324B1 (ko) * 2006-02-07 2008-03-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100753415B1 (ko) * 2006-03-17 2007-08-30 주식회사 하이닉스반도체 스택 패키지
US20080142928A1 (en) * 2006-12-15 2008-06-19 Arkalgud Sitaram Semiconductor component with through-vias
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7951704B2 (en) * 2008-05-06 2011-05-31 Spansion Llc Memory device peripheral interconnects and method of manufacturing
JP2010016062A (ja) * 2008-07-01 2010-01-21 Toshiba Corp 半導体装置
JP2010021449A (ja) * 2008-07-11 2010-01-28 Toshiba Corp 半導体装置
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
KR20100018156A (ko) * 2008-08-06 2010-02-17 삼성전자주식회사 적층형 반도체 소자 및 그 제조 방법
JP2010056439A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置及びその製造方法
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR101703747B1 (ko) * 2009-12-30 2017-02-07 삼성전자주식회사 적층 구조의 반도체 칩들을 구비하는 반도체 메모리 장치, 반도체 패키지 및 시스템

Also Published As

Publication number Publication date
KR101123804B1 (ko) 2012-03-12
US8283765B2 (en) 2012-10-09
US20110121433A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US7119427B2 (en) Stacked BGA packages
TWI436469B (zh) 多晶片模組的改良電性連接
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
US7888785B2 (en) Semiconductor package embedded in substrate, system including the same and associated methods
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20110099555A (ko) 적층형 반도체 패키지
CN102163595A (zh) 堆叠半导体封装
CN107424973A (zh) 封装基板及其制法
US11232999B2 (en) Chip package structure and method for forming chip package
US9917073B2 (en) Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
KR20100088514A (ko) 반도체 패키지
KR101096455B1 (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
KR20110055985A (ko) 스택 패키지
KR20160047841A (ko) 반도체 패키지
KR20210020640A (ko) 반도체 패키지
TWI613771B (zh) 半導體封裝
JP2008270597A (ja) 半導体装置
CN101465341B (zh) 堆叠式芯片封装结构
CN113517253A (zh) 半导体封装件
KR20210008780A (ko) 브리지 다이를 포함한 반도체 패키지
JP2005332973A (ja) 半導体装置およびその製造方法
KR101169688B1 (ko) 반도체 장치 및 적층 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100607

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111006

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120112

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120228

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120229

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150121

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160121

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170124

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180122

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200129

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210126

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220125

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231210