[go: up one dir, main page]

KR20110043422A - 박막형 열전 에너지변환 모듈 제조 방법 - Google Patents

박막형 열전 에너지변환 모듈 제조 방법 Download PDF

Info

Publication number
KR20110043422A
KR20110043422A KR1020100075959A KR20100075959A KR20110043422A KR 20110043422 A KR20110043422 A KR 20110043422A KR 1020100075959 A KR1020100075959 A KR 1020100075959A KR 20100075959 A KR20100075959 A KR 20100075959A KR 20110043422 A KR20110043422 A KR 20110043422A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
semiconductor pattern
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100075959A
Other languages
English (en)
Other versions
KR101068490B1 (ko
Inventor
한승우
박현성
현승민
김정엽
장봉균
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020100075959A priority Critical patent/KR101068490B1/ko
Publication of KR20110043422A publication Critical patent/KR20110043422A/ko
Application granted granted Critical
Publication of KR101068490B1 publication Critical patent/KR101068490B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/853—Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 물리 기상 증착을 이용하여 기판(wafer)위에 n형 반도체 패턴과 p형 반도체 패턴을 형성하여 박막형 열전 에너지변환 모듈을 제조하는 공정에 관한 것이다.
보다 구체적으로는 열전 박막소재로 이용되는 금속화합물을 co-evaporating이나 co-sputtering 공정을 이용하여 증착함으로써 정확한 조성비를 갖는 n형 반도체 패턴과 p형 반도체 패턴으로 형성하여 열전성능이 높은 박막형 열전 에너지변환 모듈을 제조하는 공정에 관한 것이다.

Description

박막형 열전 에너지변환 모듈 제조 방법{METHOD FOR MANUFACTURING THE THIN FILM THERMOELECTRIC ENERGY CONVERSION MODULE}
본 발명은 열전 에너지변환 모듈을 제조하는 방법에 관한 것으로서, 더욱 상세하게는 열전소재로 이용되는 금속화합물을 co-evaporating이나 co-sputtering 공정을 이용하여 증착함으로써 정확한 조성비를 갖는 n형 반도체 패턴과 p형 반도체 패턴으로 형성할 수 있도록 하는 박막형 열전 에너지변환 모듈 제조 방법에 관한 것이다.
제벡 효과(Seebeck)나 펠티에(Peltier) 효과 등 열의 흐름과 전류가 서로 영향을 미치는 물리 현상은 "열전 효과(thermoelectric effects)"로 총칭된다.
열전 효과는 다른 열전 성능(thermoelectric properties: 熱電性能)을 갖는 이종금속이나 이종 반도체를 접합한 회로에서 발생한다.
이러한 이종금속이나 이종 반도체의 접합부에 온도차가 있는 경우, 이 회로에서 전류가 발생하는 현상은 제벡 효과(Seebeck)라 한다.
그리고 이종금속 회로나 이종 반도체를 접합한 회로에 직류전류를 인가하면, 상기 접합부의 한쪽은 발열하고, 다른 쪽은 흡열하는 현상이 일어나는데, 이 현상을 펠티에(Peltier) 효과라 한다.
도 1은 일반적인 이종 반도체를 이용한 열전변환 모듈을 도시한 사시도이다.
도 1을 참조하면, 열전변환 모듈은 p형 반도체(1)와 n형 반도체(2)가 교대로 배열되어 있다.
그리고 p형 반도체(1) 및 n형 반도체(2)는 전극(3)에 각각 접속되어 있고, 일단부측에 배치되는 p형 반도체(1)의 하단부면에는 외부 접속되는 전극(4)이 접속되고, 다른 쪽 단부측에 배치되는 N형 반도체(2)의 하단부면에는 외부 접속되는 전극(5)이 접속된다.
P형 반도체(1) 및 N형 반도체(2)는 전극(4)과 전극(5) 사이에 π형으로 직렬 접속되어 있다.
P형 반도체(1) 및 N형 반도체(2)의 상단부면에 접속되는 전극(3)에는 열전도성 기판(good thermally conductive substrate)(6)이 접촉된다.
P형 반도체(1) 및 N형 반도체(2)의 하단부면에 접속되는 전극(3,4,5)에는 열전도성 기판(7)이 접촉된다.
그리고 직류 전원이 전극(4)과 전극(5) 사이에 접속되되, 전극(5)을 플러스(+)측으로 하고, 전극(4)을 마이너스(-)측으로 하여 열전변환 모듈에 전류가 흐르게 하면, p형 반도체(1)와 n형 반도체(2)의 접합부에 있어서는 전류 방향에 의존하여 열전도성 기판(6)에서는 열을 흡수하여 냉각되고, 열전도성 기판(7)에서는 열을 방출하여 가열된다.
한편, 전극(4)과 전극(5) 사이에 부하를 접속하여 폐회로를 구성하고, 열전도성 기판(6)을 저온 측으로 하고, 열전도성 기판(7)을 고온 측으로 하여 열전도성 기판(6)과 열전도성 기판(7) 사이에 온도차를 부여하면 폐회로에 전류가 흘러 전력을 얻을 수 있다.
따라서 열전변환 모듈은 그 기본적인 구성은 대략 동일하며, 제벡 효과를 이용하면 발전하고 펠티에 효과를 이용하면 온도를 제어할 수 있으므로, 열전변환 모듈은 열전 발전 모듈 또는 열전 냉각 모듈로서 이용할 수 있다.
그런데 최근에 들어서는 각종 기기 및 장비의 환경 친화적 요구와 더불어 극소형화를 위하여 나노기술을 적용한 나노 및 마이크로 스케일, 즉 두께가 수㎛ 정도의 박막으로 형성된 열전소재를 사용한 박막형 열전 모듈의 제조공정연구가 진행되고 있다.
이러한 박막형 열전 모듈의 제조에 관한 종래기술로는 국내 특허등록 제10-0819852호에 개시된 기술이 있다.
상기 종래기술은 n형 및 p형 열전 반도체들을 증착된 다결정 실리콘 층에 선택적으로 이온을 주입하여 형성하는 것인데, 이 경우 다결정 실리콘의 물성 특징 때문에 충분한 열전성능을 얻기 어려워 실용화되지 못하고 있다.
따라서 상온을 포함한 실용성있는 온도에서 충분한 열전 성능을 얻기 위해서는 현재까지 그 효율성이 입증된 Bi2Te3 또는 Bi0 .5Sb1 .5Te3 등의 금속성 열전 박막소재를 사용하여야 한다.
그런데 상기 금속성 열전 박막소재는 상기 종래기술과 같이 이온주입법을 사용하여 효율을 얻기 어려우므로 증착공정을 이용하여야 하는데, 이 경우에는 증착과정에서 타깃의 조성과 증착공정 중 입자화되어 기판에 부착된 소재의 조성에 변화가 일어나는 문제점이 발생한다.
즉 Bi2Te3의 경우 타깃이 정확하게 Bi:Te = 2:3의 조성으로 제조되어 있다 하더라도 증착공정 중 입자화되어 기판에 부착된 Bi:Te는 2:3의 조성으로 정확하게 일치하지 않고 오차가 발생하게 되는데, 이러한 조성의 변화는 열전 성능의 심각한 저하를 초래한다.
본 발명의 목적은 물리 기상 증착을 이용하여 기판(wafer)위에 n형 반도체 패턴과 p형 반도체 패턴을 형성하여 박막형 열전 에너지변환 모듈을 제조하는 공정을 제공하고자하는 것이다. 보다 구체적으로는 열전 박막소재로 이용되는 금속화합물을 co-evaporating이나 co-sputtering 공정을 이용하여 정확한 조성비를 갖는 n형 반도체 패턴과 p형 반도체 패턴으로 형성함으로써 열전성능이 높은 박막형 열전 에너지변환 모듈을 제조하는 공정을 제공하고자 하는 것이다.
본 발명의 박막형 열전 에너지변환 모듈 제조 방법은,
π형으로 접속되는 p형 반도체 패턴과 n형 반도체 패턴이 직렬로 연결된 열전 에너지변환 모듈을 제조하는 방법에 있어서, 기판 상에 절연층과 제 1 리프트 오프 전용 포토레지스트(LOR; Lift-Off Resistor) 및 제 1 포토레지스트를 순차로 형성하는 단계와, 상기 제 1 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 1 포토레지스트를 이용하여 제 1 LOR 패턴을 형성하는 단계와, 상기 제 1 LOR 패턴이 형성된 기판상에 전극층을 형성하는 단계와, 상기 패터닝된 제 1 LOR 패턴 및 제 1 포토레지스트 패턴을 제거하여 절연층의 일부를 노출시키는 단계와, 상기 절연층 일부가 노출된 결과물 상에 제 2 LOR과 제 2 포토레지스트를 순차로 형성하는 단계와 상기 제 2 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 2 포토레지스트를 이용하여 제 2 LOR을 제거하고 전극층의 일부 상부면을 노출하는 단계와, 상기 노출된 전극층 상에 제 1 반도체 패턴을 형성하는 단계와 상기 제 2 포토레지스트 패턴과 제 2 LOR을 제거하여 절연층의 일부와 제 1 반도체 패턴을 노출시키는 단계와, 상기 절연층 일부와 제 1 반도체 패턴이 노출된 결과물 상에 제 3 LOR과 제 3 포토레지스트를 순차로 형성하는 단계와 상기 제 3 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 3 포토레지스트를 이용하여 제 3 LOR을 제거하고 전극층의 일부 상부면을 노출하는 단계와, 상기 노출된 전극층 상에 제 1 반도체와 반대 타입의 제 2 반도체 패턴을 형성하는 단계와 상기 제 3 포토레지스트 패턴과 제 3 LOR을 제거하여 절연층의 일부와 제 1 반도체 패턴 및 제 2 반도체 패턴을 노출시키는 단계와, 전체 구조물 상에 제 4 포토레지스트를 형성한 후 상기 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면을 노출시키는 단계와, 상기 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면에 상부전극을 형성하는 단계와, 상기 제 4 포토레지스트를 제거하는 단계를 포함한다.
본 발명의 박막형 열전 에너지변환 모듈 제조를 위한 또 다른 방법은, π형으로 접속되는 p형 반도체 패턴과 n형 반도체 패턴이 직렬로 연결된 열전 에너지변환 모듈을 제조하는 방법에 있어서, 기판 상에 절연층과 제 1 리프트 오프 전용 포토레지스트(LOR; Lift-Off Resistor) 및 제 1 포토레지스트를 순차로 형성하는 단계, 상기 제 1 포토레지스트를 패터닝하는 단계, 상기 패터닝된 제 1 포토레지스트를 이용하여 제 1 LOR 패턴을 형성하는 단계, 상기 제 1 LOR 패턴이 형성된 기판상에 전극층을 형성하는 단계, 상기 패터닝된 제 1 LOR 패턴 및 제 1 포토레지스트 패턴을 제거하여 절연층의 일부를 노출시키는 단계, 상기 절연층 일부가 노출된 결과물 상에 제 1 반도체를 전체적으로 형성하는 단계, 상기 전체적으로 형성된 제1 반도체의 상부에 제 2 포토레지스트를 증착하는 단계, 상기 제 2 포토레지스트를 패터닝하여 제 2 포토레지스트 패턴을 형성하는 단계, 상기 제 2 포토레지스트 패턴을 이용하여 제 1 반도체 패턴을 형성하는 단계, 상기 제 1 반도체 패턴 위에 남아있는 제 2 포토레지스트 패턴을 제거하여 제 1 반도체 패턴의 상부면이 노출시키는 단계, 상기 1 반도체 패턴의 상부면이 노출된 결과물 상에 제 1 반도체와 반대 타입의 제 2 반도체를 전체적으로 형성하는 단계, 상기 전체적으로 형성된 제2 반도체의 상부에 제 3 포토레지스트를 증착하는 단계, 상기 제 3 포토레지스트를 패터닝하여 제 3 포토레지스트 패턴을 형성하는 단계, 상기 제 3 포토레지스트 패턴을 이용하여 제 2 반도체 패턴을 형성하는 단계, 상기 제 2 반도체 패턴 위에 남아있는 제 3 포토레지스트 패턴을 제거하고 제 1 반도체 패턴 및 제 2 반도체 패턴을 노출시키는 단계, 상기 제 1 반도체 패턴 및 제 2 반도체 패턴을 노출시킨 전체 구조물 상에 제 4 포토레지스트를 형성한 후 상기 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면을 노출시키는 단계와 상기 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면에 상부전극을 형성하는 단계 및 상기 제 4 포토레지스트를 제거하는 단계를 포함한다.
본 발명의 박막형 열전 에너지변환 모듈 제조를 위한 또 다른 방법은, π형으로 접속되는 p형 반도체 패턴과 n형 반도체 패턴이 직렬로 연결된 열전 에너지변환 모듈을 제조하는 방법에 있어서, 기판 상에 절연층과 전극층을 형성하는 단계와, 상기 전극층 상에 제 1 포토레지스트를 형성하는 단계와, 상기 제 1 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 제 1 포토레지스트를 이용하여 상기 절연층의 일부를 노출시키는 단계와, 상기 절연층 일부가 노출된 결과물 상에 리프트 오프 전용 포토레지스트와 제 2 포토레지스트 패턴을 순차로 형성하는 단계와, 상기 제 2 포토레지스트 패턴을 이용한 사진 식각 공정을 통해 상기 전극층의 일측 상부면을 노출시키는 단계와, 상기 노출된 전극층 상에 제 1 반도체 패턴을 형성하는 단계와, 상기 제 2 포토레지스트 패턴 및 리프트 오프 전용 포토레지스트를 제거하는 단계와, 상기 제 1 반도체 패턴 상에 본딩층을 형성하여 제 1 패턴을 형성하는 단계와, 상기 공정과 동일한 공정을 진행하여 제 1 반도체와 반대 타입의 제 2 반도체 패턴을 갖는 제 2 패턴을 형성하는 단계 및 상기 제 1 패턴의 전극층의 상부면에 제 2 패턴의 본딩층이 접속되도록 본딩하는 단계를 포함한다.
특히 본 발명에서는 상기 제 1 반도체 패턴을 co-sputtering 공정 또는 co-evaporating 공정으로 형성할 때, 순수 Bi와 Te를 타깃으로 사용하되 Bi와 Te 타깃 각각에 걸리는 파워를 조절함으로써 Bi와 Te 각각의 입자들이 최종적으로 기판에 증착될 때 Bi-Te 박막인 Bi2Te3막으로 정확한 조성을 가지도록 조정한다.
마찬가지로 상기 제 2 반도체 패턴을 co-sputtering 공정 또는 co-evaporating 공정으로 형성할 때, Bi-Sb합금과 순수 Te를 타깃으로 사용하되 Bi-Sb합금과 Te 타깃 각각에 걸리는 파워를 조절함으로써 Bi-Sb합금과 Te 각각의 입자들이 최종적으로 기판에 증착될 때 Bi-Sb-Te 박막인 Bi0 .5Sb1 .5Te3막으로 정확한 조성을 가지도록 조정한다.
본 발명은 기판(wafer)위에 n형 반도체 패턴과 p형 반도체 패턴을 형성하기 위하여 증착공정을 사용할 때, 열전 박막소재인 금속화합물을 co-evaporating이나 co-sputtering 공정을 이용함으로써 정확한 조성비를 갖는 금속화합물을 증착시켜 열전 성능의 저하를 방지할 수 있다..
또한 각각의 기판 상에 n형 반도체 패턴과 p형 반도체 패턴을 각각 따로 형성하는 경우에는 n형 반도체 패턴과 p형 반도체 패턴이 형성된 각각의 기판을 본딩시킴으로써, 다수의 절연층과 포토레지스트 증착 과정을 단축하여 공정을 단순화할 수 있으므로 생산 효율성을 향상시킬 수 있다.
그리고 각각의 기판을 본딩시킬 때 솔더볼을 이용함으로써 n형 반도체 패턴과 p형 반도체 패턴의 배열오차와 높이오차를 보정할 수 있어 작업과정이 간편해진다. 즉 미소한 제작 오차가 발생하거나, 상하 기판의 접속을 위한 제어의 정밀도를 어느 정도 낮출 때에도 열전 성능의 저하 없이 열전 에너지변환 모듈을 제작할 수 있는 효과가 있다.
도 1은 일반적인 이종 반도체를 이용한 열전변환 모듈을 도시한 사시도.
도 2a 내지 도 2o는 본 발명의 제 1 실시례에 따른 박막형 열전 에너지변환 모듈 제조 방법을 나타낸 순차적인 공정 단면도.
도 3a 내지 도 3n은 본 발명의 제 3 실시례에 따른 박막형 열전 에너지변환 모듈 제조 방법을 순차로 나타낸 공정 단면도.
도 4a 내지 도 4i는 본 발명의 제 2 실시례에 따른 박막형 열전 에너지변환 모듈 제조 방법을 나타낸 순차적인 공정 단면도.
본 발명은 π형으로 접속되는 p형 반도체 패턴과 n형 반도체 패턴이 직렬로 연결된 열전 에너지변환 모듈을 제조하는 방법에 관한 것으로, 도 2a 내지 도 2o는 본 발명의 제 1 실시례를 나타낸 순차적인 공정 단면도이다.
도 2a를 참조하면, 실리콘 기판(10) 상에 절연층(12)과 제 1 리프트 오프 전용 포토레지스트(LOR; Lift-Off Resistor,14) 및 제 1 포토레지스트(16)를 차례로 형성한다. 기판(10)은 실리콘 웨이퍼를 이용하고, 절연층(12)은 열산화 공정을 통해 형성되는 실리콘 산화막(SiO2)을 이용한다.
LOR(Lift-off Resistor)은 후술하는 리프트 오프 공정시에 일반적인 포토레지스트를 이용하는 경우 패턴 제거 영역이 일정 높이를 갖는 패턴의 T자 형태 구현이 어렵기 때문에 이용하는 것이다.
제 1 포토레지스트(16)는 스핀 코팅(Spin coating) 방식으로 증착한 후 프리베이크(Prebake) 공정을 통해 형성할 수 있다.
한편 기판(100) 상에 절연층(110)을 형성하기 이전에는 기판(100) 상에 잔류하는 이물질에 의해 패턴 불량이 발생하여 소자의 특성이 저하되는 것을 방지할 수 있도록 세정공정을 더 진행할 수 있다.
세정공정은 끓는 H2SO4 : H2O2=1:1 용액에서 8~12분 바람직하게는 10분 동안 진행하고, 50:1의 불산 용액에 6~8분 바람직하게는 7분간 디핑하여 실시할 수 있다.
도 2b를 참조하면, 제 1 포토레지스트(16)에 대한 노광 및 현상 공정을 진행하여 제 1 포토레지스트 패턴(16')을 형성한 후 제 1 포토레지스트 패턴(16')을 식각 마스크로 이용한 식각 공정을 진행하여 제 1 LOR 패턴(14')을 형성한다.
도 2c를 참조하면, 제 1 LOR 패턴이 형성된 기판상에 전극층을 형성한다. 전극층은, 열전도성 및 전기 전도성이 우수한 금(Au;18)을 이용함이 바람직하며, 금과 기판 사이의 접착력을 향상시키기 위하여 접착 특성이 우수한 티타늄(Ti;22)을 더 형성할 수 있다. 본 발명에서는 20㎚ 두께로 티타늄(Ti)을 형성하고 200㎚의 두께로 금(Au)을 형성하는 것이 바람직하다. 또한 티타늄과 금 사이에 접합성을 좋게 하기위하여 크롬(Cr;20)층을 개재시킬 수 있다.
예를 들어 티타늄(Ti;22), 크롬(Cr;20), 금(Au;18)을 스퍼터닝 공정을 진행하여 순차로 증착하여 형성할 수 있다.
도 2d를 참조하면, 리프트 오프(Lift-off) 공정을 진행하여 패터닝된 제 1 LOR 패턴(14') 및 제 1 포토레지스트 패턴(16')을 제거하여, 실리콘 산화막으로 형성된 절연층(12)의 일부를 노출시킨다.
도 2e를 참조하면, 상기 절연층(12) 일부가 노출된 결과물 상에 제 2 LOR(24)을 증착하고, 그 상부에 제 2 포토레지스트(26)를 증착한다.
여기서 제 2 LOR(24)과 제 2 포토레지스트(26)는 스핀 코팅(Spin Coating) 방식으로 증착할 수 있다.
도 2f를 참조하면, 노광 및 현상 공정을 진행하여 후술하는 n형 패턴 영역을 정의하는 제 2 포토레지스트 패턴(26')을 형성하고, 상기 제 2 포토레지스트 패턴을 식각마스크로 이용하여 제 2 LOR(24)에 대한 식각 공정을 진행하여 전극층의 상부면을 노출시킨다. 전극층을 노출한 후에 후술하는 제 1 반도체 패턴과의 접착 특성을 향상시키기 위하여 플라즈마 클리닝 공정을 더 진행할 수 있다.
도 2g를 참조하면, 상기 노출된 전극층 상부면에 제 1 반도체 패턴을 형성하는데, 예를 들면 스퍼터링 공정을 진행하여 노출된 전극층 위에 n형 반도체 패턴(28)을 형성하는 것이 될 수 있다.
이때 타깃을 Bi2Te3의 금속화합물의 상태로 하여 증착공정을 실행하면 입자화된 Bi와 Te가 최종적으로 기판에 증착되어 Bi-Te 박막을 형성할 때 정확한 조성의 Bi2Te3막을 형성하기 어려워 열전 성능이 저하되므로, 본 발명에서는 co-sputtering 또는 co-evaporating의 증착공정을 실시한다.
즉 제 1 반도체 패턴(160a)은 파워를 조절함으로써 두 물질의 조성비를 제어할 수 있는 co-sputtering 공정 또는 co-evaporating 공정을 통해 형성하며, co-sputtering 공정 또는 co-evaporating 공정은 상온~150℃의 온도 하에서 실시할 수 있다.
예를 들어, 순수 Bi와 Te 타깃을 사용하여 Bi와 Te 타깃 각각에 걸리는 파워를 조절하여 증착공정을 실시하면 Bi와 Te 각각의 입자들이 최종적으로 기판에 증착될 때 Bi-Te 박막인 Bi2Te3막으로 정확한 조정을 가지도록 조정할 수 있다.
도 2h를 참조하면, 리프트 오프(Lift-off) 공정을 진행하여 제 2 포토레지스트 패턴(26')과 제 2 LOR(24)을 제거하여 절연층의 일부와 제 1 반도체 패턴을 노출시킴으로써 제 1 반도체 패턴(28)(도면에서는 n형 반도체 패턴)을 완성한다.
도 2i를 참조하면, 상기 절연층 일부와 제 1 반도체 패턴이 노출된 결과물 상에 제 3 LOR(30)과 제 3 포토레지스트(32)를 순차로 증착 형성한다.
도 2j를 참조하면, 노광 및 현상 공정을 진행하여 후술하는 p형 패턴 영역을 정의하는 제 3 포토레지스트 패턴(32')을 형성하고, 상기 제 3 포토레지스트 패턴(32')을 이용하여 제 3 LOR(30)을 식각함으로써, p형 패턴 영역의 전극층의 상부면을 노출시킨다.
도 2k를 참조하면, 상기 노출된 전극층 상에 제 1 반도체와 반대 타입의 제 2 반도체 패턴(34)을 형성하는데, 예를 들면 p형 패턴 영역에 스퍼터링 공정을 진행하여 p형 패턴 영역의 전극층 위에 p형 반도체 패턴을 형성하는 것이 될 수 있다.
여기서, 제 2 반도체 패턴(34)은 상기 제 1 반도체 패턴을 형성하는 것과 동일한 방법으로, 파워를 조절함으로써 두 물질의 조성비를 제어할 수 있는 co-sputtering 공정 또는 co-evaporating 공정을 통해 형성할 수 있다.
예를 들어, Bi-Sb 합금과 Te 타깃을 사용하여 Bi-Sb-Te 박막인 Bi0.5Sb1.5Te3막으로 형성할 수 있다.
도 2l을 참조하면, 리프트 오프(Lift-off) 공정을 진행하여 제 3 포토레지스트 패턴(32')과 제 3 LOR(30)을 제거하여 절연층의 일부와 제 1 반도체 패턴 및 제 2 반도체 패턴을 노출시킨다.
도 2m을 참조하면, 전체 구조물 상에 제 4 포토레지스트(36)를 증착하고 노광 및 현상 공정을 진행하여 1 반도체 패턴(n형 반도체 패턴) 및 제 2 반도체 패턴(p형 반도체 패턴)의 상부면을 노출시킨다.
도 2n을 참조하면, 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면에 상부전극(38)(예를 들면 티타늄/구리/금(Ti/Cu/Au) 등)을 전기도금 방식으로 형성한다.
도 2o를 참조하면, 제 4 포토레지스트(36) 제거 공정을 진행한다.
이후 제 1 반도체 패턴과 제 2 반도체 패턴의 상부전극(38)의 상면에 기판을 본딩하여 열전 에너지변환 모듈을 완성한다.
그리고 각 반도체 패턴은 보통 250~300℃의 온도에서 가장 좋은 열전 성능을 갖는데, 포토레지스트 패턴을 이용하여 패터닝 공정을 하므로, 고온에서 반도체 패턴을 형성하기 어려운 문제가 있다.
즉, 포토레지스트는 열에 약한 특성을 가지기 때문에 반도체 패턴을 250~300℃의 고온에서 형성하기 어려워 상온~150℃ 온도에서 co-sputtering 공정 등을 통해 형성하고, 포토레지스트 패턴을 제거한 후에 열전 성능을 높이기 위한 추가의 열공정을 진행한다.
본 발명의 제 2 실시례는 상술한 제 1 실시례의 도 2a 내지 도 2d 공정은 동일하며 그 이후의 공정이 상이하므로, 도 2a 내지 도 2d 공정에 대한 설명은 생략하고 그 이후의 공정에 대해서만 설명하도록 한다.
도 4a를 참조하면, 상기 절연층(12) 일부가 노출된 결과물 상에 제 1 반도체를 전체적으로 형성하는데, 예를 들면 스퍼터링 공정을 진행하여 노출된 전극층 위에 n형 반도체(29)를 형성하는 것이 될 수 있다. 반도체 증착 가공법은 상기 실시례1과 동일한 방법으로 할 수 있다.
도 4b를 참조하면, 상기 전체적으로 형성된 제1 반도체의 상부에 제 2 포토레지스트(26)를 증착한다. 제 2 포토레지스트(150)는 스핀 코팅(Spin Coating) 방식으로 증착할 수 있다.
도 4c를 참조하면, 노광 및 현상 공정을 진행하여 제 2 포토레지스트 패턴(26')을 형성한다.
도 4d를 참조하면, 상기 제 2 포토레지스트 패턴(26')을 식각마스크로 이용하여 제 1 반도체에 대한 식각 공정을 진행하여 제 1 반도체 패턴을 형성한다. 여기서 제 1 반도체 패턴은 n형 반도체 패턴(28)을 형성하는 것이 될 수 있다.
도 4e를 참조하면, 상기 제 1 반도체 패턴 위에 남아있는 식각마스크로 이용된 제 2 포토레지스트 패턴(26')을 제거하여 제 1 반도체 패턴의 상부면을 노출시킴으로써 제 1 반도체 패턴(28)(도면에서는 n형 반도체 패턴)을 완성한다.
이후 상기 절연층 일부와 제 1 반도체 패턴이 노출된 결과물에 대하여 상기 도 4a와 도 4e까지의 과정을 그대로 적용하여 제 1 반도체와 반대 타입의 제 2 반도체 패턴(예를 들어 p형 반도체 패턴)을 형성한다.
즉 도 4f에 도시된 것처럼 상기 제 1 반도체 패턴의 상부면이 노출된 결과물 상에 제 2 반도체를 전체적으로 형성하고, 다시 도 4g에 도시된 것처럼 전체적으로 형성된 제2 반도체의 상부에 제 3 포토레지스트(32)를 증착하여, 도 4h에 도시된 것과 같이 제 3 포토레지스트(32)를 패터닝하여 제 3 포토레지스트 패턴(32')을 형성한 다. 이때 제 3 포토레지스트 패턴(32')은 상기 제 1 반도체 패턴의 상부면에도 형성하여 1 반도체 패턴을 보호한다.
그 다음 도 4i에 도시된 바와 같이 상기 제 3 포토레지스트 패턴(32')을 이용하여 제 2 반도체 패턴(34)(도면에서는 p형 반도체 패턴)을 형성하게 된다.
이후 제 2 반도체 패턴 위에 남아있는 제 3 포토레지스트 패턴(32')을 제거하면 제 1 반도체 패턴 및 제 2 반도체 패턴이 노출되어 결과적으로 상기 실시례1에서 도 2l에 나타나 것과 동일하게 절연층의 일부와 제 1 반도체 패턴 및 제 2 반도체 패턴이 형성된 구조물이 형성된다.
이후 제 1 반도체 패턴과 제 2 반도체 패턴의 상부전극(38)을 형성하고 그 상면에 기판을 본딩하여 열전 에너지변환 모듈을 완성하는 과정은 상기 실시례1의 도 2m에서 도 2o까지의 공정과 동일하게 진행하게 된다.
상기 본 발명의 실시례2는 실시례1에 비하여 공정이 단순해지므로 제조시간을 대폭 단축할 수 있는 효과를 얻게 된다.
도 3a 내지 도 3n은 본 발명의 제 3 실시례에 따른 박막형 열전 에너지변환 모듈 제조 방법을 순차로 나타낸 공정 단면도이다.
본 발명의 제 3 실시례는 상기 제 1 실시례에 따른 박막형 열전 에너지변환 모듈 제조 방법이, 단일 기판 상에 n형 반도체 패턴을 형성한 후 p형 반도체 패턴을 형성함으로써, LOR막 증착과 포토레지스트 증착 공정, 노광 및 현상 공정, 식각 공정 및 LOR막과 포토레지스트 제거 공정을 여러 번 진행해야 하므로 제조 시간이 증가하고, 생산 효율성 저하를 유발할 수 있으므로 이를 보완하기 위한 것이다.
도 3a를 참조하면, 기판(100) 상에 절연층(110)과 전극층(120)을 차례로 형성한다. 기판(100)과 절연층(110) 및 전극층(120)은 상기 실시례1과 동일하게 할 수 있다.
그리고 기판(100) 상에 절연층(110)을 형성하기 이전에 세정공정을 더 진행할 수 있는데 이는 실시례1과 같은 방법을 사용한다.
도 3b를 참조하면, 전극층(120) 상에 제 1 포토레지스트(130)를 형성한다. 이때, 제 1 포토레지스트(130)는 스핀 코팅(Spin coating) 방식으로 증착한 후 프리베이크(Prebake) 공정을 통해 형성할 수 있다.
도 3c를 참조하면, 제 1 포토레지스트(130)에 대한 노광 공정과 현상 공정을 통해 제 1 포토레지스트 패턴(130')을 형성한다.
도 3d를 참조하면, 제 1 포토레지스트 패턴(130')을 식각 마스크로 이용하여 제 1 전극층(120)을 식각하여 절연층(110)의 일부를 노출시킨다.
도 3e를 참조하면, 절연층(110) 일부가 노출된 결과물 상에 리프트 오프 전용 포토레지스트(LOR; Lift-Off Resistor,140)와 제 2 포토레지스트(150)를 순차로 형성한다. 리프트 오프 전용 포토레지스트(140)는 스핀 코팅(Spin Coating) 방식으로 형성한다. 제 2 포토레지스트(150)는 스핀 코팅(Spin coating) 방식으로 증착한다.
도 3f를 참조하면, 제 2 포토레지스트(150)에 대한 사진 식각 공정을 진행하여 후술하는 반도체 패턴 영역을 정의하는 제 2 포토레지스트 패턴(150')을 형성한다.
도 3g를 참조하면, 제 2 포토레지스트 패턴(150')를 식각 마스크로 이용한 식각 공정을 통해 리프트 오프 전용 포토레지스트(140)를 식각하여 전극층(120)의 일측 상부면을 노출시킨다. 전극층(120)을 노출한 후에 후술하는 제 1 반도체 패턴(160a)과의 접착 특성을 향상시키기 위하여 플라즈마 클리닝 공정을 더 진행할 수 있다.
도 3h를 참조하면, 노출된 전극층(120) 상에 제 1 반도체 패턴(160a)을 형성한다.
여기서, 제 1 반도체 패턴(160a)은 파워를 조절함으로써 두 물질의 조성비를 제어할 수 있는 co-sputtering 공정 또는 co-evaporating 공정을 통해 형성할 수 있으며, 이는 상기 제 1 실시례와 동일한 방법이므로 상세한 설명은 생략한다.
도 3i를 참조하면, 제 1 반도체 패턴(160a) 상에 증착공정을 진행하여 추후 증착될 주석층과 반도체 패턴 사이의 확산을 방지하기 위하여 니켈층(Ni;170)을 형성한다. 본 실시례의 경우 확산방지층으로서 니켈층(170)을 형성하였으나, 다른 변형 실시례에서는 이 공정을 생략하거나 확산방지 대상물질에 따라 가장 적합한 다른 물질을 선택하여 확산방지층을 형성할 수 있다.
도 3j를 참조하면, 니켈층(170) 상에 본딩층인 주석층(Sn;180)을 증착공정으로 형성한다.
도 3k를 참조하면, 제 2 포토레지스트 패턴(150') 및 리프트 오프 전용 포토레지스트(140)를 제거하여 제 1 패턴(200)을 완성한다.
그리고 상술한 도 3a 내지 도 3k의 공정과 동일한 공정을 진행하여 도 3l과 같이 제 2 패턴(300)을 형성하되, 제 1 반도체 패턴(160a)과 반대 타입의 제 2 반도체 패턴(160b)을 가지는 제 2 패턴(300)을 형성한다.
여기서, 제 2 반도체 패턴(160b)은 파워를 조절함으로써 두 물질의 조성비를 제어할 수 있는 co-sputtering 공정 또는 co-evaporating 공정을 통해 형성할 수 있다. 이는 상기 제 1 실시례와 동일한 방법이므로 상세한 설명은 생략한다.
도 3m을 참조하면, 제 1 패턴(200) 상에 제 2 패턴(300)을 뒤집어 제 1 패턴과 제 2 패턴이 상호 대향하도록 위치시킨다.
도 3n을 참조하면, 제 1 패턴(200)의 전극층(120)의 상부면에 제 2 패턴(300)의 본딩 층인 주석층(Sn;180) 접속되도록 본딩하여 열전 에너지변환 모듈을 완성한다.
한편 제 3 실시례에서도 제 1 실시례와 마찬가지로 반도체 패턴을 상온~150℃ 온도에서 co-sputtering 공정 등을 통해 형성하고, 포토레지스트 패턴을 제거한 후에 열전 성능을 높이기 위한 추가의 열공정을 진행한다.
이에, 추가의 열공정을 진행하되, 니켈층(170)과 주석층(180)의 손상을 방지하기 위하여 200~250℃ 정도의 열공정을 진행한다.
한편 도 3m과 같이 제 1 패턴(200) 상에 제 2 패턴(300)을 뒤집어 제 1 과 제 2 패턴이 상호 대향하도록 위치시킨 후, 도 3n처럼 제 1 패턴(200)의 전극층(120)의 상부면에 제 2 패턴(300)의 본딩층인 주석층(Sn;180) 접속되도록 본딩하여 열전 에너지변환 모듈을 완성하는 경우, 각각의 반도체 패턴위에 형성된 본딩층의 위치가 반대편 기판 위의 전극층의 위치와 정확하게 일치하여야 하며, 서로 어긋나는 경우에는 열전 효율이 감소하게 된다.
그런데 상기한 바와 같이 본딩층의 위치가 기판 위의 전극층의 위치와 정확하게 일치시키기 위해서는 정밀한 제어가 가능한 고가의 제조장치가 필요하므로 제조단가 상승의 원인이 된다.
따라서 본 발명에서는 상기 본딩층을 생략하고 공지의 솔더볼을 이용하여 본딩을 수행할 수 있다. 솔더볼을 접착위치에 올려놓고 녹인 후 본딩을 수행하면 반도체 패턴의 위치와 반대편 기판 위의 전극층 위치가 약간 어긋나 있어도 솔더볼의 표면장력에 의해 정확한 제 위치를 알아서 찾아가서 배열오차를 보정하게 되므로 본딩이 이루어진다.
또한 형성된 반도체 패턴들의 높이가 약간의 오차를 가지는 경우에도 상기 본딩층을 형성하는 경우와 달리 솔더볼의 부피에 의하여 반도체 패턴과 반대편 기판 위의 전극층이 빈틈없이 접속하게 되므로 열전성능의 저하는 일어나지 않게 된다.
이와 같이 솔더볼을 사용하는 공법은 상기 도금에 의한 본딩층 형성하는 공정을 생략할 수 있으므로 작업과정이 간편해지며, 미소한 제작 오차가 발생하거나, 상하 기판의 접속을 위한 제어의 정밀도를 어느 정도 낮추어도 열전 성능의 저하 없이 열전 에너지변환 모듈을 완성할 수 있는 효과가 있다.
상기 제 3 실시례에서는 니켈층(170)과 주석층(180)의 손상을 방지하기 위하여, 200~250℃ 온도에서 열공정을 진행하나, 본 발명의 제 4 실시례는 반도체 패턴이 가장 놓은 열전 성능을 가지는 250~300℃ 온도에서 열공정이 진행이 가능한 방법을 제안한다.
본 발명의 제 3 실시례에서는 본딩층으로 주석층(180)을 형성하였으나, 본 발명의 제 4 실시례는 본딩층으로 상기 제3실시례의 주석층(180)을 금(Au)층으로 대체한 것이다.
금(Au)은 열에 의한 저항 특성이 뛰어나기 때문에 반도체 패턴에 대한 열공정을 250~300℃에서 실시할 수 있는 조건을 형성하여 준다. 또한 금은 전기적 특성이 좋으므로 열전 에너지변환 모듈 전체의 전기 저항을 줄여 모듈 성능을 향상시킨다.
니켈층은(170)은 상기 실시례3에서와 마찬가지로 금층과 반도체 패턴 사이의 확산을 방지하는 역할을 한다.
한편 본딩층의 성질로서 접합성이 더 요구되는 경우에는, 본 발명의 제 4 실시례에서 상기 금(Au)층 위에 주석층을 추가로 증착할 수도 있다. 이는 주석이 금보다 다른 물질에 대한 접합성이 우수하기 때문이다.
제 4 실시례의 실시를 위한 나머지 공정들은 상술한 제 3 실시례의 공정을 그대로 차용할 수 있으므로 상세한 설명을 생략한다.
100 : 기판 110 : 절연층
120 : 전극층 130 : 제 1 포토레지스트
140 : 리프트 오프 전용 포토레지스트 150 : 제 2 포토레지스트
160a : 제 1 반도체 패턴 160b : 제 2 반도체 패턴
170 : 니켈층 180 : 주석층
200 : 제 1 패턴 300 : 제 2 패턴

Claims (4)

  1. π형으로 접속되는 p형 반도체 패턴과 n형 반도체 패턴이 직렬로 연결된 열전 에너지변환 모듈을 제조하는 방법에 있어서,
    기판 상에 절연층과 제 1 리프트 오프 전용 포토레지스트(LOR; Lift-Off Resistor) 및 제 1 포토레지스트를 순차로 형성하는 단계;
    상기 제 1 포토레지스트를 패터닝하는 단계;,
    상기 패터닝된 제 1 포토레지스트를 이용하여 제 1 LOR 패턴을 형성하는 단계;
    상기 제 1 LOR 패턴이 형성된 기판상에 전극층을 형성하는 단계;
    상기 패터닝된 제 1 LOR 패턴 및 제 1 포토레지스트 패턴을 제거하여 절연층의 일부를 노출시키는 단계;
    상기 절연층 일부가 노출된 결과물 상에 제 1 반도체를 전체적으로 형성하는 단계;
    상기 전체적으로 형성된 제1 반도체의 상부에 제 2 포토레지스트를 증착하는 단계;
    상기 제 2 포토레지스트(26)를 패터닝하여 제 2 포토레지스트 패턴을 형성하는 단계;
    상기 제 2 포토레지스트 패턴을 이용하여 제 1 반도체 패턴을 형성하는 단계;
    상기 제 1 반도체 패턴 위에 남아있는 제 2 포토레지스트 패턴을 제거하여 제 1 반도체 패턴의 상부면이 노출시키는 단계;
    상기 1 반도체 패턴의 상부면이 노출된 결과물 상에 제 1 반도체와 반대 타입의 제 2 반도체를 전체적으로 형성하는 단계;
    상기 전체적으로 형성된 제2 반도체의 상부에 제 3 포토레지스트를 증착하는 단계;
    상기 제 3 포토레지스트를 패터닝하여 제 3 포토레지스트 패턴을 형성하는 단계;
    상기 제 3 포토레지스트 패턴을 이용하여 제 2 반도체 패턴을 형성하는 단계;
    상기 제 2 반도체 패턴 위에 남아있는 제 3 포토레지스트 패턴을 제거하고 제 1 반도체 패턴 및 제 2 반도체 패턴을 노출시키는 단계;
    상기 제 1 반도체 패턴 및 제 2 반도체 패턴을 노출시킨 전체 구조물 상에 제 4 포토레지스트를 형성한 후 상기 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면을 노출시키는 단계;
    상기 제 1 반도체 패턴 및 제 2 반도체 패턴의 상부면에 상부전극(38)을 형성하는 단계; 및
    상기 제 4 포토레지스트를 제거하는 단계를 포함함을 특징으로 하는 박막형 열전 에너지변환 모듈 제조 방법.
  2. 제1항에 있어서,
    상기 제 1 반도체 패턴과 제 2 반도체 패턴은 코스퍼터링(co-sputtering) 공정 또는 코이베퍼레이팅(co-evaporating) 공정으로 형성함을 특징으로 하는 박막형 열전 에너지변환 모듈 제조 방법.
  3. 제 2항에 있어서,
    상기 제 1 반도체 패턴을 코스퍼터링(co-sputtering) 공정 또는 코이베퍼레이팅(co-evaporating) 공정으로 형성할 때, 순수 Bi와 Te를 타깃으로 사용하되 Bi와 Te 타깃 각각에 걸리는 파워를 조절함으로써 Bi와 Te 각각의 입자들이 최종적으로 기판에 증착될 때 Bi-Te 박막인 Bi2Te3막으로 정확한 조성을 가지도록 조정함을 특징으로 하는 박막형 열전 에너지변환 모듈 제조 방법.
  4. 제 2항에 있어서,
    상기 제 2 반도체 패턴을 코스퍼터링(co-sputtering) 공정 또는 코이베퍼레이팅(co-evaporating) 공정으로 형성할 때, Bi-Sb합금과 순수 Te를 타깃으로 사용하되 Bi-Sb합금과 Te 타깃 각각에 걸리는 파워를 조절함으로써 Bi-Sb합금과 Te 각각의 입자들이 최종적으로 기판에 증착될 때 Bi-Sb-Te 박막인 Bi0.5Sb1.5Te3막으로 정확한 조성을 가지도록 조정함을 특징으로 하는 박막형 열전 에너지변환 모듈 제조 방법.
KR1020100075959A 2010-08-06 2010-08-06 박막형 열전 에너지변환 모듈 제조 방법 Active KR101068490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100075959A KR101068490B1 (ko) 2010-08-06 2010-08-06 박막형 열전 에너지변환 모듈 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100075959A KR101068490B1 (ko) 2010-08-06 2010-08-06 박막형 열전 에너지변환 모듈 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090099163 Division 2009-10-19

Publications (2)

Publication Number Publication Date
KR20110043422A true KR20110043422A (ko) 2011-04-27
KR101068490B1 KR101068490B1 (ko) 2011-09-28

Family

ID=44048694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100075959A Active KR101068490B1 (ko) 2010-08-06 2010-08-06 박막형 열전 에너지변환 모듈 제조 방법

Country Status (1)

Country Link
KR (1) KR101068490B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130121338A (ko) * 2012-04-27 2013-11-06 엘지이노텍 주식회사 터치 패널의 투명전극 필름 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008956B1 (ko) 2012-07-18 2019-08-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105244A1 (ja) 2002-01-01 2003-12-18 古河電気工業株式会社 熱電素子モジュール及びその作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130121338A (ko) * 2012-04-27 2013-11-06 엘지이노텍 주식회사 터치 패널의 투명전극 필름 및 그 제조 방법

Also Published As

Publication number Publication date
KR101068490B1 (ko) 2011-09-28

Similar Documents

Publication Publication Date Title
JP3600486B2 (ja) 熱電変換素子の製造方法
US20120060912A1 (en) Method of forming conductive electrode structure and method of manufacturing solar cell with the same, and solar cell manufactured by the method of manufacturing solar cell
US20170345989A1 (en) Methods of fabrication of flexible micro-thermoelectric generators
KR101460880B1 (ko) 비아 홀이 구비된 몰드를 이용한 열전박막 모듈의 제조방법 및 이에 의해 제조된 열전박막 모듈
JP5468088B2 (ja) 薄膜熱電発電機及びその製造方法
KR101068490B1 (ko) 박막형 열전 에너지변환 모듈 제조 방법
US20180090660A1 (en) Flexible thin-film based thermoelectric device with sputter deposited layer of n-type and p-type thermoelectric legs
US10566515B2 (en) Extended area of sputter deposited N-type and P-type thermoelectric legs in a flexible thin-film based thermoelectric device
JP2002203868A (ja) 電極の形成方法
KR20110043423A (ko) 박막형 열전 에너지변환 모듈 제조 방법
KR100989643B1 (ko) 박막형 열전모듈 제조방법 및 이를 이용한 적층 반도체칩 패키지
CN112002770B (zh) 一种电极预置焊料的光导开关及制作方法
JP4706236B2 (ja) 半導体装置及びその製造方法
KR100933904B1 (ko) 본딩 특성이 개선된 마이크로 열전 에너지 변환 모듈 제조방법
KR20110043424A (ko) 박막형 열전 에너지변환 모듈 제조 방법
JP2012028388A (ja) 熱電変換モジュールの製造方法
JP2007258714A (ja) 高温工程に適した絶縁構造体及びその製造方法
CN111180524A (zh) 薄膜晶体管、显示面板及其制备方法、显示装置
US11024789B2 (en) Flexible encapsulation of a flexible thin-film based thermoelectric device with sputter deposited layer of N-type and P-type thermoelectric legs
US10367131B2 (en) Extended area of sputter deposited n-type and p-type thermoelectric legs in a flexible thin-film based thermoelectric device
US20190103540A1 (en) Double-sided metal clad laminate based flexible thermoelectric device and module
JPS5823489A (ja) 半導体装置作製方法
KR101071996B1 (ko) 마이크로 열전 에너지 변환 모듈 제조용 쉐도우 마스크 및 그 제조 방법
KR20140110803A (ko) 비아 홀이 구비된 몰드를 이용한 열전박막 모듈의 제조방법 및 이에 의해 제조된 열전박막 모듈
US20250149212A1 (en) High-power chip resistor and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20100806

Patent event code: PA01071R01D

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110208

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110916

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110922

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110923

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140605

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150609

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160620

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170621

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200609

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250610

Start annual number: 15

End annual number: 15