KR20110001289A - Lithography Mask - Google Patents
Lithography Mask Download PDFInfo
- Publication number
- KR20110001289A KR20110001289A KR1020090058762A KR20090058762A KR20110001289A KR 20110001289 A KR20110001289 A KR 20110001289A KR 1020090058762 A KR1020090058762 A KR 1020090058762A KR 20090058762 A KR20090058762 A KR 20090058762A KR 20110001289 A KR20110001289 A KR 20110001289A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- contact
- mask
- auxiliary
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001459 lithography Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000000206 photolithography Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/54—Absorbers, e.g. of opaque materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/72—Repair or correction of mask defects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 제조 공정 중 포토리소그래피 공정에서 사용되는 리소그래피용 마스크를 개시한다.The present invention discloses a mask for lithography which is used in a photolithography process in the manufacturing process of a semiconductor device.
본 발명의 리소그래피용 마스크는 지그재그 형태로 배열된 콘택 패턴의 양측에 보조 패턴을 삽입하되 길이가 서로 다른 보조 패턴들을 함께 사용함으로써 마스크 에러의 영향을 최소화하여 콘택 패턴에 대한 빛의 강도(intensity)를 향상시켜준다.The lithographic mask of the present invention inserts auxiliary patterns on both sides of the contact patterns arranged in a zigzag form, but uses auxiliary patterns having different lengths together to minimize the influence of mask error, thereby reducing the intensity of light on the contact patterns. Improves.
Description
본 발명은 반도체 소자를 제조시 사용되는 마스크에 관한 것으로서, 보다 상세하게는 감광막을 패터닝하기 위한 리소그래피용 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to masks used in the manufacture of semiconductor devices, and more particularly to masks for lithography for patterning a photosensitive film.
반도체 소자가 고집적화되면서 반도체 소자의 크기가 감소되고 있다. 특히 플래쉬 메모리(Flash Memory) 같은 경우 메모리 저장 용량을 증가시키기 위하여 더 많은 소자를 반도체 기판에 집적시켜야 한다. 따라서, 반도체 소자의 밀도가 증가하고 그에 대한 회로 구성 또한 매우 복잡해지고 있다.As semiconductor devices are highly integrated, the size of semiconductor devices is reduced. In particular, in the case of flash memory, more devices must be integrated on a semiconductor substrate in order to increase memory storage capacity. Therefore, the density of semiconductor devices is increasing and the circuit configuration thereof is also very complicated.
도 1a는 플래쉬 메모리에 적용되는 드레인 콘택(Drain Contact)을 형성하기 위한 종래의 리소그래피용 마스크의 모습을 보여주는 도면이며, 도 1b는 도 1a의 리소그래피용 마스크를 이용하여 형성된 드레인 콘택 패턴의 모습을 보여주는 도면이다.FIG. 1A illustrates a conventional lithography mask for forming a drain contact applied to a flash memory, and FIG. 1B illustrates a drain contact pattern formed by using the lithography mask of FIG. 1A. Drawing.
종래의 드레인 콘택 마스크 상에는 드레인 콘택 영역을 정의하는 패턴들이 일렬로 배열된다. 그런데, 이처럼 패턴들이 한 방향으로 일렬로 배열되는 경우 그 패턴에 의해 형성된 드레인 콘택들 사이의 간격이 작아서 식각 공정을 진행하게 되면 도 2에서와 같이 콘택들 간에 브리지가 발생할 가능성이 있으며, 그러한 가능성 은 메모리가 고집적화될수록 더욱 높아지게 된다. 특히, 노광 공정시에는 콘택의 중심부에 에너지가 집중되기 때문에 인접한 콘택들의 중심부 사이에 브리지가 발생할 가능성이 높다.On the conventional drain contact mask, patterns defining the drain contact region are arranged in a line. However, when the patterns are arranged in a line in one direction, when the etching process proceeds due to the small gap between the drain contacts formed by the pattern, there is a possibility that a bridge occurs between the contacts as shown in FIG. 2. The higher the memory, the higher the memory density. In particular, since the energy is concentrated in the center of the contact during the exposure process, a bridge is likely to occur between the centers of adjacent contacts.
이러한 문제를 해결하기 위해 종래에는 콘택을 한 방향으로 일렬로 배치하지 않고 도 3에서와 같이 지그재그 형태로 형성하는 방안이 제안되었다.In order to solve this problem, conventionally, a method of forming contacts in a zigzag form as shown in FIG. 3 without arranging the contacts in one direction has been proposed.
그러나, 지그재그 형태의 콘택홀은 반도체 소자의 집적도가 증가하고 디자인 룰(design rule)이 급격히 감소함에 따라 도 4에서와 같이 EL(Exposure Latitude)과 DoF(Depth of Focus) 마진이 감소하는 문제가 발생하고 있다. 즉, 양산에 필요한 DoF(>150 ㎚)와 EL(>12 %)에 비해 크게 부족한 상황이다.However, as the zigzag contact hole increases in the degree of integration of semiconductor devices and the design rule decreases sharply, an EL (Exposure Latitude) and a DoF (Depth of Focus) margin decrease as shown in FIG. 4. Doing. That is, compared with DoF (> 150 nm) and EL (> 12%) which are necessary for mass production, it is a situation lacking much.
본 발명은 상술한 지그재그 콘택홀의 EL과 DoF 마진을 개선시킬 수 있는 새로운 형태의 리소그래피용 마스크를 제공하고자 한다.The present invention seeks to provide a new type of mask for lithography that can improve the EL and DoF margins of the zigzag contact holes described above.
상술한 과제를 해결하기 위한 본 발명의 리소그래피용 마스크는 마스크 기판, 마스크 기판에 형성된 차광 패턴 및 차광 패턴에 의해 정의되며 콘택 패턴의 적어도 어느 일측에 서로 다른 길이로 형성된 복수개의 보조 패턴들을 갖는 투광 패턴을 포함한다.The lithographic mask of the present invention for solving the above problems is defined by a mask substrate, a light shielding pattern formed on the mask substrate and a light shielding pattern, and a light transmission pattern having a plurality of auxiliary patterns formed at different lengths on at least one side of the contact pattern It includes.
이처럼 본 발명의 리소그래피용 마스크는 보조 패턴을 삽입하되 길이가 서로 다른 보조 패턴들을 함께 사용함으로써 짧은 보조 패턴을 형성시 발생할 수 있는 마스크 에러의 영향을 최소화하여 콘택 패턴에 대한 빛의 강도(intensity)를 향상시켜준다.As described above, the mask for lithography of the present invention minimizes the influence of mask error that may occur when forming a short auxiliary pattern by inserting an auxiliary pattern but using auxiliary patterns having different lengths together to reduce the intensity of light with respect to the contact pattern. Improves.
이때, 콘택 패턴은 지그재그 형태로 형성된 드레인 콘택 패턴일 수 있으며, 그러한 경우 보조 패턴은 콘택 패턴의 양측에 형성된다.In this case, the contact pattern may be a drain contact pattern formed in a zigzag shape, in which case the auxiliary pattern is formed on both sides of the contact pattern.
이러한 보조 패턴은 제 1 보조 패턴 및 상기 제 1 보조 패턴 보다 긴 길이를 가지며 제 1 보조 패턴과 상기 콘택 패턴 사이에 형성된 제 2 보조 패턴을 포함한다. 이때 제 1 보조 패턴은 제 2 보조 패턴의 장축 방향으로 연장된 라인 패턴, 제 2 보조 패턴의 단축 방향으로 연장된 라인 패턴 또는 도트(dot) 패턴일 수 있다. 그리고, 상기 제 2 보조 패턴은 일정 갯수의 상기 콘택 패턴에 대응되는 길이 를 갖는 복수개의 라인 패턴들이 일렬로 배열되도록 형성되거나 상기 콘택 패턴 전체에 대응되는 길이를 갖는 하나의 라인 패턴으로 형성될 수 있다.The auxiliary pattern includes a first auxiliary pattern and a second auxiliary pattern having a length longer than that of the first auxiliary pattern and formed between the first auxiliary pattern and the contact pattern. In this case, the first auxiliary pattern may be a line pattern extending in the major axis direction of the second auxiliary pattern, a line pattern extending in the minor axis direction of the second auxiliary pattern, or a dot pattern. The second auxiliary pattern may be formed such that a plurality of line patterns having a length corresponding to a predetermined number of contact patterns are arranged in a line or a single line pattern having a length corresponding to the entire contact pattern. .
본 발명은 짧은 보조 패턴을 형성시 발생할 수 있는 마스크 에러의 영향을 최소화하여 콘택 패턴에 대한 빛의 강도(intensity)를 향상시켜준다.The present invention minimizes the influence of mask error that may occur when forming a short auxiliary pattern to improve the intensity of light on the contact pattern.
본 발명은 지그재그 형태로 배열된 콘택 패턴의 양측에 보조 패턴을 삽입하되 길이가 서로 다른 보조 패턴들을 함께 사용하는 것을 특징으로 한다.The present invention is characterized in that the auxiliary pattern is inserted into both sides of the contact pattern arranged in a zigzag form, but the auxiliary patterns having different lengths are used together.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 5는 본 발명에 따른 리소그래피용 마스크에 형성된 콘택홀 패턴의 모습을 개략적으로 보여주는 도면이다.5 is a view schematically showing a state of a contact hole pattern formed in a mask for lithography according to the present invention.
리소그래피용 마스크는 포토리소그래피 공정에서 사용되는 노광 광원이 투과할 수 있는 투과성 재료(예를 들면, 이산화규소(SiO2))로 형성한 마스크 기판(100)의 표면에, 노광 광원이 투과할 수 없는 비투과성 재료(예를 들면, 크롬(Cr))으로 형성한 차광 패턴(200)을 형성하여 제조할 수 있다. 여기에서, 마스크 기판(100) 상에서 차광 패턴(200)이 형성되지 않은 다수의 영역이 투광 패턴(300)이 된다.The mask for lithography cannot expose the exposure light source to the surface of the
투광 패턴(300)은 콘택 패턴(310) 및 콘택 패턴(310)의 양측에 형성된 보조 패턴(320, 330)을 포함한다.The
콘택 패턴(310)은 드레인 콘택 패턴이 될 수 있으며, 드레인 콘택 패턴은 그 중심이 서로 엇갈리도록 지그재그 형태로 형성된다. 이와 같이 이웃하는 콘택 패턴들이 서로 엇갈리게 형성됨으로써 리소그래피 공정시 입사되는 빛이 가장 많이 집중되는 부분인 패턴의 중심부가 서로 엇갈리게 되어 콘택 패턴(310)을 형성하기 위한 공정 마진이 증가하게 된다.The
보조 패턴(320, 330)은 빛의 간섭 현상을 이용하여 콘택 패턴(310)에 대한 빛의 강도(intensity)를 향상시키기 위해 콘택 패턴(310)의 양측에 형성되는 패턴으로, 서로 다른 길이를 갖는 패턴들이 함께 사용된다. 예컨대, 짧은 길이를 갖는 제 1 보조 패턴(320) 및 제 1 보조 패턴(320) 보다 매우 긴 길이를 갖는 제 2 보조 패턴(330)이 함께 사용된다. 바람직하게는, 제 2 보조 패턴(330)은 제 1 보조 패턴(320)과 콘택 패턴(310) 사이에 삽입되게 형성된다. 이때, 제 2 보조 패턴(330)은 일정 갯수의 콘택 패턴(310)에 대응되는 길이를 갖는 복수개의 라인 패턴들이 일렬로 배열되도록 형성되거나 콘택 패턴(310) 전체에 대응되는 길이를 갖는 하나의 라인 패턴으로 형성될 수 있다.The
짧은 보조 패턴들은 특정한 위치에 있는 콘택 패턴(310)에 대한 빛의 강도를 향상시킬 수는 있지만 패턴의 길이가 짧기 때문에 실제 마스크를 제작할 때 보조 패턴들 간의 CD(Critical Dimension)차(마스크 에러)가 발생할 가능성이 높다. 보조 패턴들 간의 CD 차가 발생하게 되면, 설계시 예상했던 것과 다른 결과를 가져올 수 있다. 따라서, 본 발명에서는 짧은 길이의 보조 패턴(320)과 긴 길이의 보 조 패턴(330)을 함께 사용하며, 그러한 실시예로 도 5에서와 같이 콘택 패턴(310)과 짧은 길이를 갖는 제 1 보조 패턴(320) 사이에 긴 길이의 제 2 보조 패턴(330)을 삽입하여 제 1 보조 패턴(320)에 의한 마스크 에러의 영향을 줄여줌으로써 콘택 패턴(310)에 대한 빛의 강도를 증가시켜주게 된다.Short auxiliary patterns can improve the light intensity for the
콘택 패턴(310)과 제 1 보조 패턴(320) 사이의 길이 및 제 1 보조 패턴(320)과 제 2 보조 패턴(330) 사이의 길이는 리소그래피 장비의 허용 범위 내에서 자유롭게 조절될 수 있다.The length between the
도 6a와 도 6b는 본 발명에 따른 리소그래피용 마스크를 이용하여 반도체 소자의 콘택홀을 제조하는 방법을 설명하기 위한 단면도들이다.6A and 6B are cross-sectional views illustrating a method of manufacturing a contact hole of a semiconductor device using a mask for lithography according to the present invention.
도 6a를 참조하면, 셀 영역과 주변 회로 영역을 포함하는 반도체 기판(400)의 소정 영역에 서로 평행한 복수 개의 소자 분리막(402)을 형성하여 활성영역을 정의한다. 셀 영역은 다수의 스트링으로 구성되며, 각각의 스트링은 소스 선택 트랜지스터(미도시), 다수의 메모리 셀(미도시) 및 드레인 선택 트랜지스터(미도시)가 직렬로 연결되게 형성된다. 주변 회로 영역에는 주변 트랜지스터가 형성된다.Referring to FIG. 6A, an active region is defined by forming a plurality of
트랜지스터 및 메모리 셀들이 구비된 전체 구조 상부에 이온주입공정을 실시하여 소스 선택 트랜지스터 일측의 반도체 기판(400)에 소스 영역(미도시)이 형성되고, 드레인 선택 트랜지스터 일측의 반도체 기판(400)에 드레인 영역(404)이 형성된다. 또한, 메모리 셀 사이에는 접합 영역(미도시)이 형성된다.An ion implantation process is performed on the entire structure including the transistor and the memory cells to form a source region (not shown) on the
이때, 드레인 콘택 영역을 정의하는 콘택 패턴(310)은 지그재그 형태로 형성되기 때문에 도 6a에서의 드레인 영역(404)은 연속적으로 형성되지 않고 하나 건 너 하나씩 교번되게 형성된다.In this case, since the
다음에 소스 영역, 접합 영역 및 드레인 영역(404)이 형성된 반도체 기판(400) 상부에 식각 정지막(405), 제 1 절연막(406a)을 형성하고, 제 1 절연막(406a)을 식각하여 소스 콘택홀(미도시)을 형성한다. 제 1 절연막(406a)은 산화막으로 형성되는 것이 바람직하다. 다음에, 소스 콘택홀에 도전 물질을 형성한 후 화학 기계적 연마(Chemical Mechanical Polishing: CMP) 방법과 같은 평탄화 공정을 실시하여 소스 콘택 플러그(미도시)를 형성한다.Next, an
다음에, 소스 콘택 플러그를 포함하는 제 1 절연막(406a) 상부에 제 2 절연막(406b), 하드 마스크층(408) 및 감광막(미도시)을 순차적으로 형성한다. 이때, 하드 마스크층(408) 하부에는 식각 정지막이 추가적으로 형성될 수 있다.Next, a second
다음에, 도 5의 리소그래피용 마스크를 이용한 포토리소그래피 공정을 수행하여 감광막을 패터닝함으로써 감광막 패턴(410)을 형성한다.Next, the photosensitive film is patterned by performing the photolithography process using the mask for lithography of FIG. 5 to form the
이때, 본 발명의 리소그래피용 마스크는 상술한 바와 같이 드레인 콘택 패턴(310)과 제 1 보조 패턴(320) 사이에 긴 라인 패턴인 제 2 보조 패턴(330)이 형성됨으로써 마스크 제작 과정에서 제 1 보조 패턴(320)들 간에 CD차가 발생하더라도 제 2 보조 패턴(330)에 의해 마스크 에러에 의한 영향을 최소화시켜주어 콘택 패턴(310)에 대한 빛의 강도를 증가시켜준다.In this case, in the lithographic mask of the present invention, as described above, the second
도 7은 도 5와 같이 서로 다른 길이의 보조 패턴들(320, 330)이 함께 형성된 리소그래피용 마스크를 이용하여 형성된 드레인 콘택의 모습을 보여주는 도면으로, DOF(Depth of Focus)는 150 ㎚, EL(Exposure Latitude)은 12.9 %로서 양산에 필요한 DoF(>150 ㎚)와 EL(>12 %)을 만족시키고 있음을 알 수 있다.FIG. 7 is a view illustrating a drain contact formed using a lithography mask in which
다음에 도 6b를 참조하면, 감광막 패턴(410)을 식각 마스크로 하드 마스크층(408)을 식각하여 하드 마스크 패턴(408a)을 형성한 후 감광막 패턴(410)을 제거한다.Next, referring to FIG. 6B, the
이어서, 하드 마스크 패턴(408a)를 식각 마스크로 하여 드레인 영역(404)이 노출되도록 제 2 절연막(406b), 제 1 절연막(406a) 및 식각 방지막(405)을 순차적으로 선택 식각하여 드레인 콘택홀을 형성한다.Subsequently, the second insulating
이후에, 도면으로 도시하지는 않았지만 드레인 콘택홀에 도전 물질을 매립시켜 드레인 영역(404)과 전기적으로 접속되는 콘택 플러그를 형성한다.Thereafter, although not shown in the drawings, a conductive material is embedded in the drain contact hole to form a contact plug electrically connected to the
상술한 도 5에서는 제 1 보조 패턴(320)이 제 2 보조 패턴(330)의 길이(장축) 방향으로 연장되는 라인 패턴의 형태로 형성된 모습을 보여주고 있으나 본 발명은 이에 한정되지 않는다. 예컨대, 제 1 보조 패턴(320)은 도트(dot) 모양으로 형성되거나, 제 2 보조 패턴(330)의 단축 방향으로 연장되는 라인 패턴으로 형성될 수 있다. 그리고, 본 발명에서와 같은 보조 패턴은 콘택 패턴이 지그재그 형태가 아닌 일렬로 형성된 경우에도 적용이 가능하다. 콘택 패턴이 일렬로 형성된 경우에는 보조 패턴을 콘택 패턴의 양측에 형성하지 않고 어느 일측에 만 형성할 수도 있다.In FIG. 5, the first
또한, 상술한 실시예에서는 본 발명의 반도체 소자가 플레시 메모리인 경우를 예로 들었으나 이에 한정되지 않는다. 즉, 본 발명은 다른 타입의 반도체 소자 제조에 사용되는 마스크 패턴을 형성하는 경우에도 적용이 가능하다. 그리고, 밀 집된 형태의 콘택 또는 더미 패턴을 형성시에도 적용할 수 있다.In the above-described embodiment, the semiconductor device of the present invention is a flash memory, but is not limited thereto. That is, the present invention can be applied to the case of forming a mask pattern used for manufacturing other types of semiconductor devices. In addition, the present invention may also be applied when forming a dense contact or dummy pattern.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.It will be apparent to those skilled in the art that various modifications, additions, and substitutions are possible, and that various modifications, additions and substitutions are possible, within the spirit and scope of the appended claims. As shown in Fig.
도 1a는 플래쉬 메모리에 적용되는 드레인 콘택(Drain Contact)을 형성하기 위한 종래의 리소그래피용 마스크의 모습을 보여주는 도면.1A shows the appearance of a conventional lithographic mask for forming a drain contact applied to a flash memory.
도 1b는 도 1a의 리소그래피용 마스크를 이용하여 형성된 드레인 콘택 패턴의 모습을 보여주는 도면.FIG. 1B shows a drain contact pattern formed using the lithographic mask of FIG. 1A. FIG.
도 2는 도 1a의 리소그래피용 마스크를 이용하여 형성시 브리지가 발생된 콘택의 모습을 보여주는 도면.FIG. 2 shows the appearance of a bridge-generated contact when formed using the lithographic mask of FIG.
도 3은 드레인 콘택을 지그재그 형태로 형성한 종래의 리소그래피용 마스크의 모습을 보여주는 도면.3 is a view showing a conventional lithographic mask in which a drain contact is formed in a zigzag form.
도 4는 종래의 리소그래피용 마스크를 사용하여 형성된 드레인 콘택이 양산에 필요한 DoF(>150 ㎚)와 EL(>12 %)을 만족시키지 못하고 있음을 보여주는 도면.Fig. 4 shows that the drain contact formed using a conventional mask for lithography does not satisfy DoF (> 150 nm) and EL (> 12%) required for mass production.
도 5는 본 발명에 따른 리소그래피용 마스크에 형성된 콘택홀 패턴의 모습을 개략적으로 보여주는 도면.5 is a view schematically showing a state of a contact hole pattern formed in a mask for lithography according to the present invention.
도 6a와 도 6b는 본 발명에 따른 리소그래피용 마스크를 이용하여 반도체 소자의 콘택홀을 제조하는 방법을 설명하기 위한 단면도들.6A and 6B are cross-sectional views illustrating a method of manufacturing a contact hole in a semiconductor device using a mask for lithography according to the present invention.
도 7은 도 5의 리소그래피용 마스크를 사용하여 형성된 드레인 콘택이 양산에 필요한 DoF와 EL을 만족시키고 있음을 보여주는 도면.FIG. 7 shows that a drain contact formed using the mask for lithography of FIG. 5 satisfies DoF and EL required for mass production.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090058762A KR20110001289A (en) | 2009-06-30 | 2009-06-30 | Lithography Mask |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090058762A KR20110001289A (en) | 2009-06-30 | 2009-06-30 | Lithography Mask |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110001289A true KR20110001289A (en) | 2011-01-06 |
Family
ID=43609872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090058762A Withdrawn KR20110001289A (en) | 2009-06-30 | 2009-06-30 | Lithography Mask |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110001289A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140130964A (en) * | 2013-05-02 | 2014-11-12 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus, method for manufacturing the same, and mask to be used for the method |
CN108762005A (en) * | 2018-04-17 | 2018-11-06 | 信利(惠州)智能显示有限公司 | Mask plate exposes offset checking method, device, computer and storage medium |
-
2009
- 2009-06-30 KR KR1020090058762A patent/KR20110001289A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140130964A (en) * | 2013-05-02 | 2014-11-12 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus, method for manufacturing the same, and mask to be used for the method |
US9318544B2 (en) | 2013-05-02 | 2016-04-19 | Samsung Display Co., Ltd. | Organic light emitting display apparatus, method of manufacturing the same, and mask used in the method |
CN108762005A (en) * | 2018-04-17 | 2018-11-06 | 信利(惠州)智能显示有限公司 | Mask plate exposes offset checking method, device, computer and storage medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8580685B2 (en) | Integrated circuit having interleaved gridded features, mask set, and method for printing | |
KR101031465B1 (en) | Method of forming fine contact hole in semiconductor device | |
KR20090029521A (en) | Method of forming fine pattern of semiconductor device | |
KR100983711B1 (en) | Method for forming semiconductor device | |
KR100827526B1 (en) | Method of forming fine pattern of semiconductor device | |
KR101077304B1 (en) | Method for manufacturuing the semiconductor device | |
KR101489329B1 (en) | photo key and fabrication method of semiconductor device using the same | |
JP2011258822A (en) | Method of manufacturing semiconductor device | |
KR101096907B1 (en) | Semiconductor device and method of fabricating the same | |
KR100564578B1 (en) | Method for forming self-aligned contact pads in non-orthogonal semiconductor memory devices | |
US7820345B2 (en) | Exposure mask and a method of making a semiconductor device using the mask | |
KR20110001289A (en) | Lithography Mask | |
KR100753105B1 (en) | Method of manufacturing recess pattern of semiconductor device | |
KR100834267B1 (en) | Exposure mask and method for manufacturing contact hole in semiconductor device using same | |
KR20110112723A (en) | Cutting mask for active formation of diagonal structures | |
CN100527381C (en) | Method of manufacturing flash memory device | |
KR20100134415A (en) | Manufacturing Method of Semiconductor Device | |
KR100854453B1 (en) | Layout for improving gate process margin and method of forming gate pattern using the same | |
KR20130022677A (en) | Method for fabricating array of fine patterns in semiconductor device | |
KR20090071047A (en) | Pattern formation method of semiconductor device | |
KR20110001786A (en) | Bit line forming method and mask for forming bit line of semiconductor device | |
KR20090069770A (en) | Manufacturing method of phase change memory device having fine contact hole | |
KR20080000904A (en) | Method of forming a word line in the semiconductor memory device | |
KR20060074975A (en) | Layout method of semiconductor device | |
KR20100076317A (en) | Method for forming pattern of a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20090630 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |