[go: up one dir, main page]

KR20100131117A - 유기전계 발광 표시장치용 포토마스크 제조방법 - Google Patents

유기전계 발광 표시장치용 포토마스크 제조방법 Download PDF

Info

Publication number
KR20100131117A
KR20100131117A KR1020090049847A KR20090049847A KR20100131117A KR 20100131117 A KR20100131117 A KR 20100131117A KR 1020090049847 A KR1020090049847 A KR 1020090049847A KR 20090049847 A KR20090049847 A KR 20090049847A KR 20100131117 A KR20100131117 A KR 20100131117A
Authority
KR
South Korea
Prior art keywords
electron beam
light emitting
organic light
display device
emitting display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020090049847A
Other languages
English (en)
Inventor
이근수
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090049847A priority Critical patent/KR20100131117A/ko
Priority to US12/801,306 priority patent/US8361698B2/en
Publication of KR20100131117A publication Critical patent/KR20100131117A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예에 의한 유기전계 발광 표시장치용 포토마스크 제조방법은, 투명 기판 상에 차광막을 형성하는 단계와; 상기 차광막 상에 전자빔 레지스트를 도포하는 단계와; 소정의 가속전압을 갖는 전자빔을 상기 전자빔 레지스트 상의 특정 패턴을 따라 벡터 스캔(vector scan) 방식의 노광을 수행하는 단계와; 상기 노광된 전자빔 레지스트를 현상하여 상기 특정 패턴의 전자빔 레지스트 패턴을 형성하는 단계와; 상기 전자빔 레지스터 패턴을 식각 마스크로 하여 상기 차광막을 식각하는 단계를 포함하며, 상기 특정 패턴은 유기전계 발광 표시장치의 각 화소에 구비되는 트랜지스터, 커패시터를 구성하는 소자에 대응되는 형태로 구현됨을 특징으로 한다.

Description

유기전계 발광 표시장치용 포토마스크 제조방법{fabrication method of photo mask for Organic Light Emitting Display}
본 발명은 유기전계 발광 표시장치에 관한 것으로, 특히 CD(Critical Dimension) 산포의 영향에 의해 발생되는 가로줄 형태 얼룩의 표시 품위 저하를 방지하기 위한 유기전계 발광 표시장치용 포토마스크 제조방법에 관한 것이다.
최근에, 음극선관(CRT: Cathode Ray Tube)의 무게와 크기의 문제점을 해결하여 소형 경량화의 장점을 가지고 있는 평판표시장치(FPD: Flat Panel Display)가 주목받고 있다. 이러한 평판표시장치는 액정표시장치(LCD: Liquid Crystal Display), 유기전계 발광 표시장치(OLED: Organic Light Emitting Diode), 전계방출 표시장치(FED: Field Emitter Display) 및 플라즈마 표시장치(PDP: Plasma Display Panel) 등이 있다.
그리고, 이와 같은 평판표시장치 중에서도 유기전계 발광 표시장치는 다른 평판표시장치보다 사용온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답속도가 빨라 깨끗한 동화상을 제공할 수 있다는 등의 장점을 가지고 있어서 향후 차세대 평판표시장치로 주목 받고 있다.
상기 유기 전계발광 표시장치는 유기물 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합(recombination)하여 여기자(exciton)를 형성하고 형성된 여기자로부터 특정한 파장의 빛이 발생되는 현상을 이용한 표시장치로서, 자체 발광소자를 이용하여 구성되므로 액정표시장치와 달리 별도의 광원을 필요로 하지 않고, 유기 전계발광 표시장치를 구성하는 유기 발광 소자의 휘도는 유기 발광 소자에 흐르는 전류량에 의하여 제어된다는 특징을 가지고 있다.
보다 구체적으로 설명하면 액정표시장치는 전압 구동 방식으로 주사신호가 인가되는 기간에 원하는 데이터 전압이 인가되면 되지만, 유기전계 발광 표시장치는 이전 프레임에서 다음 프레임으로 바뀌기 전까지 이전 프레임에 의한 화면이 디스플레이되도록 각 화소의 유기 발광소자에 흐르는 전류를 일정하게 유지시켜야 한다.
즉, 유기전계 발광 표시장치는 유기 발광소자에 흐르는 전류량에 의해 휘도가 제어되기 때문에 각각의 화소를 형성함에 있어 보다 정밀한 증착 공정 수행이 요구된다.
상기 유기전계 발광 표시장치의 각 화소는 트랜지스터, 커패시터 등의 다양한 구성요소가 포함되어 구성되는데, 이는 섀도우 마스크(Shadow Mask) 또는 파인 메탈 마스크(FMM: Fine Metal Mask)를 이용한 증착 공정을 통해 형성된다.
이 경우 상기 포토마스크를 통한 증착 공정 수행 시 발생되는 CD(Critical Dimension) 산포의 영향으로 각 화소별 커패시터의 용량이 조금씩 차이가 생길 수 있다.
일 예로 각 화소영역 별로 주사선 상에 형성된 커패시터의 경우 상기 커패시터의 전극 형성 시 발생되는 CD 산포에 따라 가로줄 형태 얼룩이 발생되는 문제가 발견되고 있다.
이와 같은 유기전계 발광 표시장치의 특성 상 유기전계 발광 표시장치를 제조하는 공정에 사용되는 포토마스크의 CD 산포 영향을 줄이기 위해서는 포토마스크의 공차(tolerance)를 낮게 즉, 포토마스크를 보다 정밀하게 제작하는 방법이 요구된다.
본 발명은 포토마스크를 제조함에 있어서, 상기 포토마스크를 전자빔을 이용한 벡터 스캔 방식으로 제작함으로써 마스크의 CD 산포를 최소화하여 유기전계 발광 표시장치의 가로줄 형태 얼룩과 같은 표시 품위 저하를 방지하는 유기전계 발광 표시장치용 포토마스크 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 유기전계 발광 표시장치용 포토마스크 제조방법은, 투명 기판 상에 차광막을 형성하는 단계와; 상기 차광막 상에 전자빔 레지스트를 도포하는 단계와; 소정의 가속전압을 갖는 전자빔을 상기 전자빔 레지스트 상의 특정 패턴을 따라 벡터 스캔(vector scan) 방식의 노광을 수행하는 단계와; 상기 노광된 전자빔 레지스트를 현상하여 상기 특정 패턴의 전자빔 레지스트 패턴을 형성하는 단계와; 상기 전자빔 레지스터 패턴을 식각 마스크로 하여 상기 차광막을 식각하는 단계를 포함하며, 상기 특정 패턴은 유기전계 발광 표시장치의 각 화소에 구비되는 트랜지스터, 커패시터를 구성하는 소자에 대응되는 형태로 구현됨을 특징으로 한다.
또한, 상기 유기전계 발광 표시장치의 각 화소는 6개의 트랜지스터와 2개의 커패시터를 포함하여 구성되며, 상기 특정 패턴은 유기전계 발광 표시장치의 각 화소에 구비되는 부스팅 커패시터의 상부 또는 하부 전극의 패턴에 대응되는 형태로 구현됨을 특징으로 한다.
또한, 상기 전자빔의 가속전압은 50keV 이상임을 특징으로 한다.
이와 같은 본 발명에 의하면, 유기전계 발광 표시장치용 포토마스크를 전자빔을 이용한 벡터 스캔 방식으로 제작함으로써 마스크의 CD 산포를 최소화하여 유기전계 발광 표시장치의 가로줄 형태 얼룩과 같은 표시 품위 저하를 방지하는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
단, 본 발명의 실시예에 대한 설명에 앞서 유기전계 발광 표시장치의 화소에 대한 회로도 및 상기 화소에 구비되는 커패시터의 단면도를 통해 유기전계 발광 표시장치를 제조함에 있어 유기전계 발광 표시장치용 포토마스크에 대한 CD 산포 최소화의 필요성에 대해 설명한다.
도 1은 유기전계 발광 표시장치의 각 화소에 대한 회로도이다.
단, 도 1에 도시된 화소 회로는 하나의 실시예로서 본 발명에 의한 유기전계발광 표시장치용 마스크에 의해 형성되는 화소 회로가 반드시 이에 한정되는 것은 아니다.
도 1을 참조하면, 본 발명의 실시예에 의한 화소(140)들 각각은 유기 발광 다이오드(OLED)와, 데이터선(D), 주사선(Sn) 및 발광 제어선(En)에 접속되어 유기 발광 다이오드(OLED)를 제어하기 위한 화소회로(142)를 구비한다.
유기 발광 다이오드(OLED)의 애노드전극은 화소회로(142)에 접속되고, 캐소드전극은 제 2전원(ELVSS)에 접속된다. 제 2전원(ELVSS)은 제 1전원(ELVDD)보다 낮은 전압으로 설정된다. 이와 같은 유기 발광 다이오드(OLED)는 화소회로(142)로부터 공급되는 전류량에 대응되어 적색, 녹색 및 청색 중 어느 하나의 빛을 생성한다.
화소회로(142)는 제 1전원(ELVDD)과 초기화전원(Vint) 사이에 접속되는 스토리지 커패시터(Cst) 및 제 6트랜지스터(M6)와, 제 1전원(ELVDD)과 유기 발광 다이오드(OLED) 사이에 접속되는 제 4트랜지스터(M4), 제 1트랜지스터(M1), 제 5트랜지스터(M5)와, 제 1트랜지스터(M1)의 게이트전극과 제 2전극 사이에 접속되는 제 3트랜지스터(M3)와, 데이터선(D)과 제 1트랜지스터(M1)의 제 1전극 사이에 접속되는 제 2트랜지스터(M2)와, 제 1트랜지스터(M1)의 게이트전극과 제 2트랜지스터(M2)의 게이트전극 사이에 접속되는 부스팅 커패시터(Cb)를 구비한다.
여기서, 제 1전극은 드레인전극 및 소오스전극 중 어느 하나로 설정되고, 제 2전극은 제 1전극과 다른 전극으로 설정된다. 예를 들어, 제 1전극이 소오스전극으로 설정되었다면 제 2전극은 드레인전극으로 설정된다. 그리고, 도 1에서 제 1 내지 제 6트랜지스터(M1 내지 M6)들이 P타입 MOSFET로 도시되었지만, 본 발명이 이에 한정되는 것은 아니다. 다만, 제 1 내지 제 6트랜지스터(M1 내지 M6)들이 N타입 MOSFET로 형성되면 당업자에게 널리 알려진 바와 같이 구동파형의 극성이 반전된다.
제 1트랜지스터(M1)의 제 1전극은 제 4트랜지스터(M4)를 경유하여 제 1전 원(ELVDD)에 접속되고, 제 2전극은 제 5트랜지스터(M5)를 경유하여 유기 발광 다이오드(OLED)에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 1노드(N1)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 스토리지 커패시터(Cst)에 충전된 전압, 즉, 제 1노드(N1)에 인가되는 전압에 대응하는 전류를 유기 발광 다이오드(OLED)로 공급한다.
제 3트랜지스터(M3)의 제 1전극은 제 1트랜지스터(M1)의 제 2전극에 접속되고, 제 2전극은 제 1트랜지스터(M1)의 게이트전극에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 제 1트랜지스터(M1)를 다이오드 형태로 접속시킨다. 즉, 제 3트랜지스터(M3)가 턴-온될 때 제 1트랜지스터(M1)는 다이오드 형태로 접속된다.
제 2트랜지스터(M2)의 제 1전극은 데이터선(D)에 접속되고, 제 2전극은 제 1트랜지스터(M1)의 제 1전극에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 n주사선(Sn)에 주사신호가 공급될 때 턴-온되어 데이터선(D)으로 공급되는 데이터신호를 제 1트랜지스터(M1)의 제 1전극으로 공급한다.
제 4트랜지스터(M4)의 제 1전극은 제 1전원(ELVDD)에 접속되고, 제 2전극은 제 1트랜지스터(M1)의 제 1전극에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 발광 제어선(En)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 발광 제어신호가 공급되지 않을 때(즉, 로우의 발광 제어신호가 공급될 때) 턴-온되어 제 1전원(ELVDD)과 제 1트랜지스터(M1)를 전기적으로 접속시킨다.
제 5트랜지스터(M5)의 제 1전극은 제 1트랜지스터(M1)에 접속되고, 제 2전극은 유기 발광 다이오드(OLED)에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 발광 제어선(En)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 발광 제어신호가 공급되지 않을 때(즉, 로우의 발광 제어신호가 공급될 때) 턴-온되어 제 1트랜지스터(M1)와 유기 발광 다이오드(OLED)를 전기적으로 접속시킨다.
제 6트랜지스터(M6)의 제 1전극은 스토리지 커패시터(Cst) 및 제 1트랜지스터(M1)의 게이트전극(즉, 제 1노드(N1))에 접속되고, 제 2전극은 초기화전원(Vint)에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 제 1노드(N1)를 초기화한다. 이를 위해, 초기화전원(Vint)의 전압값은 데이터신호의 전압값보다 낮게 설정된다.
스토리지 커패시터(Cst)는 제 1전원(ELVDD)과 제 1노드(N1) 사이에 접속되며, 이는 각 화소별로 입력되는 데이터신호에 대응하는 전압을 저장한다.
또한, 부스팅 커패시터(Cb)는 상기 제 1노드(N1)와 제 n주사선(Sn)의 사이에 접속되며, 이는 상기 스토리지 커패시터(Cst)에 저장되는 데이터 신호가 원하는 전압보다 낮은 전압이 충전되어 저계조 표현이 정확하지 못함을 극복하기 위해 구비되는 것으로, 주사신호의 공급이 중단될 때 제 1노드(N1)의 전압을 상승시키는 역할을 수행함으로써 이러한 문제를 극복할 수 있게 된다.
도 2는 도 1에 도시된 각 화소에 형성되는 커패시터들을 나타내는 단면도이 다. 단, 도 2에서는 설명의 편의를 위해 커패시터 만을 도시하였으나 실제 각 화소에는 다수의 트랜지스터들이 추가로 형성된다.
도 2를 참조하면, 본 발명의 화소들 각각에는 기판(210) 상에 형성되어 커패시터들(Cb, Cst)을 이루는 반도체층(212), 제 1전극층(216a), 제 2전극층(216b) 및 제 3전극층(220)이 구비된다. 즉, 커패시터들(Cb, Cst) 중 적어도 하나는 충분한 용량이 확보될 수 있도록 듀얼 커패시터 형태로 형성될 수 있다.
또한, 화소들 각각에는 반도체층(212), 제 1전극층(216a), 제 2전극층(216b) 및 제 3전극층(220)이 절연될 수 있도록 제 1절연막(214), 제 2절연막(218)이 더 구비된다.
먼저, 기판(210) 상에 반도체층(212)이 형성된다. 상기 반도체층(212)은 트랜지스터들의 채널을 이루는 반도체층과 동일 재료로 구현되는 것으로, 상기 트랜지스터 채널과 동시에 형성되며, 이는 커패시터의 하부 전극 역할을 수행하게 된다. 상기 반도체층(212)은 다결정-실리콘(Poly-Si)으로 형성됨이 바람직하다.
기판(212) 상에 반도체층(212)이 형성된 후 반도체층(212) 상에 제 1절연막(214)이 형성된다. 제 1절연막(212)은 이후에 형성되는 제 1전극층(216a), 제 2전극층(216b)과 반도체층(212)을 전기적으로 절연한다.
이후, 스토리지 커패시터(Cst) 형성영역에 제 2전극층(216b)이 형성됨과 동시에 부스팅 커패시터(Cb) 형성영역에 제 1전극층(216a)이 형성된다. 이 경우, 스토리지 커패시터(Cst)의 용량이 부스팅 커패시터(Cb)의 용량보다 크게 설정되기 때문에 제 2전극층(216b)의 길이가 제 1전극층(216a)의 길이보다 길게 설정된다. 한 편, 제 1전극층(216a) 및 제 2전극층(216b)은 트랜지스터들의 게이트전극 및 주사선과 동일 물질로 동시에 형성된다.
특히 상기 제 1전극층(216a)은 도 1에 도시된 바와 같이 주사선과 연결되어 구현된다. 즉, 행 방향로 배열된 주사선에 대하여 상기 주사선에 연결된 각 화소별로 상기 제 1전극층(216a)은 상기 주사선에서 일부 돌출된 형상으로 구현된다.
제 1전극층(216a) 및 제 2전극층(216b)이 형성된 후 제 1전극층(216a) 및 제 2전극층(216b)을 덮도록 제 2절연막(218)이 형성된다. 제 2절연막(218)은 제 1전극층(216a) 및 제 2전극층(216b)과 이후에 형성되는 제 3전극층(220)을 전기적으로 절연한다.
제 2절연막(218)이 형성된 후 제 1전극층(216a) 및 제 2전극층(216b)의 사이에서 반도체층(212)이 노출되도록 콘택홀이 형성된다. 그리고, 콘택홀을 통해 반도체층(212)과 접속되도록 제 3전극층(220)이 형성된다.
여기서, 제 3전극층(220)은 듀얼 커패시터를 구현하기 위해 형성되는 것으로, 스토리지 커패시터(Cst)의 용량이 부스팅 커패시터(Cb)의 용량보다 크게 설정되기 때문에 도시된 바와 같이 상기 제 3전극층(220)은 제 2전극층(216b)과 중첩되는 위치에 형성된다.
이와 같이 제 3전극층(220)이 형성되면 스토리지 커패시터(Cst) 및 부스팅 커패시터(Cb)의 형성이 완료된다.
즉, 부스팅 커패시터(Cb)는 반도체층(212)과 제 1전극층(216a)이 중첩되는 영역을 통해 형성되며, 스토리지 커패시터(Cst)는 반도체층(212)과 제 2전극 층(216b)이 중첨되는 영역 및 제 2전극층(216b)과 제 3전극층(220)이 중첩되는 영역을 통해 형성된다.
도 1 및 도 2를 통해 설명한 화소의 경우 상기 부스팅 커패시터(Cb)의 상부전극(216a)은 주사선에 연결된 형태로 구현된다. 따라서, 상기 부스팅 커패시터(Cb)의 상부 또는 하부 전극 형성 공정 시 CD 산포에 따라 각 주사선 별로 가로줄 형태 얼룩이 발생되는 문제가 발생될 수 있다.
즉, 상기 부스팅 커패시터의 용량을 결정하는 상부 전극 및 하부 전극의 중첩 면적이 상기 CD 산포에 따라 차이가 발생될 수 있으며, 이 경우 부스팅 커패시터의 용량이 상이하게 되어 가로줄 형태 얼룩이 표시될 수 있는 것이다.
유기전계 발광 표시장치는 도 1에 도시된 바와 같이 화소 회로의 구성이 상당히 복잡하여 기판 상에 형성되는 패턴들의 폭 및 그들간의 간격이 상당히 미세하다. 또한, 유기전계 발광 표시장치는 각 화소에 구비된 유기 발광소자에 흐르는 전류량에 의해 휘도가 제어되기 때문에 각각의 화소를 형성함에 있어 보다 정밀한 증착 공정 수행이 요구된다.
본 발명의 실시예는 이러한 문제를 극복하기 위하여 상기 부스팅 커패시터의 전극 등을 형성하는데 사용되는 포토마스크의 CD 산포를 최소화하기 위한 마스크의 제조 방법을 제공한다.
즉, 본 발명의 실시예는 전자빔을 이용한 벡터 스캔 방식으로 포토마스크를 제작하여 이를 통해 보다 정밀하게 유기전계 발광 표시장치의 증착 공정을 수행함으로써, 유기전계 발광 표시장치의 표시 품질 저하 문제를 극복할 수 있게 된다.
도 3은 본 발명의 실시예에 의한 유기전계 발광 표시장치용 포토마스크 제조 방법을 나타내는 순서도이다.
도 3을 참조하면, 먼저 포토마스크의 기판으로 투명기판을 준비한다. 상기 투명기판에는 주로 유리나 석영기판이 사용된다(S 300).
상기 투명기판 상에 차광막을 형성한다. 차광막의 재질로는 주로 크롬이 사용된다. 필요에 따라 위상반전마스크를 제조하기 위해서는 상기 차광막 위 또는 아래, 또는 상기 차광막을 대신하여 MoSiON 등의 물질로 이루어진 위상반전막을 형성할 수 있다(S 310).
상기 차광막 및/또는 위상반전막은 스퍼터링이나 화학기상증착에 의해 증착될 수 있다.
이어서, 상기 차광막 상에 전자빔 레지스트를 도포한다(S 320).
상기 전자빔 레지스트는 네거티브(negative)형이거나 포지티브(positive) 형일 수 있는데, 포지티브형은 후속의 현상공정에서 노광된 부분이 현상되어 제거되며, 네거티브형은 노광된 부분이 잔류하여 패턴을 형성하게 된다.
본 발명의 실시예의 경우 상기 패턴은 유기전계 발광 표시장치의 각 화소에 구비되는 트랜지스터, 커패시터를 구성하는 소자에 대응되는 형태로 구현됨을 특징으로 한다.
일 예로 앞서 도 1 및 도 2를 통해 설명한 바와 같이 각 화소에 구비되는 부스팅 커패시터의 상부 및/또는 하부 전극의 패턴에 대응되도록 상기 전자빔 레지스트의 패턴이 형성된다.
다음으로, 상기 전자빔 레지스트가 도포된 포토마스크를 노광한다(S 330).
본 발명의 실시예의 경우 상기 노광 공정을 수행함에 있어 높은 가속전압의 전자빔으로 후속의 식각공정에서 형성될 소정의 물질층(예컨대 차광막) 패턴을 따라 노광(이하 패턴 노광)함을 특징으로 한다. 이 때, 상기 전자빔의 가속전압은 50keV 이상임이 바람직하다.
이와 같이 높은 가속전압의 전자빔은 전자빔이 조사되는 영역 주위로 산란되는 범위(scattering range)가 좁아 높은 해상도의 패턴을 얻을 수 있게 된다.
즉, 본 발명의 실시예의 경우 벡터 스캔(vector scan) 방식으로 노광을 수행함을 특징으로 하며, 이를 통해 보다 정밀한 포토마스크 패턴 형성이 가능하므로 포토마스크의 CD 산포를 최소화할 수 있게 된다.
다음으로, 상기 노광된 전자빔 레지스트를 현상액으로 현상하여 전자빔 레지스트 패턴을 형성한다(S 340).
이어서, 상기 전자빔 레지스트 패턴을 식각마스크로 전자빔 레지스트 하부의 차광막 및/또는 위상반전막을 식각하여 포토마스크를 제조할 수 있다(S 350).
여기서, 현상공정 및 식각공정은 전자빔 레지스트, 차광막 및/또는 위상반전막의 재질에 따라 달라지나, 이 분야의 통상의 숙련자에게는 널리 알려진 기술이므로 별도로 설명하지 않는다.
도 1은 본 발명의 실시예에 의한 유기전계 발광 표시장치의 각 화소에 대한 회로도.
도 2는 도 1에 도시된 각 화소에 형성되는 커패시터들을 나타내는 단면도.
도 3은 본 발명의 실시예에 의한 유기전계 발광 표시장치용 포토마스크 제조 방법을 나타내는 순서도.

Claims (4)

  1. 투명 기판 상에 차광막을 형성하는 단계와;
    상기 차광막 상에 전자빔 레지스트를 도포하는 단계와;
    소정의 가속전압을 갖는 전자빔을 상기 전자빔 레지스트 상의 특정 패턴을 따라 벡터 스캔(vector scan) 방식의 노광을 수행하는 단계와;
    상기 노광된 전자빔 레지스트를 현상하여 상기 특정 패턴의 전자빔 레지스트 패턴을 형성하는 단계와;
    상기 전자빔 레지스터 패턴을 식각 마스크로 하여 상기 차광막을 식각하는 단계를 포함하며,
    상기 특정 패턴은 유기전계 발광 표시장치의 각 화소에 구비되는 트랜지스터, 커패시터를 구성하는 소자에 대응되는 형태로 구현됨을 특징으로 하는 유기전계 발광 표시장치용 포토마스크 제조방법.
  2. 제 1항에 있어서,
    상기 유기전계 발광 표시장치의 각 화소는 6개의 트랜지스터와 2개의 커패시터를 포함하여 구성됨을 특징으로 하는 유기전계 발광 표시장치용 포토마스크 제조방법.
  3. 제 2항에 있어서,
    상기 특정 패턴은 유기전계 발광 표시장치의 각 화소에 구비되는 부스팅 커패시터의 상부 또는 하부 전극의 패턴에 대응되는 형태로 구현됨을 특징으로 하는 유기전계 발광 표시장치용 포토마스크 제조방법.
  4. 제 1항에 있어서,
    상기 전자빔의 가속전압은 50keV 이상임을 특징으로 하는 유기전계 발광 표시장치용 포토마스크 제조방법.
KR1020090049847A 2009-06-05 2009-06-05 유기전계 발광 표시장치용 포토마스크 제조방법 Ceased KR20100131117A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090049847A KR20100131117A (ko) 2009-06-05 2009-06-05 유기전계 발광 표시장치용 포토마스크 제조방법
US12/801,306 US8361698B2 (en) 2009-06-05 2010-06-02 Method of fabricating photo mask for organic light emitting display and photo mask so fabricated

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049847A KR20100131117A (ko) 2009-06-05 2009-06-05 유기전계 발광 표시장치용 포토마스크 제조방법

Publications (1)

Publication Number Publication Date
KR20100131117A true KR20100131117A (ko) 2010-12-15

Family

ID=43300996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049847A Ceased KR20100131117A (ko) 2009-06-05 2009-06-05 유기전계 발광 표시장치용 포토마스크 제조방법

Country Status (2)

Country Link
US (1) US8361698B2 (ko)
KR (1) KR20100131117A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101903741B1 (ko) * 2012-06-12 2018-10-04 삼성디스플레이 주식회사 유기 발광 표시 장치
EP4123711A4 (en) * 2020-03-19 2023-05-03 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
CN113539170B (zh) * 2021-07-12 2022-12-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1313792C (en) 1986-02-28 1993-02-23 Junji Hirokane Method of manufacturing photo-mask and photo-mask manufactured thereby
DE69131497T2 (de) 1990-06-21 2000-03-30 Matsushita Electronics Corp., Kadoma Photomaske, die in der Photolithographie benutzt wird und ein Herstellungsverfahren derselben
JP2658966B2 (ja) 1995-04-20 1997-09-30 日本電気株式会社 フォトマスク及びその製造方法
KR100192360B1 (ko) 1996-08-21 1999-06-15 구본준 위상 반전 마스크 제조방법
KR100244285B1 (ko) 1996-11-04 2000-02-01 김영환 위상반전 마스크 및 그 제조방법
JP2000124114A (ja) 1998-10-14 2000-04-28 Nikon Corp 荷電粒子線投影露光方法、荷電粒子線投影露光装置及びそれに用いるレチクル
JP3391763B2 (ja) 2000-03-03 2003-03-31 沖電気工業株式会社 マスクの製造方法
KR20020018280A (ko) 2000-09-01 2002-03-08 윤종용 이중노광을 이용한 포토마스크의 전자빔 노광방법 및 이를이용한 포토마스크 제조방법
JP2002351045A (ja) 2001-05-22 2002-12-04 Nec Corp 位相シフトマスク及びその製造方法
DE10307518B4 (de) 2002-02-22 2011-04-14 Hoya Corp. Halbtonphasenschiebermaskenrohling, Halbtonphasenschiebermaske und Verfahren zu deren Herstellung
KR100465067B1 (ko) 2002-06-19 2005-01-06 주식회사 하이닉스반도체 노광 마스크, 이의 제조 방법 및 이를 이용한 감광막 패턴형성 방법
JP2006078825A (ja) 2004-09-10 2006-03-23 Shin Etsu Chem Co Ltd フォトマスクブランクおよびフォトマスクならびにこれらの製造方法
KR100653993B1 (ko) 2004-12-30 2006-12-05 주식회사 하이닉스반도체 다중투과 위상 마스크 및 그 제조 방법
KR100809707B1 (ko) 2006-10-16 2008-03-06 삼성전자주식회사 콘트라스트가 향상된 포토마스크 및 그 제조방법
KR101274690B1 (ko) 2006-11-23 2013-06-12 엘지디스플레이 주식회사 분할 노광을 위한 마스크, 이를 이용한 패터닝 방법 및액정표시장치의 제조방법
KR20080061999A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 웨이퍼 패턴 선폭 균일도를 개선하는 포토마스크 및제조방법
KR100924333B1 (ko) 2006-12-29 2009-11-02 주식회사 하이닉스반도체 포토 마스크의 제조 방법
KR100869847B1 (ko) 2007-05-11 2008-11-21 주식회사 하이닉스반도체 포토마스크의 제조 방법

Also Published As

Publication number Publication date
US20100310974A1 (en) 2010-12-09
US8361698B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
JP4854177B2 (ja) 有機電界発光駆動素子とこれを有する有機電界発光表示パネル
KR100518709B1 (ko) 마스크를 사용해서 층 재료를 부착시켜 기판 상에 사전설정된 패턴의 층을 형성하는 방법
US8284136B2 (en) Pixel circuit, organic light emitting display, and driving method thereof
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
CN107706221B (zh) Oled显示器的制作方法及oled显示器
CN109448635B (zh) Oled显示面板
US20190180687A1 (en) Oled pixel driving circuit, driving method thereof and display device including the same
CN101071793A (zh) 平面显示器及其制作方法
CN100367325C (zh) 晶体管、制造其的方法、及包括其的发光显示器
JP7186725B2 (ja) 画素回路、表示パネル及び表示装置
WO2019179058A1 (zh) Oled器件及其制作方法
US9076388B2 (en) Pixel and organic light emitting display using the same
KR20100131117A (ko) 유기전계 발광 표시장치용 포토마스크 제조방법
CN210348517U (zh) 显示基板、显示面板和显示装置
KR101073163B1 (ko) 유기전계 발광 표시장치
KR20050048437A (ko) 표시장치 및 이의 제조 방법
WO2019229854A1 (ja) 表示装置
KR20130039021A (ko) 유기 발광 표시 장치의 제조 방법
KR100658257B1 (ko) 발광 표시장치
JP2015082113A (ja) 画素駆動回路及びディスプレイ装置
KR100719696B1 (ko) 유기 발광 표시장치 및 그 제조방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US9530348B2 (en) Organic light emitting display device
CN113674692A (zh) 电压降补偿方法、装置及电子设备
US7918703B1 (en) Flat panel display having a control frame pedestal and method of making same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090605

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110131

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110414

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110131

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I