[go: up one dir, main page]

KR20100111680A - 메모리 어레이의 에러 수정 방법 - Google Patents

메모리 어레이의 에러 수정 방법 Download PDF

Info

Publication number
KR20100111680A
KR20100111680A KR1020107014864A KR20107014864A KR20100111680A KR 20100111680 A KR20100111680 A KR 20100111680A KR 1020107014864 A KR1020107014864 A KR 1020107014864A KR 20107014864 A KR20107014864 A KR 20107014864A KR 20100111680 A KR20100111680 A KR 20100111680A
Authority
KR
South Korea
Prior art keywords
group
ecc bits
error correction
correction algorithm
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020107014864A
Other languages
English (en)
Other versions
KR101572038B1 (ko
Inventor
에란 에레즈
Original Assignee
샌디스크 아이엘 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 아이엘 엘티디 filed Critical 샌디스크 아이엘 엘티디
Publication of KR20100111680A publication Critical patent/KR20100111680A/ko
Application granted granted Critical
Publication of KR101572038B1 publication Critical patent/KR101572038B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

메모리 어레이의 에러 수정을 위한 컴퓨터 시스템은 에러 수정 알고리즘과 메모리를 포함한다. 상기 에러 수정 알고리즘은 표준 크기를 갖는 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지 에러를 수정할 수 있다. 상기 메모리는 상기 표준 크기보다 더 큰 제 1 크기를 갖는 제 1 그룹의 메모리 셀에 대응하는 정보를 갖는 제 1 세트의 ECC 비트를 저장하고, 상기 제 1 그룹의 부분이고 상기 제 1 크기보다 더 작은 제 2 크기를 갖는 제 2 그룹의 메모리 셀에 대응하는 정보를 갖는 제 2 세트의 ECC 비트를 저장하도록 동작한다. 상기 에러 수정 알고리즘은 상기 제 1 세트의 ECC 비트를 기반으로 한 제 1 그룹의 수정에서 실패가 발생하는 경우에 상기 제 2 세트의 ECC 비트를 기반으로 하여 제 2 그룹에서 에러를 수정하도록 동작한다.

Description

메모리 어레이의 에러 수정 방법{CORRECTION OF ERRORS IN A MEMORY ARRAY}
본 발명은, 메모리의 에러 수정을 위한 에러 수정 코드(Error Correction Code: ECC)에 관한 것이다.
비휘발성 메모리 디바이스(non-volatie memory device)와 특히 고체 상태 메모리 디바이스는 시간이 지남에 따라 마모되는 경향이 있다. 이와 같은 마모의 한 가지 주요 효과는 저장된 데이터에서 에러의 생성이다. 상이한 디바이스 유형은, 예를 들어, 사용된 기술 및 성취될 수 있는 제조 공정 허용오차(manufacturing process tolerance)에 따라 상이한 전형적이고 산업적인 수용된 신뢰성을 갖는다. 일부 플래시 제어기(flash controller)는 표준 크기(예를 들어, 256바이트)를 갖는 메모리 셀(memory cell)의 수정 가능한 그룹(group)에서 제 1 ("약한") 비트 에러 레이트까지(예를 들어, 512 바이트당 6-비트까지) 에러를 수정할 수 있도록 설계되어 있는 반면, 다른 제어기는 더 강한 보호를 달성하기 위하여 제 1 비트 에러 레이트보다 더 높은(예를 들어, 512 바이트당 8-비트까지의) 제 2 비트 에러 레이트를 필요로 한다.
약한 에러 핸들링 방식(weak error handling scheme)을 사용하여 강한 비트 에러 레이트를 제공하기 위하여 당업계에서 여러 에러 핸들링 방식이 만들어졌다. 하나의 해결책은 메모리 셀의 그룹을 서브-그룹(sub-group)(수정 가능한 그룹)으로 분할하고 각각의 서브-그룹에 개별적으로 기존의 더 약한 에러 수정 방식을 적용하는 것이다. 이와 같이, 각각의 서브-그룹은 더 약한 비트 에러 레이트에 의해 개별적으로 보호된다. 그러나, 이와 같은 에러 수정 방식은 서브-그룹 각각에 에러 수정 동작을 적용하는 것을 필요로 함으로써, 전체 성능을 저하시킨다.
또 다른 통상적인 방법은 희망하는 비트 에러 레이트까지 에러를 수정할 수 있는 새로운 더 강한 에러 수정 방식을 설계하는 것이다. 새로운 설계된 시스템의 결점은 이와 같은 시스템을 설계하는데 시간이 걸리고 비용이 많이 든다는 것이다.
종래 기술의 에러 핸들링 방식 각각이 결함있는 메모리 위치에 대한 어떤 보호를 제공할지라도, 종래 기술의 에러 핸들링 방식 중 어떤 것도 완전하지 않다. 일부 방식은 과도한 자원 및 개발 시간을 필요로 하고, 일부 방식은 시스템의 전체 판독 성능을 저하시키고; 다른 것은 부적절한 보호를 제공한다.
본 발명의 목적은, 과도한 자원 및 개발 시간을 필요로 하지 않고, 시스템의 전체 판독 성능을 저하시키지 않으면서, 적절한 보호를 제공하는 에러 수정 방법을 제공하는 것이다.
본 발명은 메모리 어레이의 에러 수정을 위한 에러 수정 알고리즘(error correction algorithm)을 갖는 컴퓨터 시스템 및 이의 방법으로서 구현될 수 있다. 메모리 셀은 대응하는 ECC 비트와 함께 메모리 어레이에 저장된다. ECC 비트는 다음과 같이 발생된다: 한 세트의 ECC 비트는 제 1 그룹의 메모리 셀에 대응하는 정보를 포함하고(상기 제 1 그룹은 표준 크기, 예를 들어, 256 바이트보다 더 크거나 이와 동일한 제 1 크기를 갖는다); 제 2 세트의 ECC 비트는 제 2 그룹의 메모리 셀에 대응하는 정보를 포함하고(상기 제 2 그룹은 상기 제 1 그룹 내부에 포함된다), 제 3 세트의 ECC 비트는 제 3 그룹의 메모리 셀에 대응하는 정보를 포함하는(상기 제 3 그룹은 제 2 그룹 내부에 포함되고) 등등이 된다. 이와 같은 ECC 비트를 발생시키는 것은 최적의 전체 성능을 성취하면서, 메모리 어레이의 에러 수정을 제공한다.
상기 방법의 일 실시예에서, 메모리 어레이에서의 에러를 수정하는 방법은, 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지 에러를 수정할 수 있는 에러 수정 알고리즘을 제공하는 단계를 포함할 수 있다. 상기 수정 가능한 그룹은 표준 크기를 갖는다. 상기 방법은 또한 제 1 그룹의 메모리 셀에 대응하는 정보를 갖는 제 1 세트의 ECC 비트를 발생시키는 단계; 제 2 그룹의 메모리 셀에 대응하는 정보를 갖는 제 2 세트의 ECC 비트를 발생시키는 단계; 및 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹에서 에러를 수정하기 위하여 상기 에러 수정 알고리즘을 적용하는 단계를 포함한다. 상기 제 1 그룹은 표준 크기보다 더 큰 제 1 크기를 갖는다. 상기 제 2 그룹은 상기 제 1 그룹의 부분이며 상기 제 1 크기보다 더 작은 제 2 크기를 갖는다. 상기 제 1 세트의 ECC 비트를 기반으로 한 에러 수정 알고리즘이 실패하는 경우에, 상기 방법은 또한 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹에서 에러를 수정하기 위하여 상기 에러 수정 알고리즘을 적용하는 단계를 포함한다. 상기 방법은 또한 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹을 수정하는 단계를 포함할 수 있다. 상기 방법은 또한 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹을 수정하는 단계를 포함할 수 있다.
상기 방법은 또한 메모리 셀의 추가 그룹에 대응하는 정보를 갖는 추가 세트의 ECC 비트를 발생시키는 단계를 포함할 수 있다. 상기 추가 세트의 ECC 비트는 상기 에러 수정 알고리즘의 발생 이전에 발생될 수 있다. 상기 추가 그룹은 상기 제 2 그룹의 부분이며 제 2 크기보다 더 작은 제 3 크기를 가질 수 있다. 상기 제 2 세트의 ECC 비트를 기반으로 한 에러 수정 알고리즘이 실패하는 경우에, 상기 방법은 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹에서 에러를 수정하기 위하여 상기 에러 수정 알고리즘을 적용하는 단계를 포함할 수 있다. 상기 방법은 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹을 수정하는 단계를 포함할 수 있다. 상기 방법이 적용됨으로써, 상기 제 1 그룹에서 상기 제 1 비트 에러 레이트보다 더 큰 제 2 비트 에러 레이트까지 에러를 수정할 수 있다.
상기 방법의 또 다른 실시예에서, 메모리 어레이의 에러 수정을 위한 컴퓨터 시스템(computer system)은 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지 에러를 수정할 수 있는 에러 수정 알고리즘을 포함한다. 수정 가능한 그룹은 표준 크기를 갖는다. 메모리는 제 1 그룹의 메모리 셀에 대응하는 정보를 갖는 제 1 세트의 ECC 비트를 저장하고, 제 2 그룹의 메모리 셀에 대응하는 정보를 갖는 제 2 세트의 ECC 비트를 저장하도록 동작한다. 상기 제 1 그룹은 표준 크기보다 더 큰 제 1 크기를 가지며, 상기 제 2 그룹은 상기 제 1 그룹의 부분이고 상기 제 1 크기보다 더 작은 제 2 크기를 갖는다. 상기 에러 수정 알고리즘은 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹에서 적용되는 에러 수정 알고리즘이 실패하는 경우에 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹에서 에러를 수정하도록 동작한다.
상기 메모리는 플래시 메모리일 수 있다. 상기 에러 수정 알고리즘은 또한 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹을 수정하도록 동작할 수 있다. 상기 에러 수정 알고리즘은 또한 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹을 수정하도록 동작할 수 있다.
상기 메모리는 메모리 셀의 추가 그룹에 대응하는 정보를 갖는 추가 세트의 ECC 비트를 저장하도록 동작할 수 있다. 상기 추가 그룹은 상기 제 2 그룹의 부분이고 상기 제 2 크기보다 더 작은 제 3 크기를 갖는다. 상기 에러 수정 알고리즘은 부가적으로 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹에서 적용되는 에러 수정 알고리즘이 실패하는 경우에 추가 세트의 ECC 비트를 기반으로 상기 추가 비트에서 적용되도록 동작할 수 있다. 상기 에러 수정 알고리즘은 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹을 수정하도록 동작할 수 있다. 상기 에러 수정 알고리즘이 적용됨으로써, 상기 제 1 그룹에서 상기 제 1 비트 에러 레이트보다 더 큰 제 2 비트 에러 레이트까지 에러를 수정할 수 있다.
설명된 실시예의 추가 특징, 장점 및 가능한 변화가 다음의 도면과 설명으로부터 명백해질 것이다.
본 발명에 의하면, 과도한 자원 및 개발 시간을 필요로 하지 않고, 시스템의 전체 판독 성능을 저하시키지 않으면서, 적절한 보호를 제공하는 에러 수정 방법이 제공된다.
본 발명의 실시예에 대한 본 발명의 더 양호한 이해를 위하여, 전체에 걸쳐 대응하는 섹션 또는 요소에는 동일한 번호가 병기되어 있는 첨부 도면이 참조된다.
도 1a는, 메모리 어레이의 에러 수정을 위한 컴퓨터 시스템의 실시예의 블록도.
도 1b는, 에러 수정 알고리즘이 각각의 데이터 단위에 대해 3개의 세트의 ECC 비트를 발생시키도록 구현되는 도 1a의 메모리 어레이의 블록도.
도 2는, 예시적인 실시예에 따른, 메모리 어레이에 데이터를 기록하는 흐름도.
도 3은, 예시적인 실시예에 따른, 메모리 어레이로부터 데이터를 판독하는 흐름도.
이하의 청구항에 의해 규정된 본 발명은 예시적이고 바람직한 실시예의 본 상세한 설명을 참조함으로써 더 양호하게 이해될 것이다. 이 설명은 청구항의 범위를 제한하기 위한 것이 아니라, 그 대신에, 이와 같은 실시예의 예를 제공하기 위한 것이다. 그러므로, 다음의 설명은 메모리 어레이에서의 에러를 수정하는 컴퓨터 시스템 및 이의 방법을 포함하는 예시적인 실시예를 제공한다.
컴퓨터 시스템의 일 실시예는 메모리 어레이의 에러 수정을 위해 에러 수정 알고리즘을 사용한다. 메모리 어레이는 메모리 셀의 2개 이상의 그룹을 포함할 수 있고, 여기서, 메모리 셀의 가장 작은 그룹은 메모리 셀의 더 작은 그룹 내부에 포함되고, 메모리 셀의 더 작은 그룹은 더 큰 그룹 내부에 포함되는 등등이 된다. 메모리 셀의 각 그룹은 자신의 그룹의 폭 및 길이에 대응하는 한 세트의 ECC 비트와 함께 메모리 어레이에 저장된다. 한 세트의 ECC 비트는 제 1 그룹의 메모리 셀에 대응하는 정보를 포함하고; 다른 세트의 ECC 비트는 제 2 그룹의 메모리 셀에 대응하는 정보를 포함하는 등등이 된다. 이와 같이 ECC 비트를 발생시키는 것은 최적의 전체 성능을 성취하면서, 메모리 어레이의 에러 수정을 제공한다.
에러 수정 알고리즘은 표준 크기(예를 들어, 256 바이트)를 갖는 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지(예를 들어, 512 바이트당 6-비트까지) 에러를 수정할 수 있다. 에러 수정 알고리즘은 먼저 이 그룹의 대응하는 ECC 비트를 사용하여 메모리 셀의 더 큰 그룹을 수정하기 위하여 적용되고, 이 수정 동작의 실패 시에, 상기 에러 수정 알고리즘은 메모리 셀의 더 작은 그룹을 수정하기 위하여 적용된다. 더 작은 그룹의 실패 시에, 상기 에러 수정 알고리즘은 부가적으로 이전 그룹 내부에 포함되는 메모리 셀의 훨씬 더 작은 그룹을 수정하기 위하여 적용될 수 있다. 이 수정 동작은 수정이 성공할 때까지, 대응하는 ECC 비트를 기반으로 하여 메모리 셀의 더 작은 그룹에 대해 매번 반복적으로 적용될 수 있다. 성공 시에, 공정에서 상호 관련된 메모리 셀의 모든 그룹의 데이터가 수정된다.
도 1a는 메모리 어레이(14)에서의 에러의 수정을 위한 에러 수정 알고리즘(12)을 갖는 컴퓨터 시스템(10)의 예시적인 실시예이다. 메모리 어레이(14)는 플래시 메모리일 수 있다. 에러 수정 알고리즘(12)은 표준 크기(예를 들어, 256 바이트)를 갖는 메모리 셀의 수정 가능한 그룹(예를 들어, MC1)에서 제 1 비트 에러 레이트까지(예를 들어, 512 바이트당 6-비트까지) 에러를 수정할 수 있다. 제어기(18)는 메모리 어레이(14)에 데이터를 기록하고 메모리 어레이(14)로부터 데이터를 판독하기 위하여 제공된다.
메모리 어레이(14)는 복수의 데이터 단위(16)를 포함한다. 데이터 단위가 256 바이트, 512 바이트 등을 포함하지만, 이에 제한되지 않는 임의의 바이트 수와 관련될 수 있다는 점에 주의한다. 이 예에서, 에러 수정 알고리즘(12)은 다음과 같이 각각의 데이터 단위(16)에 대해 2개의 세트의 ECC 비트: 제 1 그룹의 메모리 셀(MC1 및 MC2)에 대응하는 정보를 갖는 제 1 세트의 ECC 비트(ECC1-2); 및 제 2 그룹의 메모리 셀(MC1)에 대응하는 정보를 갖는 제 2 세트의 ECC 비트(ECC1)를 발생시키도록 구현된다(대안적으로, 제 2 세트의 ECC 비트는 메모리 셀의 그룹(MC2)에 대응하는 정보를 가질 수 있다). 제 1 그룹의 메모리 셀(MC1 및 MC2)은 표준 크기보다 더 큰 제 1 크기(예를 들어, 512 바이트)를 갖는다. 제 2 그룹의 메모리 셀(MC1)은 제 1 크기보다 더 작은 제 2 크기(예를 들어, 256 바이트)를 갖는다. 제 2 그룹의 메모리 셀(MC1)은 제 1 그룹(MC1 및 MC2)의 부분이다. 제 1 세트의 ECC 비트(ECC1-2) 및 제 2 세트의 ECC 비트(ECC1)는 각각의 데이터 단위(16)와 함께 메모리 어레이(14)에 저장된다.
에러 수정 알고리즘(12)은 제 1 세트의 ECC 비트(ECC1-2)를 기반으로 하여 제 1 그룹(MC1 및 MC2)에서 에러를 수정하도록 동작한다. 이 공정가 실패하는 경우에(예를 들어, 제 1 그룹(MC1 및 MC2)에서 6개 이상의 에러가 존재하는 경우에), 에러 수정 알고리즘(12)은 제 2 세트의 ECC 비트(ECC1)를 기반으로 하여 제 2 그룹(MC1)에서 에러를 수정하도록 동작한다. 즉, 에러 수정 알고리즘(12)은 상기 제 1 세트의 ECC 비트(ECC1-2)를 기반으로 하여 제 1 그룹(MC1 및 MC2)에서 적용되는 에러 수정 알고리즘이 실패하는 경우에, 제 2 세트의 ECC 비트(ECC1)를 기반으로 하여 제 2 그룹(MC1)에서 에러를 수정하도록 동작한다. 이와 같이, (원래 6-비트 에러 레이트까지 수정하도록 구현되는) 에러 수정 알고리즘(12)이 사용됨으로써, 제 1 비트 에러 레이트보다 더 큰 제 2 비트 에러 레이트까지, 예를 들어, 512 바이트당 8-비트까지 제 1 그룹(MC1 및 MC2)에서 에러를 수정할 수 있다.
다양한 구현예가 광범위한 메모리 구성을 사용할 수 있고 설명된 특정한 것이 상기 구현예에만 제한되는 것으로 해석되어서는 안 된다는 점이 인식되어야 한다. 예를 들어, 상기 세트의 ECC 비트는 메모리 셀과 인접할 수 있고, 배열은 데이터 단위가 다르고/다르거나 다양한 유형의 에러 수정 알고리즘이 제공될 수 있다. 에러 수정 알고리즘은 부가적으로 2개의 세트의 ECC 비트, 3개의 세트의 ECC 비트(도 1b 참조), 또는 그 이상을 발생시키기 위하여 적용될 수 있고; 메모리 어레이는 2개 세트의 ECC 비트, 3개의 세트의 ECC 비트 또는 그 이상을 저장하도록 구현될 수 있다.
에러 수정 알고리즘(12)은 또한 제 1 세트의 ECC 비트(ECC1-2)를 기반으로 하여 제 1 그룹(MC1 및 MC2)을 수정하도록 동작할 수 있다. 대안적으로 또는 부가적으로, 에러 수정 알고리즘(12)은 또한 제 2 세트의 ECC 비트(ECC1)를 기반으로 하여 제 2 그룹(MC1)을 수정하도록 동작할 수 있다. 메모리 어레이(14)는 메모리 셀의 추가 그룹에 대응하는 정보를 갖는 추가 세트의 ECC 비트를 저장하도록 동작할 수 있고, 메모리 셀의 이 추가 그룹은 제 2 그룹(MC1)의 부분이고 제 2 크기보다 더 작은 제 3 크기를 갖는다. 이와 같은 경우에, 에러 수정 알고리즘(12)은 부가적으로 제 2 그룹의 ECC 비트(ECC1)를 기반으로 하여 제 2 그룹(MC1)에서 적용되는 에러 수정 알고리즘(12)이 실패하는 경우에, 추가 세트의 ECC 비트를 기반으로 하여 메모리 셀의 추가 그룹에서 적용되도록 동작한다(도 1b 참조). 에러 수정 알고리즘(12)은 또한 추가 세트의 ECC 비트를 기반으로 하여 메모리 셀의 추가 그룹을 수정하도록 동작한다.
도 1b는 에러 수정 알고리즘(12)이 각각의 데이터 단위(16)에 대해 3개의 세트의 ECC 비트를 발생시키도록 구현되는 도 1a의 메모리 어레이(14)의 예시적인 실시예이다. 이 예에서, 에러 수정 알고리즘(12)은 다음과 같이 각각의 데이터 단위(16)에 대해 3개의 세트의 ECC 비트: 제 1 그룹의 메모리 셀(MC'1, MC'2 및 MC'3)에 대응하는 정보를 갖는 제 1 세트의 ECC 비트(ECC'1-3); 제 2 그룹의 메모리 셀(MC'1 및 MC'2)에 대응하는 정보를 갖는 제 2 세트의 ECC 비트(ECC'1-2); 및 제 3 그룹의 메모리 셀(MC'1)에 대응하는 정보를 갖는 제 3 세트의 ECC 비트(ECC'1)를 발생시키도록 구현된다. 제 1 그룹의 메모리 셀(MC'1, MC'2 및 MC'3)은 표준 크기보다 더 큰 제 1 크기(예를 들어, 640 바이트)를 갖는다. 제 2 그룹의 메모리 셀(MC'1 및 MC'2)은 제 1 크기보다 더 작은 제 2 크기를 갖는다. 제 2 그룹의 메모리 셀(MC'1 및 MC'2)은 제 1 그룹(MC'1, MC'2 및 MC'3)의 부분이다. 제 3 그룹의 메모리 셀(MC'1)은 제 2 크기보다 더 작은 제 3 크기를 갖는다. 제 3 그룹의 메모리 셀(MC'1)은 제 2 그룹(MC'1 및 MC'2)의 부분이다. 제 1 세트의 ECC 비트(ECC'1-3), 제 2 세트의 ECC 비트(ECC'1-2) 및 제 3 세트의 ECC 비트(ECC'1)는 각각의 데이터 단위(16)와 함께 메모리 어레이(14)에 저장된다.
에러 수정 알고리즘(12)은 제 1 세트의 ECC 비트(ECC'1-3)를 기반으로 하여 제 1 그룹(MC'1, MC'2 및 MC'3)에서 에러를 수정하도록 동작한다. 이 공정가 실패하는 경우에(예를 들어, 제 1 그룹(MC'1, MC'2 및 MC'3)에서 6개 이상의 에러가 존재하는 경우), 에러 수정 알고리즘(12)은 제 2 세트의 ECC 비트(ECC'1-2)를 기반으로 하여 제 2 그룹(MC'1 및 MC'2)에서 에러를 수정하도록 동작한다. 제 2 공정가 실패하는 경우에만(예를 들어, 제 2 그룹(MC'1 및 MC'2)에서 6개 이상의 에러가 존재하는 경우에만), 에러 수정 알고리즘(12)이 제 3 세트의 ECC 비트(ECC'1)를 기반으로 하여 제 3 그룹(MC'1)에서 에러를 수정하도록 동작한다.
도 2는 예시적인 실시예에 따른, 에러 수정 알고리즘(12)을 갖는 컴퓨터 시스템(10)의 메모리 어레이에 데이터를 기록하는 방법의 흐름도(30)이다. 32에서, 데이터가 메모리 어레이에 기록된다. 에러 수정 알고리즘은 표준 크기(예를 들어, 256 바이트)를 갖는 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지 에러를 수정할 수 있다. 이 예에서, 에러 수정 알고리즘(12)은 각각의 데이터 단위(16)에 대해 3개의 세트의 ECC 비트를 발생시키도록 구현된다.
34에서, 기록된 데이터에 대해 제 1 세트의 ECC 비트(ECC'1-3)가 발생된다. 제 1 세트의 ECC 비트는 제 1 그룹의 메모리 셀(MC'1, MC'2 및 MC'3)에 대응하는 정보를 갖는다. 제 1 그룹은 표준 크기보다 더 큰 제 1 크기(예를 들어, 512 바이트)를 갖는다.
36에서, 기록된 데이터에 대해 제 2 세트의 ECC 비트(ECC'1-2)가 발생된다. 제 2 세트의 ECC 비트는 제 2 그룹의 메모리 셀(MC'1 및 MC'2)에 대응하는 정보를 갖는다. 제 2 그룹은 제 1 그룹의 메모리 셀의 부분이고, 제 1 크기보다 더 작은 제 2 크기를 갖는다.
38에서, 기록된 데이터에 대해 추가 세트의 ECC 비트(이 예에서, 제 3 세트(ECC'1))가 발생된다. 추가 세트의 ECC 비트는 메모리 셀의 추가 그룹(이 예에서, 제 3 그룹(MC'1))에 대응하는 정보를 갖는다. 제 3 그룹의 메모리 셀은 제 2 그룹의 메모리 셀의 부분이고, 제 2 크기보다 더 작은 제 3 크기를 갖는다. 39에서, 상기 세트의 ECC 비트가 메모리 어레이에 기록된다.
일부 실시예 및/또는 일부 코드에서, 제 1 세트, 제 2 세트 및 제 3 세트의 ECC 비트의 발생은 단일 단계로서 적용된다. 다른 실시예에서, 제 1 세트의 ECC 비트, 제 2 세트의 ECC 비트 및 제 3 세트의 ECC 비트를 발생시키는 적어도 2개의 별도의 단계가 존재할 수 있다.
도 3은 예시적인 실시예에 따른, 메모리 어레이로부터 데이터를 판독하는 방법의 흐름도(50)이다. 52에서, 데이터 및 이의 대응하는 ECC 비트가 메모리 어레이로부터 판독되고, 제 1 세트의 ECC 비트를 기반으로 하여 제 1 그룹의 메모리 셀에서 에러를 수정하기 위하여 (도 2의) 에러 수정 알고리즘이 적용된다.
제 1 세트의 ECC 비트를 기반으로 한 에러 수정 알고리즘이 성공하는 경우에(54), 제 1 그룹의 메모리 셀(MC'1, MC'2 및 MC'3)이 제 1 세트의 ECC 비트(ECC'1-3)를 기반으로 하여 수정되고; 성공 신호가 어서팅(asserting)된다(단계 56).
제 1 세트의 ECC 비트를 기반으로 한 에러 수정 알고리즘이 실패하는 경우에(54), 제 2 그룹의 메모리 셀(MC'1 및 MC'2)이 제 2 세트의 ECC 비트(ECC'1-2)를 기반으로 하여 수정된다(58). 제 2 세트의 ECC 비트를 기반으로 한 에러 수정 알고리즘이 성공하는 경우에(60), 제 2 그룹의 메모리 셀(MC'1 및 MC'2)이 제 2 세트의 ECC 비트(ECC'1-2)를 기반으로 하여 수정되고 나서; 제 1 그룹의 메모리 셀(MC'1, MC'2 및 MC'3)이 제 1 세트의 ECC 비트(ECC'1-3)를 기반으로 하여 수정된다. 그 후, 성공 신호가 어서팅된다(단계 56). 제 2 세트의 ECC 비트를 기반으로 한 에러 수정 알고리즘이 실패하는 경우에(60), 메모리 셀의 추가 그룹이 추가 세트의 ECC 비트(ECC'1)를 기반으로 하여 수정된다(62). 이 단계(62)에서, 메모리 셀의 추가 그룹(MC'1)이 추가 세트의 ECC 비트(ECC'1)를 기반으로 하여 수정되고; 그 다음에, 제 2 그룹의 메모리 셀(MC'1 및 MC'2)이 제 2 세트의 ECC 비트(ECC'1-2)를 기반으로 하여 수정되고; 그 다음에, 제 1 그룹의 메모리 셀(MC'1, MC'2 및 MC'3)이 제 1 세트의 ECC 비트(ECC'1-3)를 기반으로 하여 수정된다. 그 후, 성공 신호가 어서팅된다(단계 56).
컴퓨터 시스템이 본원에서 2개 또는 3개의 ECC 비트를 발생시키기 위하여 적용되는 에러 수정 알고리즘 및 이러한 세트의 ECC 비트를 저장하도록 구현되는 메모리 어레이와 함께 구성되지만, 상기 컴퓨터 시스템 및 방법이 부가적으로 3개 이상의 세트의 ECC 비트를 발생시키고 3개 이상의 세트의 ECC 비트를 저장하도록 적용 가능하다는 점이 이해되어야 한다. 더욱이, 대량 저장장치에 접속 포트(connection port)를 제공하는 임의의 다른 유형의 허브(hub)가 사용될 수 있다.
시스템 및 방법의 다양한 실시예를 설명하였을지라도, 부가적인 변경이 이제 당업자에게 제안될 것이기 때문에 상기의 설명이 제한으로서 의도되지 않고, 첨부된 청구항의 범위 내에 존재하는 것과 같은 변경을 포함하게 된다는 점이 이해되어야 한다.

Claims (15)

  1. 메모리 어레이에서의 에러를 수정하는 방법에 있어서,
    (a) 표준 크기를 갖는 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지 에러를 수정하는 에러 수정 알고리즘을 제공하는 단계와,
    (b) 상기 표준 크기보다 더 큰 제 1 크기를 갖는 제 1 그룹의 메모리 셀에 대응하는 정보를 갖는 제 1 세트의 ECC 비트를 발생시키는 단계와,
    (c) 상기 제 1 그룹의 부분이고 상기 제 1 크기보다 더 작은 제 2 크기를 갖는 제 2 그룹의 메모리 셀에 대응하는 정보를 갖는 제 2 세트의 ECC 비트를 발생시키는 단계와,
    (d) 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹에서 에러를 수정하기 위하여 상기 에러 수정 알고리즘을 적용하는 단계와,
    (e) 상기 제 1 세트의 ECC 비트를 기반으로 한 상기 에러 수정 알고리즘이 단계 (d)에서 실패하는지를 결정하는 단계와,
    (f) 상기 에러 수정 알고리즘이 실패하는 경우에, 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹에서 에러를 수정하기 위하여 상기 에러 수정 알고리즘을 적용하는 단계를
    포함하는, 에러 수정 방법.
  2. 제 1항에 있어서, (f) 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹을 수정하는 단계를 더 포함하는, 에러 수정 방법.
  3. 제 1항에 있어서, (f) 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹을 수정하는 단계를 더 포함하는, 에러 수정 방법.
  4. 제 1항에 있어서,
    (f) 단계 (d)에서 상기 에러 수정 알고리즘의 상기 발생 이전에, 상기 제 2 그룹의 부분이고 상기 제 2 크기보다 더 작은 제 3 크기를 갖는 메모리 셀의 추가 그룹에 대응하는 정보를 갖는 추가 세트의 ECC 비트를 발생시키는 단계를 더 포함하는, 에러 수정 방법.
  5. 제 4항에 있어서,
    (g) 상기 제 2 세트의 ECC 비트를 기반으로 한 상기 에러 수정 알고리즘이 단계 (e)에서 실패하는 경우에, 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹에서 에러를 수정하기 위하여 상기 에러 수정 알고리즘을 적용하는 단계를 더 포함하는, 에러 수정 방법.
  6. 제 5항에 있어서,
    (h) 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹을 수정하는 단계를 더 포함하는, 에러 수정 방법.
  7. 제 1항에 있어서, 단계 (e)가 적용됨으로써, 상기 제 1 그룹에서 상기 제 1 비트 에러 레이트보다 더 큰 제 2 비트 에러 레이트까지 에러를 수정하는, 에러 수정 방법.
  8. 메모리 어레이의 에러 수정을 위한 컴퓨터 시스템에 있어서,
    표준 크기를 갖는 메모리 셀의 수정 가능한 그룹에서 제 1 비트 에러 레이트까지 에러를 수정할 수 있는 에러 수정 알고리즘과,
    제 1 그룹의 메모리 셀에 대응하는 정보를 갖는 제 1 세트의 ECC 비트를 저장하고, 제 2 그룹의 메모리 셀에 대응하는 정보를 갖는 제 2 세트의 ECC 비트를 저장하도록 동작하는 메모리로서, 상기 제 1 그룹이 상기 표준 크기보다 더 큰 제 1 크기를 가지며, 상기 제 2 그룹이 상기 제 1 그룹의 부분이고 상기 제 1 크기보다 더 작은 제 2 크기를 갖는, 상기 메모리를
    포함하고,
    상기 에러 수정 알고리즘이 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹에서 적용되는 상기 에러 수정 알고리즘이 실패하는 경우에 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹에서 에러를 수정하도록 동작하는, 컴퓨터 시스템.
  9. 제 8항에 있어서, 상기 메모리는 플래시 메모리인, 컴퓨터 시스템.
  10. 제 8항에 있어서, 상기 에러 수정 알고리즘은 또한 상기 제 1 세트의 ECC 비트를 기반으로 하여 상기 제 1 그룹을 수정하도록 동작하는, 컴퓨터 시스템.
  11. 제 8항에 있어서, 상기 에러 수정 알고리즘은 또한 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹을 수정하도록 동작하는, 컴퓨터 시스템.
  12. 제 8항에 있어서, 상기 메모리는 상기 제 2 그룹의 부분이고 상기 제 2 크기보다 더 작은 제 3 크기를 갖는 메모리 셀의 추가 그룹에 대응하는 정보를 갖는 추가 세트의 ECC 비트를 저장하도록 동작하는, 컴퓨터 시스템.
  13. 제 12항에 있어서, 상기 에러 수정 알고리즘은 부가적으로 상기 제 2 세트의 ECC 비트를 기반으로 하여 상기 제 2 그룹에서 적용되는 상기 에러 수정 알고리즘이 실패하는 경우에 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹에서 적용되도록 동작하는, 컴퓨터 시스템.
  14. 제 13항에 있어서, 상기 에러 수정 알고리즘은 또한 상기 추가 세트의 ECC 비트를 기반으로 하여 상기 추가 그룹을 수정하도록 동작하는, 컴퓨터 시스템.
  15. 제 8항에 있어서, 상기 에러 수정 알고리즘이 적용됨으로써, 상기 제 1 그룹에서 상기 제 1 비트 에러 레이트보다 더 큰 제 2 비트 에러 레이트까지 에러를 수정하는, 컴퓨터 시스템.
KR1020107014864A 2007-12-06 2008-10-07 메모리 어레이의 에러 수정 방법 Expired - Fee Related KR101572038B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/951,455 US8234539B2 (en) 2007-12-06 2007-12-06 Correction of errors in a memory array
US11/951,455 2007-12-06

Publications (2)

Publication Number Publication Date
KR20100111680A true KR20100111680A (ko) 2010-10-15
KR101572038B1 KR101572038B1 (ko) 2015-11-26

Family

ID=40365377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014864A Expired - Fee Related KR101572038B1 (ko) 2007-12-06 2008-10-07 메모리 어레이의 에러 수정 방법

Country Status (8)

Country Link
US (1) US8234539B2 (ko)
EP (1) EP2218003B1 (ko)
JP (1) JP5529751B2 (ko)
KR (1) KR101572038B1 (ko)
CN (1) CN101889267B (ko)
AT (1) ATE506649T1 (ko)
DE (1) DE602008006455D1 (ko)
WO (1) WO2009072014A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010045262A1 (en) * 2008-10-14 2010-04-22 Wanova Technologies, Ltd. Storage-network de-duplication
US8276039B2 (en) * 2009-02-27 2012-09-25 Globalfoundries Inc. Error detection device and methods thereof
US8484536B1 (en) * 2010-03-26 2013-07-09 Google Inc. Techniques for data storage, access, and maintenance
US8719675B1 (en) 2010-06-16 2014-05-06 Google Inc. Orthogonal coding for data storage, access, and maintenance
US20120254686A1 (en) * 2010-10-01 2012-10-04 SIGLEAD Inc. Non-volatile semiconductor memory devices and error correction methods
US8589761B2 (en) 2011-05-31 2013-11-19 Micron Technology, Inc. Apparatus and methods for providing data integrity
US8621317B1 (en) 2011-07-25 2013-12-31 Google Inc. Modified orthogonal coding techniques for storing data
US8615698B1 (en) 2011-09-28 2013-12-24 Google Inc. Skewed orthogonal coding techniques
JP5768654B2 (ja) * 2011-10-25 2015-08-26 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法
US8856619B1 (en) 2012-03-09 2014-10-07 Google Inc. Storing data across groups of storage nodes
US20140169102A1 (en) * 2012-12-19 2014-06-19 Western Digital Technologies, Inc. Log-likelihood ratio and lumped log-likelihood ratio generation for data storage systems
US9213595B2 (en) * 2013-10-15 2015-12-15 International Business Machines Corporation Handling errors in ternary content addressable memories
US9520901B2 (en) * 2014-03-06 2016-12-13 Kabushiki Kaisha Toshiba Memory controller, memory system, and memory control method

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712215A (en) * 1985-12-02 1987-12-08 Advanced Micro Devices, Inc. CRC calculation machine for separate calculation of checkbits for the header packet and data packet
US5233614A (en) * 1991-01-07 1993-08-03 International Business Machines Corporation Fault mapping apparatus for memory
KR950008789B1 (ko) * 1992-07-30 1995-08-08 삼성전자주식회사 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
US5847577A (en) * 1995-02-24 1998-12-08 Xilinx, Inc. DRAM memory cell for programmable logic devices
US5905858A (en) * 1996-11-01 1999-05-18 Micron Electronics, Inc. System for method memory error handling
JPH10207726A (ja) * 1997-01-23 1998-08-07 Oki Electric Ind Co Ltd 半導体ディスク装置
JP3184129B2 (ja) * 1997-09-29 2001-07-09 甲府日本電気株式会社 記憶装置
US7099997B2 (en) * 2003-02-27 2006-08-29 International Business Machines Corporation Read-modify-write avoidance using a boundary word storage mechanism
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7350044B2 (en) * 2004-01-30 2008-03-25 Micron Technology, Inc. Data move method and apparatus
US7308638B2 (en) 2004-06-29 2007-12-11 Hewlett-Packard Development Company, L.P. System and method for controlling application of an error correction code (ECC) algorithm in a memory subsystem
US8055979B2 (en) * 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
US7810017B2 (en) * 2006-03-20 2010-10-05 Micron Technology, Inc. Variable sector-count ECC
KR20090053960A (ko) * 2006-04-06 2009-05-28 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
US7840875B2 (en) * 2006-05-15 2010-11-23 Sandisk Corporation Convolutional coding methods for nonvolatile memory
CN100458718C (zh) * 2006-12-29 2009-02-04 福昭科技（深圳）有限公司 一种闪存存储装置及其数据读取和写入方法

Also Published As

Publication number Publication date
KR101572038B1 (ko) 2015-11-26
JP5529751B2 (ja) 2014-06-25
ATE506649T1 (de) 2011-05-15
DE602008006455D1 (de) 2011-06-01
JP2011507066A (ja) 2011-03-03
EP2218003B1 (en) 2011-04-20
CN101889267A (zh) 2010-11-17
EP2218003A1 (en) 2010-08-18
WO2009072014A1 (en) 2009-06-11
US20090150747A1 (en) 2009-06-11
CN101889267B (zh) 2013-07-31
US8234539B2 (en) 2012-07-31

Similar Documents

Publication Publication Date Title
KR101572038B1 (ko) 메모리 어레이의 에러 수정 방법
US11392454B2 (en) Memory controllers, memory systems and memory modules
JP5132687B2 (ja) メモリにおけるキャッシュを利用した誤り検出及び訂正方法及び装置
JP4192154B2 (ja) エラー訂正のためのデータの分割
US9158675B2 (en) Architecture for storage of data on NAND flash memory
US8869007B2 (en) Three dimensional (3D) memory device sparing
US9189327B2 (en) Error-correcting code distribution for memory systems
US11030040B2 (en) Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system
US20180157428A1 (en) Data protection of flash storage devices during power loss
CN106469099B (zh) 在应用wom码的情况下的错误纠正
US10922025B2 (en) Nonvolatile memory bad row management
US10901842B2 (en) Memory system and operating method thereof
US9959166B2 (en) Error correction for non-volatile memory
CN105575439B (zh) 一种存储单元失效纠错的方法及存储器
US11928027B1 (en) System and method for error checking and correction with metadata storage in a memory controller
US11360853B2 (en) Access method
CN110058955B (zh) 具有错误纠正功能的内存和相关内存系统
CN113986608B (zh) 一种磁盘阵列数据恢复方法、系统、存储介质及设备
CN112486416A (zh) 数据处理方法、装置、存储介质及处理器
JP2013218525A (ja) 半導体記憶システム、メモリコントローラおよびメモリ制御方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20100705

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131004

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141017

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151120

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190901