[go: up one dir, main page]

KR20100084029A - Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor - Google Patents

Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor Download PDF

Info

Publication number
KR20100084029A
KR20100084029A KR1020090003419A KR20090003419A KR20100084029A KR 20100084029 A KR20100084029 A KR 20100084029A KR 1020090003419 A KR1020090003419 A KR 1020090003419A KR 20090003419 A KR20090003419 A KR 20090003419A KR 20100084029 A KR20100084029 A KR 20100084029A
Authority
KR
South Korea
Prior art keywords
metal oxide
heat treatment
temperature
substrate
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020090003419A
Other languages
Korean (ko)
Inventor
김철환
이형섭
권영호
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020090003419A priority Critical patent/KR20100084029A/en
Publication of KR20100084029A publication Critical patent/KR20100084029A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 금속 산화물층 형성 방법 및 금속 산화물 반도체 박막 트랜지스터 제조 방법에 관한 것으로, 기판을 마련하는 단계와, 20 내지 150도의 증착 온도에서 화학 증착법으로 상기 기판 상에 금속 산화물막을 증착하는 단계 및 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하는 단계를 포함하는 금속 산화물층 형성 방법 및 금속 산화물 반도체 박막 트랜지스터 제조 방법을 제공한다. The present invention relates to a method for forming a metal oxide layer and a method for manufacturing a metal oxide semiconductor thin film transistor, comprising the steps of preparing a substrate, depositing a metal oxide film on the substrate by a chemical vapor deposition method at a deposition temperature of 20 to 150 degrees and the deposition Provided are a method of forming a metal oxide layer and a method of manufacturing a metal oxide semiconductor thin film transistor, including performing a heat treatment process at a heat treatment temperature higher than the temperature.

이와 같이 본 발명는 저온에서 금속 산화물을 증착하고, 기판에 손상을 주지 않을 온도와 시간 그리고, 방법으로 열처리 하여 금속 산화물의 막질을 증대시킬 수 있다. As described above, the present invention can increase the film quality of the metal oxide by depositing the metal oxide at a low temperature, and performing heat treatment by a temperature, a time, and a method that will not damage the substrate.

Description

금속 산화물층 형성 방법 및 금속 산화물 반도체 박막 트랜지스터 제조 방법{METHOD FOR FORMING METHLA OXIDE LAYER AND METHOD FOR MANUFACTURING METAL OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR}METHOD FOR FORMING METHLA OXIDE LAYER AND METHOD FOR MANUFACTURING METAL OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR}

본 발명은 금속 산화물층 형성 방법 및 금속 산화물 반도체 박막 트랜지스터 제조 방법에 관한 것으로, 화학 증착법(Chemical Vapor Deposition; CVD)으로 저온(약 100도 이하)에서 제조된 금속 산화물층의 막질을 향상시킬 수 있는 방법과 이러한 금속 산화물층을 활성층으로 사용하는 박막 트랜지스터의 제조 방법에 관한 것이다. The present invention relates to a method for forming a metal oxide layer and a method for manufacturing a metal oxide semiconductor thin film transistor, which can improve the film quality of a metal oxide layer prepared at low temperature (about 100 degrees or less) by chemical vapor deposition (CVD). A method and a method of manufacturing a thin film transistor using such a metal oxide layer as an active layer.

종래에는 반도체 소자 이외의 다양한 소자 제작을 위해 반도체 기판 이외의 절연성 기판(예를 들어, 유리, 투명 플라스틱, 아크릴, 절연막이 코팅된 스텐레스) 상에 절연성 물질, 반도체성 물질 및 도전성 물질을 증착하였다. 이를 통해 절연성 기판 상에 박막 트랜지스터와 같은 소자를 제작할 수 있게 되었다. Conventionally, insulating materials, semiconducting materials, and conductive materials have been deposited on insulating substrates (for example, glass, transparent plastic, acrylic, and stainless steel coated with insulating films) other than semiconductor substrates to fabricate various devices other than semiconductor devices. This makes it possible to fabricate devices such as thin film transistors on insulating substrates.

그러나 절연성 기판의 경우 실리콘 기판에 비하여 열에 매우 취약한 특성을 갖고 있다. 즉, 절연성 기판은 고온(약 300도 이상)에서 휘어지는 등의 변형이 쉽게 발생하는 문제가 있다. However, insulating substrates are more susceptible to heat than silicon substrates. That is, the insulating substrate has a problem in that deformation such as bending at high temperatures (about 300 degrees or more) easily occurs.

이와 같은 문제로 인해 박막 트랜지스터의 활성층으로 사용되는 실리콘 박막을 절연성 기판에 형성하기 어려웠다. Due to such a problem, it is difficult to form a silicon thin film used as an active layer of a thin film transistor on an insulating substrate.

이에 최근에는 스퍼터를 이용하여 형성된 금속 산화물(예를 들어 산화 아연층)을 박막 트랜지스터의 활성층으로 사용하는 기술에 대한 연구가 활발히 진행되고 있다. 금속 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질이다.Recently, researches on a technique of using a metal oxide (eg, zinc oxide layer) formed by using a sputter as an active layer of a thin film transistor have been actively conducted. Metal oxides are materials that can implement all three properties of conductivity, semiconductivity and resistance, depending on the oxygen content.

하지만, 금속 산화물을 스퍼터 방식을 통해 절연성 기판 상에 형성하는 경우, 박막 특성이 기판 마다 균일하지 않는 단점이 있다. 그리고, 박막 증착 회수가 증가할 수록 타겟의 조성이 변화되어 산화물의 특성이 바뀌는 단점이 있다. 이와 같은 단점으로 인해 스퍼터 방식에서는 타겟을 자주 바꾸어 주어야 하는 문제가 있어 생산성 저하와 비용이 증가하는 문제가 발생한다. However, when the metal oxide is formed on the insulating substrate through the sputtering method, there is a disadvantage that the thin film characteristics are not uniform for each substrate. In addition, as the number of thin film depositions increases, the composition of the target is changed to change the characteristics of the oxide. Due to such a disadvantage, the sputtering method has a problem in that the target must be frequently changed, resulting in a decrease in productivity and an increase in cost.

또한, 최근에는 절연성 기판 이외에 가요성 기판 상에 박막 트랜지스터를 형성하고자 활발히 연구 중이다. 그러나 가요성 기판은 절연성 기판보다 더욱 열에 취약한 특성을 갖고 있다. 따라서, 상기의 금속 산화물 형성 공정이 약 150도 이하의 온도에서 수행되어야 한다. 하지만, 금속 산화물을 저온에서 형성하는 경우 금속 산화물의 막질이 저하되는 문제가 발생한다. In addition, in recent years, active researches have been made to form thin film transistors on flexible substrates in addition to insulating substrates. However, flexible substrates are more susceptible to heat than insulating substrates. Therefore, the metal oxide formation process must be performed at a temperature of about 150 degrees or less. However, when the metal oxide is formed at a low temperature, the film quality of the metal oxide is lowered.

상술한 바와 같은 문제를 해결하기 위해 저온(약 150도 이하)에서 화학 증착법(즉, 유기 금속 화학 증착법)으로 금속 산화물을 증착한 이후 급속 열처리를 수행하여 기판의 변형을 방지하고 금속 산화물의 막질을 향상시킬 수 있으며 생산성을 향상시키고, 생산 비용을 절감시킬 수 있는 금속 산화물층 형성 방법을 제공하는 것을 그 목적으로한다. In order to solve the problems described above, after depositing the metal oxide by chemical vapor deposition (that is, organometallic chemical vapor deposition) at low temperature (about 150 degrees or less), rapid heat treatment is performed to prevent deformation of the substrate and to reduce the film quality of the metal oxide. It is an object of the present invention to provide a method for forming a metal oxide layer that can improve, improve productivity, and reduce production costs.

또한, 본 발명은 저온에서 증착된 이후 열처리가 수행된 금속 산화물층을 박막 트랜지스터의 활성층으로 사용하여 동작 특성이 우수한 박막 트랜지스터를 가요성 또는 절연성 기판 상에 형성할 수 있고, 기판 손상은 물론 하부 막질 변화를 방지할 수 있는 금속 산화물 반도체 박막 트랜지스터 제조 방법을 제공하는 것을 그 목적으로 한다. In addition, according to the present invention, a thin film transistor having excellent operating characteristics can be formed on a flexible or insulating substrate by using a metal oxide layer subjected to heat treatment after being deposited at a low temperature as an active layer of the thin film transistor, and damaging the substrate as well as lowering film quality. It is an object of the present invention to provide a metal oxide semiconductor thin film transistor manufacturing method capable of preventing a change.

본 발명에 따른 기판을 마련하는 단계와, 20 내지 150도의 증착 온도에서 화학 증착법으로 상기 기판 상에 금속 산화물막을 증착하는 단계 및 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하는 단계를 포함하는 금속 산화물층 형성 방법을 제공한다.Preparing a substrate according to the present invention, a metal oxide film on the substrate by a chemical vapor deposition at a deposition temperature of 20 to 150 degrees, and a metal comprising a step of performing a heat treatment process at a heat treatment temperature higher than the deposition temperature Provided are an oxide layer forming method.

상기 열처리 공정의 상기 열처리 온도는 150 내지 300도이고, 열처리 시간은 2 내지 30초 범위인 것이 효과적이다. The heat treatment temperature of the heat treatment step is 150 to 300 degrees, the heat treatment time is effective in the range of 2 to 30 seconds.

상기 열처리 공정은 상기 열처리 시간 동안 동일한 열처리 온도를 유지하여 열처리하거나, 열처리 경과 시간에 따라 열처리 온도를 상승 또는 하강시켜 열처리 하거나, 열처리 시간 중 일부 구간에서의 온도가 다른 구간의 온도 보다 더 높게 하여 열처리 하거나, 열처리 공정 동안 가열과 냉각을 복수번 반복 진행하여 열처리 하거나, 열처리 온도를 제 1 온도와 이보다 높은 제 2 온도로 복수번 변화시켜 열처리하는 것이 가능하다. The heat treatment is performed by maintaining the same heat treatment temperature during the heat treatment time, or heat treatment by raising or lowering the heat treatment temperature according to the elapsed heat treatment time, or by heat treating the temperature in some sections of the heat treatment time higher than the temperature in the other sections. Alternatively, heating and cooling may be repeatedly performed a plurality of times during the heat treatment process, or the heat treatment may be performed by changing the heat treatment temperature a plurality of times to a first temperature and a second higher temperature.

상기 기판으로 절연성 기판 또는 가요성 기판을 사용하고, 금속 전구체와 산소를 함유하는 반응 가스를 이용하여 상기 금속 산화물막을 증착하는 것이 바람직하다.It is preferable to use an insulating substrate or a flexible substrate as the substrate and to deposit the metal oxide film using a reaction gas containing a metal precursor and oxygen.

상기 금속 산화물막을 증착하는 단계와 상기 열처리 공정을 수행하는 단계가 연속하여 진행될 수 있다.Depositing the metal oxide film and performing the heat treatment process may be performed continuously.

또한, 본 발명에 따른 게이트 전극과 게이트 절연막이 형성된 기판을 마련하는 단계와, 상기 게이트 전극 상측 영역의 상기 게이트 절연막 상에 증착 온도에서 화학 증착법으로 상기 기판 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여 금속 산화물 활성층을 형성하는 단계 및 상기 금속 산화물 활성층 상에 소스 및 드레인 전극을 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법을 제공한다. The method may further include preparing a substrate on which a gate electrode and a gate insulating film are formed, depositing a metal oxide film on the substrate by a chemical vapor deposition method at a deposition temperature on the gate insulating film in an upper region of the gate electrode, and depositing a metal oxide film on the substrate. A method of manufacturing a metal oxide semiconductor thin film transistor comprising performing a heat treatment process at a higher heat treatment temperature to form a metal oxide active layer and forming a source and a drain electrode on the metal oxide active layer.

상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 400도인 것이 효과적이다. It is effective that the deposition temperature is 20 to 150 degrees and the heat treatment temperature is 150 to 400 degrees.

또한, 본 발명에 따른 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 그 일부가 상기 게이트 전극과 각기 중첩하는 소스 및 드레인 전극을 형성하는 단계와, 증착 온도에서 화학 증착법으로 상기 전체 구조물 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여, 상기 게이트 전극 상측에 위치하여 상기 소스 및 드레인 전극과 그 일부가 중첩하는 금속 산화물 활성층을 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법을 제공한다. In addition, forming a gate electrode and a gate insulating film on the substrate according to the present invention, forming a source and drain electrode, a part of which overlaps the gate electrode respectively on the gate insulating film, and chemical vapor deposition at a deposition temperature And depositing a metal oxide layer on the entire structure, and performing a heat treatment process at a heat treatment temperature higher than the deposition temperature to form a metal oxide active layer on the gate electrode and overlapping the source and drain electrodes. It provides a metal oxide semiconductor thin film transistor manufacturing method comprising the step.

상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 400도인 것이 효과적이다. It is effective that the deposition temperature is 20 to 150 degrees and the heat treatment temperature is 150 to 400 degrees.

또한, 본 발명에 따른 기판 상에 소스 및 드레인 전극을 형성하는 단계와, 증착 온도에서 화학 증착법으로 상기 전체 구조물 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여, 상기 소스 및 드레인 전극과 그 일부가 중첩하는 금속 산화물 활성층을 형성하는 단계와, 상기 적어도 금속 산화물 활성층 상에 게이트 절연막을 형성하는 단계 및 상기 금속 산화물 활성층 상측의 게이트 절연막 상에 상기 소스 및 드레인 전극 사이에 위치하도록 상기 게이트 전극을 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법을 제공한다. In addition, forming a source and drain electrode on the substrate according to the present invention, by depositing a metal oxide film on the entire structure by a chemical vapor deposition method at a deposition temperature, performing a heat treatment process at a heat treatment temperature higher than the deposition temperature, Forming a metal oxide active layer overlapping the source and drain electrodes with a portion thereof; forming a gate insulating film on the at least metal oxide active layer; and between the source and drain electrodes on the gate insulating film above the metal oxide active layer. It provides a metal oxide semiconductor thin film transistor manufacturing method comprising the step of forming the gate electrode to be located in.

상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 300도인 것이 바람직하다. The deposition temperature is 20 to 150 degrees, the heat treatment temperature is preferably 150 to 300 degrees.

또한, 본 발명에 따른 증착 온도에서 화학 증착법으로 상기 전체 구조물 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여 금속 산화물 활성층을 기판 상에 형성하는 단계와, 상기 적어도 금속 산화물 활성층의 양 가장자리 상측에 소스 및 드레인 전극을 형성하는 단계와, 상기 적어도 소스 및 드레인 전극 사이의 상기 금속 산화물 활성층 상에 게이트 절연막과 게이트 전극을 순차로 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법을 제공한다. In addition, depositing a metal oxide film on the entire structure by a chemical vapor deposition method at a deposition temperature according to the present invention, and performing a heat treatment process at a heat treatment temperature higher than the deposition temperature to form a metal oxide active layer on a substrate, the at least Forming a source and a drain electrode on both edges of the metal oxide active layer, and sequentially forming a gate insulating film and a gate electrode on the metal oxide active layer between the at least source and drain electrodes. Provided is a method for manufacturing a transistor.

상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 300도인 것이 효과적이다. It is effective that the deposition temperature is 20 to 150 degrees and the heat treatment temperature is 150 to 300 degrees.

상술한 바와 같이 본 발명은 저온에서 금속 산화물막을 증착하여 증착 공정시 기판이 휘어지는 등의 손상을 방지할 수 있고, 후속 급속 열처리 공정을 통해 저온 금속 산화물막의 그레인 사이즈를 증대시키고 결정성을 변화시켜 금속 산화물막의 막질을 증대시킬 수 있다. As described above, the present invention can prevent damage such as bending of the substrate during the deposition process by depositing a metal oxide film at low temperature, and increase the grain size and change the crystallinity of the low temperature metal oxide film through a subsequent rapid heat treatment process. The film quality of the oxide film can be increased.

또한, 본 발명은 급속 열처리 공정의 온도와 시간 그리고, 열처리 방법의 최적화를 통해 열처리에 의한 기판 손상을 줄일 수 있다. In addition, the present invention can reduce substrate damage due to heat treatment through optimization of the temperature and time of the rapid heat treatment process, and the heat treatment method.

또한, 본 발명은 화학 기상증착 법으로 금속 산화물막을 증착함으로 인해 생산성 절감은 물론 생산 수율을 향상시킬 수 있다.In addition, the present invention can reduce the productivity as well as improve the production yield by depositing the metal oxide film by chemical vapor deposition.

또한, 본 발명은 저온 증착과 열처리를 통해 제작된 금속 산화물 반도체막을 갖는 박막 트랜지스터의 채널 층으로 사용하여 박막 트랜지스터의 동작 특성을 향상시킬 수 있다. In addition, the present invention can be used as a channel layer of a thin film transistor having a metal oxide semiconductor film produced through low temperature deposition and heat treatment to improve the operating characteristics of the thin film transistor.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Like numbers refer to like elements in the figures.

도 1 및 도 2는 본 발명의 일 실시예에 따른 금속 산화물막 형성 방법을 설명하기 위한 단면도이다. 도 3은 일 실시예에 따른 금속 산화물막 형성 공정의 온도 변화를 나타낸 그래프이다. 1 and 2 are cross-sectional views illustrating a method of forming a metal oxide film according to an embodiment of the present invention. 3 is a graph illustrating a temperature change of a metal oxide film forming process according to an exemplary embodiment.

도 1 및 도 2를 참조하면, 본 실시예의 금속 산화물 형성 방법은 먼저, 저온의 증착 온도에서 화학 증착법(CVD) 즉, 유기 금속 화학 증착법(MOCVD)으로 금속 산화물막(110)을 기판(100) 상에 증착 한다. 이후, 증착 온도 보다 높은 고온의 열처리 온도에서 열처리 공정을 수행한다. Referring to FIGS. 1 and 2, the metal oxide forming method of the present exemplary embodiment may be formed by first depositing the metal oxide film 110 on the substrate 100 by chemical vapor deposition (CVD), that is, organic metal chemical vapor deposition (MOCVD) at a low deposition temperature. To be deposited on. Thereafter, the heat treatment process is performed at a high heat treatment temperature higher than the deposition temperature.

여기서, 상기 기판(100)으로는 앞서 설명한 절연성 기판(예를 들어, 유리, 투명 플라스틱, 아크릴, 절연막이 코팅된 스텐레스) 또는 가요성 기판을 사용할 수 있다. 물론 실리콘과 같은 반도체 웨이퍼를 기판으로 사용할 수도 있다. Here, the substrate 100 may be an insulating substrate (eg, glass, transparent plastic, acrylic, stainless coated with an insulating film) or a flexible substrate. Of course, a semiconductor wafer such as silicon may be used as the substrate.

이때, 형성되는 금속 산화물 막(110)은 Zn계 산화물, Sn계 산화물, In계 산화물, Cd계 산화물, Ga계 산화물, Al계 산화물 및 ITO(Indium Tin Oxide) 중 적어 도 하나를 사용할 수 있고, 또는 상기 산화물(Zn, Sn, In, Ga, Cd, Al 계산화물)들의 화합물 또는 이들의 합금(alloy)형태(이원계, 삼원계, 사원계) 중 적어도 하나를 사용할 수 있다. 본 실시예에서는 금속 산화물막(110)으로 Zn계 산화물을 사용한다. 이를 위한 금속 전구체로 다이에틸아연(Diethylzinc; DEZ) 또는 다이메틸아연(Dimethylzinc; DMZ)을 사용할 수 있다. 하기에서는 금속 산화물막(110)으로 ZnO막을 형성함을 중심으로 설명한다. In this case, the metal oxide film 110 formed may include at least one of Zn oxide, Sn oxide, In oxide, Cd oxide, Ga oxide, Al oxide, and ITO (Indium Tin Oxide). Alternatively, at least one of the compounds of the oxides (Zn, Sn, In, Ga, Cd, Al calculation products) or alloy forms thereof (binary, ternary, quaternary) may be used. In this embodiment, Zn-based oxide is used as the metal oxide film 110. Diethylzinc (DEZ) or dimethylzinc (Dimethylzinc; DMZ) may be used as the metal precursor for this purpose. In the following description, the ZnO film is formed of the metal oxide film 110.

먼저, 도 1 및 도 3에 도시된 바와 같이 증착 온도에서 화학 증착법으로 금속 산화물막(110)을 기판(100) 상에 형성한다. First, as shown in FIGS. 1 and 3, the metal oxide film 110 is formed on the substrate 100 by chemical vapor deposition at a deposition temperature.

즉, 금속 전구체 즉, DEZ 및 DMZ 중 적어도 어느 하나와 반응 가스를 기판(100)에 공급한다. 이를 통해 금속 전구체와 반응 가스가 반응하여 기판(100) 상에 금속 산화물막(110)이 형성된다. 상기 반응 가스로 산소 함유 가스를 사용하는 것이 바람직하다. That is, a metal precursor, that is, at least one of DEZ and DMZ and a reaction gas are supplied to the substrate 100. As a result, the metal precursor and the reactant gas react to form the metal oxide layer 110 on the substrate 100. It is preferable to use an oxygen-containing gas as the reaction gas.

이때, 증착 온도는 150도 이하의 온도인 것이 바람직하다. 바람직하게는 100도 이하의 온도에서 수행하는 것이 효과적이다. 도 3에 도시된 바와 같이 금속 산화물막(110) 증착 공정 동안 상기 증착 온도를 일정하게 유지하는 것이 바람직하다. 증착 온도는 금속 산화물막(110) 증착을 위한 공정 온도로 챔버 내부 온도를 지칭한다. At this time, the deposition temperature is preferably 150 degrees or less. Preferably it is effective to carry out at a temperature of less than 100 degrees. As shown in FIG. 3, it is preferable to keep the deposition temperature constant during the deposition process of the metal oxide film 110. The deposition temperature refers to a process temperature for depositing the metal oxide film 110 and refers to a temperature inside the chamber.

여기서, 증착 온도의 범위는 20 내지 150도인 것이 바람직하다. 물론 증착 온도의 범위가 30 내지 100도인 것이 더욱 효과적이다. 상기와 같이 증착 온도 범위를 유지하여 금속 산화물막(110)을 증착함으로 인해 변형과 같은 기판(100) 손상 을 방지할 수 있다. 이때, 상기 범위보다 더 높은 온도에서 금속 산화물막(110)을 증착하는 경우, 그 두께가 얇은 가요성 기판이 휘어지는 등의 손상을 받게 된다. 그리고, 상기 범위보다 낮은 온도에서 금속 산화물막(110)을 증착는 경우에는 금속 산화물막(110)의 증착율이 급격하게 저하되는 문제가 발생한다. 따라서, 상기 범위의 증착 온도 내에서 금속 산화물막(110)을 증착하는 것이 바람직하다. 그리고, 기판(100)의 변형을 최소화하면서, 금속 산화물막(110)의 증착율을 증개시키기 위해서는 상기 증착 온도의 범위를 50 내지 90도 범위로 유지하는 것이 바람직하다. Here, it is preferable that the range of vapor deposition temperature is 20-150 degree | times. Of course, it is more effective that the deposition temperature is in the range of 30 to 100 degrees. By maintaining the deposition temperature range as described above, it is possible to prevent damage to the substrate 100 such as deformation by depositing the metal oxide film 110. In this case, when the metal oxide film 110 is deposited at a temperature higher than the above range, the flexible substrate having a thin thickness may be damaged. When the metal oxide film 110 is deposited at a temperature lower than the above range, the deposition rate of the metal oxide film 110 may decrease rapidly. Therefore, it is preferable to deposit the metal oxide film 110 within the deposition temperature in the above range. In addition, in order to increase the deposition rate of the metal oxide film 110 while minimizing deformation of the substrate 100, it is preferable to maintain the deposition temperature in the range of 50 to 90 degrees.

이와 같이 본 실시예에서는 금속 산화물막(110)을 화학 증착법으로 증착함으로 인해 종래의 타켓을 이용한 스퍼터링에 비하여 생산성을 증대시킬 수 있고, 생산 비용을 절감시킬 수 있다. 또한, 다수 기판(100) 상에 균일한 금속 산화물막(110)을 형성할 수도 있다. As described above, in the present exemplary embodiment, the metal oxide layer 110 may be deposited by chemical vapor deposition, thereby increasing productivity and reducing production cost, compared to sputtering using a conventional target. In addition, a uniform metal oxide film 110 may be formed on the plurality of substrates 100.

이어서, 도 2 및 도 3에 도시된 바와 같이 상기 증착 온도 보다 높은 열처리 온도에서 금속 산화물막(110)에 대한 열처리 공정을 수행한다. Subsequently, as shown in FIGS. 2 and 3, a heat treatment process is performed on the metal oxide film 110 at a heat treatment temperature higher than the deposition temperature.

이와 같은 열처리 공정을 통해 금속 산화물막(110)의 막질을 향상시킬 수 있다. 즉, 열처리 공정을 통해 저온 증착된 금속 산화물막(110)의 그레인 사이즈와 결정성을 변화시킬 수 있다. 이를 통해 고품질의 금속 산화물막(110)을 제작할 수 있다. Through the heat treatment process, the film quality of the metal oxide film 110 may be improved. That is, the grain size and crystallinity of the low-temperature deposited metal oxide film 110 may be changed through a heat treatment process. Through this, a high quality metal oxide film 110 can be manufactured.

이때, 기판(100)에 가해지는 열적 스트레스를 최소화시킬 수 있는 공정 조건으로 열처리 공정을 수행한다. 이는 열처리 공정이 증착 공정의 온도보다 더 높은 온도에서 수행되기 때문에 열처리 공정의 조건을 최적화 시키지 않으면 기판(100) 이 열적 스트레스에 의해 휘어지는 문제가 발생할 수 있다. At this time, the heat treatment process is performed under process conditions that can minimize the thermal stress applied to the substrate 100. Since the heat treatment process is performed at a temperature higher than the temperature of the deposition process, the substrate 100 may be bent due to thermal stress unless the conditions of the heat treatment process are optimized.

이를 위해 열처리 공정은 순간적으로 온도를 상승시킬 수 있는 급속 열처리 장비를 사용한다. 이는 열처리 온도가 완만하게 상승하는 경우에는 열처리 공정 시간이 길어져 열처리 공정 중 기판(100)이 고온으로 가열되는 문제가 발생할 수 있다. 이때, 상기 열처리 장비의 승온 속도는 초당 100도 내지 400도 범위를 갖고, 감온 속도도 초당 50 내지 300도 범위를 갖는 것이 효과적이다. For this purpose, the heat treatment process uses rapid heat treatment equipment that can raise the temperature instantaneously. This may cause a problem that the substrate 100 is heated to a high temperature during the heat treatment process due to a long heat treatment process time when the heat treatment temperature rises slowly. At this time, the temperature increase rate of the heat treatment equipment has a range of 100 to 400 degrees per second, it is effective that the temperature reduction rate also has a range of 50 to 300 degrees per second.

이를 통해 순간적으로 높은 온도에서 금속 산화물막(110)을 열처리하고, 열처리 공정의 열에 의해 기판(100)이 가열되기 전에 온도를 낮출 수 있게 된다. 이를 통해 기판(100)의 열적 스트레스를 최소화할 수 있다. Through this, the metal oxide film 110 may be heat-treated at an instantaneously high temperature, and the temperature may be lowered before the substrate 100 is heated by the heat of the heat treatment process. Through this, thermal stress of the substrate 100 may be minimized.

또한, 열처리 공정의 온도인 열처리 온도는 150 내지 300도 범위 내에서 수행하는 것이 바람직하다. 여기서, 상기 온도보다 낮을 경우에는 금속 산화물막(110)의 그레인 사이즈와 결정성이 변화하지 않거나 그 변화정도가 미미하여 막질을 향상시키지 못하는 단점이 있다. 상기 온도보다 높을 경우에는 기판(100)에 가해지는 열적 스트레스(열 부담)가 커져 기판(100)이 손상되는 문제가 발생한다. In addition, the heat treatment temperature which is the temperature of the heat treatment process is preferably carried out in the range of 150 to 300 degrees. Here, when the temperature is lower than the temperature, the grain size and crystallinity of the metal oxide film 110 do not change or the degree of change thereof is insignificant. When the temperature is higher than the temperature, a thermal stress (heat burden) applied to the substrate 100 increases, thereby causing a problem that the substrate 100 is damaged.

그리고, 열처리 공정 시간은 2초 내지 30분 범위 내에서 수행하는 것이 효과적이다. 이때, 상기 공정 시간 범위보다 작을 경우에는 열처리에 의한 금속 산화물막(110)의 변화가 발생하지 않는다. 또한, 상기 시간 범위보다 클 경우에는 열에 의한 기판(100) 손상이 발생한다. And, the heat treatment process time is effective to perform within the range of 2 seconds to 30 minutes. At this time, when the process time is smaller than the change in the metal oxide film 110 by heat treatment does not occur. In addition, when larger than the time range, damage to the substrate 100 due to heat occurs.

즉, 도 3에 도시된 바와 같이 열처리 공정 시간 동안 동일한 열처리 온도로 금속 산화물막(110)을 지속적으로 가열하여 금속 산화물막(110)의 그레인 사이즈를 증대시키고, 금속 산화물막(110)의 결정성을 변화시킨다. That is, as shown in FIG. 3, the grain size of the metal oxide film 110 is increased by continuously heating the metal oxide film 110 at the same heat treatment temperature during the heat treatment process time, and the crystallinity of the metal oxide film 110 is increased. To change.

물론 이에 한정되지 않고, 다양한 변형예가 가능하다. 즉, 상기 열처리 온도를 공정 시간에 따라 가변시켜 열처리를 수행할 수 있다. Of course, it is not limited to this, Various modifications are possible. That is, the heat treatment may be performed by varying the heat treatment temperature according to the process time.

도 4 내지 도 8는 일 실시예의 변형예에 따른 열처리 공정에 대한 온도 변화를 나타낸 도면이다. 4 to 8 are views showing a temperature change for the heat treatment process according to a modification of the embodiment.

먼저, 도 4의 변형예에서와 같이 열처리 시간에 따라 열처리 온도를 상승시켜 열처리를 수행할 수 있다. 도 4에서는 열처리 온도를 2번 순차로 증대(즉 변화)시켜 3개의 다른 열처리 온도를 이용하여 열처리를 수행한다. 즉, 열처리 공정이 시작되는 순간 제 1 온도에서 열처리를 수행하고, 이후 소정 시간 후에 제 1 온도보다 높은 제 2 온도 범위 내에서 열처리를 수행한다. 그리고, 나머지 시간 동안은 제 2 온도 보다 높음 제 3 온도에서 열처리를 수행한다. 물론 이에 한정되지 않고, 열처리 온도를 적어도 1번 이상 증가시켜 열처리를 수행할 수 있다. 즉, 3개의 다른 온도(즉, 제 1 내지 제 3 온도)보다 적거나 많은 개수의 온도로 열처리를 수행할 수 있다. First, as in the modification of FIG. 4, the heat treatment may be performed by increasing the heat treatment temperature according to the heat treatment time. In FIG. 4, the heat treatment temperature is sequentially increased (ie changed) twice, and heat treatment is performed using three different heat treatment temperatures. That is, the heat treatment is performed at the first temperature at the start of the heat treatment process, and then the heat treatment is performed within a second temperature range higher than the first temperature after a predetermined time. The heat treatment is performed at a third temperature higher than the second temperature for the remaining time. Of course, the present invention is not limited thereto, and the heat treatment may be performed by increasing the heat treatment temperature at least once. That is, the heat treatment may be performed at a number less or more than three different temperatures (ie, first to third temperatures).

여기서, 상기 열처리 공정시 변화된 온도들의 평균 온도가 앞서 언급한 열처리 온도 범위 내에 값인 것이 바람직하다. 물론 이에 한정되지 않고, 상기 변화된 온도가 열처리 온도 범위 내의 값인 것이 바람직하다. Here, it is preferable that the average temperature of the changed temperatures in the heat treatment process is a value within the aforementioned heat treatment temperature range. Of course, the present invention is not limited thereto, and the changed temperature is preferably a value within the heat treatment temperature range.

그리고, 이때 각 온도에서의 열처리 시간은 서로 동일한 것이 바람직하다. 즉, 제 1 온도로 열처리 하는 시간과, 제 2 온도 및 제 3 온도로 열처리 하는 시간이 동일하다. 물론 이에 한정되지 않고, 각 온도에서의 열처리 시간이 서로 다를 수 있다. 이때, 다양한 열처리 시간 조절이 가능하다. 그러나, 제 1 온도로 열처리 하는 시간이 가장 길고 제 3 온도로 열처리 하는 시간이 가장 짧은 것이 효과적이다. 이는 낮은 온도에서의 열처리 시간을 늘리고, 높은 온도에서의 열처리 시간을 줄여, 열처리 온도에 대한 기판(100)에 대한 열적 스트레스(열적 손상)를 줄일 수 있다. At this time, the heat treatment time at each temperature is preferably the same. That is, the time of heat treatment at the first temperature and the time of heat treatment at the second temperature and the third temperature are the same. Of course, the present invention is not limited thereto, and the heat treatment time at each temperature may be different. At this time, various heat treatment times can be adjusted. However, it is effective that the time for heat treatment at the first temperature is longest and the time for heat treatment at the third temperature is shortest. This can increase the heat treatment time at low temperature and reduce the heat treatment time at high temperature, thereby reducing thermal stress (thermal damage) on the substrate 100 with respect to the heat treatment temperature.

또한, 도 5의 변형예에서와 같이 열처리 시간에 따라 열처리 온도를 단계별로 하강시켜 열처리를 수행할 수 있다. 도 5에서는 열처리 온도를 3번 순차로 하강(즉 변화)시켜 3개의 다른 열처리 온도를 이용하여 열처리를 수행한다. 즉, 열처리 공정이 시작되는 순간 가장 높은 온도인 제 1 온도에서 열처리를 수행하고, 이후 소정 시간 후에 제 1 온도보다 낮은 제 2 온도 범위 내에서 열처리를 수행한다. 그리고, 나머지 시간 동안은 제 2 온도 보다 낮은 제 3 온도에서 열처리를 수행한다. In addition, as in the modification of FIG. 5, the heat treatment may be performed by lowering the heat treatment temperature step by step according to the heat treatment time. In FIG. 5, the heat treatment temperature is lowered (ie changed) three times in sequence to perform heat treatment using three different heat treatment temperatures. That is, the heat treatment is performed at the first temperature, which is the highest temperature at the beginning of the heat treatment process, and then the heat treatment is performed within a second temperature range lower than the first temperature after a predetermined time. The heat treatment is performed at a third temperature lower than the second temperature for the remaining time.

또한, 도 6의 변형예에서와 같이 일부 구간에서의 온도를 다른 구간 영역의 온도보다 더 높게 하여 열처리를 수행할 수 있다. 도 6에서와 같이 열처리 공정을 시작하는 순간 제 1 온도로 열처리를 수행한다. 이어서, 고온 가열 구간(도 6의 P구간)에서는 제 1 온도보다 높은 제 2 온도로 열처리를 수행한다. 그리고, 고온 구간 이후에는 다시 제 1 온도로 열처리를 수행한다. 이를 통해 금속 산화물막(110)의 막질을 향상시킬 수 있다. 즉, 열처리 공정 중간에 고온 가열 구간을 둠으로 인해 금속 산화물막(110)의 그레인 사이즈를 증대시키고, 결정성을 향상시킬 수 있다. 그리고, 앞선 도 4에서와 같이 제 1 온도와 제 2 온도의 평균이 앞서 언급한 열처리 온도 범위 내에 값인 것이 바람직하다. 물론 이에 한정되지 않고, 상기 변화된 온도가 열처리 온도 범위 내의 값인 것이 바람직하다. 그리고, 상기 고온 가열 구간은 전체 열처리 공정 구간의 10 내지 50% 범위 내인 것이 바람직하다. 물론 고온 가열 구간은 15 내지 40% 범위 내인 것이 더욱 바람직하다. 이때, 고온 가열 구간이 상기 범위보다 작을 경우에는 금속 산화물막(110)의 그레인 사이즈가 목표로 하는 만큼 증대되지 않는다. 또한, 상기 범위보다 클 경우에는 기판(100)이 열적 스트레스를 받아 휘어지는 문제가 발생한다. In addition, as in the modification of FIG. 6, the heat treatment may be performed by increasing the temperature in some sections higher than the temperature in the other sections. As shown in FIG. 6, the heat treatment is performed at the first temperature at the instant of starting the heat treatment process. Subsequently, in the high temperature heating section (P section in FIG. 6), the heat treatment is performed at a second temperature higher than the first temperature. After the high temperature section, heat treatment is performed again at the first temperature. Through this, the film quality of the metal oxide film 110 may be improved. That is, by providing a high temperature heating section in the middle of the heat treatment process, grain size of the metal oxide film 110 may be increased and crystallinity may be improved. As shown in FIG. 4, the average of the first temperature and the second temperature is preferably a value within the aforementioned heat treatment temperature range. Of course, the present invention is not limited thereto, and the changed temperature is preferably a value within the heat treatment temperature range. In addition, the high temperature heating section is preferably in the range of 10 to 50% of the entire heat treatment process section. Of course, the high temperature heating section is more preferably in the range of 15 to 40%. At this time, when the high temperature heating section is smaller than the above range, the grain size of the metal oxide film 110 does not increase as much as the target. In addition, when larger than the above range, the substrate 100 may be bent due to thermal stress.

또한, 도 7의 변형예에서와 같이 열처리 공정 동안 가열과 냉각을 반복 진행할 수 있다. 즉, 가열을 도 7에 도시된 바와 같이 펄스 타입으로 수행할 수 있다. 이는, 열처리 공정시 지속적으로 가열하지 않고, 가열과 가열 중지를 번갈아 수행한다. 이는 열처리 공정 동안 급속 열처리 장치를 통해 급속히 가열하였다가 급속히 냉각시키는 동작을 복수번 반복 수행하여 진행할 수 있다. In addition, as in the modification of FIG. 7, heating and cooling may be repeatedly performed during the heat treatment process. That is, the heating can be performed in a pulse type as shown in FIG. This is carried out alternately between heating and stopping heating, without continuously heating during the heat treatment process. This may be performed by repeatedly performing an operation of rapidly heating and rapidly cooling through a rapid heat treatment apparatus during the heat treatment process.

이때, 가열 구간과 냉각 구간의 폭은 동일한 것이 바람직하다. At this time, the width of the heating section and the cooling section is preferably the same.

이에 한정되지 않고, 상기 가열 구간의 폭보다 냉각 구간의 폭이 더 긴것이 바람직하다. 이를 통해 금속 산화물막(110) 만을 가열하고, 기판(100)이 열에 의해 손상받는 것을 방지할 수 있다. Not limited to this, it is preferable that the width of the cooling section is longer than the width of the heating section. Through this, only the metal oxide layer 110 may be heated, and the substrate 100 may be prevented from being damaged by heat.

그리고, 일 가열 구간과 일 냉각 구간을 합한 시간은 전체 열처리 공정 구간의 0.1 내지 50% 범위인 것이 바람직하다. 예를들어, 이는 전체 열처리 공정 구간의 시간이 10초일 경우, 일 가열 구간과 일 냉각 구간을 합한 시간은 0.01 내지 5초가 된다. 더욱 바람직하게는 일 가열 구간과 일 냉각 구간을 합한 시간은 1 내 지 30% 범위인 것이 효과적이다. 이와 같이 가열과 냉각을 반복하여 금속 산화물막(110) 만을 효과적으로 가열할 수 있으면서, 열처리 공정의 열에 의한 기판(100) 손상을 방지할 수 있다. 또한, 이에 한정되지 않고, 도 4 내지 도 6의 변형예와 같이 가열 구간의 온도를 다양하게 변화시킬 수 있다. In addition, the sum of one heating section and one cooling section is preferably in the range of 0.1 to 50% of the entire heat treatment step. For example, when the time of the entire heat treatment process section is 10 seconds, the sum of one heating section and one cooling section is 0.01 to 5 seconds. More preferably, the sum of the one heating section and the one cooling section is effective in the range of 1 to 30%. As described above, the heating and cooling can be repeated to effectively heat only the metal oxide film 110, and damage to the substrate 100 due to the heat of the heat treatment process can be prevented. In addition, the present invention is not limited thereto, and the temperature of the heating section may be variously changed as in the modification of FIGS. 4 to 6.

또한, 도 8의 변형예에서와 같이 열처리 공정 동안 제 1 온도로 가열하는 제 1 가열과, 상기 제 1 온도보다 낮은 제 2 온도로 가열하는 제 2 가열을 복수번 반복 진행할 수 있다. In addition, as in the modification of FIG. 8, the first heating for heating to the first temperature and the second heating for heating to a second temperature lower than the first temperature may be repeated a plurality of times during the heat treatment process.

이는 열처리 공정 동안 급속 열처리 장치를 통해 제 1 온도로 급속히 가열하였다가 이보다 낮은 제 2 온도로 가열하는 동작을 복수번 반복 수행하여 진행한다. This is carried out by repeatedly performing the operation of rapidly heating to a first temperature through a rapid heat treatment apparatus and then heating to a second lower temperature during the heat treatment process.

이와 같이 온도 변화를 크게 주지 않으면서 금속 산화물막(110)을 가열함으로 인해 금속 산화물막(110)의 그레인 사이즈를 크게할 수 있으며 결정성을 향상시킬 수 있다. As such, the grain size of the metal oxide film 110 can be increased and crystallinity can be improved by heating the metal oxide film 110 without causing a large temperature change.

상기와 같이 열처리 공정에서의 온도는 사용되는 기판에 따라 다양하게 변화될 수 있다. 이는 온도에 따른 기판의 변형 값이 다양하기 때문이다. 특히 앞서 언급한 바와 같이 가요성의 기판(또는 가요성의 절연 기판)에 금속 산화물 박막을 증착하고, 열처리 하는 경우에는 가요성 기판에 따라 각기 그 온도를 다르게 하는 것이 효과적이다. As described above, the temperature in the heat treatment process may vary depending on the substrate used. This is because the deformation value of the substrate varies with temperature. In particular, in the case of depositing a metal oxide thin film on a flexible substrate (or a flexible insulating substrate) and performing heat treatment, as described above, it is effective to vary the temperature according to the flexible substrate.

예를 들어, 폴리 카보네이트(Polycarbonate; PC)는 기판 변형 온도가 215도 이다. 따라서, 이보다 낮은 온도에서 열처리를 수행하는 것이 바람직하다. 즉, 약 180도의 온도에서 열처리하는 것이 효과적이다. 또한, 폴리에테르셀 폰(Polyethersulfone; PES)는 변형 온도가 223도이다. 따라서, 약 180도의 온도에서 열처리 하는 것이 효과적이다. 또한, 폴리 이미드(Polyimide)는 변형 온도가 360도이다. 따라서, 약 180 이하에서 열처리 하는 것이 효과적이다. 물론 200도 이하에서 열처리를 수행할 수도 있다. 또한, 폴리노르보넨(Polynorbonene)은 변형 온도가 169도 이다. 따라서, 150도 이하의 온도에서 열처리를 수행하는 것이 효과적이다. 또한, 폴리아릴레이트(Polyarylate)는 변형 온도가 325도이다. 따라서, 250도 이하의 온도에서 열처리 하는 것이 효과적이다. 또한, 폴리에테르에테르케톤(Polyetheretherketone; PEEK)은 변형 온도가 140도 이지만, 250 이하의 온도에서 열처리를 수행하는 것이 가능하다. 또한, 폴리에티르이미드(Polyetherimide; PEI)는 변형 온도가 215도 이다. 따라서, 200도 이하에서 열처리하는 것이 효과적이다. 또한, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate; PEN)은 변형 온도가 120도 이지만 150도 이하의 온도에서 열처리를 수행하는 것이 효과적이다. 그리고, 폴리에틸렌텔레프탈레이트(poly(ethyl ene terephthalte); PET)는 130도 이하의 온도에서 열처리를 수행하는 것이 바람직하다. For example, polycarbonate (PC) has a substrate deformation temperature of 215 degrees. Therefore, it is preferable to perform heat treatment at a lower temperature. That is, it is effective to heat-treat at a temperature of about 180 degrees. In addition, polyethersulfone (PES) has a deformation temperature of 223 degrees. Therefore, heat treatment at a temperature of about 180 degrees is effective. In addition, polyimide has a deformation temperature of 360 degrees. Therefore, heat treatment at about 180 or less is effective. Of course, the heat treatment may be performed at 200 degrees or less. Polynorbonene has a deformation temperature of 169 degrees. Therefore, it is effective to carry out the heat treatment at a temperature of 150 degrees or less. Also, the polyarylate has a deformation temperature of 325 degrees. Therefore, heat treatment at a temperature of 250 degrees or less is effective. In addition, polyetheretherketone (PEEK) has a deformation temperature of 140 degrees, but it is possible to perform heat treatment at a temperature of 250 or less. In addition, polyetherimide (PEI) has a deformation temperature of 215 degrees. Therefore, heat treatment at 200 degrees or less is effective. In addition, polyethylenenaphthalate (PEN) has a deformation temperature of 120 degrees, but it is effective to perform heat treatment at a temperature of 150 degrees or less. In addition, the polyethylene terephthalate (poly (ethyl ene terephthalte); PET) is preferably carried out a heat treatment at a temperature of 130 degrees or less.

그리고, 만일 기판으로 스테인레스 스틸(Stainless steel)을 사용하는 경우에는 열처리 온도가 500도 이하 범위까지 증대될 수 있다. 물론 유기 기판을 사용하는 경우, 우리의 변형 온도가 480도이기 때문에 약 400도 이하의 범위에서 열처리를 수행할 수 있다. In addition, if stainless steel is used as the substrate, the heat treatment temperature may be increased to a range of 500 degrees or less. Of course, when using an organic substrate, since the strain temperature is 480 degrees, the heat treatment can be performed in the range of about 400 degrees or less.

하기에서는 본 실시예에 따라 제작된 금속 산화물막(110)의 열처리 전후의 박막 특성 변화를 실험 결과를 이용하여 설명한다. In the following, changes in thin film characteristics before and after heat treatment of the metal oxide film 110 fabricated according to the present embodiment will be described using experimental results.

도 9는 일 실시예에 따라 형성된 금속 산화물막의 SEM(Scanning Electron Micorscope) 사진이다. 도 10은 일 실시예에 따라 형성된 금속 산화물막의 XRD(X-ray diffraction) 측정 결과이다. 9 is a SEM (Scanning Electron Micorscope) photograph of a metal oxide film formed according to an embodiment. 10 illustrates X-ray diffraction (XRD) measurement results of a metal oxide film formed according to an embodiment.

본 실험에서는 100도에서 CVD 증착 법을 통해 금속 산화물막(110)을 증착하고, 이를 약 250도의 온도에서 20분간 급속가열 하였다. In this experiment, the metal oxide film 110 was deposited by CVD deposition at 100 degrees, and rapidly heated at a temperature of about 250 degrees for 20 minutes.

여기서, 도 9의 (a)는 열처리 전의 금속 산화물막(110)의 SEM 사진이다. 즉, 100도의 온도에서 CVD를 통해 제작된 기판(100) 상에 금속 산화물막(110)을 증착한 다음 SEM장비를 이용하여 증착된 금속 산화물막(110)을 촬영한 사진이다. 도 9의 (b)는 열처리 이후의 금속 산화물막(110)의 SEM 사진이다. 즉, 증착된 금속 산화물막(110)을 기판(100)에 손상을 주지 않는 범위 내의 열처리 방법을 수행한 다음 SEM 장비를 이용하여 열처리된 금속 산화물막(110)을 촬영한 사진이다. 9A is a SEM photograph of the metal oxide film 110 before heat treatment. That is, the metal oxide film 110 is deposited on the substrate 100 manufactured by CVD at a temperature of 100 degrees, and then the photographed metal oxide film 110 is photographed using SEM equipment. FIG. 9B is a SEM photograph of the metal oxide film 110 after heat treatment. That is, after performing the heat treatment method within the range that does not damage the substrate 100, the deposited metal oxide film 110 is a photograph of the heat-treated metal oxide film 110 by using the SEM equipment.

이에 도 9의 사진에서와 같이 열처리 전(도 9의 (a))과 열처리 후(도 9의 (b))의 금속 산화물막(110)의 그레인 사이즈가 변화함을 알 수 있다. 즉, 열처리 후의 금속 산화물막(110)의 그레인 사이즈가 크게 증가함을 알 수 있다. Accordingly, as shown in the photograph of FIG. 9, it can be seen that the grain size of the metal oxide film 110 before and after the heat treatment (FIG. 9A) and after the heat treatment (FIG. 9B) changes. That is, it can be seen that the grain size of the metal oxide film 110 after the heat treatment is greatly increased.

또한, 도 10에와 같이 XRD 측정을 통해 결정화도를 살펴보면 열처리 전(前)의 경우 단결정 형태의 002 피크만이 성장됨을 알 수 있다. 하지만, 열처리 후(後)의 금속 산화물막(110)은 002 피크가 낮아지고 100 피크와 101 피크가 성장하는 형태로 나타났다. 따라서, 열처리를 통해 저온 증착된 금속 산화물막(110)의 결정성이 변화됨을 알 수 있다.In addition, when the degree of crystallization is examined through XRD measurement as shown in FIG. 10, it can be seen that only the peak 002 of the single crystal form is grown before the heat treatment. However, the metal oxide film 110 after the heat treatment showed a form in which the 002 peak was lowered and 100 peaks and 101 peaks were grown. Therefore, it can be seen that the crystallinity of the low-temperature deposited metal oxide film 110 is changed through heat treatment.

하기에서는 상술한 방법으로 제작된 금속 산화물 반도체를 활성층으로 사용 하는 박막 트랜지스터의 제조 방법을 설명한다. Hereinafter, a method of manufacturing a thin film transistor using the metal oxide semiconductor fabricated by the above method as an active layer will be described.

도 11은 본 발명의 제 1 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다. 11 is a view for explaining a method of manufacturing a metal oxide semiconductor thin film transistor according to the first embodiment of the present invention.

먼저, 도 11의 (a)에 도시된 바와 같이 기판(200) 상에 게이트 전극(210)과 게이트 절연막(220)을 형성한다. First, as shown in FIG. 11A, a gate electrode 210 and a gate insulating film 220 are formed on a substrate 200.

본 실시예에서는 상기 기판(200)으로 절연 기판인 유리, 플라스틱 및 아크릴과 같은 투광성 절연 기판 또는 절연막이 코팅된 스텐레스 기판을 사용할 수 있다. 물론 상기 기판(200)으로 가요성 기판을 사용할 수 있다. In the present exemplary embodiment, a transparent substrate such as glass, plastic, and acrylic, which are insulating substrates, or a stainless substrate coated with an insulating layer may be used as the substrate 200. Of course, a flexible substrate may be used as the substrate 200.

먼저, 상기 기판(200) 상에 CVD법, PVD법 및 스퍼터링법 등을 이용한 증착 방법을 통해 게이트 전극용 제 1 도전층을 형성한다. 이때, 제 1 도전층으로 Cr, Mo, Al, Cu, Nd, W, Ti, Au, Ta 및 ITO와 ZnO를 포함하는 투명 전도막 그리고 이들의 합금 금속 중 어느 하나를 사용하는 것이 바람직하다. 물론 제 1 도전층은 전도성 특성과 저항 특성을 고려하여 복수층으로 제작할 수도 있다. 이어서, 상기 제 1 도전층 상에 감광막을 도포한 다음, 제 1 마스크를 이용한 리소그라피 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 제 1 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 게이트 전극(210)을 형성한다. 이어서, 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다. 이때, 도시되지 않았지만, 기판에 형성되는 소자에 따라 게이트 전극(210)과 연결되는 게이트 라인(또는 워드라인, 제 1 배선)이 함께 형성되는 것이 바람직하다. First, a first conductive layer for a gate electrode is formed on the substrate 200 through a deposition method using a CVD method, a PVD method, a sputtering method, or the like. At this time, it is preferable to use Cr, Mo, Al, Cu, Nd, W, Ti, Au, Ta, and a transparent conductive film containing ITO and ZnO and the alloy metals thereof as the first conductive layer. Of course, the first conductive layer may be manufactured in a plurality of layers in consideration of the conductive characteristics and the resistance characteristics. Subsequently, a photosensitive film is coated on the first conductive layer, and then a lithography process using a first mask is performed to form a first photosensitive film mask pattern. An etching process using the first photoresist mask pattern as an etching mask is performed to form the gate electrode 210. Subsequently, a predetermined strip process is performed to remove the first photoresist mask pattern. At this time, although not shown, it is preferable that the gate line (or word line, first wiring) connected to the gate electrode 210 is formed together according to an element formed on the substrate.

물론 상기 게이트 전극(210)은 쉐도우 마스크를 이용한 스퍼터링을 통해 기 판(200) 상에 직접 형성할 수도 있다. 또한, 프린팅 기법을 통해 게이트 전극(210)을 형성할 수도 있다. Of course, the gate electrode 210 may be directly formed on the substrate 200 through sputtering using a shadow mask. In addition, the gate electrode 210 may be formed through a printing technique.

이어서, 게이트 전극(210)이 형성된 기판(200) 상에 게이트 절연막(220)을 형성한다. 여기서, 게이트 절연막(220)으로 산화막 및/또는 질화막을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 물론 이에 한정되지 않고 유기 절연 물질을 사용할 수도 있다. Subsequently, a gate insulating layer 220 is formed on the substrate 200 on which the gate electrode 210 is formed. Here, it is preferable to use an inorganic insulating material including an oxide film and / or a nitride film as the gate insulating film 220. Of course, the present invention is not limited thereto, and an organic insulating material may be used.

도 11의 (b)에 도시된 바와 같이 게이트 절연막(220) 상에 금속 산화물 반도체막(231)을 형성한다. As shown in FIG. 11B, a metal oxide semiconductor film 231 is formed on the gate insulating film 220.

금속 산화물 반도체막(231)은 앞선 제조 방법에서와 같이 금속 전구체와 반응 가스를 이용한 화학 기상법으로 제작한다. 이어서, 열처리 공정을 통해 금속 산화물 반도체막(231)을 열처리 한다. The metal oxide semiconductor film 231 is manufactured by a chemical vapor deposition method using a metal precursor and a reactant gas as in the foregoing manufacturing method. Subsequently, the metal oxide semiconductor film 231 is heat treated through a heat treatment process.

이때, 금속 산화물 반도체막(231)이 절연성 기판(200)이 아닌 게이트 절연막(220) 상에 형성됨으로 인해 금속 산화물 반도체막(231)의 증착 최대 온도를 기판(200) 대비 2 내지 40% 정도 낮출 수 있다. 이는 유리, 플라스틱 또는 플렉서블 기판 보다 산화막 및/또는 질화막으로 구성된 게이트 절연막(220) 상에서 금속 산화물 반도체막(231)의 성장이 더욱 잘 이루어지기 때문이다. 따라서, 금속 산화물 반도체막(231)을 100도 이하에서 상온 사이의 온도에서도 증착이 가능할 수 있다.At this time, since the metal oxide semiconductor film 231 is formed on the gate insulating film 220 instead of the insulating substrate 200, the deposition maximum temperature of the metal oxide semiconductor film 231 is reduced by about 2 to 40% compared to the substrate 200. Can be. This is because the metal oxide semiconductor film 231 grows better on the gate insulating film 220 composed of an oxide film and / or a nitride film than the glass, plastic, or flexible substrate. Therefore, the metal oxide semiconductor film 231 may be deposited at a temperature between 100 degrees and below at room temperature.

또한, 본 실시예에서는 열처리 공정의 최대 온도 또한 1 내지 50% 증대시킬 수 있다. 산화막 및 질화막으로 구성된 게이트 절연막(220)은 앞서 언급한 열처리 온도 범위 내에서는 열적 변화 없이 안정적인 특성을 갖는다. 따라서, 상기 열처리 공정의 온도를 150 내지 400도 범위 내에서 수행할 수 있다. In this embodiment, the maximum temperature of the heat treatment process may also be increased by 1 to 50%. The gate insulating film 220 composed of an oxide film and a nitride film has stable characteristics without thermal changes within the aforementioned heat treatment temperature range. Therefore, the temperature of the heat treatment process can be carried out in the range of 150 to 400 degrees.

여기서, 도시되지 않았지만, 상기 금속 산화물 반도체막(231) 상에 접촉 면저항을 줄이고, 누설 전류를 줄이기 위한 오믹 접촉층을 더 형성할 수도 있다. Although not shown, an ohmic contact layer for reducing contact surface resistance and reducing leakage current may be further formed on the metal oxide semiconductor film 231.

도 11의 (c)에 도시된 바와 같이 금속 산화물 반도체막(231)을 식각하여 금속 산화물 활성층(230)을 형성하고, 그 상측에 소스 및 드레인 전극(250, 260)을 형성한다. As shown in FIG. 11C, the metal oxide semiconductor layer 231 is etched to form the metal oxide active layer 230, and the source and drain electrodes 250 and 260 are formed on the metal oxide active layer 230.

이를 위해 먼저, 금속 산화물 반도체막(231) 상에 감광막을 도포한다. 이어서, 제 2 마스크를 이용한 리소그라피 공정을 실시하여 제 2 감광막 마스크 패턴을 형성한다. 제 2 감광막 마스크 패턴은 게이트 전극(210) 상측의 금속 산화물 반도체막(231) 상에 위치한다. 즉, 제 2 감광막 마스크 패턴은 게이트 전극(210) 상측 영역의 금속 산화물 반도체막(231)을 차폐하는 형태로 제작된다. 제 2 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 노출된 금속 산화물 반도체막(231)을 제거하여 게이트 전극(210) 상측 영역에 금속 산화물 활성층(230)을 형성한다. 이어서, 소정의 스트립 공정을 실시하여 제 2 감광막 마스크 패턴을 제거한다. To this end, first, a photosensitive film is coated on the metal oxide semiconductor film 231. Subsequently, a lithography process using the second mask is performed to form a second photosensitive film mask pattern. The second photoresist mask pattern is positioned on the metal oxide semiconductor film 231 above the gate electrode 210. That is, the second photoresist mask pattern is manufactured to shield the metal oxide semiconductor film 231 in the upper region of the gate electrode 210. An etching process using the second photoresist mask pattern as an etching mask is performed to remove the exposed metal oxide semiconductor film 231 to form the metal oxide active layer 230 in the upper region of the gate electrode 210. Subsequently, a predetermined strip process is performed to remove the second photosensitive film mask pattern.

이후에 금속 산화물 활성층(230)상의 게이트 절연막(220) 상에 제 2 도전층을 형성한다. 이때, 제 2 도전층으로 Cr, Mo, Al, Cu, Nd, W, Ti, Au, Ta 및 ITO와 ZnO를 포함하는 투명 전도막 그리고 이들의 합금 금속 중 어느 하나를 사용하는 것이 바람직하다. 물론 제 2 도전층은 전도성 특성과 저항 특성을 고려하여 복수층으로 제작할 수도 있다. 이어서, 상기 제 2 도전층 상에 감광막을 도포한 다음, 제 3 마스크를 이용한 리소그라피 공정을 실시하여 제 3 감광막 마스크 패턴을 형성한다. 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 소스 및 드레인 전극(250, 260)을 형성한다. Thereafter, a second conductive layer is formed on the gate insulating layer 220 on the metal oxide active layer 230. At this time, it is preferable to use Cr, Mo, Al, Cu, Nd, W, Ti, Au, Ta, and a transparent conductive film containing ITO and ZnO and alloy metals thereof as the second conductive layer. Of course, the second conductive layer may be manufactured in a plurality of layers in consideration of the conductive characteristics and the resistance characteristics. Subsequently, after the photosensitive film is coated on the second conductive layer, a lithography process using a third mask is performed to form a third photoresist mask pattern. An etching process using the third photoresist mask pattern as an etching mask is performed to form source and drain electrodes 250 and 260.

이어서, 소정의 스트립 공정을 실시하여 제 3 감광막 마스크 패턴을 제거한다. 이때, 도시되지 않았지만, 제작되는 소자에 따라 소스 전극(250)과 연결되는 소스 라인(또는 데이터 라인), 그리고, 드레인 전극(260)과 연결된 드레인 라인이 함께 형성되는 것이 가능하다. Subsequently, a predetermined strip process is performed to remove the third photoresist mask pattern. In this case, although not shown, a source line (or data line) connected to the source electrode 250 and a drain line connected to the drain electrode 260 may be formed together according to the manufactured device.

상술한 공정을 통해 저온에서 증착되고, 열처리를 통해 그 막질이 향상된 금속 산화물 활성층(230)을 갖는 박막 트랜지스터를 제작할 수 있다. 상술한 설명에서는 3번의 마스킹 작업(감광막 도포/리소그라피/감광막 제거)을 통해 박막 트랜지스터를 제작하였지만, 이에 한정되지 않고, 이보다 더 적거나 많은 마스킹 작업을 통해 박막 트랜지스터를 제조 할 수 있다. Through the above-described process, a thin film transistor having a metal oxide active layer 230 deposited at a low temperature and having an improved film quality through heat treatment may be manufactured. In the above description, the thin film transistor is manufactured through three masking operations (photoresist coating / lithography / removal film removal), but the present invention is not limited thereto, and the thin film transistor may be manufactured through fewer or more masking operations.

이와 같이 열처리를 통해 막질이 향상된 금속 산화물 활성층(230)을 제작하여 박막 트랜지스터의 반응 속도를 향상시킬 수 있다. 그리고, 화학 기상 증착법으로 금속 산화물 활성층(230)을 제작하여 저온 제작이 가능하고, 금속 산화물 박막의 제작 공정을 단순화시키고, 박막의 특성 변화를 방지할 수 있다. 이를 통해 박막 트랜지스터 제작을 위한 생산성 향상은 물로 비용을 절감할 수 있게 된다.As such, the reaction rate of the thin film transistor may be improved by fabricating the metal oxide active layer 230 having improved film quality through heat treatment. In addition, the metal oxide active layer 230 may be fabricated at low temperature by chemical vapor deposition, and the manufacturing process of the metal oxide thin film may be simplified, and the characteristics of the thin film may be prevented from changing. This increases productivity for thin film transistors and reduces costs with water.

상술한 본 실시예의 박막 트랜지스터는 표시 패널의 스위칭 소자로 사용될 수 있다. 표시 패널의 스위칭 소자로 사용되는 경우, 박막 트랜지스터를 포함하는 기판(200) 전면에 패시베이션막이 형성되고, 패시베이션막 상에 보호막이 형성된 다. 그리고, 보호막 상에 화소 전극이 형성된다. 이때, 화소 전극은 보호막과 패시베이션막을 관통하는 관통홀을 통해 드레인 전극(260)에 접속된다. The thin film transistor of the present embodiment described above may be used as a switching element of a display panel. When used as a switching element of a display panel, a passivation film is formed on the entire surface of the substrate 200 including the thin film transistor, and a passivation film is formed on the passivation film. Then, a pixel electrode is formed on the protective film. In this case, the pixel electrode is connected to the drain electrode 260 through a through hole passing through the passivation layer and the passivation layer.

본 실시예의 박막 트랜지스터 제조 방법은 상술한 실시예에 한정되지 않고, 다양한 변형이 가능하다. 후술되는 설명중 상술한 실시예와 중복되는 설명은 생략한다. 후술되는 실시예들의 기술과 상술한 실시예의 기술은 상호 적용될 수 있다. The thin film transistor manufacturing method of this embodiment is not limited to the above-described embodiment, and various modifications are possible. The description overlapping with the above-described embodiment will be omitted. The description of the embodiments described below and the description of the above-described embodiments may be applied to each other.

도 12는 본 발명의 제 2 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다. 12 is a view for explaining a method of manufacturing a metal oxide semiconductor thin film transistor according to a second embodiment of the present invention.

도 12의 (a)에 도시된 바와 같이 기판(200) 상에 게이트 전극(210)을 형성하고, 게이트 전극(210)을 덮는 게이트 절연막(220)을 형성한다. 게이트 절연막(220) 상에 그 일부가 게이트 전극(210)과 각기 중첩하는 소스 및 드레인 전극(250, 260)을 형성한다. As shown in FIG. 12A, a gate electrode 210 is formed on the substrate 200, and a gate insulating layer 220 covering the gate electrode 210 is formed. Source and drain electrodes 250 and 260 are formed on the gate insulating layer 220 to partially overlap the gate electrode 210.

도 12의 (b)에 도시된 바와 같이 게이트 전극(210) 상측에 위치하여 소스 및 드레인 전극(250, 260)과 그 일부가 중첩하는 금속 산화물 활성층(230)을 형성한다.As shown in FIG. 12B, the metal oxide active layer 230 overlapping the source and drain electrodes 250 and 260 may be formed on the gate electrode 210.

여기서, 금속 산화물 활성층(230)을 형성하기 위해 먼저, 저온(즉, 약 100도 이하의 온도)에서 금속 산화물막을 증착하고, 이보다 높은 온도에서 열처리하여 금속 산화물 반도체막을 형성한다. 이후, 마스크 패턴을 이용하여 금속 산화물 반도체막을 식각하여 게이트 전극(210) 상측과 소스 및 드레인 전극(250, 260) 사이에서 채널역할을 하는 금속 산화물 활성층(230)을 형성한다. Here, in order to form the metal oxide active layer 230, first, a metal oxide film is deposited at a low temperature (ie, a temperature of about 100 degrees or less) and heat-treated at a higher temperature to form a metal oxide semiconductor film. Subsequently, the metal oxide semiconductor layer is etched using the mask pattern to form a metal oxide active layer 230 that serves as a channel between the gate electrode 210 and the source and drain electrodes 250 and 260.

물론 본 실시예는 이에 한정되지 않고, 저온에서 금속 산화물막을 형성하고, 이를 식각하여 금속 산화물 활성층(230)을 제작한 다음 열처리 공정을 수행할 수도 있다. 이를 통해 열처리 공정에 의한 기판(200) 손상을 억제할 수 있다. Of course, the present embodiment is not limited thereto, and a metal oxide layer may be formed at a low temperature, etched to form a metal oxide active layer 230, and then a heat treatment process may be performed. Through this, damage to the substrate 200 by the heat treatment process can be suppressed.

도 13은 본 발명의 제 3 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다. 13 is a view for explaining a method of manufacturing a metal oxide semiconductor thin film transistor according to a third embodiment of the present invention.

도 13의 (a)에 도시된 바와 같이 기판(200) 상에 소스 및 드레인 전극(250, 260)을 형성한다. 기판(200) 전면에 금속 산화물 반도체막(231)을 형성한다. As shown in FIG. 13A, source and drain electrodes 250 and 260 are formed on the substrate 200. The metal oxide semiconductor film 231 is formed on the entire surface of the substrate 200.

금속 산화물 반도체막(231)은 화학 기상법으로 저온에서 증착한다. 그리고, 금속 산화물 반도체막(231)을 가열하기 위한 열처리 공정을 실시한다. The metal oxide semiconductor film 231 is deposited at low temperature by chemical vapor deposition. Then, a heat treatment step for heating the metal oxide semiconductor film 231 is performed.

도 13의 (b)에 도시된 바와 같이 상기 금속 산화물 반도체막(231)을 식각하여 상기 소스 및 드레인 전극(250, 260)과 그 일부가 각기 중첩하는 금속 산화물 활성층(230)을 형성한다. As shown in FIG. 13B, the metal oxide semiconductor layer 231 is etched to form a metal oxide active layer 230 in which part of the source and drain electrodes 250 and 260 overlap with each other.

이어서, 전체 구조상에 게이트 절연막(220)을 형성한다. 이후, 소스 및 드레인 전극(250, 260) 사이 위치하도록 금속 산화물 활성층(230) 상측 영역에 게이트 전극(210)을 형성한다. Subsequently, the gate insulating film 220 is formed on the entire structure. Thereafter, the gate electrode 210 is formed in the upper region of the metal oxide active layer 230 to be positioned between the source and drain electrodes 250 and 260.

본 실시예에서는 앞선 실시예에서와 같이 금속 산화물 활성층(230) 형성 이후에 열처리 공정을 수행할 수도 있다. In the present embodiment, the heat treatment process may be performed after the metal oxide active layer 230 is formed as in the previous embodiment.

도 14는 본 발명의 제 4 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다. 14 is a view for explaining a method of manufacturing a metal oxide semiconductor thin film transistor according to a fourth embodiment of the present invention.

도 14의 (a)에 도시된 바와 같이 기판(200) 상에 금속 산화물 반도체막(231)을 형성한다. As shown in FIG. 14A, a metal oxide semiconductor film 231 is formed on the substrate 200.

금속 산화물 반도체막(231)은 앞서 설명한 바와 같이 화학 기상법으로 저온에서 기판(200) 상에 금속 산화물을 증착하고, 이를 상기 증착 온도보다 높은 온도로 열처리하여 제작한다. As described above, the metal oxide semiconductor film 231 is formed by depositing a metal oxide on the substrate 200 at a low temperature by chemical vapor deposition, and heat-treating it to a temperature higher than the deposition temperature.

도 14의 (b)에 도시된 바와 같이 금속 산화물 반도체막(231)을 마스크를 이용한 식각을 실시하여 섬 형태의 금속 산화물 활성층(230)을 제작한다. 이어서, 상기 금속 산화물 활성층(230)의 가장자리 영역에 소스 및 드레인 전극(250, 260)을 형성하고, 중심 영역에 게이트 절연막(220)과 게이트 전극(210)을 형성한다. As shown in FIG. 14B, the metal oxide semiconductor layer 231 is etched using a mask to form an island-shaped metal oxide active layer 230. Subsequently, source and drain electrodes 250 and 260 are formed in the edge region of the metal oxide active layer 230, and the gate insulating layer 220 and the gate electrode 210 are formed in the central region.

이때, 상기 소스 및 드레인 전극(250, 260)의 일부가 상기 금속 산화물 활성층(230)에 중첩될 수도 있다. 그리고 게이트 절연막(220)이 소스 및 드레인 전극(250, 260) 상측 영역에 형성될 수도 있다. In this case, a portion of the source and drain electrodes 250 and 260 may overlap the metal oxide active layer 230. In addition, the gate insulating layer 220 may be formed in regions above the source and drain electrodes 250 and 260.

상술한 실시예와 같이 박막 트랜지스터를 제작하여 박막 트랜지스터의 동작 특성을 향상시킬 수 있다. 더욱이 금속 산화물 활성층(220) 제작시 열처리 공정을 수행하여 채널층으로 사용되는 금속 산화물 활성층(220)의 막질 성능을 증대시킬 수 있다. 이를 통해 채널층 내의 캐리어의 이동도가 상승하여 박막 트랜지스터의 동작 특성이 향상될 수 있다. As described above, a thin film transistor may be manufactured to improve operating characteristics of the thin film transistor. Furthermore, the film quality performance of the metal oxide active layer 220 used as the channel layer may be increased by performing a heat treatment process when fabricating the metal oxide active layer 220. As a result, the mobility of the carrier in the channel layer is increased, thereby improving operating characteristics of the thin film transistor.

도 15는 채널층의 열처리 전후의 박막 트랜지스터의 동작 특성을 설명하기 위한 그래프이다. 15 is a graph for explaining operating characteristics of a thin film transistor before and after heat treatment of a channel layer.

도 15의 (a)는 채널층으로 저온에서 증착되고 열처리를 수행하지 않은 금속 산화물 활성층(220)을 사용하는 박막 트랜지스터의 동작 특성을 나타낸 그래프(I-V 커브)이고, 도 15의 (b)는 채널층으로 저온에서 증착되고 열처리를 수행한 금속 산 화물 활성층(220)을 사용하는 박막 트랜지스터의 동작 특성을 나타낸 그래프이다. 도 15의 (c)는 채널층의 그레인 사이즈 변화와 박막 트랜지스터의 특성 변화를 나타낸 표이다. FIG. 15A is a graph (IV curve) showing an operating characteristic of a thin film transistor using a metal oxide active layer 220 which is deposited at a low temperature and not subjected to heat treatment as a channel layer, and FIG. 15B is a channel. It is a graph showing the operating characteristics of the thin film transistor using the metal oxide active layer 220 which is deposited at a low temperature as a layer and subjected to heat treatment. 15C is a table showing changes in grain size of the channel layer and changes in characteristics of the thin film transistor.

도 15의 (a)와 (b)는 모두 게이트 전압(VG)의 증가에 따라 드레인 전류(ID)가 증대된다. 하지만, 동일 게이트 전압에서 흐르는 드레인 전류의 크기가 도 15의 (b)가 더 높음을 알 수 있다. 이는 도 15의 (a)에 비하여 도 15의 (b)에서의 이동도가 더높음을 알 수 있다. 이를 계산하면 도 15의 (a)에 따른 박막 트랜지스터의 채널 영역의 이동도는 0.113㎠/Vs였지만, 도 15의 (b)에 따른 박막 트랜지스터의 채널 영역의 이동도는 0.645㎠/Vs가 된다. 15A and 15B, the drain current I D increases as the gate voltage V G increases. However, it can be seen that the magnitude of the drain current flowing at the same gate voltage is higher in FIG. This shows that the mobility in FIG. 15B is higher than that in FIG. 15A. In this calculation, the mobility of the channel region of the thin film transistor of FIG. 15A is 0.113 cm 2 / Vs, but the mobility of the channel region of the thin film transistor of FIG. 15B is 0.645 cm 2 / Vs.

그리고, 도 15의 (c)에서와 같이 열처리를 수행하는 경우 채널층의 그레인 사이즈가 20nm에서 40nm로 증대하게 되고, 문턱 전압도 18.9V에서 13.4V로 낮아진다. 그리고 온 커런트(On current) 또한 열처리 전에는 2.6E-5A였지만, 열처리후 온 커런트가 2.2E-4으로 향상됨을 알 수 있다.When the heat treatment is performed as shown in FIG. 15C, the grain size of the channel layer is increased from 20 nm to 40 nm, and the threshold voltage is also lowered from 18.9 V to 13.4 V. FIG. On current was also 2.6E-5A before heat treatment, but on current after heat treatment was improved to 2.2E-4.

이와 같이, 박막 트랜지스터의 채널층으로 저온에서 형성한 이후 열처리 공정을 수행한 금속 산화물 활성층(220)을 사용할 경우, 박막 트랜지스터의 동작 특성을 향상시킬 수 있다. As such, when the metal oxide active layer 220 which is formed at a low temperature as the channel layer of the thin film transistor and undergoes the heat treatment process is used, the operating characteristics of the thin film transistor may be improved.

본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것 이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be implemented in various forms. In other words, the above embodiments are provided to complete the disclosure of the present invention and to fully inform those skilled in the art of the scope of the present invention, and the scope of the present invention should be understood by the claims of the present application. do.

도 1 및 도 2는 본 발명의 일 실시예에 따른 금속 산화물막 형성 방법을 설명하기 위한 단면도. 1 and 2 are cross-sectional views for explaining a metal oxide film forming method according to an embodiment of the present invention.

도 3은 일 실시예에 따른 금속 산화물막 형성 공정의 온도 변화를 나타낸 그래프. 3 is a graph showing a temperature change in a metal oxide film forming process according to an embodiment.

도 4 내지 도 8는 일 실시예의 변형예에 따른 열처리 공정에 대한 온도 변화를 나타낸 도면. 4 to 8 is a view showing a temperature change for the heat treatment process according to a modification of one embodiment.

도 9는 일 실시예에 따라 형성된 금속 산화물막의 SEM(Scanning Electron Micorscope) 사진. 9 is a SEM (Scanning Electron Micorscope) photo of the metal oxide film formed according to one embodiment.

도 10은 일 실시예에 따라 형성된 금속 산화물막의 XRD(X-ray diffraction) 측정 결과. 10 is an X-ray diffraction (XRD) measurement result of the metal oxide film formed according to one embodiment.

도 11은 본 발명의 제 1 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면. 11 is a view for explaining a method for manufacturing a metal oxide semiconductor thin film transistor according to the first embodiment of the present invention.

도 12는 본 발명의 제 2 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면. 12 is a view for explaining a metal oxide semiconductor thin film transistor manufacturing method according to a second embodiment of the present invention.

도 13은 본 발명의 제 3 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면. 13 is a view for explaining a metal oxide semiconductor thin film transistor manufacturing method according to a third embodiment of the present invention.

도 14는 본 발명의 제 4 실시예에 따른 금속 산화물 반도체 박막 트랜지스터 제조 방법을 설명하기 위한 도면. 14 is a view for explaining a metal oxide semiconductor thin film transistor manufacturing method according to a fourth embodiment of the present invention.

도 15는 채널층의 열처리 전후의 박막 트랜지스터의 동작 특성을 설명하기 위한 그래프. 15 is a graph for explaining operating characteristics of a thin film transistor before and after heat treatment of a channel layer.

<도면의 주요 부호에 대한 부호의 설명><Explanation of symbols for major symbols in the drawings>

100, 200 : 기판 110 : 금속 산화물층100, 200: substrate 110: metal oxide layer

210 : 게이트 전극 220 : 게이트 절연막210: gate electrode 220: gate insulating film

230 : 금속 산화물 활성층 231 : 금속 산화물 반도체막230 metal oxide active layer 231 metal oxide semiconductor film

Claims (13)

기판을 마련하는 단계;Preparing a substrate; 20 내지 150도의 증착 온도에서 화학 증착법으로 상기 기판 상에 금속 산화물막을 증착하는 단계; 및Depositing a metal oxide film on the substrate by chemical vapor deposition at a deposition temperature of 20 to 150 degrees; And 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하는 단계를 포함하는 금속 산화물층 형성 방법.The metal oxide layer forming method comprising the step of performing a heat treatment at a heat treatment temperature higher than the deposition temperature. 청구항 1에 있어서, The method according to claim 1, 상기 열처리 공정의 상기 열처리 온도는 150 내지 300도이고, 열처리 시간은 2 내지 30초 범위인 금속 산화물층 형성 방법. The heat treatment temperature of the heat treatment step is 150 to 300 degrees, the heat treatment time is in the range of 2 to 30 seconds metal oxide layer forming method. 청구항 1에 있어서, The method according to claim 1, 상기 열처리 공정은 상기 열처리 시간 동안 동일한 열처리 온도를 유지하여 열처리하거나, 열처리 경과 시간에 따라 열처리 온도를 상승 또는 하강시켜 열처리 하거나, 열처리 시간 중 일부 구간에서의 온도가 다른 구간의 온도 보다 더 높게 하여 열처리 하거나, 열처리 공정 동안 가열과 냉각을 복수번 반복 진행하여 열처리 하거나, 열처리 온도를 제 1 온도와 이보다 높은 제 2 온도로 복수번 변화시켜 열처리하는 금속 산화물층 형성 방법. The heat treatment is performed by maintaining the same heat treatment temperature during the heat treatment time, or heat treatment by raising or lowering the heat treatment temperature according to the elapsed heat treatment time, or by heat treating the temperature in some sections of the heat treatment time higher than the temperature in the other sections. Or heat-treatment by repeatedly heating and cooling a plurality of times during the heat-treatment process, or changing the heat-treatment temperature a plurality of times to a first temperature and a second higher temperature. 청구항 1에 있어서, The method according to claim 1, 상기 기판으로 절연성 기판 또는 가요성 기판을 사용하고, Using an insulating substrate or a flexible substrate as the substrate, 금속 전구체와 산소를 함유하는 반응 가스를 이용하여 상기 금속 산화물막을 증착하는 금속 산화물층 형성 방법. A metal oxide layer forming method for depositing the metal oxide film using a reaction gas containing a metal precursor and oxygen. 청구항 1에 있어서, The method according to claim 1, 상기 금속 산화물막을 증착하는 단계와 상기 열처리 공정을 수행하는 단계가 연속하여 진행되는 금속 산화물층 형성 방법. And depositing the metal oxide film and performing the heat treatment process. 게이트 전극과 게이트 절연막이 형성된 기판을 마련하는 단계;Providing a substrate on which a gate electrode and a gate insulating film are formed; 상기 게이트 전극 상측 영역의 상기 게이트 절연막 상에 증착 온도에서 화학 증착법으로 상기 기판 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여 금속 산화물 활성층을 형성하는 단계; 및Depositing a metal oxide film on the substrate by a chemical vapor deposition at a deposition temperature on the gate insulating layer in the upper region of the gate electrode, and performing a heat treatment at a heat treatment temperature higher than the deposition temperature to form a metal oxide active layer; And 상기 금속 산화물 활성층 상에 소스 및 드레인 전극을 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법.Forming a source and a drain electrode on the metal oxide active layer. 청구항 6에 있어서, The method according to claim 6, 상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 400도인 금속 산화물 반도체 박막 트랜지스터 제조 방법. The deposition temperature is 20 to 150 degrees, the heat treatment temperature is 150 to 400 degrees metal oxide semiconductor thin film transistor manufacturing method. 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계;Forming a gate electrode and a gate insulating film on the substrate; 상기 게이트 절연막 상에 그 일부가 상기 게이트 전극과 각기 중첩하는 소스 및 드레인 전극을 형성하는 단계;Forming a source and a drain electrode on a portion of the gate insulating layer, the portions of which overlap each of the gate electrodes; 증착 온도에서 화학 증착법으로 상기 전체 구조물 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여, 상기 게이트 전극 상측에 위치하여 상기 소스 및 드레인 전극과 그 일부가 중첩하는 금속 산화물 활성층을 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법.A metal oxide film is deposited on the entire structure by a chemical vapor deposition method at a deposition temperature, and a heat treatment process is performed at a heat treatment temperature higher than the deposition temperature. The metal is positioned above the gate electrode and overlaps the source and drain electrodes with a portion thereof. A metal oxide semiconductor thin film transistor manufacturing method comprising the step of forming an oxide active layer. 청구항 8에 있어서, The method according to claim 8, 상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 400도인 금속 산화물 반도체 박막 트랜지스터 제조 방법. The deposition temperature is 20 to 150 degrees, the heat treatment temperature is 150 to 400 degrees metal oxide semiconductor thin film transistor manufacturing method. 기판 상에 소스 및 드레인 전극을 형성하는 단계;Forming source and drain electrodes on the substrate; 증착 온도에서 화학 증착법으로 상기 전체 구조물 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여, 상기 소스 및 드레인 전극과 그 일부가 중첩하는 금속 산화물 활성층을 형성하는 단계;Depositing a metal oxide film on the entire structure by chemical vapor deposition at a deposition temperature and performing a heat treatment at a heat treatment temperature higher than the deposition temperature to form a metal oxide active layer overlapping the source and drain electrodes; 상기 적어도 금속 산화물 활성층 상에 게이트 절연막을 형성하는 단계; 및Forming a gate insulating film on the at least metal oxide active layer; And 상기 금속 산화물 활성층 상측의 게이트 절연막 상에 상기 소스 및 드레인 전극 사이에 위치하도록 상기 게이트 전극을 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법. Forming the gate electrode on the gate insulating layer above the metal oxide active layer so as to be positioned between the source and drain electrodes. 청구항 10에 있어서, The method according to claim 10, 상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 300도인 금속 산화물 반도체 박막 트랜지스터 제조 방법. The deposition temperature is 20 to 150 degrees, the heat treatment temperature is 150 to 300 degrees metal oxide semiconductor thin film transistor manufacturing method. 증착 온도에서 화학 증착법으로 상기 전체 구조물 상에 금속 산화물막을 증착하고, 상기 증착 온도보다 높은 열처리 온도에서 열처리 공정을 수행하여 금속 산화물 활성층을 기판 상에 형성하는 단계;Depositing a metal oxide film on the entire structure by chemical vapor deposition at a deposition temperature, and performing a heat treatment process at a heat treatment temperature higher than the deposition temperature to form a metal oxide active layer on the substrate; 상기 적어도 금속 산화물 활성층의 양 가장자리 상측에 소스 및 드레인 전극을 형성하는 단계;Forming source and drain electrodes on at least both edges of the metal oxide active layer; 상기 적어도 소스 및 드레인 전극 사이의 상기 금속 산화물 활성층 상에 게이트 절연막과 게이트 전극을 순차로 형성하는 단계를 포함하는 금속 산화물 반도체 박막 트랜지스터 제조 방법. And sequentially forming a gate insulating film and a gate electrode on the metal oxide active layer between the at least source and drain electrodes. 청구항 12에 있어서, The method according to claim 12, 상기 증착 온도는 20 내지 150도이고, 상기 열처리 온도는 150 내지 300도인 금속 산화물 반도체 박막 트랜지스터 제조 방법. The deposition temperature is 20 to 150 degrees, the heat treatment temperature is 150 to 300 degrees metal oxide semiconductor thin film transistor manufacturing method.
KR1020090003419A 2009-01-15 2009-01-15 Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor Ceased KR20100084029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090003419A KR20100084029A (en) 2009-01-15 2009-01-15 Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090003419A KR20100084029A (en) 2009-01-15 2009-01-15 Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor

Publications (1)

Publication Number Publication Date
KR20100084029A true KR20100084029A (en) 2010-07-23

Family

ID=42643571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003419A Ceased KR20100084029A (en) 2009-01-15 2009-01-15 Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor

Country Status (1)

Country Link
KR (1) KR20100084029A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281406B2 (en) 2014-01-13 2016-03-08 Samsung Display Co., Ltd. Thin film transistor substrate, display device including the same, and fabricating method of the thin film transistor substrate
CN120072748A (en) * 2025-04-28 2025-05-30 上海邦芯半导体科技有限公司 Semiconductor structure manufacturing method and semiconductor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281406B2 (en) 2014-01-13 2016-03-08 Samsung Display Co., Ltd. Thin film transistor substrate, display device including the same, and fabricating method of the thin film transistor substrate
CN120072748A (en) * 2025-04-28 2025-05-30 上海邦芯半导体科技有限公司 Semiconductor structure manufacturing method and semiconductor structure

Similar Documents

Publication Publication Date Title
JP5572290B2 (en) Thin film transistor and manufacturing method thereof
KR101980196B1 (en) Transistor, method of manufacturing the same and electronic device including transistor
CN104299915B (en) Method for manufacturing metallic oxide thin-film transistor
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
KR20100027377A (en) Thin film transistor array substrate and method of fabricating the same
WO2010100885A1 (en) Method for forming semiconductor film, method for forming semiconductor device and semiconductor device
WO2010002803A2 (en) Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors
JP5499529B2 (en) Thin film transistor mounting substrate, manufacturing method thereof, and image display device
US20130122649A1 (en) Method for manufacturing thin film transistor
WO2016061714A1 (en) Method for fabricating metallic oxide thin film transistor
JP2017228808A (en) Thin film transistor
KR100987285B1 (en) Method of manufacturing oxide semiconductor thin film and oxide thin film transistor
US10714631B2 (en) Semiconductor structure and methods for crystallizing metal oxide semiconductor layer
KR20100112915A (en) Method of forming metal oxide layer and method for manufacturing metal oxide thin film transistor
KR20100084029A (en) Method for forming methla oxide layer and method for manufacturing metal oxide semiconductor thin film transistor
KR101417932B1 (en) Thin film transistor having double layered semiconductor channel and method of manufacturing the thin film transistor
KR101448084B1 (en) Thin film transistor and manufacturing method thereof
KR101346612B1 (en) Thin film transistor and producing method of the same
KR20190056090A (en) Thin film transistor based on solution process with selective uv-o3 treatment for electrical conductivity control and method for its fabrication
KR20100000558A (en) Thin film transistor and method of manufacturing the same
KR102660923B1 (en) DOPED TIN OXIDE THIN FILE TRANSISTOR and manufacturing method thereof
US7256080B2 (en) Method of fabricating thin film transistor
US9722089B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101535546B1 (en) Thin film transistor and manufacturing method thereof
KR101960378B1 (en) Apparatus for deposition

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090115

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140114

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090115

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150202

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150820

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150202

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I