[go: up one dir, main page]

KR20100073096A - Method for fabricating capacitor of semiconductor device - Google Patents

Method for fabricating capacitor of semiconductor device Download PDF

Info

Publication number
KR20100073096A
KR20100073096A KR1020080131683A KR20080131683A KR20100073096A KR 20100073096 A KR20100073096 A KR 20100073096A KR 1020080131683 A KR1020080131683 A KR 1020080131683A KR 20080131683 A KR20080131683 A KR 20080131683A KR 20100073096 A KR20100073096 A KR 20100073096A
Authority
KR
South Korea
Prior art keywords
forming
layer
mold layer
storage electrode
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020080131683A
Other languages
Korean (ko)
Inventor
박동수
장준수
이은아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080131683A priority Critical patent/KR20100073096A/en
Publication of KR20100073096A publication Critical patent/KR20100073096A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 반도체 소자의 커패시터 형성방법은, 반도체 기판상에, 스토리지노드 컨택을 포함하는 층간절연막을 형성하는 단계와, 층간절연막 위에 실리콘 소스 및 오존을 사용하여 몰드층을 형성하는 단계와, 몰드층을 선택적으로 식각하여 스토리지노드 홀을 형성하는 단계와, 스토리지노드 홀 내에 노드분리된 스토리지 전극을 형성하는 단계와, 노드분리된 스토리지 전극의 측면에 형성된 몰드층을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계와, 실린더 구조의 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: forming an interlayer insulating film including a storage node contact on a semiconductor substrate; forming a mold layer using a silicon source and ozone on the interlayer insulating film; Selectively etching the layer to form a storage node hole, forming a node separated storage electrode in the storage node hole, and removing a mold layer formed on a side of the node separated storage electrode to remove the storage electrode having a cylindrical structure. And forming a dielectric film and a plate electrode on the storage electrode of the cylinder structure.

Description

반도체 소자의 커패시터 형성방법{Method for fabricating capacitor of semiconductor device} Method for fabricating capacitor of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로 반도체 소자의 커패시터 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a capacitor of a semiconductor device.

반도체 소자의 고집적화, 미세화가 빠르게 진행되면서, 트랜지스터와 커패시터로 구성되는 디램(DRAM) 소자의 경우, 단위 면적당 요구되는 커패시턴스(Capacitance)를 증가시키는 기술이 요구되고 있다. 이에 따라, 유전체막의 두께(Tox)를 낮추고, 커패시터의 유효 면적을 증가시키기 위하여 실린더(cylinder)형 또는 컨케이브(concave)형과 같은 3차원 구조의 스토리지 전극을 이용하여 커패시터를 형성하고 있다. As the integration and miniaturization of semiconductor devices are rapidly progressing, in the case of DRAM devices including transistors and capacitors, a technology for increasing capacitance required per unit area is required. Accordingly, in order to lower the thickness of the dielectric film Tox and increase the effective area of the capacitor, a capacitor is formed using a storage electrode having a three-dimensional structure such as a cylinder type or a concave type.

도 1은 실린더 구조의 스토리지 전극을 포함하는 커패시터를 나타낸 도면이다. 도 1을 참조하면, 반도체기판(100) 상에 층간절연막(110)과 스토리지노드 컨택(120)이 배치되고, 상기 스토리지노드 컨택(120)과 접속된 실린더형의 스토리지 전극(130)이 배치되어 있다. 인접하고 있는 스토리지 전극(130) 사이에는 질화막으로 이루어진 지지층(140)이 배치되어, 스토리지 전극(130)이 쓰러지는 것을 방지하 고 있다. 한편, 실린더형의 스토리지 전극을 형성하기 위해서는, 층간절연막(110) 및 스토리지노드 컨택(120)이 형성된 반도체 기판(100) 상에 형틀이 되는 몰드층을 형성하여야 한다. 몰드층은 TEOS(Tetraethylorthosilicate) 계열의 소스와 O2를 이용하여 형성한다. 그런데, 스토리지 전극 증착 후 몰드층을 제거하는 과정에서 몰드층 내에 포함되어 있는 오염물, 예컨대 탄소오염물이 원활하게 제거되지 않을 수 있다. 이에 따라, 도 2에 도시한 투과전자현미경(Transmission electron microscope) 사진과 같이, 스토리지 전극 사이에 브릿지(Bridge) 현상(도 2의 10)이 나타나는 것을 알 수 있다.1 is a view showing a capacitor including a storage electrode of a cylinder structure. Referring to FIG. 1, an interlayer insulating layer 110 and a storage node contact 120 are disposed on a semiconductor substrate 100, and a cylindrical storage electrode 130 connected to the storage node contact 120 is disposed. have. A support layer 140 made of a nitride film is disposed between adjacent storage electrodes 130 to prevent the storage electrode 130 from falling down. Meanwhile, in order to form a cylindrical storage electrode, a mold layer serving as a mold must be formed on the semiconductor substrate 100 on which the interlayer insulating film 110 and the storage node contact 120 are formed. The mold layer is formed using a source of TEOS (Tetraethylorthosilicate) series and O 2 . However, in the process of removing the mold layer after deposition of the storage electrode, contaminants, such as carbon contaminants, included in the mold layer may not be smoothly removed. Accordingly, it can be seen that a bridge phenomenon (10 in FIG. 2) appears between the storage electrodes as shown in the transmission electron microscope photograph shown in FIG. 2.

브릿지 현상(도 2의 10)을 방지하기 위한 방법으로 몰드층을 습식식각으로 제거한 후에, 황산 용액을 이용한 습식세정을 수행하면 탄소오염물의 제거가 가능하다. 그런데, 이와 같은 방법은 지지층을 포함하지 않으면서, 스토리지 전극 사이의 간격이 넓은 구조에만 적용이 가능하다. 따라서, 상기 황산 용액을 이용한 습식세정 방법 이외의 공정 개선 방법이 필요하다.After removing the mold layer by wet etching as a method for preventing the bridge phenomenon (10 of FIG. 2), it is possible to remove carbon contaminants by performing wet cleaning using a sulfuric acid solution. However, such a method may be applied only to a structure having a large gap between the storage electrodes without including the support layer. Therefore, a process improvement method other than the wet cleaning method using the sulfuric acid solution is required.

본 발명에 따른 반도체 소자의 커패시터 형성방법은, 반도체 기판상에, 스토리지노드 컨택을 포함하는 층간절연막을 형성하는 단계; 상기 층간절연막 위에 실리콘 소스 및 오존을 사용하여 몰드층을 형성하는 단계; 상기 몰드층을 선택적으로 식각하여 스토리지노드 홀을 형성하는 단계; 상기 스토리지노드 홀 내에 노드분리된 스토리지 전극을 형성하는 단계; 상기 노드분리된 스토리지 전극의 측면에 형성된 몰드층을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계; 및 상기 실린더 구조의 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of forming a capacitor of a semiconductor device, the method including: forming an interlayer insulating film including a storage node contact on a semiconductor substrate; Forming a mold layer using a silicon source and ozone on the interlayer insulating film; Selectively etching the mold layer to form a storage node hole; Forming a node separated storage electrode in the storage node hole; Removing a mold layer formed on a side of the node-separated storage electrode to form a storage electrode having a cylindrical structure; And forming a dielectric film and a plate electrode on the storage electrode of the cylinder structure.

상기 몰드층을 형성하기 전에, 식각정지막을 형성하는 단계를 더 포함할 수 있다.Before forming the mold layer, the method may further include forming an etch stop layer.

상기 몰드층을 형성하는 단계에서, HMDSO 또는 DMTMDSO 중 어느 하나를 사용하여 형성할 수 있다.In the forming of the mold layer, it may be formed using either HMDSO or DMTMDSO.

상기 몰드층을 형성하는 단계 전 또는 후에, 상기 몰드층에 대해 식각선택비가 있는 물질막을 적어도 한층을 형성하는 단계를 더 포함할 수 있다.Before or after the forming of the mold layer, the method may further include forming at least one layer of a material layer having an etching selectivity with respect to the mold layer.

상기 물질막은 PSG, BPSG, USG, 또는 PETEOS 중 적어도 어느 하나 이상을 사용하여 형성할 수 있다.The material layer may be formed using at least one of PSG, BPSG, USG, or PETEOS.

상기 몰드층은 200℃ 내지 300℃의 온도에서 형성할 수 있다.The mold layer may be formed at a temperature of 200 ℃ to 300 ℃.

상기 몰드층을 형성하는 단계 후, 상기 몰드층 위에 스토리지 전극을 지지하기 위한 지지층을 형성하는 단계를 더 포함할 수 있다.After the forming of the mold layer, the method may further include forming a support layer on the mold layer to support the storage electrode.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

(실시예 1)(Example 1)

도 3 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 커패시터 형성방법을 설명하기 위하여 나타낸 도면들이다.3 to 8 are diagrams for explaining a capacitor forming method of a semiconductor device according to an embodiment of the present invention.

도 3을 참조하면, 반도체 기판(200) 상에 층간절연막(210)을 형성한다. 비록 도면에 나타내지는 않았지만, 반도체 기판(200)에는 게이트, 소스/드레인 등의 하부 구조물들이 배치된다. 이어서, 층간절연막(210)을 선택적으로 식각하여 컨택홀을 형성한다. 컨택홀 내에 도전성 물질, 예컨대 폴리실리콘막을 매립한 다음 도전성 물질에 대한 평탄화 공정을 진행하여 반도체 기판(200)의 불순물 영역과 접속되면서 이후 형성될 커패시터와 연결되는 스토리지노드 컨택(220)을 형성한다. 여기서 평탄화 공정은 에치백(etch back) 또는 화학적기계적연마(CMP; Chemical Mechanical Polishing) 방법으로 수행할 수 있다. 계속해서, 스토리지노드 컨택(220)을 포함하는 층간절연막(210) 상에 식각정지막(230)을 형성한다. 식각정지막(230)은 실리콘질화막을 사용하여 형성할 수 있다. Referring to FIG. 3, an interlayer insulating film 210 is formed on a semiconductor substrate 200. Although not shown in the drawings, lower structures such as gates and sources / drains are disposed in the semiconductor substrate 200. Subsequently, the interlayer insulating layer 210 is selectively etched to form a contact hole. A conductive material, such as a polysilicon layer, is embedded in the contact hole, and then a planarization process is performed on the conductive material to form a storage node contact 220 connected to an impurity region of the semiconductor substrate 200 and connected to a capacitor to be formed later. The planarization process may be performed by an etch back or chemical mechanical polishing (CMP) method. Subsequently, an etch stop layer 230 is formed on the interlayer insulating layer 210 including the storage node contact 220. The etch stop layer 230 may be formed using a silicon nitride layer.

도 4를 참조하면, 식각정지막(230) 위에 몰드층(240)을 형성한다. 몰드층(240)은 이후 형성될 커패시터의 정전용량을 충분히 확보할 수 있을 정도의 높이만큼 형성한다. 몰드층(240)은 실리콘 소스와, 실리콘 소스를 산화시키는 오존을 사용하여 형성한다. 오존은 실리콘 소스를 산화시키면서, 실리콘 소스 내에 포함되어 있는 오염물, 예컨대 탄소(C) 오염물 또는 수소(H)와 반응하여 COX 및 H2O를 생성시킨다. 생성된 COX 및 H2O는 외부로 배출됨으로써, 상기 몰드층(240) 내에 잔류하지 않는다. 더욱이, 오존은 O2에 비해 상대적으로 실리콘 소스 내에 포함되어 있는 탄소(C) 오염물 또는 수소(H)와 활발하게 반응하여 COX 및 H2O의 양을 더 많이 생성시킬 수 있다. 따라서, 몰드층(240) 내의 오염물을 최소화 하여, 몰드층(240)의 막질을 향상시킬 수 있다. 그리고, 오존과의 반응 효과를 높이기 위하여, 실리콘 소스로 예컨대 HMDSO(Hexamethyldisiloxane) 또는 DMTMDSO(Dimethoxytetramethyldisiloxane) 중 어느 하나를 사용하여 몰드층(240)을 형성한다. HMDSO의 경우, HMDSO가 오존과의 반응 효율이 대략 80% 이상을 유지할 수 있도록 상기 HMDSO를 펄스 타입(pulse type)으로 공급하고, 화학기상증착(CVD) 방법을 이용하여 대략 200℃ 내지 300℃의 온도에서 형성하는 것이 바람직하다. 그러면, HMDSO 산화막 내에 포함된 탄소오염물을 충분히 제거할 수 있어 후속 형성될 스토리지 전극 간의 브릿지 현상을 억제할 수 있다. Referring to FIG. 4, a mold layer 240 is formed on the etch stop layer 230. The mold layer 240 is formed at a height sufficient to sufficiently secure the capacitance of the capacitor to be formed later. The mold layer 240 is formed using a silicon source and ozone to oxidize the silicon source. Ozone oxidizes the silicon source, reacting with contaminants contained in the silicon source, such as carbon (C) contaminants or hydrogen (H), to produce CO X and H 2 O. The generated CO X and H 2 O are discharged to the outside and do not remain in the mold layer 240. Moreover, ozone can react more actively with carbon (C) contaminants or hydrogen (H) contained in the silicon source relative to O 2 to produce more CO X and H 2 O. Therefore, by minimizing the contaminants in the mold layer 240, it is possible to improve the film quality of the mold layer 240. In order to increase the reaction effect with ozone, the mold layer 240 is formed using, for example, any one of a hexamethyldisiloxane (HMDSO) or a dimethoxytetramethyldisiloxane (DMTMDSO) as a silicon source. In the case of HMDSO, the HMDSO is supplied in a pulse type so that HMDSO can maintain the reaction efficiency with ozone of about 80% or more, and the chemical vapor deposition (CVD) method is used at a temperature of about 200 ° C to 300 ° C. It is preferable to form at a temperature. Then, the carbon contaminants contained in the HMDSO oxide film can be sufficiently removed to suppress the bridge phenomenon between the storage electrodes to be subsequently formed.

한편, 몰드층(240)을 형성하기 전, 또는 후에 몰드층(240)과의 식각선택비가 있는 물질막, 예컨대 PSG(Phosphorus Silicon Glass), BPSG (BoroPhospho Silicate Glass), USG(Undoped Silicate Glass), 또는 PETEOS(Plasma Enhanced Tetra Ortho Ethyl Silicon) 중 적어도 어느 하나 이상을 선택하여 형성하여 몰드층(240)을 다층으로 형성할 수 있다. 몰드층(240)과 물질막의 조합은 이후 선택적으로 식각될 몰드층이 수직한 식각 프로파일(profile)을 가지도록 개선시킬 수 있다. 또한, 후속 형성될 스토리지 전극막 간의 브릿지 현상을 억제할 수 있다.On the other hand, before or after forming the mold layer 240, a material film having an etch selectivity with the mold layer 240, such as Phosphorus Silicon Glass (PSG), BoroPhospho Silicate Glass (BPSG), Undoped Silicate Glass (USG), Alternatively, the mold layer 240 may be formed in multiple layers by selecting and forming at least one of PLAEOS (Plasma Enhanced Tetra Ortho Ethyl Silicon). The combination of the mold layer 240 and the material layer may be improved so that the mold layer to be selectively etched later has a vertical etch profile. In addition, the bridge phenomenon between the storage electrode films to be subsequently formed can be suppressed.

도 5를 참조하면, 몰드층(240) 위에 지지층(250) 및 보호막(260)을 형성한다. 구체적으로, 몰드층(240) 위에 지지층(250)을 형성한다. 지지층(250)은 질화막을 사용하여 형성할 수 있다. 질화막은 몰드층(240)을 식각하는 물질 예컨대, 불산(HF) 용액에 대해 식각 선택비가 낮아 식각이 잘 되지 않는다. 따라서, 지지층(250)은 후속 형성될 스토리지 전극의 높이를 충분히 높일 수 있도록 지지해 줄 수 있다. 계속해서, 지지층(250) 위에 보호막(260)을 형성한다. 보호막(260)은 실리콘산화막, 예컨대 HMDSO 산화막을 사용하여 형성할 수 있다. 보호막(260)은 이후 형성될 노드분리된 스토리지 전극막의 상부 높이가 몰드층(240) 상에 형성된 지지층(250)의 높이보다 아래로 내려갈 경우에, 지지층(250)이 뽑히는 현상을 방지하는 역할을 한다. Referring to FIG. 5, the support layer 250 and the passivation layer 260 are formed on the mold layer 240. In detail, the support layer 250 is formed on the mold layer 240. The support layer 250 may be formed using a nitride film. The nitride layer has a low etching selectivity with respect to a material for etching the mold layer 240, for example, a hydrofluoric acid (HF) solution, so that the nitride layer may not be easily etched. Accordingly, the support layer 250 may support the substrate to sufficiently increase the height of the storage electrode to be subsequently formed. Subsequently, a protective film 260 is formed on the support layer 250. The protective film 260 may be formed using a silicon oxide film, such as an HMDSO oxide film. The passivation layer 260 serves to prevent the support layer 250 from being pulled out when the height of the node-deposited storage electrode layer to be formed is lower than the height of the support layer 250 formed on the mold layer 240. do.

도 6을 참조하면, 몰드층, 지지층 및 보호막을 선택적으로 패터닝하여 스토리지노드 홀(265)을 형성한다. 구체적으로, 보호막 위에 제1 마스크막 패턴(미도시)을 형성한다. 이어서, 제1 마스크막 패턴을 식각마스크로 한 식각 공정으로 보호막, 지지층 및 몰드층을 선택적으로 식각하여 보호막 패턴(261), 지지층 패턴(251) 및 몰드층 패턴(241)을 형성한다. 상기 식각은 식각정지막(230)이 노출될 때까지 수행한다. 그리고, 몰드층 패턴(241) 형성을 위한 식각은 불산 용액 또는 버퍼산화막식각액(Buffered Oxide Etch; BOE)을 이용한 습식 식각 공정으로 수행한다. 다음에, 노출된 식각정지막을 식각하여 스토리지노드 컨택(220)을 노출시키는 식각정지막 패턴(231)을 형성한다. 그러면, 식각정지막 패턴(231), 몰드층 패턴(241), 지지층 패턴(251) 및 보호막 패턴(261)을 포함하는 스토리지노드 홀(265)이 형성된다. 이어서, 제1 마스크막 패턴을 제거한다. Referring to FIG. 6, a storage layer hole 265 is formed by selectively patterning a mold layer, a support layer, and a protective layer. In detail, a first mask layer pattern (not shown) is formed on the passivation layer. Subsequently, the passivation layer, the support layer, and the mold layer are selectively etched by an etching process using the first mask layer pattern as an etching mask to form the passivation layer pattern 261, the support layer pattern 251, and the mold layer pattern 241. The etching is performed until the etch stop layer 230 is exposed. The etching for forming the mold layer pattern 241 is performed by a wet etching process using a hydrofluoric acid solution or a buffered oxide etching solution (BOE). Next, the exposed etch stop layer is etched to form an etch stop layer pattern 231 exposing the storage node contact 220. Then, the storage node hole 265 including the etch stop layer pattern 231, the mold layer pattern 241, the support layer pattern 251, and the passivation layer pattern 261 is formed. Next, the first mask film pattern is removed.

도 7을 참조하면, 스토리지노드 홀 내에 스토리지노드 컨택(220)과 접속되면서 노드분리된 스토리지 전극(271)을 형성한 후에, 불필요한 영역의 보호막 패턴(261) 및 지지층 패턴(251)을 선택적으로 제거한다. 구체적으로, 스토리지노드 홀 및 보호막 패턴(261) 상에 스토리지 전극(271)을 형성한다. 이어서, 보호막 패턴(261)의 상부면이 노출될 때까지 에치백 또는 화학적기계적연마(CMP)를 수행하여 스토리지 전극(271)을 노드 분리한다. 다음에, 지지층이 형성되지 않는 영역의 지지층 패턴과 보호막 패턴을 제거한다. 이때, 지지층 패턴이 제거된 영역의 스토리지 전극(271)도 일부 식각되어 높이가 낮아질 수 있다. 한편, 일 실시예에서, 지지층 패턴(251)을 선택적으로 식각하는 공정의 경우, 스토리지노드 홀을 형성하기 전에 수행될 수도 있다.Referring to FIG. 7, after forming the storage electrode 271 separated from the node while being connected to the storage node contact 220 in the storage node hole, the protective layer pattern 261 and the support layer pattern 251 of the unnecessary region are selectively removed. do. In detail, the storage electrode 271 is formed on the storage node hole and the passivation layer pattern 261. Subsequently, the storage electrode 271 is node-separated by performing etch back or chemical mechanical polishing (CMP) until the top surface of the passivation layer pattern 261 is exposed. Next, the support layer pattern and the protective film pattern of the area | region in which a support layer is not formed are removed. In this case, the storage electrode 271 of the region where the support layer pattern is removed may also be partially etched to lower its height. Meanwhile, in an embodiment, the process of selectively etching the support layer pattern 251 may be performed before forming the storage node hole.

도 8을 참조하면, 노출된 보호막 패턴(261) 및 노출된 몰드층 패턴에 불산 용액 또는 버퍼산화막식각액(BOE)을 이용한 습식 식각을 수행하여 몰드층 패턴을 제거하여 일부 지지층 패턴(251)을 포함하면서, 스토리지 전극(271)의 내부, 외부 모두를 유효 커패시터 면적으로 사용하여 커패시터 용량을 증가시킬 수 있는 실린더 구조의 스토리지 전극을 형성한다. 한편, 몰드층 패턴(241)에 대한 습식 식각을 수행하면서, 스토리지 전극(271)에 잔류될 수 있는 탄소오염물은 이미 몰드층을 형성하는 단계에서 충분히 제거되기 때문에, 상기 스토리지 전극(271) 사이에 발생할 수 있는 탄소오염물에 의한 브릿지 현상을 억제할 수 있다. Referring to FIG. 8, wet etching using hydrofluoric acid or a buffer oxide etching solution (BOE) is performed on the exposed passivation layer pattern 261 and the exposed mold layer pattern to remove the mold layer pattern to include some support layer patterns 251. In addition, both the inside and the outside of the storage electrode 271 are used as the effective capacitor area to form a storage electrode having a cylindrical structure that can increase the capacitor capacity. Meanwhile, while performing wet etching on the mold layer pattern 241, carbon contaminants that may remain in the storage electrode 271 are already sufficiently removed in the step of forming the mold layer, and thus, between the storage electrodes 271. It is possible to suppress the bridge phenomenon caused by carbon contaminants that may occur.

도 9를 참조하면, 실린더 구조의 스토리지 전극(271) 위에 유전체막(280) 및 플레이트 전극(290)을 순차적으로 형성하여 실린더 구조의 커패시터를 형성한다.Referring to FIG. 9, a dielectric layer 280 and a plate electrode 290 are sequentially formed on the storage electrode 271 of a cylinder structure to form a capacitor having a cylinder structure.

도 1은 종래의 실린더 구조의 스토리지 전극을 포함하는 커패시터를 나타낸 도면이다.1 is a view showing a capacitor including a storage electrode of a conventional cylinder structure.

도 2는 실린더 구조의 스토리지 전극막 사이에서 발생한 브릿지 현상을 나타내 보인 투과전자현미경 사진이다.2 is a transmission electron micrograph showing a bridge phenomenon generated between the storage electrode film of the cylinder structure.

도 3 내지 도 9는 본 발명의 실시예에 따른 반도체 소자의 커패시터 형성방법을 설명하기 위하여 나타낸 도면들이다.3 to 9 are diagrams for explaining a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

Claims (7)

반도체 기판상에, 스토리지노드 컨택을 포함하는 층간절연막을 형성하는 단계;Forming an interlayer insulating film including a storage node contact on the semiconductor substrate; 상기 층간절연막 위에 실리콘 소스 및 오존을 사용하여 몰드층을 형성하는 단계;Forming a mold layer using a silicon source and ozone on the interlayer insulating film; 상기 몰드층을 선택적으로 식각하여 스토리지노드 홀을 형성하는 단계;Selectively etching the mold layer to form a storage node hole; 상기 스토리지노드 홀 내에 노드분리된 스토리지 전극을 형성하는 단계;Forming a node separated storage electrode in the storage node hole; 상기 노드분리된 스토리지 전극의 측면에 형성된 몰드층을 제거하여 실린더 구조의 스토리지 전극을 형성하는 단계; 및Removing a mold layer formed on a side of the node-separated storage electrode to form a storage electrode having a cylindrical structure; And 상기 실린더 구조의 스토리지 전극 위에 유전체막 및 플레이트 전극을 형성하는 단계를 포함하는 반도체 소자의 커패시터 형성방법.And forming a dielectric film and a plate electrode on the storage electrode of the cylinder structure. 제1항에 있어서, 상기 몰드층을 형성하기 전에,The method of claim 1, wherein before forming the mold layer, 식각정지막을 형성하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.The method of claim 1, further comprising forming an etch stop layer. 제1항에 있어서, 상기 몰드층을 형성하는 단계에서, HMDSO 또는 DMTMDSO 중 어느 하나를 사용하여 형성하는 반도체 소자의 커패시터 형성방법.The method of claim 1, wherein in the forming of the mold layer, any one of HMDSO and DMTMDSO is formed. 제1항에 있어서,The method of claim 1, 상기 몰드층을 형성하는 단계 전 또는 후에,Before or after forming the mold layer, 상기 몰드층에 대해 식각선택비가 있는 물질막을 적어도 한층을 형성하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.And forming at least one material layer having an etch selectivity with respect to the mold layer. 제4항에 있어서, The method of claim 4, wherein 상기 물질막은 PSG, BPSG, USG, 또는 PETEOS 중 적어도 어느 하나 이상을 사용하여 형성하는 반도체 소자의 커패시터 형성방법.The material layer is a capacitor forming method of a semiconductor device formed using at least one of PSG, BPSG, USG, or PETEOS. 제1항에 있어서,The method of claim 1, 상기 몰드층은 200℃ 내지 300℃의 온도에서 형성하는 반도체 소자의 커패시터 형성방법.The mold layer is a capacitor forming method of a semiconductor device formed at a temperature of 200 ℃ to 300 ℃. 제1항에 있어서, 상기 몰드층을 형성하는 단계 후,The method of claim 1, wherein after forming the mold layer, 상기 몰드층 위에 스토리지 전극을 지지하기 위한 지지층을 형성하는 단계를 더 포함하는 반도체 소자의 커패시터 형성방법.And forming a support layer for supporting the storage electrode on the mold layer.
KR1020080131683A 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device Withdrawn KR20100073096A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131683A KR20100073096A (en) 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131683A KR20100073096A (en) 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20100073096A true KR20100073096A (en) 2010-07-01

Family

ID=42636122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131683A Withdrawn KR20100073096A (en) 2008-12-22 2008-12-22 Method for fabricating capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20100073096A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230808B2 (en) 2012-08-06 2016-01-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device using photo key

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230808B2 (en) 2012-08-06 2016-01-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device using photo key

Similar Documents

Publication Publication Date Title
US6867094B2 (en) Method of fabricating a stacked capacitor for a semiconductor device
CN101937837B (en) Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same
KR20190031806A (en) Semiconductor device and method for manufacturing the same
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
KR102733881B1 (en) Semiconductor device having an interconnection structure
KR20120042574A (en) Semiconductor device and method for forming the same
KR20110136473A (en) Semiconductor device and manufacturing method of semiconductor device
US20090311842A1 (en) Method for fabricating a semiconductor memory device
KR100752642B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR20100073096A (en) Method for fabricating capacitor of semiconductor device
KR20100093925A (en) Method for fabricating cylinder type capacitor in semicondutor device
US6960504B2 (en) Method for fabricating capacitor
US8153486B2 (en) Method for fabricating capacitor
KR100238615B1 (en) Method of manufacturing a semiconductor memory device with a stacked capacitor
JP2004349531A (en) Method for manufacturing semiconductor device
KR20100036006A (en) Method of manufacturing semiconductor device
KR100667653B1 (en) Semiconductor device and manufacturing method thereof
KR100526885B1 (en) Method for forming capacitor for use in semicondutor device
US20080057706A1 (en) Method for forming cyclinder type storage node for preventing creation of watermarks
KR20060133167A (en) Pattern manufacturing method and manufacturing method of semiconductor capacitor using same
KR20120093806A (en) Semiconductor device and method for forming the same
KR20100107782A (en) Method for forming capacitor having cylinder type storage electrode and mask for the same
KR20030000695A (en) Method for forming the storage node of semiconductor device
KR20070031503A (en) Cylindrical Capacitors and Methods for Manufacturing the Same
KR20070114952A (en) How to form a capacitor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081222

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid