[go: up one dir, main page]

KR20100066219A - Liquid crystal display device and method of fabricating the same - Google Patents

Liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR20100066219A
KR20100066219A KR1020080124917A KR20080124917A KR20100066219A KR 20100066219 A KR20100066219 A KR 20100066219A KR 1020080124917 A KR1020080124917 A KR 1020080124917A KR 20080124917 A KR20080124917 A KR 20080124917A KR 20100066219 A KR20100066219 A KR 20100066219A
Authority
KR
South Korea
Prior art keywords
source
electrode
array substrate
gate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020080124917A
Other languages
Korean (ko)
Other versions
KR101553940B1 (en
Inventor
송인덕
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080124917A priority Critical patent/KR101553940B1/en
Publication of KR20100066219A publication Critical patent/KR20100066219A/en
Application granted granted Critical
Publication of KR101553940B1 publication Critical patent/KR101553940B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치 및 그 제조방법은 게이트라인 상부에 데이터 배선으로 차광막을 형성하는 한편, 상기 차광막과 중첩되도록 화소전극을 형성함으로써 블랙매트릭스 폭을 감소시켜 화소영역의 개구율을 향상시키기 위한 것으로, 어레이 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 위에 형성된 게이트절연막; 상기 게이트절연막 위에 형성된 액티브패턴; 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 게이트라인 상부에 형성되며, 상기 소오스/드레인전극 및 데이터라인을 구성하는 도전막으로 이루어진 차광막; 상기 소오스/드레인전극과 데이터라인 및 차광막이 형성된 어레이 기판 위에 형성된 보호막; 상기 보호막의 일부영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 어레이 기판과 대향하여 합착하는 컬러필터 기판을 포함한다.The liquid crystal display of the present invention and a method of manufacturing the same are for improving the aperture ratio of a pixel region by forming a light blocking film with a data line on a gate line and forming a pixel electrode to overlap the light blocking film, thereby reducing the width of the black matrix. A gate electrode and a gate line formed on the array substrate; A gate insulating layer formed on the array substrate on which the gate electrode and the gate line are formed; An active pattern formed on the gate insulating layer; A data line defining a pixel region crossing the source / drain electrode electrically connected to the source / drain region of the active pattern and the gate line; A light blocking film formed on the gate line and formed of a conductive film constituting the source / drain electrode and the data line; A passivation layer formed on the array substrate on which the source / drain electrodes, the data line, and the light blocking layer are formed; A contact hole exposing a portion of the drain electrode by removing a portion of the passivation layer; A pixel electrode electrically connected to the drain electrode through the contact hole; And a color filter substrate bonded to face the array substrate.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 화소영역의 개구율을 향상시킨 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same having improved aperture ratio of a pixel region.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display is largely composed of a color filter substrate and an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in the liquid crystal display device, uses an amorphous silicon thin film transistor (a-Si TFT) as a switching device to drive the liquid crystal in the pixel portion. to be.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, a structure of a general liquid crystal display device will be described in detail with reference to FIG. 1.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically illustrating a general liquid crystal display.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display device is largely a liquid crystal layer (liquid crystal layer) formed between the color filter substrate 5 and the array substrate 10 and the color filter substrate 5 and the array substrate 10 ( 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 includes a color filter C composed of a plurality of sub-color filters 7 for implementing colors of red (R), green (G), and blue (B); A black matrix 6 that separates the sub-color filters 7 and blocks light passing through the liquid crystal layer 30, and a transparent common electrode that applies a voltage to the liquid crystal layer 30. 8)

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.In addition, the array substrate 10 may be arranged vertically and horizontally to define a plurality of gate lines 16 and data lines 17 and a plurality of gate lines 16 and data lines 17 that define a plurality of pixel regions P. The thin film transistor T, which is a switching element formed in the cross region, and the pixel electrode 18 formed on the pixel region P, are formed.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표 시장치를 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are joined to face each other by sealants (not shown) formed on the outer side of the image display area to form a liquid crystal display market value. 5) and the array substrate 10 are bonded through a bonding key (not shown) formed in the color filter substrate 5 or the array substrate 10.

도 2는 일반적인 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이며, 도 3은 상기 도 2에 도시된 어레이 기판과 이에 대향하는 컬러필터 기판이 합착된 액정표시패널을 개략적으로 나타내는 단면도이다.FIG. 2 is a plan view schematically illustrating a portion of an array substrate of a general liquid crystal display, and FIG. 3 is a cross-sectional view schematically illustrating a liquid crystal display panel in which the array substrate illustrated in FIG. 2 and the color filter substrate opposing thereto are bonded.

도면에 도시된 바와 같이, 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 또한, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(5)의 공통전극(8)과 함께 액정층(30)을 구동시키는 화소전극(18)이 형성되어 있다.As shown in the figure, a gate line 16 and a data line 17 are formed on the array substrate 10 to be arranged vertically and horizontally on the array substrate 10 to define a pixel area. In addition, a thin film transistor, which is a switching element, is formed in an intersection area of the gate line 16 and the data line 17, and the common electrode 8 of the color filter substrate 5 is connected to the thin film transistor in the pixel area. ), A pixel electrode 18 for driving the liquid crystal layer 30 is formed.

상기 박막 트랜지스터는 상기 게이트라인(16)의 일부를 구성하는 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 상기 화소전극(18)에 연결된 드레인전극(23)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 상기 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(24)을 포함한다.The thin film transistor includes a gate electrode 21 constituting a part of the gate line 16, a source electrode 22 connected to the data line 17, and a drain electrode 23 connected to the pixel electrode 18. It is. In addition, the thin film transistor includes an active pattern 24 that forms a conductive channel between the source electrode 22 and the drain electrode 23 by the gate voltage supplied to the gate electrode 21.

이때, 상기 소오스전극(22)의 일부는 일 방향으로 연장되어 상기 데이터라인(17)의 일부를 구성하며, 상기 드레인전극(23)의 일부는 화소영역 쪽으로 연장되어 보호막(15b)에 형성된 콘택홀(40)을 통해 상기 화소전극(18)에 전기적으로 접속하게 된다.In this case, a part of the source electrode 22 extends in one direction to form a part of the data line 17, and a part of the drain electrode 23 extends toward the pixel area to form a contact hole formed in the passivation layer 15b. Electrically connected to the pixel electrode 18 through 40.

이때, 화소영역 내에 상기 게이트라인(16) 방향으로 배열된 공통라인(12)의 일부는 게이트절연막(15a)과 상기 보호막(15b)을 사이에 두고 그 상부의 화소전극(18)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다.At this time, a part of the common line 12 arranged in the pixel area in the direction of the gate line 16 overlaps a part of the pixel electrode 18 therebetween with the gate insulating film 15a and the passivation film 15b interposed therebetween. As a result, a storage capacitor Cst is formed.

상기와 같은 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 상기 컬러필터 기판(5)과 대향하도록 합착되어 액정표시장치(1)를 구성하게 된다.The array substrate 10 as described above is bonded to face the color filter substrate 5 by a sealant (not shown) formed outside the image display area to form the liquid crystal display device 1.

전술한 바와 같이 상기 컬러필터 기판(5)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(7)와 상기 서브-컬러필터 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.As described above, the color filter substrate 5 distinguishes between the color filter 7 composed of a plurality of sub-color filters that implements red, green, and blue colors and the sub-color filter, and separates the liquid crystal layer 30. It consists of a black matrix (6) for blocking the transmitted light, and a transparent common electrode (8) for applying a voltage to the liquid crystal layer (30).

이와 같이 구성된 일반적인 액정표시장치(1)는 게이트라인(16)의 신호간섭에 의해 액정이 원하지 않은 방향으로 배열하는 것을 방지하도록 그 상부의 화소전극(18)을 상기 게이트라인(16)으로부터 소정거리 떨어져 형성하는 한편, 게이트라인(16) 상부의 컬러필터 기판(5)에 블랙매트릭스(6)를 형성하게 된다. 특히, 전술한 바와 같이 원하지 않는 방향으로 배열된 액정을 투과한 빛을 차단하는 한편, 컬러필터 기판(5)과 어레이 기판(10)의 합착에 따른 정렬오차를 고려해 상기 게이트라인(16) 상부의 블랙매트릭스(6)는 상기 화소전극(18)의 가장자리 일부와 중첩하도록 형성하게 된다.In the general liquid crystal display device 1 configured as described above, the pixel electrode 18 thereon is disposed at a predetermined distance from the gate line 16 to prevent the liquid crystal from being arranged in an undesired direction due to signal interference of the gate line 16. On the other hand, the black matrix 6 is formed on the color filter substrate 5 on the gate line 16. In particular, as described above, while blocking the light transmitted through the liquid crystals arranged in an undesired direction, the upper part of the gate line 16 may be disposed in consideration of an alignment error caused by the adhesion of the color filter substrate 5 and the array substrate 10. The black matrix 6 is formed to overlap a part of the edge of the pixel electrode 18.

이때, 도면부호 W는 상기 게이트라인(16) 상부에 형성된 블랙매트릭스(6)의 폭을 나타내며, 이웃하는 화소전극(18)들의 가장자리 일부와 중첩하도록 형성됨에 따라 화소영역의 개구율이 감소하게 되는 문제가 발생하게 된다.In this case, reference numeral W denotes the width of the black matrix 6 formed on the gate line 16, and the aperture ratio of the pixel region decreases as it is formed to overlap a part of the edges of the adjacent pixel electrodes 18. Will occur.

이와 같은 개구율의 감소는 화소영역의 형태가 가로로 길게 되어있는 구조에서 특히 문제가 되고 있다.This reduction in aperture ratio is particularly problematic in a structure in which the shape of the pixel region is elongated horizontally.

본 발명은 상기한 문제를 해결하기 위한 것으로, 개구율을 향상시키도록 한 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same for improving the aperture ratio.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention described below.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 어레이 기판 위에 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 위에 게이트절연막을 형성하는 단계; 상기 게이트절연막 위에 액티브패턴을 형성하는 단계; 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하며, 상기 게이트라인 상부에 차광막을 형성하는 단계; 상기 소오스/드레인전극과 데이터라인 및 차광막이 형성된 어레이 기판 위에 보호막을 형성하는 단계; 상기 보호막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of forming a gate electrode and a gate line on the array substrate; Forming a gate insulating film on the array substrate on which the gate electrode and the gate line are formed; Forming an active pattern on the gate insulating layer; Forming a data line defining a pixel region by crossing the source / drain electrode electrically connected to the source / drain region of the active pattern and the gate line, and forming a light shielding layer on the gate line; Forming a passivation layer on the array substrate on which the source / drain electrodes, the data line, and the light blocking layer are formed; Removing a portion of the passivation layer to form a contact hole exposing a portion of the drain electrode; Forming a pixel electrode electrically connected to the drain electrode through the contact hole; And bonding the array substrate and the color filter substrate.

본 발명의 액정표시장치는 어레이 기판 위에 형성된 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 위에 형성된 게이트절연 막; 상기 게이트절연막 위에 형성된 액티브패턴; 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 게이트라인 상부에 형성되며, 상기 소오스/드레인전극 및 데이터라인을 구성하는 도전막으로 이루어진 차광막; 상기 소오스/드레인전극과 데이터라인 및 차광막이 형성된 어레이 기판 위에 형성된 보호막; 상기 보호막의 일부영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 어레이 기판과 대향하여 합착하는 컬러필터 기판을 포함한다.A liquid crystal display of the present invention includes a gate electrode and a gate line formed on an array substrate; A gate insulating film formed on the array substrate on which the gate electrode and the gate line are formed; An active pattern formed on the gate insulating layer; A data line defining a pixel region crossing the source / drain electrode electrically connected to the source / drain region of the active pattern and the gate line; A light blocking film formed on the gate line and formed of a conductive film constituting the source / drain electrode and the data line; A passivation layer formed on the array substrate on which the source / drain electrodes, the data line, and the light blocking layer are formed; A contact hole exposing a portion of the drain electrode by removing a portion of the passivation layer; A pixel electrode electrically connected to the drain electrode through the contact hole; And a color filter substrate bonded to face the array substrate.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 화소영역의 개구율 향상으로 인해 액정표시장치의 투과율이 향상되는 효과를 제공한다.As described above, the liquid crystal display device and the manufacturing method thereof according to the present invention provide an effect of improving the transmittance of the liquid crystal display device due to the improvement of the aperture ratio of the pixel region.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of a liquid crystal display and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.4 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to a first exemplary embodiment of the present invention.

이때, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.At this time, in the actual liquid crystal display device, N gate lines and M data lines cross each other, and there are M × N pixels. However, for simplicity, one pixel is shown in the drawing.

또한, 도 5는 상기 도 4에 도시된 어레이 기판과 이에 대향하는 컬러필터 기 판이 합착된 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 나타내는 단면도로써, 5번의 마스크공정으로 제작한 액정표시장치의 단면 구조를 예를 들어 나타내고 있다.FIG. 5 is a cross-sectional view schematically illustrating a liquid crystal display device according to a first embodiment of the present invention in which the array substrate shown in FIG. 4 and the color filter substrate opposite to each other are bonded to each other. The cross-sectional structure of the display device is shown as an example.

도면에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(105)의 공통전극(108)과 함께 액정층(130)을 구동시키는 화소전극(118)이 형성되어 있다.As shown in the drawing, in the array substrate 110 according to the first embodiment of the present invention, a gate line 116 and a data line 117 are arranged vertically and horizontally on the array substrate 110 to define a pixel area. Formed. In addition, a thin film transistor, which is a switching element, is formed in an intersection area between the gate line 116 and the data line 117, and the common electrode 108 of the color filter substrate 105 is connected to the thin film transistor in the pixel area. And a pixel electrode 118 for driving the liquid crystal layer 130.

상기 박막 트랜지스터는 상기 게이트라인(116)의 일부를 구성하는 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 상기 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브패턴(124)을 포함한다. 참고로, 도면부호 125n은 상기 액티브패턴(124)의 소오스/드레인영역과 그 상부의 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층을 나타낸다.The thin film transistor includes a gate electrode 121 constituting part of the gate line 116, a source electrode 122 connected to the data line 117, and a drain electrode 123 connected to the pixel electrode 118. It is. In addition, the thin film transistor includes an active pattern 124 that forms a conductive channel between the source electrode 122 and the drain electrode 123 by a gate voltage supplied to the gate electrode 121. For reference, reference numeral 125n denotes an ohmic contact layer for ohmic contact between the source / drain region of the active pattern 124 and the source / drain electrodes 122 and 123 thereon.

이때, 상기 소오스전극(122)의 일부는 일 방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 보호막(115b)에 형성된 콘택홀(140)을 통해 상기 화소전극(118)에 전기적으로 접속하게 된다.In this case, a part of the source electrode 122 extends in one direction to form a part of the data line 117, and a part of the drain electrode 123 extends toward the pixel area to form a contact hole formed in the passivation layer 115b. It is electrically connected to the pixel electrode 118 through 140.

이때, 상기 화소영역 내에는 상기 게이트라인(116) 방향으로 공통라인(112)이 배열되어 있으며, 상기 공통라인(112)의 일부는 게이트절연막(115a)과 상기 보호막(115b)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판(105)의 공통전극(108)과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.In this case, the common line 112 is arranged in the pixel area in the direction of the gate line 116, and a part of the common line 112 is disposed between the gate insulating layer 115a and the passivation layer 115b. The storage capacitor Cst is formed by overlapping a portion of the upper pixel electrode 118. The storage capacitor Cst keeps the voltage applied to the liquid crystal capacitor constant until the next signal comes in. That is, the pixel electrode 118 of the array substrate 110 forms a liquid crystal capacitor together with the common electrode 108 of the color filter substrate 105. In general, a voltage applied to the liquid crystal capacitor is applied when a next signal is input. It cannot be maintained until it is leaked and disappears. Therefore, in order to maintain the applied voltage, the storage capacitor Cst needs to be connected to the liquid crystal capacitor.

이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.The storage capacitor Cst has effects such as stability of gray scale display and reduction of flicker and afterimage in addition to signal retention.

여기서, 본 발명의 제 1 실시예에 따른 액정표시장치(101)는 게이트라인(116) 상부의 게이트절연막(115a) 위에 상기 소오스/드레인전극(122, 123) 및 데이터라인(117)을 구성하는 데이터 배선으로 이루어진 차광막(126)이 형성되어 있는 것을 특징으로 한다.The liquid crystal display device 101 according to the first exemplary embodiment of the present invention configures the source / drain electrodes 122 and 123 and the data line 117 on the gate insulating film 115a on the gate line 116. A light shielding film 126 made of data wirings is formed.

상기와 같은 어레이 기판(110)은 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 상기 컬러필터 기판(105)과 대향하도록 합착되어 액정표시장치(101)를 구성하게 된다.The array substrate 110 as described above is bonded to face the color filter substrate 105 by a sealant (not shown) formed outside the image display area to form the liquid crystal display device 101.

상기 컬러필터 기판(105)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(107)와 상기 서브-컬러필터 사이를 구분하고 액정층(130)을 투과하는 광을 차단하는 블랙매트릭스(106), 그리고 상기 액정층(130)에 전압을 인가하는 투명한 공통전극(108)으로 이루어져 있다.The color filter substrate 105 distinguishes between the color filter 107 composed of a plurality of sub-color filters that implements red, green, and blue colors and the sub-color filter, and transmits light transmitted through the liquid crystal layer 130. The blocking black matrix 106 and the transparent common electrode 108 applying a voltage to the liquid crystal layer 130 are formed.

전술한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치(101)는 게이트라인(116) 상부에 데이터 배선으로 차광막(126)을 형성하는 한편, 상기 차광막(126)과 중첩되도록 화소전극(118)을 형성함으로써 게이트라인(116) 상부의 블랙매트릭스(106) 폭(W')을 감소(W→W')시킬 수 있게 되어 화소영역의 개구율이 향상되게 된다.As described above, the liquid crystal display device 101 according to the first exemplary embodiment of the present invention forms a light blocking film 126 on the gate line 116 with data wirings, and overlaps the pixel electrode so as to overlap the light blocking film 126. By forming 118, the width W ′ of the black matrix 106 on the gate line 116 can be reduced (W → W ′), thereby improving the aperture ratio of the pixel region.

즉, 게이트라인(116)과 화소전극(118)의 수직구조 사이에 전기적으로 차폐된 차광막(126)을 형성함으로써 그 하부의 게이트라인(116)으로부터의 신호간섭을 차단할 수 있게 된다. 그 결과 화소전극(118)을 그 하부의 차광막(126) 및 게이트라인(116)과 일부 중첩하도록 형성할 수 있어 게이트라인(116) 상부의 블랙매트릭스(106) 폭(W')을 감소시킬 수 있게 된다.That is, by forming an electrically shielded light shielding film 126 between the gate line 116 and the vertical structure of the pixel electrode 118, it is possible to block signal interference from the lower gate line 116. As a result, the pixel electrode 118 may be formed to partially overlap the light blocking film 126 and the gate line 116 thereunder, thereby reducing the width W ′ of the black matrix 106 above the gate line 116. Will be.

한편, 상기 본 발명의 제 1 실시예에 따른 액정표시장치는 5번의 마스크공정을 통해 어레이 기판을 형성한 경우를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 게이트라인 상부에 데이터 배선으로 차광막을 형성하고 상기 차광막과 중첩하도록 화소전극을 형성하기만 하면 마스크공정의 수에 관계없이 적용 가능하다.Meanwhile, the liquid crystal display according to the first exemplary embodiment of the present invention is an example in which an array substrate is formed through five mask processes, but the present invention is not limited thereto. It can be applied regardless of the number of mask processes as long as a light shielding film is formed by data wirings and a pixel electrode is formed so as to overlap the light shielding film.

도 6은 본 발명의 제 2 실시예에 따른 액정표시장치를 개략적으로 나타내는 단면도로써, 액티브패턴과 데이터 배선 및 차광막을 한번의 마스크공정을 통해 형성한 4마스크공정의 액정표시장치를 예를 들어 나타내고 있다.FIG. 6 is a schematic cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention, and illustrates a liquid crystal display of a four mask process in which an active pattern, a data line, and a light shielding film are formed through one mask process. have.

도면에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(미도시)이 형성되어 있다. 또한, 상기 게이트라인(216)과 데이터라인의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(205)의 공통전극(208)과 함께 액정층(230)을 구동시키는 화소전극(218)이 형성되어 있다.As shown in the drawing, in the array substrate 210 according to the second embodiment of the present invention, a gate line 216 and a data line (not shown) are arranged vertically and horizontally on the array substrate 210 to define a pixel area. Is formed. In addition, a thin film transistor, which is a switching element, is formed in an intersection region of the gate line 216 and the data line, and is connected to the thin film transistor in the pixel region, and is connected to the common electrode 208 of the color filter substrate 205. The pixel electrode 218 for driving the liquid crystal layer 230 is formed.

상기 박막 트랜지스터는 상기 게이트라인(216)의 일부를 구성하는 게이트전극(221), 상기 데이터라인에 연결된 소오스전극(222) 및 상기 화소전극(218)에 연결된 드레인전극(223)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(224)을 포함한다. 참고로, 도면부호 225n은 상기 액티브패턴(224)의 소오스/드레인영역과 그 상부의 소오스/드레인전극(222, 223) 사이를 오믹-콘택 시키는 오믹-콘택층을 나타낸다.The thin film transistor includes a gate electrode 221 constituting a portion of the gate line 216, a source electrode 222 connected to the data line, and a drain electrode 223 connected to the pixel electrode 218. In addition, the thin film transistor includes an active pattern 224 that forms a conductive channel between the source electrode 222 and the drain electrode 223 by a gate voltage supplied to the gate electrode 221. For reference, reference numeral 225n denotes an ohmic contact layer for ohmic contact between the source / drain region of the active pattern 224 and the source / drain electrodes 222 and 223 thereon.

이때, 상기 소오스전극(222)의 일부는 일 방향으로 연장되어 상기 데이터라인의 일부를 구성하며, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장되어 보호막(215b)에 형성된 콘택홀을 통해 상기 화소전극(218)에 전기적으로 접속하게 된다.In this case, a part of the source electrode 222 extends in one direction to form a part of the data line, and a part of the drain electrode 223 extends toward the pixel area to extend the contact hole formed in the passivation layer 215b. It is electrically connected to the pixel electrode 218.

여기서, 본 발명의 제 2 실시예에 따른 액정표시장치(201)는 전술한 본 발명 의 제1 실시예에 따른 액정표시장치와 동일하게 게이트라인(216) 상부의 게이트절연막(215a) 위에 상기 소오스/드레인전극(222, 223) 및 데이터라인을 구성하는 데이터 배선으로 이루어진 차광막(226)이 형성되어 있는 것을 특징으로 한다.Here, the liquid crystal display device 201 according to the second embodiment of the present invention is the same as the liquid crystal display device according to the first embodiment of the present invention described above on the gate insulating film 215a on the gate line 216. And a light shielding film 226 formed of the / drain electrodes 222 and 223 and the data wirings constituting the data line.

다만, 본 발명의 제 2 실시예에 따른 액정표시장치(201)는 상기 액티브패턴(224)과 소오스/드레인전극(222, 223) 및 차광막(226)을 한번의 마스크공정을 통해 형성함에 따라 상기 차광막(226) 하부에 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막으로 이루어지며 상기 차광막(226)과 실질적으로 동일한 형태로 패터닝된 비정질 실리콘 박막패턴(224') 및 n+ 비정질 실리콘 박막패턴(225')이 형성되게 된다.However, the liquid crystal display 201 according to the second exemplary embodiment of the present invention forms the active pattern 224, the source / drain electrodes 222 and 223, and the light shielding film 226 through one mask process. An amorphous silicon thin film and an n + amorphous silicon thin film are formed below the light blocking film 226, and the amorphous silicon thin film pattern 224 ′ and the n + amorphous silicon thin film pattern 225 ′ that are patterned in substantially the same shape as the light blocking film 226 are formed. Will be.

상기와 같은 어레이 기판(210)은 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 상기 컬러필터 기판(205)과 대향하도록 합착되어 액정표시장치(201)를 구성하게 된다.The array substrate 210 as described above is bonded to face the color filter substrate 205 by a sealant (not shown) formed outside the image display area to form the liquid crystal display device 201.

상기 컬러필터 기판(205)은 적, 녹 및 청의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(207)와 상기 서브-컬러필터 사이를 구분하고 액정층(230)을 투과하는 광을 차단하는 블랙매트릭스(206), 그리고 상기 액정층(230)에 전압을 인가하는 투명한 공통전극(208)으로 이루어져 있다.The color filter substrate 205 distinguishes between the color filter 207 composed of a plurality of sub-color filters that implements red, green, and blue colors and the sub-color filter, and transmits the light passing through the liquid crystal layer 230. The blocking black matrix 206 and the transparent common electrode 208 applying a voltage to the liquid crystal layer 230 are formed.

전술한 바와 같이 본 발명의 제 2 실시예에 따른 액정표시장치는 하프-톤 마스크 또는 회절마스크(이하, 하프-톤 마스크를 지칭하는 경우에는 회절마스크를 포함하는 것으로 한다)를 이용하여 한번의 마스크공정으로 액티브패턴과 데이터 배선 및 차광막을 형성함으로써 4번의 마스크공정으로 어레이 기판을 제작할 수 있게 되 는데, 이를 다음의 액정표시장치의 제조방법을 통해 상세히 설명한다.As described above, the liquid crystal display according to the second exemplary embodiment of the present invention uses one mask using a half-tone mask or a diffraction mask (hereinafter, referred to as a half-tone mask). By forming an active pattern, a data line, and a light shielding film in the process, an array substrate can be fabricated in the fourth mask process, which will be described in detail with the following manufacturing method of the liquid crystal display.

도 7a 내지 도 7d는 상기 도 6에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이며, 도 8a 내지 도 8d는 상기 도 6에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도이다.7A to 7D are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 6, and FIGS. 8A to 8D are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 6.

도 7a 및 도 8a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210)에 게이트전극(221)과 게이트라인(216) 및 공통라인(212)을 형성한다.As shown in FIGS. 7A and 8A, a gate electrode 221, a gate line 216, and a common line 212 are formed on an array substrate 210 made of a transparent insulating material such as glass.

이때, 상기 게이트전극(221)과 게이트라인(216) 및 공통라인(212)은 제 1 도전막을 상기 어레이 기판(210) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.In this case, the gate electrode 221, the gate line 216, and the common line 212 may be selectively patterned through a photolithography process (first mask process) after depositing a first conductive layer on the entire surface of the array substrate 210. To form.

여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 몰리브덴 합금(Mo alloy) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.Here, the first conductive layer may include aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), Low resistance opaque conductive materials such as molybdenum alloys (Mo alloy) can be used. In addition, the first conductive film may be formed in a multilayer structure in which two or more low-resistance conductive materials are stacked.

다음으로, 도 7b 및 도 8b에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인(216) 및 공통라인(212)이 형성된 어레이 기판(210) 전면에 게이트절연막(215a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(210)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)을 형 성하는 한편, 상기 제 2 도전막으로 이루어지며 상기 액티브패턴(224)의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극(222, 223)을 형성한다.Next, as shown in FIGS. 7B and 8B, the gate insulating layer 215a and the amorphous silicon thin film are formed on the entire surface of the array substrate 210 on which the gate electrode 221, the gate line 216, and the common line 212 are formed. and depositing the n + amorphous silicon thin film and the second conductive film, and then selectively removing them through a photolithography process (second mask process) to form an active pattern 224 of the amorphous silicon thin film on the array substrate 210. Meanwhile, source / drain electrodes 222 and 223 formed of the second conductive layer and electrically connected to the source / drain regions of the active pattern 224 are formed.

또한, 상기 제 2 마스크공정을 통해 상기 제 2 도전막으로 이루어지며, 상기 게이트라인(216)과 교차하여 화소영역을 정의하는 데이터라인(217)을 형성하는 동시에 상기 게이트라인(216) 상부에 차광막(226)을 형성하게 된다.In addition, a data line 217 formed of the second conductive layer through the second mask process and crossing the gate line 216 to define a pixel region is formed, and a light shielding layer is formed on the gate line 216. 226 is formed.

이때, 상기 액티브패턴(224) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 소오스/드레인전극(222, 223)과 동일한 형태로 패터닝된 오믹-콘택층(225n)이 형성되게 된다.In this case, an ohmic contact layer 225n formed of the n + amorphous silicon thin film and patterned in the same form as the source / drain electrodes 222 and 223 is formed on the active pattern 224.

또한, 상기 차광막(226) 하부에는 각각 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 차광막(226)과 동일한 형태로 패터닝된 비정질 실리콘 박막패턴(224')과 n+ 비정질 실리콘 박막패턴(225')이 형성되게 된다.In addition, the amorphous silicon thin film pattern 224 ′ and the n + amorphous silicon thin film pattern 225 ′ formed of the amorphous silicon thin film and the n + amorphous silicon thin film, respectively, and patterned in the same shape as the light shielding film 226. ) Is formed.

여기서, 본 발명의 제 2 실시예에 따른 상기 액티브패턴(224), 소오스/드레인전극(222, 223), 데이터라인(217) 및 차광막(226)은 하프-톤 마스크를 이용하여 한번의 마스크공정(제 2 마스크공정)으로 동시에 형성할 수 있게 된다.Here, the active pattern 224, the source / drain electrodes 222 and 223, the data line 217, and the light blocking layer 226 according to the second embodiment of the present invention are once masked using a half-tone mask. (2nd mask process) can be formed simultaneously.

이때, 상기 제 2 도전막은 소오스/드레인전극과 데이터라인 및 차광막을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수도 있다.In this case, the second conductive layer may be made of a low resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, chromium, molybdenum and molybdenum alloy to form a source / drain electrode, a data line, and a light blocking layer. In addition, the second conductive layer may be formed in a multilayer structure in which two or more low-resistance conductive materials are stacked.

다음으로, 도 7c 및 도 8c에 도시된 바와 같이, 상기 액티브패턴(224), 소오 스/드레인전극(222, 223), 데이터라인(217) 및 차광막(226)이 형성된 어레이 기판(210) 전면에 보호막(215b)을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(210)에 상기 드레인전극(223)의 일부를 노출시키는 콘택홀(240)을 형성한다.Next, as illustrated in FIGS. 7C and 8C, an entire surface of the array substrate 210 on which the active patterns 224, the source / drain electrodes 222 and 223, the data lines 217, and the light blocking film 226 are formed. After the protective film 215b is formed on the contact hole 240, a contact hole 240 is formed in the array substrate 210 to expose a portion of the drain electrode 223 by selectively removing the passivation layer 215b through the photolithography process (third mask process). do.

여기서, 상기 보호막(215b)은 실리콘질화막이나 실리콘산화막과 같은 무기절연막으로 이루어질 수 있으며, 포토아크릴이나 벤조사이클로부텐(benzocyclobutene; BCB)과 같은 유기절연막으로 이루어질 수도 있다.The protective layer 215b may be formed of an inorganic insulating layer such as a silicon nitride layer or a silicon oxide layer, or may be formed of an organic insulating layer such as photoacryl or benzocyclobutene (BCB).

다음으로, 도 7d 및 도 8d에 도시된 바와 같이, 상기 보호막(215b)이 형성된 어레이 기판(210) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 콘택홀(240)을 통해 상기 드레인전극(223)과 전기적으로 접속하는 화소전극(218)을 형성한다.Next, as shown in FIGS. 7D and 8D, after forming the third conductive film on the entire surface of the array substrate 210 on which the protective film 215b is formed, it is selectively removed through a photolithography process (fourth mask process). As a result, the pixel electrode 218 is electrically connected to the drain electrode 223 through the contact hole 240.

이때, 상기 제 3 도전막은 화소전극을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.In this case, the third conductive layer includes a transparent conductive material having excellent transmittance such as indium tin oxide (ITO) or indium zinc oxide (IZO) to form a pixel electrode.

이와 같이 제작된 상기 본 발명의 제 2 실시예에 따른 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터가 형성되어 있다.The array substrate according to the second embodiment of the present invention manufactured as described above is bonded to the color filter substrate by a sealant formed on the outside of the image display area, wherein the thin film transistor, the gate line, A black matrix is formed to prevent light leakage from the data line, and a color filter is formed to realize red, green, and blue colors.

이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.At this time, the bonding of the color filter substrate and the array substrate is made through a bonding key formed on the color filter substrate or the array substrate.

상기 본 발명의 제 2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.The second embodiment of the present invention describes an amorphous silicon thin film transistor using an amorphous silicon thin film as an active pattern as an example, but the present invention is not limited thereto, and the present invention is not limited thereto. The same applies to silicon thin film transistors.

또한, 상기 본 발명의 제 1, 제 2 실시예에 따른 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치에도 적용 가능하다.In addition, the liquid crystal display device according to the first and second embodiments of the present invention is a twisted nematic (TN) type liquid crystal display device for driving the nematic liquid crystal molecules in a direction perpendicular to the substrate Although described, the present invention is not limited thereto, and the present invention also applies to an in-plane switching (IPS) type liquid crystal display device in which a liquid crystal molecule is driven in a horizontal direction with respect to a substrate to improve the viewing angle to 170 degrees or more. Applicable

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors. have.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도 2는 일반적인 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.2 is a plan view schematically illustrating a portion of an array substrate of a general liquid crystal display;

도 3은 상기 도 2에 도시된 어레이 기판과 이에 대향하는 컬러필터 기판이 합착된 액정표시장치를 개략적으로 나타내는 단면도.FIG. 3 is a schematic cross-sectional view of a liquid crystal display device in which the array substrate shown in FIG. 2 and the color filter substrate opposing thereto are bonded.

도 4는 본 발명의 제 1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.4 is a plan view schematically illustrating a portion of an array substrate of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 5는 상기 도 4에 도시된 어레이 기판과 이에 대향하는 컬러필터 기판이 합착된 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 나타내는 단면도.FIG. 5 is a schematic cross-sectional view of a liquid crystal display according to a first exemplary embodiment of the present invention, in which an array substrate shown in FIG. 4 and a color filter substrate opposing the same are bonded.

도 6은 본 발명의 제 2 실시예에 따른 액정표시장치를 개략적으로 나타내는 단면도.6 is a schematic cross-sectional view of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 7a 내지 도 7d는 상기 도 6에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.7A to 7D are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 6.

도 8a 내지 도 8d는 상기 도 6에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 단면도.8A to 8D are cross-sectional views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 6.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

101,201 : 액정표시장치 105,205 : 컬러필터 기판101,201 liquid crystal display 105,205 color filter substrate

106,206 : 블랙매트릭스 107,207 : 컬러필터106,206: Black Matrix 107,207: Color Filter

108,208 : 공통전극 110,210 : 어레이 기판108,208: common electrode 110,210: array substrate

115a,215a : 게이트절연막 115b,215b : 보호막115a, 215a: gate insulating film 115b, 215b: protective film

116,216 : 게이트라인 117,217 : 데이터라인116,216 Gate line 117,217 Data line

118,218 : 화소전극 121,221 : 게이트전극118,218 pixel electrode 121,221 gate electrode

122,222 : 소오스전극 123,223 : 드레인전극122,222 source electrode 123,223 drain electrode

126,226 : 차광막126,226 Shading Film

Claims (12)

어레이 기판 위에 게이트전극과 게이트라인을 형성하는 단계;Forming a gate electrode and a gate line on the array substrate; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 위에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the array substrate on which the gate electrode and the gate line are formed; 상기 게이트절연막 위에 액티브패턴을 형성하는 단계;Forming an active pattern on the gate insulating layer; 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하며, 상기 게이트라인 상부에 차광막을 형성하는 단계;Forming a data line defining a pixel region intersecting the source / drain electrode and the gate line electrically connected to the source / drain region of the active pattern, and forming a light shielding layer on the gate line; 상기 소오스/드레인전극과 데이터라인 및 차광막이 형성된 어레이 기판 위에 보호막을 형성하는 단계;Forming a passivation layer on the array substrate on which the source / drain electrodes, the data line, and the light blocking layer are formed; 상기 보호막의 일부영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계;Removing a portion of the passivation layer to form a contact hole exposing a portion of the drain electrode; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및Forming a pixel electrode electrically connected to the drain electrode through the contact hole; And 상기 어레이 기판과 컬러필터 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.And bonding the array substrate to the color filter substrate. 제 1 항에 있어서, 상기 액티브패턴, 소오스/드레인전극, 데이터라인 및 차광막은 동일한 마스크공정을 통해 형성하는 것을 특징으로 하는 액정표시장치의 제 조방법.The method of claim 1, wherein the active pattern, the source / drain electrodes, the data lines, and the light blocking film are formed through the same mask process. 제 1 항에 있어서, 상기 차광막은 상기 소오스/드레인전극 및 데이터라인을 구성하는 도전막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the light blocking film is formed of a conductive film constituting the source / drain electrode and the data line. 제 1 항에 있어서, 상기 액티브패턴 하부에 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역과 상기 소오스/드레인전극 사이를 오믹-콘택 시키는 오믹-콘택층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising forming an ohmic contact layer formed of an n + amorphous silicon thin film under the active pattern, and ohmic contacting a source / drain region of the active pattern and the source / drain electrode. Method of manufacturing a liquid crystal display device comprising a. 제 4 항에 있어서, 상기 차광막 하부에 상기 액티브패턴을 구성하는 비정질 실리콘 박막 및 상기 n+ 비정질 실리콘 박막으로 이루어진 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.5. The method of claim 4, further comprising forming an amorphous silicon thin film pattern consisting of the amorphous silicon thin film constituting the active pattern and the n + amorphous silicon thin film and an n + amorphous silicon thin film pattern under the light shielding film. Method of manufacturing a liquid crystal display device. 제 1 항에 있어서, 상기 화소전극은 그 하부의 차광막의 일부와 중첩하도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the pixel electrode is formed to overlap a portion of a light blocking film under the pixel electrode. 제 1 항에 있어서, 상기 화소전극은 그 하부의 게이트라인의 일부와 중첩하도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the pixel electrode is formed to overlap a portion of a gate line below the pixel electrode. 어레이 기판 위에 형성된 게이트전극과 게이트라인;A gate electrode and a gate line formed on the array substrate; 상기 게이트전극과 게이트라인이 형성된 어레이 기판 위에 형성된 게이트절연막;A gate insulating layer formed on the array substrate on which the gate electrode and the gate line are formed; 상기 게이트절연막 위에 형성된 액티브패턴;An active pattern formed on the gate insulating layer; 상기 액티브패턴의 소오스/드레인영역과 전기적으로 접속하는 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;A data line defining a pixel region crossing the source / drain electrode electrically connected to the source / drain region of the active pattern and the gate line; 상기 게이트라인 상부에 형성되며, 상기 소오스/드레인전극 및 데이터라인을 구성하는 도전막으로 이루어진 차광막;A light blocking film formed on the gate line and formed of a conductive film constituting the source / drain electrode and the data line; 상기 소오스/드레인전극과 데이터라인 및 차광막이 형성된 어레이 기판 위에 형성된 보호막;A passivation layer formed on the array substrate on which the source / drain electrodes, the data line, and the light blocking layer are formed; 상기 보호막의 일부영역이 제거되어 상기 드레인전극의 일부를 노출시키는 콘택홀;A contact hole exposing a portion of the drain electrode by removing a portion of the passivation layer; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극; 및A pixel electrode electrically connected to the drain electrode through the contact hole; And 상기 어레이 기판과 대향하여 합착하는 컬러필터 기판을 포함하는 액정표시장치.And a color filter substrate bonded to the array substrate. 제 8 항에 있어서, 상기 액티브패턴 상부에 n+ 비정질 실리콘 박막으로 이루어지며, 상기 액티브패턴의 소오스/드레인영역과 상기 소오스/드레인전극 사이를 오믹-콘택 시키는 오믹-콘택층을 추가로 포함하는 것을 특징으로 하는 액정표시장 치.The semiconductor device of claim 8, further comprising an ohmic contact layer formed of an n + amorphous silicon thin film on the active pattern and ohmic contacting a source / drain region of the active pattern and the source / drain electrode. LCD display device. 제 9 항에 있어서, 상기 차광막 하부에 상기 액티브패턴을 구성하는 비정질 실리콘 박막 및 상기 n+ 비정질 실리콘 박막으로 이루어진 비정질 실리콘 박막패턴 및 n+ 비정질 실리콘 박막패턴을 추가로 포함하는 것을 특징으로 하는 액정표시장치.The liquid crystal display device of claim 9, further comprising an amorphous silicon thin film pattern formed of the active pattern and an n + amorphous silicon thin film and an n + amorphous silicon thin film pattern formed under the light blocking layer. 제 8 항에 있어서, 상기 화소전극은 그 하부의 차광막의 일부와 중첩하는 것을 특징으로 하는 액정표시장치.10. The liquid crystal display device according to claim 8, wherein the pixel electrode overlaps a part of a light shielding film under the pixel electrode. 제 8 항에 있어서, 상기 화소전극은 그 하부의 게이트라인의 일부와 중첩하는 것을 특징으로 하는 액정표시장치.10. The liquid crystal display device according to claim 8, wherein the pixel electrode overlaps a portion of a gate line below the pixel electrode.
KR1020080124917A 2008-12-09 2008-12-09 Liquid crystal display device and manufacturing method thereof Active KR101553940B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080124917A KR101553940B1 (en) 2008-12-09 2008-12-09 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080124917A KR101553940B1 (en) 2008-12-09 2008-12-09 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100066219A true KR20100066219A (en) 2010-06-17
KR101553940B1 KR101553940B1 (en) 2015-09-17

Family

ID=42365336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124917A Active KR101553940B1 (en) 2008-12-09 2008-12-09 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101553940B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012789A (en) * 2014-07-25 2016-02-03 엘지디스플레이 주식회사 Liquid crystal display device
US9465270B2 (en) 2014-01-24 2016-10-11 Samsung Display Co., Ltd. Liquid crystal display
CN106158879A (en) * 2015-04-15 2016-11-23 群创光电股份有限公司 display panel
US9778521B2 (en) 2013-12-17 2017-10-03 Samsung Display Co., Ltd. Display apparatus
KR20170126041A (en) * 2016-05-04 2017-11-16 엘지디스플레이 주식회사 Display device
CN108535925A (en) * 2018-03-20 2018-09-14 厦门天马微电子有限公司 Display panel and display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778521B2 (en) 2013-12-17 2017-10-03 Samsung Display Co., Ltd. Display apparatus
US9465270B2 (en) 2014-01-24 2016-10-11 Samsung Display Co., Ltd. Liquid crystal display
US9804468B2 (en) 2014-01-24 2017-10-31 Samsung Display Co., Ltd. Liquid crystal display
KR20160012789A (en) * 2014-07-25 2016-02-03 엘지디스플레이 주식회사 Liquid crystal display device
CN106158879A (en) * 2015-04-15 2016-11-23 群创光电股份有限公司 display panel
KR20170126041A (en) * 2016-05-04 2017-11-16 엘지디스플레이 주식회사 Display device
CN108535925A (en) * 2018-03-20 2018-09-14 厦门天马微电子有限公司 Display panel and display device

Also Published As

Publication number Publication date
KR101553940B1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
KR101320494B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
US8603914B2 (en) Liquid crystal display device and fabrication method thereof
US9030637B2 (en) In-plane switching mode liquid crystal display and method for fabricating the same
KR101522241B1 (en) Liquid crystal display device controllable viewing angle and method of fabricating the same
KR20130067443A (en) Liquid crystal display device and method of fabricating thereof
KR101914653B1 (en) Fringe field switching mode liquid crystal display device
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20100066219A (en) Liquid crystal display device and method of fabricating the same
KR101599318B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR102062801B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20140037688A (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR102251487B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101356171B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20090044467A (en) LCD and its manufacturing method
KR101333594B1 (en) Liquid crystal display device and method of fabricating the same
KR101890735B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20090050865A (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR101463025B1 (en) Lateral electric field type liquid crystal display device and manufacturing method thereof
KR20090053609A (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR101369258B1 (en) Method of fabricating in plane switching mode liquid crystal display device
KR101697587B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20110012111A (en) Method of fabricating in plane switching mode liquid crystal display device
KR101594863B1 (en) Liquid crystal display device capable of controlling viewing angle and method of manufacturing the same
KR20110012113A (en) Liquid crystal display device and manufacturing method thereof
KR20080105602A (en) Transverse electric field liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081209

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131209

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081209

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150305

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150901

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150911

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150914

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230816

Start annual number: 9

End annual number: 9