KR20100044029A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20100044029A KR20100044029A KR1020080103325A KR20080103325A KR20100044029A KR 20100044029 A KR20100044029 A KR 20100044029A KR 1020080103325 A KR1020080103325 A KR 1020080103325A KR 20080103325 A KR20080103325 A KR 20080103325A KR 20100044029 A KR20100044029 A KR 20100044029A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- layer
- semiconductor device
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 53
- 230000008569 process Effects 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 19
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 44
- 239000011241 protective layer Substances 0.000 abstract description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 감광막 패턴 상에 보호막을 형성하여 감광막 패턴의 잔막율을 개선하는 반도체 소자의 제조 방법을 제공한다. 본 발명에 따른 반도체 소자의 제조 방법은 피식각층 상부에 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴의 상부와 측벽에 보호막 패턴을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 고집적 반도체 소자를 제조함에 있어 공정 수율을 높일 수 있는 반도체 소자의 제조 방법에 관련된 기술이다.
반도체는 전기 전도도에 따른 물질의 분류 가운데 하나로 도체와 부도체의 중간 영역에 속하는 물질로서, 반도체에 불순물을 첨가하고 도체를 연결하여 트랜지스터와 같은 반도체 소자를 생성하는데 사용된다. 이러한 반도체 소자가 점점 고집적화되면서 반도체 칩 크기가 감소하게 되었다. 반도체 칩 크기의 감소로 인하여 집적도는 향상되면서 전기적 특성은 저하되지 않는 대용량의 메모리 소자를 제조하기 위한 기술 개발이 절실히 요구되고 있다.
여기서, 반도체 메모리 소자는 기억된 정보를 읽어내기도 하고 다른 정보를 기억시킬 수 있는 장치로서, 전원이 꺼지면 기억된 내용은 지워져 버리는 휘발성 메모리(Volatile Memory)와 전원이 꺼져도 기억된 내용이 지워지지 않는 비휘발성 메모리가 있다. 이중, 휘발성 메모리는 통상적으로 시스템 내에서 응용프로그램의 일시적 로딩(loading), 데이터의 일시적 저장 등에 사용된다.
이러한 반도체 메모리 소자를 고집적화하고 생산 수율을 증가시키기 위해 포토리소그래피(Photo-lithography) 공정, 셀 구조 및 배선 형성 물질과 절연막 형성 물질의 물성 등의 한계를 개선하여 안정한 공정 조건을 얻기 위한 연구가 다각적으로 이루어지고 있다. 이 가운데, 포토리소그래피 공정은 여러 층이 적층된 구조를 가지는 소자 내에서 각 층에 형성된 구성 요소들을 연결해 주기 위한 콘택 및 패턴을 형성하는 공정 시에 적용되는 필수 기술로서, 포토리소그래피 공정 기술의 향상이 고집적화 반도체 소자의 성패를 가름하는 관건이 된다.
포토리소그래피 공정은 어떤 특정한 화학 약품(Photo resist)이 빛을 받으면 화학 반응을 일으켜서 성질이 변화하는 원리를 이용한다. 반도체 기판상에 구현하고자 하는 패턴을 정의한 마스크를 사용하여 빛을 선택적으로 주사하여 포토레지스트를 마스크 내 정의된 패턴과 동일한 패턴으로 형성시키는 공정이다. 포토리소그래피 공정은 일반사진의 필름에 해당하는 포토레지스트를 도포하는 도포 공정, 마스크를 이용하여 선택적으로 빛을 주사하는 노광 공정, 다음에 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 패턴을 형성시키는 현상 공정으로 구성된다.
반도체 소자의 집적도가 높아질수록 미세 패턴이 요구되는데 패턴이 미세화될수록 감광막 패턴의 잔막율이 낮아지고 있다. 여기서 잔막율이란, 식각 시 감광막 패턴의 안정성을 말한다. 만약 감광막 사이에 노출된 피식각층을 식각할때 감광막의 일부도 함께 식각되는데, 감광막 패턴의 두께가 낮으면 하부 층을 안정적으로 식각할 수 있는 식각 마진이 부족해질 수 있다. 여기서, 감광막 패턴의 잔막율을 높이기 위한 일반적인 방법은 초기에 도포하는 감광막 패턴을 두껍게 하는 것이다. 그러나, 감광막 패턴을 두껍게 형성할 경우 해상도의 저하와 촛점 여유도의 저하가 발생하여 포토리소그래피 방법을 통해 미세한 패턴을 형성하기 어렵게 된다.
미세한 패턴을 형성하기 위해, 248nm 이하의 광원을 사용하는 포토리소그래피에서는 감광막 아래에 유기 반사방지막(Bottom Anti-reflective Coating)을 필수적으로 사용하고 있다. 유기 반사방지막은 노광 공정 시 빛의 반사율을 감소시켜 광 투과율을 높이는 역할을 한다. 노광 공정 시 유기 반사방지막으로 인해 빛의 반사율이 감소하면, 유기 반사방지막 상에 감광막으로 반사되는 빛의 양이 줄어들어 감광막을 더욱 미세하게 패터닝할 수 있다. 하지만, 감광막이나 유기 반사방지막은 주요 구성 성분이 탄화수소계 화합물로서 식각 선택비(Etching selectivity) 확보가 극히 어렵기 때문에 감광막 패턴을 마스크로 이용하여 하부의 유기 반사방지막을 식각할때 감광막 패턴의 손실이 매우 크다.
예를 들어, 유기 반사방지막이 24nm 두께이고, 감광막 패턴의 두께가 50nm로 구성된 패턴이 형성된 경우, 상기 패턴을 식각하여 미세 패턴을 형성하기 위한 종래의 방법은 감광막 패턴을 식각 배리어(barrier)로 이용하여 노출된 유기 반사방지막을 식각한다. 상기 유기 반사방지막 24nm 두께를 식각하는 동안에 감광막 패턴의 손상이 발생하여 감광막 패턴의 두께가 낮아지고 감광막 패턴의 두께가 급격히 낮아짐에 따른 감광막 패턴의 잔막율 저하로 인하여 유기 반사방지막 하부에 있는 피식각층을 안정적으로 식각할 수 없다.
전술한 반도체 소자의 제조 방법을 살펴보면, 반도체 소자의 패턴이 점점 미 세해질수록 해상도가 저하되는 것을 방지하기 위해 감광막 패턴을 두껍게 형성할 수 없다. 이로 인해 감광막 패턴의 두께가 부족하게 되면, 미세 패턴 형성을 위한 후속 공정 중 식각 공정 시 형성되는 미세 패턴의 안정성이 저하되고, 그 결과 반도체 소자의 수율이 감소되는 단점을 가진다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 감광막 패턴 상부와 측벽에 보호막 패턴을 형성하여 감광막 패턴의 잔막율을 개선하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 피식각층 상부에 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴의 상부와 측벽에 보호막 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
바람직하게는, 상기 반도체 소자의 제조 방법은 상기 피식각층 상부에 반사방지막을 형성하는 단계를 더 포함한다.
바람직하게는, 상기 보호막 패턴을 형성하는 단계는 상기 감광막 패턴을 포함한 전체 표면상에 보호막을 형성하는 단계 및 상기 보호막을 식각하여 상기 피식각층을 노출하는 단계를 더 포함한다.
바람직하게는, 상기 보호막은 플라즈마 식각 또는 에치백 공정을 이용하여 식각되는 것을 특징으로 한다.
바람직하게는, 상기 보호막은 산화물 및 질화물로 이루어지는 일군으로부터 선택된 어느 하나를 포함하는 반도체 소자의 제조 방법.
바람직하게는, 상기 보호막은 0 ~ 250℃ 온도에서 증착하는 것을 특징으로 한다.
바람직하게는, 상기 보호막은 상기 피식각층 상부보다 상기 감광막 패턴 상부에 더 두껍게 형성하는 것을 특징으로 한다.
바람직하게는, 상기 피식각층을 식각하여 미세 패턴을 형성하는 단계를 더 포함한다.
본 발명은 반도체 소자의 제조 방법 시 감광막 패턴 상부와 측벽에 보호막을 형성하여 피식각층이 식각될 때 감광막 패턴의 두께 손실로 인해 감광막 패턴이 절단되는 현상을 방지하고 감광막 패턴의 잔막율을 높힘으로써 미세 패턴을 형성할 수 있고 반도체 소자의 공정 수율을 향상시키는 장점이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.
또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면 도이다.
도 1a를 참조하면, 반도체 기판(100)상에 피식각층(110)을 형성한 후, 피식각층(110) 상부에 반사 방지막(Anti-reflection coating, 120)을 증착한다.
도 1b를 참조하면, 반사 방지막(120) 상에 감광막을 도포한 후, 미세 패턴마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(130)을 형성한다.
도 1c를 참조하면, 감광막 패턴(130)을 포함한 전체 표면상에 보호막(140)을 형성한다. 여기서, 보호막(140)은 산화물 및 질화물로 이루어진 일군으로부터 선택된 어느 하나를 포함하여 형성하는 것이 바람직하다. 더불어 보호막(140)은 감광막 패턴(130)보다 더 견고한 물질로 형성하여 감광막 패턴(130)을 보호하는 역할을 한다. 또한, 보호막(140)은 0 ~ 250℃ 온도의 저온에서 형성하는 것이 바람직하다. 이때, 감광막 패턴(130)은 열에 약한 특성을 가짐으로 유리 전이 온도 이하에서 보호막(140)을 형성해야만 감광막 패턴(130)을 보호할 수 있다. 뿐만 아니라 감광막 패턴(130) 상부에 형성된 보호막(140)의 두께가 피식각층(110) 및 반사 방지막(120) 상부에 형성된 보호막(140)보다 더 두껍게 형성되는 것이 바람직하다.
이는 후속 공정 시 플라즈마 식각 또는 에치백 공정으로 보호막(140)이 식각될 때 하부의 반사방지막(120)을 노출시키는 것이 바람직하지만 감광막 패턴(130)의 상부에 형성된 보호막(140)은 완전히 식각되지 않고 감광막 패턴(130)을 보호해야하기 때문이다.
도 1d를 참조하면, 보호막(140)을 식각하여 반사 방지막(120)을 노출시키며 감광막 패턴(130)의 상부 및 측벽에 보호막 패턴(150)을 형성한다. 이때, 보호 막(140)은 플라즈마(Plasma) 식각 공정 또는 에치백(etchback) 공정을 수행하여 제거하는 것이 바람직하다.
도 1e를 참조하면, 상기 반사 방지막(120)을 산소(O2)분위기에서 식각하여 제 1 미세 패턴(160)을 형성한다. 이때, 감광막 패턴(130)을 감싸고 있는 보호막 패턴(150)을 식각 배리어(Barrier)로 이용하여 감광막 패턴(130) 하부에 형성된 반사 방지막(120)을 식각한다.
도 1f를 참조하면, 상기 피식각층(110)을 산소(O2) 분위기에서 식각하여 제 2 미세 패턴(170)을 형성한다. 이때, 보호막 패턴(150)과 반사 방지막(120)을 식각 배리어로 이용하여 상기 피식각층(110)을 식각한다. 여기서, 보호막 패턴(150)은 상기 반사 방지막(120) 및 피식각층(110) 식각 공정 시 발생하는 감광막 패턴(130)의 두께 손실을 방지한다.
전술한 바와 같이, 본 발명은 감광막 패턴 상에 보호막을 형성함으로써 피식각층이 식각될 때 감광막 패턴의 두께 손실로 인한 감광막 패턴의 절단 및 무너짐 현상을 방지한다. 특히, 보호막을 통해 감광막 패턴의 잔막율을 높힐 수 있어 피식각층의 식각 중에도 미세 패턴을 보다 안정적으로 형성하는 것이 가능하고 반도체 소자의 공정 수율을 향상시키는 역할을 한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으 로 보아야 할 것이다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
<도면의 주요 부분에 대한 부호 설명>
100: 반도체 기판 110: 피식각층
120: 반사 방지막 130: 감광막 패턴
140: 보호막 150: 보호막 패턴
160: 제 1 미세 패턴 170: 제 2 미세 패턴
Claims (8)
- 피식각층 상부에 감광막 패턴을 형성하는 단계; 및상기 감광막 패턴의 상부와 측벽에 보호막 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 피식각층 상부에 반사방지막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 보호막 패턴을 형성하는 단계는상기 감광막 패턴을 포함한 전체 표면상에 보호막을 형성하는 단계; 및상기 보호막을 식각하여 상기 피식각층을 노출하는 단계를 더 포함하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 보호막은 플라즈마 식각 또는 에치백 공정을 이용하여 식각되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 보호막은 산화물 및 질화물로 이루어지는 일군으로부터 선택된 어느 하나를 포함하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 보호막은 0 ~ 250℃ 온도에서 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 3 항에 있어서,상기 보호막은 상기 피식각층 상부보다 상기 감광막 패턴 상부에 더 두껍게 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 피식각층을 식각하여 미세 패턴을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080103325A KR20100044029A (ko) | 2008-10-21 | 2008-10-21 | 반도체 소자의 제조 방법 |
| US12/489,141 US20100099046A1 (en) | 2008-10-21 | 2009-06-22 | Method for manufacturing semiconductor device |
| TW098122493A TW201017337A (en) | 2008-10-21 | 2009-07-03 | Method for manufacturing semiconductor device |
| CN200910150083A CN101728245A (zh) | 2008-10-21 | 2009-07-09 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080103325A KR20100044029A (ko) | 2008-10-21 | 2008-10-21 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100044029A true KR20100044029A (ko) | 2010-04-29 |
Family
ID=42108959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080103325A Ceased KR20100044029A (ko) | 2008-10-21 | 2008-10-21 | 반도체 소자의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20100099046A1 (ko) |
| KR (1) | KR20100044029A (ko) |
| CN (1) | CN101728245A (ko) |
| TW (1) | TW201017337A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190112157A (ko) * | 2017-02-22 | 2019-10-02 | 도쿄엘렉트론가부시키가이샤 | 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476168B2 (en) | 2011-01-26 | 2013-07-02 | International Business Machines Corporation | Non-conformal hardmask deposition for through silicon etch |
| US12051589B2 (en) | 2016-06-28 | 2024-07-30 | Lam Research Corporation | Tin oxide thin film spacers in semiconductor device manufacturing |
| US9824893B1 (en) | 2016-06-28 | 2017-11-21 | Lam Research Corporation | Tin oxide thin film spacers in semiconductor device manufacturing |
| KR102722138B1 (ko) | 2017-02-13 | 2024-10-24 | 램 리써치 코포레이션 | 에어 갭들을 생성하는 방법 |
| US10546748B2 (en) | 2017-02-17 | 2020-01-28 | Lam Research Corporation | Tin oxide films in semiconductor device manufacturing |
| CN109309050B (zh) * | 2017-07-27 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10727045B2 (en) * | 2017-09-29 | 2020-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device |
| US11355353B2 (en) | 2018-01-30 | 2022-06-07 | Lam Research Corporation | Tin oxide mandrels in patterning |
| WO2019182872A1 (en) | 2018-03-19 | 2019-09-26 | Lam Research Corporation | Chamfer-less via integration scheme |
| US10867839B2 (en) * | 2018-06-15 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Patterning methods for semiconductor devices |
| CN110858541B (zh) * | 2018-08-24 | 2022-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| KR20250008974A (ko) | 2019-06-27 | 2025-01-16 | 램 리써치 코포레이션 | 교번하는 에칭 및 패시베이션 프로세스 |
| US12283484B2 (en) * | 2020-07-02 | 2025-04-22 | Applied Materials, Inc. | Selective deposition of carbon on photoresist layer for lithography applications |
| CN114582722B (zh) * | 2020-11-18 | 2025-07-08 | 中微半导体设备(上海)股份有限公司 | 半导体器件及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361604B2 (en) * | 2001-10-18 | 2008-04-22 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a hardmask |
| KR100480610B1 (ko) * | 2002-08-09 | 2005-03-31 | 삼성전자주식회사 | 실리콘 산화막을 이용한 미세 패턴 형성방법 |
| US20050118531A1 (en) * | 2003-12-02 | 2005-06-02 | Hsiu-Chun Lee | Method for controlling critical dimension by utilizing resist sidewall protection |
-
2008
- 2008-10-21 KR KR1020080103325A patent/KR20100044029A/ko not_active Ceased
-
2009
- 2009-06-22 US US12/489,141 patent/US20100099046A1/en not_active Abandoned
- 2009-07-03 TW TW098122493A patent/TW201017337A/zh unknown
- 2009-07-09 CN CN200910150083A patent/CN101728245A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190112157A (ko) * | 2017-02-22 | 2019-10-02 | 도쿄엘렉트론가부시키가이샤 | 패턴 전사 및 리소그래피 결함을 감소시키기 위한 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101728245A (zh) | 2010-06-09 |
| US20100099046A1 (en) | 2010-04-22 |
| TW201017337A (en) | 2010-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100044029A (ko) | 반도체 소자의 제조 방법 | |
| KR100871967B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US8110340B2 (en) | Method of forming a pattern of a semiconductor device | |
| KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US20100112817A1 (en) | METHOD FOR FORMlNG PATTERN OF SEMICONDUCTOR DEVICE | |
| KR101867503B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20120055384A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US9880473B2 (en) | Surface treatment method for dielectric anti-reflective coating (DARC) to shrink photoresist critical dimension (CD) | |
| US20190139824A1 (en) | Method of self-aligned double patterning | |
| US20110254142A1 (en) | Stacked structure | |
| US7396751B2 (en) | Method for manufacturing semiconductor device | |
| US8084366B2 (en) | Modified DARC stack for resist patterning | |
| CN101593725A (zh) | 接触孔的形成方法 | |
| CN101335184A (zh) | 形成半导体器件的微图案的方法 | |
| US8476160B2 (en) | Sublithographic patterning employing image transfer of a controllably damaged dielectric sidewall | |
| KR100851922B1 (ko) | 반도체 소자의 제조방법 | |
| KR20100044030A (ko) | 반도체 소자의 제조 방법 | |
| KR101120180B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR100913000B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20090038151A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20090116156A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR20080030289A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20081021 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100920 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20110223 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20100920 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20110325 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20110223 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20120116 Appeal identifier: 2011101002400 Request date: 20110325 |
|
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20110325 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20110325 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20101122 Patent event code: PB09011R02I |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110502 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110726 Patent event code: PE09021S01D |
|
| B601 | Maintenance of original decision after re-examination before a trial | ||
| PB0601 | Maintenance of original decision after re-examination before a trial |
Comment text: Report of Result of Re-examination before a Trial Patent event code: PB06011S01D Patent event date: 20110928 |
|
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110325 Effective date: 20120116 |
|
| PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20120116 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20110325 Decision date: 20120116 Appeal identifier: 2011101002400 |