[go: up one dir, main page]

KR20100026728A - 내부전압 생성회로 - Google Patents

내부전압 생성회로 Download PDF

Info

Publication number
KR20100026728A
KR20100026728A KR1020080085849A KR20080085849A KR20100026728A KR 20100026728 A KR20100026728 A KR 20100026728A KR 1020080085849 A KR1020080085849 A KR 1020080085849A KR 20080085849 A KR20080085849 A KR 20080085849A KR 20100026728 A KR20100026728 A KR 20100026728A
Authority
KR
South Korea
Prior art keywords
unit
periodic wave
voltage
delay means
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080085849A
Other languages
English (en)
Inventor
이광수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080085849A priority Critical patent/KR20100026728A/ko
Priority to US12/345,620 priority patent/US20100052776A1/en
Publication of KR20100026728A publication Critical patent/KR20100026728A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 번인 테스트시에도 일정한 내부전압의 레벨을 유지해 주는 내부전압 생성회로에 관한 것으로, 본 발명에 따른 내부전압 생성회로는, 번인(burn-in) 상황인지의 여부에 따라 주기가 변하는 주기파를 출력하는 오실레이터부; 및 상기 주기파에 응답하여 음전압을 생성하는 음전압 펌핑부를 포함한다.
내부전압, 고전압, 음전압, 번인 테스트

Description

내부전압 생성회로{INTERNAL VOLTAGE GENERATOR}
본 발명은 반도체 메모리장치 등에서 사용되는 내부전압 생성회로에 관한 것으로, 번인 테스트시에도 내부전압 생성회로가 안정적인 내부전압을 공급할 수 있도록 해주는 기술에 관한 것이다.
각종 반도체장치에서는 외부에서 공급되는 전원만이 아닌 외부에서 공급되는 전원가 다른 레벨을 가지는 내부전원(internal voltage)을 만들어 사용하고 있다. 예를 들어, 반도체 메모리장치(DRAM)에서는 고전압인 VPP(전원전압 VDD보다 높은 전압임), 음전압인 VBB(접지전압 VSS보다 낮은 전압임), 메모리장치의 코어 지역에서 사용되는 전압인 VCORE 등의 전압을 내부적으로 만들어 사용하고 있다.
내부전원을 만드는 방식으로는 일반적으로 VCORE를 만들 때 쓰이는 다운컨버팅(down converting) 방식과 VPP, VBB를 만들 때 쓰이는 차지펌핑(charge pumping) 방식이 있는데, 이하 본 발명과 관련이 있는 차지펌핑 방식에 대해 알아보기로 한다.
먼저 음전압을 펌핑하는 내부전압 생성회로에 대해 알아보고, 고전압을 펌핑하는 고전압 펌핑회로에 대해 알아보기로 한다.
도 1은 음전압을 생성하는 종래의 내부전압 생성회로의 블록도이다.
도면에 도시된 바와 같이, 내부전압 생성회로는, 음전압 감지부(10), 오실레이터부(20), 음전압 펌핑부(30)를 포함하여 구성된다.
음전압 감지부(10)는 음전압(VBB)의 레벨을 감지하는 부분으로 음전압 펌핑부(30)를 구동할 것인지 말것인지를 결정하는 감지신호(BBWEB)를 출력한다. 음전압(VBB)의 레벨이 일정 레벨보다 높으면, 즉 음전압(VBB)의 레벨이 충분히 낮지 않은 경우에는 감지신호(BBWEB)를 활성화해 출력하며, 음전압(VBB)의 레벨이 일정 레벨보다 낮은 경우에는 감지신호(BBWEB)를 비활성화해 출력한다.
오실레이터부(20)는 감지신호(BBWEB)에 응답해 주기파(OSC)를 출력한다. 감지신호(BBWEB)가 활성화되어 입력되면 주기파(OSC)를 출력하지만, 감지신호(BBWEB)가 비활성화되어 입력되는 경우에는 주기파(OSC)를 출력하지 않는다.
음전압 펌핑부(30)는 주기파(OSC)에 응답하여 음전압(VBB)을 펌핑한다. 펌핑동작은 주기파(OSC)에 따라 주기적으로 이루어지므로, 주기파(OSC)의 주기는 펌핑동작의 속도를 결정하게 된다. 음전압 펌핑부(30)는 펌프제어부(31)와 차지펌프부(32)로 구성될 수 있는데, 펌프제어부(31)는 주기파(OSC)에 응답하여 펌프 제어신호(P1, P2, G1, G2)를 출력하며, 차지펌프부(32)는 펌프 제어신호(P1, P2, G1, G2)에 응답하여 음전압(VBB)을 펌핑하게 된다.
도면에 예시된 음전압 펌핑부(30)는 주기파(OSC)를 이용해 펌프 제어신 호(P1, P2, G1, G2)를 생성하고 이에 따라 차지펌프부(32)가 음전압(VBB)을 펌핑하는 동작을 하는 경우를 예시하였으나, 이러한 음전압 펌핑부(30)의 설계는 다양하게 이루어질 수 있다. 예를 들어, 차지 펌프부(32)는 직접 주기파(OSC)를 입력받아 펌핑동작을 하도록 설계될 수도 있다.
음전압 펌핑부(30)가 어떻게 설계되던지, 음전압(VBB)의 펌핑은 주기적인 동작으로 수행되어야 하기 때문에 음전압 펌핑부(30)가 주기파(OSC)를 필요로 한다는 사실에는 변함이 없다.
도 2는 도 1의 음전압 감지부(10)의 상세 회로도이다.
도면을 보면, 트랜지스터 P01의 게이트에 접지전압(VSS) 트랜지스터 P02의 게이트에 음전압(VBB)이 각각 인가된다. 트랜지스터 P01과 P02는 선형 영역(linear region)에서 동작하며, 저항 역할을 하여 고전위(VCORE)와 저전위(VSS)의 전압을 분배한다. 예를 들어 음전압(VBB)의 절대값이 작아서(음전압의 레벨은 높은 것을 의미한다.) 트랜지스터 P02의 저항이 커지게 되면 DET노드의 전위는 올라가게 되어 인버터 I03에서는 감지신호(BBWEB)가 '로우'로 활성화되어 출력될 것이며(음전압을 펌핑하게 한다.), 음전압(VBB)의 절대값이 커서(음전압의 레벨이 낮아서) 트랜지스터 P03의 저항이 작아지면 DET노드의 전위는 내려가고 인버터 I03에서는 감지신호(BBWEB)가 '하이'로 비활성화되어 출력될 것이다.(음전압 펌핑을 중단하게 한다.)
즉, 음전압감지부(10)는 접지전압(VSS) 및 음전압(VBB)을 각각 인가받는 트 랜지스터 P01,P02의 전압분배에 의해서 음전압(VBB)의 레벨을 감지한다.
참고로 고전위의 예시로 VCORE가 도시되어 있지만, 이는 접지전압보다 높은 고전위로서 하나의 예시일 뿐이며, 다른 여러 가지의 고전위(예, VDD, VREFB등)가 사용될 수도 있다.
도 3은 도 1의 오실레이터부(20)의 상세 회로도이다.
도면에 도시된 바와 같이, 오실레이터부(20)는 감지신호(BBWEB)를 입력받는 노아게이트와 인버터들로 구성된 링오실레이터(ring oscillator) 형태 구성될 수 있다.
노아게이트에 감지신호(BBWEB)가 '하이'로 입력되면 노아게이트는 항상 '로우' 신호를 출력하며, 감지신호(BBWEB)가 '로우'로 입력되면 노아게이트는 인버터의 역할을 수행하여 링 형태로 연결된 인버터들에 의해서 일정한 주기를 가진 주기파(OSC)를 출력한다.
즉, 오실레이터부(20)는 감지신호(BBWEB)가 '로우'로 활성화되어 있는 동안 일정한 주기를 갖는 주기파(OSC)를 출력한다.
도 4는 도 1의 펌프제어부(31)의 상세 회로도이며, 도 5는 펌프제어부(31)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(31)는 낸드게이트들 및 다수의 인버터들을 구비하여 차지펌프부(32)를 제어할 제어신호(P1, P2, G1, G2)를 출력한다. 제 어신호 P1, P2는 차지펌프부(32)가 펌핑 동작을 하도록 하는 신호들이며, 제어신호 G1, G2는 일종의 프리차지(precharge) 신호이다.
도 6은 도 1의 차지펌프부(32)의 상세 회로도이다.
차지펌프부(32)는 음전압(VBB)을 펌핑하는 역할을 하며, 도면에 도시된 바와 같이, 제어신호(P1, P2, G1, G2)를 자신의 소스와 드레인에 연결된 노드에 인가받아 캐패시터로 동작하는 PMOS트랜지스터들을 포함하여 구성된다.
그 동작을 간단히 설명하면, P1, P2 신호들의 인가에 의해 음전압(VBB)의 펌핑 동작이 이루어지며, G1, G2 신호들의 인가에 의해 A, B 노드의 전위가 프리차지 된다.
도 7은 종래의 고전압 펌핑회로의 블록도이다.
고전압 펌핑회로는 고전압 감지부(40), 오실레이터부(50), 고전압 펌핑부(60)를 포함하여 구성된다. 각 블록의 기본적인 역할은 도 1의 음전압 펌핑회로와 동일하지만 음전압(VBB)이 아닌 고전압(VPP)을 펌핑하게 되므로 약간의 변경이 가해진다.
고전압 감지부(40)는 고전압(VPP)의 레벨을 감지하는 부분으로 고전압 펌핑부(60)를 구동할 것인지 말 것인지의 여부를 결정하는 감지신호(ppes)를 출력한다. 오실레이터부(50)는 감지신호(PPES)를 입력받아 주기파(OSC)를 출력한다. 고전압 펌핑부(60)는 오실레이터부(50)에서 출력되는 주기파(OSC)에 응답하여 고전압(VPP) 을 펌핑하는데 전압펌핑부(60)는 펌프제어부(61)와 차지펌프부(62)로 구성될 수 있다. 상세하게 펌프제어부(61)는 오실레이터부의 출력신호(OSC)에 응답하여 펌프 제어신호(P1, P2, G1, G2)를 출력하며, 차지펌프부(62)는 펌프제어신호(P1, P2, G1, G2)에 응답하여 고전압(VPP)을 펌핑하게 된다.
전체적인 동작을 간단히 설명하면, 고전압 감지부(40)에서 감지한 고전압(VPP)의 레벨이 충분히 높은 경우에는 펌핑동작을 중단하고, 고전압 감지부(40)에서 감지한 고전압(VPP)의 레벨이 낮은 경우에는 고전압 펌핑부(60)에서 고전압 펌핑동작을 하게 된다.
도 8은 도 7의 고전압 감지부(40)의 상세 회로도이다.
고전압 감지부(40)는 고전압 펌핑부(60)로부터 피드백(feed back) 받은 고전압(VPP)을 전압분배하여 기준전압(VREFP)과의 비교를 통해 고전압(VPP)의 레벨을 감지한다. 즉, 고전압(VPP)이 원하는 타겟(target) 레벨보다 떨어질 경우에는 C노드의 전위가 기준전압(VREFP)보다 낮아지게 된다. 그러면 전류미러(current mirror)를 형성하고 있는 트랜지스터N02가 트랜지스터N01보다 강하게 턴온되어 D노드의 논리레벨은 '로우'가 된다. 따라서 인버터I20에서는 감지신호 PPES가 '하이'로 활성화되어 출력된다.(이는 고전압을 펌핑하게 한다.)
반대로 고전압(VPP)이 원하는 타겟 레벨보다 높을 경우에는 C노드의 전위가 기준전압(VREFP)보다 높아지게 된다. 이때는 D노드의 논리레벨이 '하이'가 되고, 인버터I20에서는 감지신호 PPES가 '로우'로 비활성화되어 출력된다.(고전압의 펌핑 은 중단)
도 9는 도 7의 오실레이터부(50)의 상세 회로도이다.
도면에 도시된 바와 같이, 오실레이터부(50)는 감지신호(PPES)를 입력받는 낸드게이트와 인버터들로 구성된 링오실레이터(ring oscillator) 형태로 구성된다.
도 9의 오실레이터부(50)는 도 3의 오실레이터부(20)와 기본적으로는 동일하게 링오실레이터 형태를 갖는다. 하지만 감지신호 PPES는 감지신호 BBWEB와는 다르게 '하이'로 활성화 되므로 노아게이트가 아닌 낸드게이트가 사용된다.
낸드게이트에 감지신호(PPES)가 '로우'로 입력되면 낸드게이트는 항상 '로우' 신호를 출력하며, 감지신호(PPES)가 '하이'로 입력되면 낸드게이트는 인버터의 역할을 수행하여 링 형태로 연결된 인버터들에 의해서 일정한 주기를 가진 주기파(OSC)를 출력한다.
도 10은 도 7의 펌프제어부(61)의 상세 회로도이며, 도 11은 펌프제어부(70)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(61)는 낸드게이트들 및 다수의 인버터들을 구비하여 차지펌프부(62)를 제어할 제어신호(P1, P2, G1, G2)를 출력한다. 제어신호 P1, P2는 차지펌프부(62)가 펌핑 동작을 하도록 하는 신호들이며, 제어신호 G1, G2는 일종의 프리차지 신호이다.
주기파(OSC)에 따라 제어신호(P1, P2, G1, G2)가 생성되는 타이밍은 도 11에 도시되어 있으며, 음전압(VBB)이 아닌 고전압(VPP)을 펌핑하는 관계로 그 타이밍은 도 5와는 조금 다르다.
도 12는 도 7의 차지펌프부(62)의 상세 회로도이다.
차지펌프부(62)는 고전압(VPP)을 생성하는 역할을 하며, 도면에 도시된 바와 같이, 제어신호(P1, P2, G1, G2)를 자신의 소스와 드레인이 연결된 노드에 인가받아 캐패시터로 동작하는 NMOS트랜지스터들을 포함하여 구성된다.
그 동작을 간단히 설명하면, P1, P2신호들의 인가에 의해 고전압(VPP)의 펌핑을 하게되고 G1, G2 신호들의 인가에 의해 E, F노드를 프리차지 한다.
번인(burn-in) 테스트란 제조된 반도체장치에 최대한의 스트레스(stress)를 인가해가며 반도체장치가 그러한 스트레스를 버틸 수 있는지를 알아보는 테스트를 말한다. 이러한 번인 테스트시에는 전원전압(VDD)도 높게 공급하고, 한번에 여러 동작을 해가며 테스트를 하게 된다.
예를 들어, 메모리장치의 테스트시에는 전원전압(VDD)도 노멀 동작시보다 높은 전압을 인가하고, 한번에 보다 많은 워드라인(wordline)을 활성화시키는 등 메모리장치가 무리한 동작을 하게 한다. 따라서 번인 테스트시에 메모리장치는 평소보다 훨씬 많은 전원을 소모하게 되는데 이러한 전원에는 물론 펌핑전압(VPP, VBB)도 포함된다.
메모리장치로 인가되는 전원전압(VDD)은 외부로부터 인가되는 전원이기 때문 에, 외부로부터 강한 전원전압(VDD)을 인가해주면 번인 시에도 부족하지 않은 전원을 인가해 주는 것이 가능하다. 그러나 펌핑전압(VPP, VBB)은 메모리장치 내부적으로 생성하는 전원이기 때문에 번인 테스트시에 외부로부터 강한 펌핑전압(VPP, VBB)을 인가해준다는 것은 불가능하다. 따라서 내부전압 생성회로가 자체적으로 번인 테스트시에는 더욱 강한 펌핑전압(VPP. VBB)을 생성해 주어야 한다. 그러나 종래의 내부전압 생성회로(도 1, 도 7)는 노멀 동작시나 번인 테스트시나 항상 동일한 동작만을 하기 때문에, 이러한 요구를 충족시켜 줄지 못한다.
따라서 번인 테스트시의 상황에 맞게 펌핑전압(VPP, VBB)을 공급해주는 내부전압 생성회로가 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 번인 상황에서도 안정적인 펌핑전압(VPP, VBB)을 공급해주는 내부전압 생성회로를 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 내부전압 생성회로는, 번인(burn-in) 상황인지의 여부에 따라 주기가 변하는 주기파를 출력하는 오실레이터부; 및 상기 주기파에 응답하여 음전압을 생성하는 음전압 펌핑부를 포함한다.
또한, 본 발명에 따른 내부전압 생성회로는, 번인(burn-in) 상황인지의 여부에 따라 주기가 변하는 주기파를 출력하는 오실레이터부; 및 상기 주기파에 응답하여 전원전압보다 높은 고전압을 생성하는 고전압 생성부를 포함한다.
본 발명에 따른 내부전압 생성회로는, 번인 상황인지 아닌지에 따라 펌핑동작의 속도를 조절한다. 따라서 번인 상황에서도 안정적인 펌핑전압(VPP, VBB)을 공급해 줄 수 있다는 장점이 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 13은 음전압을 생성하는 본 발명에 따른 내부전압 생성회로의 일실시예 도면이다.
내부전압 생성회로는, 음전압 감지부(1310), 오실레이터부(1320), 음전압 펌핑부(1330)를 포함한다.
음전압 감지부(1310)는 음전압(VBB)의 레벨이 충분히 낮지 않은 경우 감지신호(BBWEB)를 활성화해 출력한다. 감지신호(BBWEB)가 활성화되었다 함은 오실레이터부(1320)로부터 주기파(OSC)가 출력됨을 의미하며, 감지신호(BBWEB)가 비활성화되었다 함은 오실레이터부(1320)로부터 주기파(OSC)가 출력되지 아니함을 의미한다. 이러한 음전압 감지부(1310)는 종래의 음전압 감지부(도 1의 10)와 동일하게 설계될 수 있다.
음전압 감지부(1310)는 내부전압 생성회로가 음전압(VBB)의 펌핑이 필요할 때에만 음전압(VBB)의 펌핑을 하도록 하기 위해 구비된다. 따라서 내부전압 생성회로가 항상 음전압(VBB)을 펌핑하도록 설계되는 경우에, 내부전압 생성회로는 음전압 감지부(1310) 없이 실시될 수 있다.
오실레이터부(1320)는 감지신호(BBWEB)의 활성화시에 주기파(OSC)를 출력하며, 감지신호(BBWEB)의 비활성화시에는 주기파(OSC)를 출력하지 않는다. 종래의 오 실레이터부(도 1의 20)는 감지신호(BBWEB)가 활성화되기만 하면 항상 일정한 주기를 유지하는 주기파(OSC)를 출력했다. 이와는 다르게 본 발명에 따른 오실레이터부(1320)는 번인(burn-in) 상황인지의 여부에 따라 자신이 출력하는 주기파(OSC)의 주기를 조절한다. 번인 상황에서는 주기파(OSC)를 빠르게 해(주파수↑, 주기↓) 음전압(VBB)의 펌핑 동작이 빠르게 일어날 수 있도록 조절하며, 번인 상황이 아닐때에는 주기파(OSC)를 번인 상황보다는 느리게(주파수↓, 주기↑) 조절한다. 도면의 신호(BI)는 번인 테스트시에 활성화되는 신호를 나타낸다.
음전압 펌핑부(1330)는 주기파(OSC)에 응답하여 음전압(VBB)을 생성한다. 음전압(VBB)은 펌핑 동작에 의해 생성되는데, 음전압(VBB)을 펌핑하는 속도는 주기파(OSC)의 주기에 따라 변한다. 이러한 음전압 펌핑부(1330)는 종래의 음전압 펌핑부(도 1의 30)와 동일하게 설계될 수 있다.
도 14는 도 13의 오실레이터부(1320)의 제1실시예 구성도이다.
오실레이터부(1320)는 링(ring) 형태로 연결된 다수의 지연수단들(1401~1408)을 포함하여 구성되며, 지연수단들(1401~1408) 중 주기파의 생성을 위해 사용되는 지연수단의 갯수는 번인 테스트 신호(BI)에 의해 결정되는 것을 특징으로 한다.
번인 테스트 신호(BI)가 '로우'로 비활성화된 경우, 낸드게이트(1405)는 항상 '하이' 신호만을 출력하며, 낸드게이트(1406)은 인버터로 동작한다. 따라서 감지신호(BBWEB)가 '로우'로 활성화되는 경우, 지연수단(1401, 1402, 1403, 1404, 1406, 1407, 1408)을 통해 주기파(OSC)가 생성된다. 즉, 번인 테스트 신호(BI)가 '로우'로 비활성화되는 노멀 동작시에는, 7개의 지연수단(1401, 1402, 1403, 1406, 1407, 1408)을 이용해 주기파(OSC)가 생성된다.
번인 테스트 신호(BI)가 '하이'로 활성화된 경우, 낸드게이트(1406)은 항상 '하이'의 신호만을 출력하며, 낸드게이트(1405)는 인버터로 동작한다. 따라서 감지신호(BBWEB)가 '로우'로 활성화되는 경우, 지연수단(1401, 1402, 1405, 1407, 1408)을 통해 주기파(OSC)가 생성된다. 즉, 번인 테스트 신호(BI)가 '하이'로 활성화되는 번인 동작시에는, 5개의 지연수단(1401, 1402, 1405, 1407, 1408)을 이용해 주기파(OSC)가 생성된다.
7개의 지연수단(1401, 1402, 1403, 1406, 1407, 1408)을 이용해 주기파(OSC)가 생성되는 경우에는, 5개의 지연수단(1401, 1402, 1405, 1407, 1408)을 이용해 주기파(OSC)가 생성되는 경우보다 주기파(OSC)의 한주기가 길어진다. 주기파(OSC)의 한주기가 길어질수록 주기파(OSC)의 토글링(toggling)이 늦어지므로, 번인 테스트시에는 노멀 동작시보다 주기파(OSC)가 빠르게 토글링하게 된다(주파수 ↑).
도 15는 도 13의 오실레이터부(1320)의 제2실시예 도면이다.
오실레이터부(1320)는 링 형태로 연결된 다수의 지연수단들(1501~1513)을 포함하여 구성되며, 지연수단들(1501~1513) 중 주기파(OSC)의 생성을 위해 사용되는 지연수단의 갯수는 번인 테스트 신호(BI) 및 테스트 신호(TM)에 의해 결정되는 것을 특징으로 한다. 제1실시예에서는 번인 테스트 신호(BI)의 활성화/비활성화 상태 에 따라 주기파(OSC)의 주기를 2단계로 조절했지만, 제2실시예에서는 번인 테스트 신호(BI)의 활성화/비활성화와 테스트모드 신호(TM)의 활성화/비활성화 상태에 따라 주기파(OSC)의 주기를 3단계로 조절한다.
번인 테스트 신호(BI)가 '로우'로 비활성화되면 BI1, BI2는 모두 '로우'로 비활성화된다. 따라서 낸드게이트(1507, 1510)는 항상 '하이'의 신호만을 출력하며, 낸드게이트(1508, 1511) 는 인버터로 동작한다. 따라서 감지신호(BBWEB)가 '로우'로 활성화되는 경우, 지연수단(1501, 1502, 1503, 1504, 1505, 1506, 1508, 1509, 1511, 1512, 1513)을 통해 주기파(OSC)가 생성된다. 즉, 11개의 지연수단을 이용해 주기파가 생성된다.
번인 테스트 신호(BI)가 '하이'로 활성화되고, 테스트모드 신호(TM)가 '로우'로 비활성화되면 BI1은 '하이'로 활성화되고, BI2는 '로우'로 비활성화된다. 따라서 낸드게이트(1508, 1510)은 항상 '하이'의 신호만을 출력하며, 낸드게이트(1507, 1511)은 인버터로 동작한다. 따라서 감지신호(BBWEB)가 '로우'로 비활성화되는 경우, 지연수단(1501, 1502, 1503, 1504, 1507, 1509, 1511, 1512, 1513)을 통해 주기파(OSC)가 생성된다. 즉, 9개의 지연수단을 이용해 주기파(OSC)가 생성된다.
번인 테스트 신호(BI)가 '하이'로 활성화되고, 테스트모드 신호(TM)가 '하이'로 활성화되면 BI1은 '로우'로 비활성화되고, BI2는 '하이'로 활성화된다. 따라서 낸드게이트(1511)는 항상 '하이'의 신호만을 출력하며, 낸드게이트(1510)는 인버터로 동작한다. 따라서 감지신호(BBWEB)가 '로우'로 비활성화되는 경우, 지연수 단(1501, 1502, 1510, 1512, 1513)을 통해 주기파(OSC)가 생성된다. 즉, 5개의 지연수단을 이용해 주기파(OSC)가 생성된다.
제2실시예의 오실레이터부(1320)는 번인 상황인지 아닌지의 여부와, 테스트모드 신호(TM)의 활성화/비활성화 여부에 의해서 주기파(OSC)의 주기를 조절하므로, 제2실시예와 같은 오실레이터부(1320)를 사용하는 경우, 제1실시예에서 보다 더욱더 다양하게 주기파(OSC)의 주기를 조절할 수 있게 된다. 이는 곧 펌핑동작의 속도를 더욱더 다양하게 조절할 수 있음을 의미한다.
도 16은 도 13의 오실레이터부(1310)의 제3실시예 도면이다.
앞선 실시예들에서는 번인 테스트 신호(BI)에 의해 주기파(OSC)의 생성을 위해 사용되는 지연수단(1601~1608)의 갯수를 변경시키는 방법으로 주기파의 주기를 변경하는 예를 설명했다. 제3실시예에서는 지연수단(1601~1608)의 갯수는 물론, 지연수단(1602, 1608)의 지연값을 번인 테스트 신호(BI) 및 테스트모드 신호(TM)에 의해 조절하는 실시예에 대해 설명하기로 한다.
지연수단(1602, 1608)은 내부에 각각 2개씩의 캐패시터를 포함하여 구성된다. 지연수단(1602)의 캐패시터는 번인 테스트 신호(BI)의 논리값에 따라 온/오프된다. 또한, 지연수단(1608)의 캐패시터는 테스트모드 신호(TM)의 논리값에 따라 온/오프된다. 따라서 번인 테스트 신호(BI)의 논리값에 따라 지연수단(1602)의 지연값이 변하게 되며, 테스트모드 신호(TM)의 논리값에 따라 지연수단(1608)의 지연값이 변하게 된다.
지연수단(1602, 1608)의 지연값이 제어신호들(BI, TM)에 의해 변경된다는 것은 주기파(OSC)의 주기가 제어신호들(BI, TM)에 의해 변경된다는 것을 의미한다.
번인 테스트 신호(BI)에 의해 주기파(OSC)의 생성을 위해 사용되는 지연수단(1601~1608)의 갯수가 변경되는 것에 대해서는 앞선 제1실시예 부분에서 설명하였으므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
도 17은 고전압을 생성하는 본 발명에 따른 내부전압 생성회로의 일실시예 구성도이다.
내부전압 생성회로는, 고전압 감지부(1710), 오실레이터부(1720), 고전압 펌핑부(1730)를 포함한다.
고전압 감지부(1710)는 고전압의 레벨이 충분히 높지 않은 경우 감지신호(PPES)를 활성화해 출력한다. 감지신호(PPES)가 활성화되었다 함은 오실레이터부로부(1720)터 주기파(OSC)가 출력됨을 의미하며, 감지신호(PPES)가 비활성화되었다 함은 오실레이터부(1720)로부터 주기파(OSC)가 출력되지 아니함을 의미한다. 이러한 고전압 감지부(1710)는 종래의 고전압 감지부(도 7의 40)와 동일하게 설계될 수 있다.
고전압 감지부(1710)는 내부전압 생성회로가 고전압(VPP)의 펌핑이 필요할 때에만 고전압(VPP)의 펌핑을 하도록 하기 위해 구비된다. 따라서 내부전압 생성회로가 항상 고전압(VPP)을 펌핑하도록 설계되는 경우에, 내부전압 생성회로는 고전압 감지부(1710) 없이 실시될 수 있다.
오실레이터부(1720)는 감지신호의 활성화기에 주기파를 출력하며, 감지신호의 비활성화시에는 주기파를 출력하지 않는다. 종래의 오실레이터부(도 7의 50)는 감지신호가 활성화되기만 하면 항상 일정한 주기를 유지하는 주기파를 출력했다. 이와는 다르게 본 발명에 따른 오실레이터부는 번인 상황인지의 여부에 따라 자신이 출력하는 주기파의 주기를 조절한다. 번인 상황에서는 주기파(OSC)를 빠르게 해(주파수↑, 주기↓) 고전압(VPP)의 펌핑 동작이 빠르게 일어날 수 있도록 조절하며, 번인 상황이 아닐 때에는 주기파(OSC)를 번인 상황보다는 느리게(주파수↓, 주기↑) 조절한다.
오실레이터부(1720)는 도 14,15,16과 동일하게 구성될 수 있다. 다만, 감지신호(PPES)는 감지신호(BBWEB)와는 다르게 '하이'로 활성화되므로, 노아게이트(1401, 1501, 1601)를 낸드게이트로 변경하고, 감지신호(BBWEB) 대신에 감지신호(PPES)를 입력해 주면 된다.
고전압 펌핑부(1730)는 주기파(OSC)에 응답하여 고전압(VPP)을 생성한다. 고전압(VPP)은 펌핑 동작에 의해 생성되는데, 고전압(VPP)을 펌핑하는 속도는 주기파(OSC)의 주기에 따라 변한다. 이러한 고전압 펌핑부(1730)는 종래의 고전압 펌핑부(도 7의 60)와 동일하게 설계될 수 있다.
본 발명은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도 1은 음전압을 생성하는 종래의 내부전압 생성회로의 블록도.
도 2는 도 1의 음전압 감지부(10)의 상세 회로도.
도 3은 도 1의 오실레이터부(20)의 상세 회로도.
도 4는 도 1의 펌프제어부(31)의 상세 회로도이며, 도 5는 펌프제어부(31)의 동작 타이밍도.
도 6은 도 1의 차지펌프부(32)의 상세 회로도.
도 7은 종래의 고전압 펌핑회로의 블록도.
도 8은 도 7의 고전압 감지부(40)의 상세 회로도.
도 9는 도 7의 오실레이터부(50)의 상세 회로도.
도 10은 도 7의 펌프제어부(61)의 상세 회로도이며, 도 11은 펌프제어부(70)의 동작 타이밍도.
도 12는 도 7의 차지펌프부(62)의 상세 회로도.
도 13은 음전압을 생성하는 본 발명에 따른 내부전압 생성회로의 일실시예 도면.
도 14는 도 13의 오실레이터부(1320)의 제1실시예 구성도.
도 15는 도 13의 오실레이터부(1320)의 제2실시예 도면.
도 16은 도 13의 오실레이터부(1310)의 제3실시예 도면.
도 17은 고전압을 생성하는 본 발명에 따른 내부전압 생성회로의 일실시예 구성도.

Claims (18)

  1. 번인(burn-in) 상황인지의 여부에 따라 주기가 변하는 주기파를 출력하는 오실레이터부; 및
    상기 주기파에 응답하여 음전압을 생성하는 음전압 펌핑부
    를 포함하는 내부전압 생성회로.
  2. 제 1항에 있어서,
    상기 오실레이터부는,
    링 형태로 연결된 다수의 지연수단을 포함하여 구성되며, 상기 지연수단들 중 상기 주기파의 생성을 위해 사용되는 지연수단의 갯수는 번인 테스트 신호에 의해 결정되는 것을 특징으로 하는 내부전압 생성회로.
  3. 제 2항에 있어서,
    상기 지연수단의 갯수는,
    상기 주기파의 주기를 조절하기 위한 테스트모드 신호에 의해서도 결정되는 것을 특징으로 하는 내부전압 생성회로.
  4. 제 2항에 있어서,
    상기 지연수단들 중 적어도 하나 이상의 지연값은,
    상기 주기파의 주기를 조절하기 위한 테스트모드 신호에 의해 결정되는 것을 특징으로 하는 내부전압 생성회로.
  5. 제 1항에 있어서,
    상기 오실레이터부는,
    링 형태로 연결된 다수의 지연수단을 포함하여 구성되며, 상기 지연수단들 중 적어도 하나 이상의 지연수단의 지연값은 번인 테스트 신호에 의해 변경되는 것을 특징으로 하는 내부전압 생성회로.
  6. 제 5항에 있어서,
    상기 지연수단은,
    적어도 하나의 캐패시터를 포함하며, 상기 캐패시터의 온/오프가 상기 번인 테스트 신호에 의해 결정되는 것을 특징으로 하는 내부전압 생성회로.
  7. 제 1항에 있어서,
    상기 내부전압 생성회로는,
    상기 음전압의 레벨을 감지해 상기 오실레이터부의 활성화/비활성화를 결정하는 감지신호를 생성하는 음전압 감지부를 더 포함하는 것을 특징으로 하는 내부전압 생성회로.
  8. 제 1항에 있어서,
    상기 음전압 펌핑부는,
    상기 주기파에 응답해 펌프제어신호를 생성하는 펌프제어부; 및
    상기 펌프제어신호에 응답해 상기 음전압을 생성하는 차지펌프부
    를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  9. 제 7항에 있어서,
    상기 음전압 감지부는,
    상기 음전압을 입력받는 트랜지스터의 저항값 변화를 이용해 상기 감지신호를 생성하는 것을 특징으로 하는 내부전압 생성회로.
  10. 번인(burn-in) 상황인지의 여부에 따라 주기가 변하는 주기파를 출력하는 오실레이터부; 및
    상기 주기파에 응답하여 전원전압보다 높은 고전압을 생성하는 고전압 생성부
    를 포함하는 내부전압 생성회로.
  11. 제 10항에 있어서,
    상기 오실레이터부는,
    링 형태로 연결된 다수의 지연수단을 포함하여 구성되며, 상기 지연수단들 중 상기 주기파의 생성을 위해 사용되는 지연수단의 갯수는 번인 테스트 신호에 의해 결정되는 것을 특징으로 하는 내부전압 생성회로.
  12. 제 11항에 있어서,
    상기 지연수단의 갯수는,
    상기 주기파의 주기를 조절하기 위한 테스트모드 신호에 의해서도 결정되는 것을 특징으로 하는 내부전압 생성회로.
  13. 제 11항에 있어서,
    상기 지연수단들 중 적어도 하나 이상의 지연값은,
    상기 주기파의 주기를 조절하기 위한 테스트모드 신호에 의해 결정되는 것을 특징으로 하는 내부전압 생성회로.
  14. 제 10항에 있어서,
    상기 오실레이터부는,
    링 형태로 연결된 다수의 지연수단을 포함하여 구성되며, 상기 지연수단들 중 적어도 하나 이상의 지연수단의 지연값은 번인 테스트 신호에 의해 변경되는 것을 특징으로 하는 내부전압 생성회로.
  15. 제 14항에 있어서,
    상기 지연수단은,
    적어도 하나의 캐패시터를 포함하며, 상기 캐패시터의 온/오프가 상기 번인 테스트 신호에 의해 결정되는 것을 특징으로 하는 내부전압 생성회로.
  16. 제 10항에 있어서,
    상기 내부전압 생성회로는,
    상기 고전압의 레벨을 감지해 상기 오실레이터부의 활성화/비활성화를 결정하는 감지신호를 생성하는 고전압 감지부를 더 포함하는 것을 특징으로 하는 내부전압 생성회로.
  17. 제 10항에 있어서,
    상기 고전압 펌핑부는,
    상기 주기파에 응답해 펌프제어신호를 생성하는 펌프제어부; 및
    상기 펌프제어신호에 응답해 상기 고전압을 생성하는 차지펌프부
    를 포함하는 것을 특징으로 하는 내부전압 생성회로.
  18. 제 16항에 있어서,
    상기 고전압 감지부는,
    상기 고전압을 전압분배해 출력하는 전압분배부; 및
    상기 전압분배부의 출력전압과 기준전압을 비교해 상기 감지신호를 출력하는 비교부
    를 포함하는 것을 특징으로 하는 내부전압 생성회로.
KR1020080085849A 2008-09-01 2008-09-01 내부전압 생성회로 Ceased KR20100026728A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080085849A KR20100026728A (ko) 2008-09-01 2008-09-01 내부전압 생성회로
US12/345,620 US20100052776A1 (en) 2008-09-01 2008-12-29 Internal voltage generating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080085849A KR20100026728A (ko) 2008-09-01 2008-09-01 내부전압 생성회로

Publications (1)

Publication Number Publication Date
KR20100026728A true KR20100026728A (ko) 2010-03-10

Family

ID=41724438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080085849A Ceased KR20100026728A (ko) 2008-09-01 2008-09-01 내부전압 생성회로

Country Status (2)

Country Link
US (1) US20100052776A1 (ko)
KR (1) KR20100026728A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208477552U (zh) * 2018-04-01 2019-02-05 印芯科技股份有限公司 光学识别模块
CN109102832B (zh) * 2018-09-12 2021-07-06 中国电子科技集团公司第五十八研究所 一种负向电压传输电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517532A (en) * 1983-07-01 1985-05-14 Motorola, Inc. Programmable ring oscillator
KR100262750B1 (ko) * 1996-10-22 2000-09-01 김영환 반도체 메모리 소자의 전압 발생 장치
KR100259336B1 (ko) * 1997-04-15 2000-06-15 김영환 반도체 소자의 오토 리프레쉬 제어회로
KR100244463B1 (ko) * 1997-04-16 2000-02-01 김영환 반도체 소자의 기판전원 발생회로
KR100273210B1 (ko) * 1997-04-22 2000-12-15 김영환 데이터 입출력 감지형 기판전압 발생회로
JP2002501654A (ja) * 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
US6714065B2 (en) * 2001-10-26 2004-03-30 Renesas Technology Corp. Semiconductor device including power supply circuit conducting charge pumping operation
JP3688689B2 (ja) * 2003-04-22 2005-08-31 株式会社東芝 Ｄｃ−ｄｃコンバータ
KR100576922B1 (ko) * 2004-04-19 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
US7710193B2 (en) * 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
JP4908161B2 (ja) * 2006-11-16 2012-04-04 株式会社東芝 電源回路および半導体記憶装置
KR100915816B1 (ko) * 2007-10-04 2009-09-07 주식회사 하이닉스반도체 내부 전압 생성 회로

Also Published As

Publication number Publication date
US20100052776A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR101003140B1 (ko) 내부 전원 발생 장치와 그의 제어 방법
KR20200068262A (ko) 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
US20120153986A1 (en) Semiconductor device and method for operating the same
KR100626915B1 (ko) 온도 보상 셀프 리프레쉬 주기 제어 장치
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR20100026728A (ko) 내부전압 생성회로
US8749299B2 (en) Semiconductor device generating varied internal voltages
KR20080043500A (ko) 내부전압 검출기 및 이를 이용한 내부전압 발생장치
US8587366B2 (en) Semiconductor device
US20180259992A1 (en) Voltage generation circuit and integrated circuit including the same
KR100937950B1 (ko) 내부전압 방전회로 및 제어방법
US7978536B2 (en) Semiconductor memory device and method of operating the same
KR100925391B1 (ko) 반도체 메모리 장치의 디스차지 회로
KR20030002508A (ko) 안정적인 승압 전압을 발생시킬 수 있는 반도체 메모리장치의 승압 전압 발생 회로
US7656222B2 (en) Internal voltage generator
KR20100050139A (ko) 펌핑전압 감지회로 및 이를 포함하는 펌핑전압 생성회로
KR100922885B1 (ko) 내부전압 발생회로
KR20050115061A (ko) 반도체 기억 소자 및 그의 내부 전압 조절 방법
KR100771870B1 (ko) 반도체 메모리장치의 승압전압 검출회로 및 이를 제어하는방법
US7990206B2 (en) Device for supplying temperature dependent negative voltage
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR20100064157A (ko) 내부 전압 생성회로
KR20080070929A (ko) 전압 레벨 검출기 및 이를 구비하는 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080901

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100826

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110222

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100826

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I