[go: up one dir, main page]

KR20090104160A - Input circuit of semiconductor device - Google Patents

Input circuit of semiconductor device Download PDF

Info

Publication number
KR20090104160A
KR20090104160A KR1020080029448A KR20080029448A KR20090104160A KR 20090104160 A KR20090104160 A KR 20090104160A KR 1020080029448 A KR1020080029448 A KR 1020080029448A KR 20080029448 A KR20080029448 A KR 20080029448A KR 20090104160 A KR20090104160 A KR 20090104160A
Authority
KR
South Korea
Prior art keywords
signal
differential signal
differential
input
buffer
Prior art date
Application number
KR1020080029448A
Other languages
Korean (ko)
Inventor
변상연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080029448A priority Critical patent/KR20090104160A/en
Publication of KR20090104160A publication Critical patent/KR20090104160A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 설계기술에 관한 것으로서, 반도체 소자에서 입력신호를 정확히 감지하고 내부회로에서 사용하기 적절한 신호레벨로 변환하기 위해 사용하는 기술에 관한 것이다. 본 발명은 전류소모가 적고 차지하는 면적이 작으며 정확한 대칭형태의 차동신호를 생성하는 입력회로를 제공하는 그 목적으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a technology used to accurately detect an input signal in a semiconductor device and convert it into a signal level suitable for use in an internal circuit. It is an object of the present invention to provide an input circuit which generates a small current consumption, a small area, and generates a differential symmetric signal.

종래의 기술에서는 차동신호(DIFFERENTIAL SIGNAL)를 생성하기 위해 다수의 입력버퍼를 구비하거나 인버터와 트랜스미션 게이트를 구비하는 것으로 요약된다. 본 발명에서는 입력 버퍼링 수단에서 출력되는 단일신호(SINGLE ENDED SIGNAL)를 차동신호(DIFFERENTIAL SIGNAL)의 형태로 변환하기 위해 두 개의 동일한 구조와 전기적 특성을 가진 배타적 부정논리합부 이용하였다. 또한, 두 개의 동일한 구조와 전기적 특성을 가진 배타적 논리합부를 이용하였다. 본 발명에서 제안한 기술에 따르면 차동신호를 구성하는 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 생성하기 위해서 간단한 구조와 동일한 전기적 특성을 가진 장치를 구비한 차동신호 생성수단을 이용한다. 이로서, 전류소모와 면적 측면에서 유리하며 동일한 특성을 가진 장치를 이용함으로서 PVT(PROCESS VOLTAGE TEMPERATURE) 변화에 대해서도 정확히 대칭적인 차동신호(DIFFERENTIAL SIGNAL)를 생성할 수 있다.In the prior art, it is summarized as having a plurality of input buffers or having an inverter and a transmission gate to generate a differential signal (DIFFERENTIAL SIGNAL). In the present invention, in order to convert a single signal (SINGLE ENDED SIGNAL) output from the input buffering means into a differential signal (DIFFERENTIAL SIGNAL), an exclusive negative logic unit having two identical structures and electrical characteristics is used. In addition, an exclusive logic joint with two identical structures and electrical characteristics was used. According to the technique proposed by the present invention, a differential signal generating means having a device having the same electrical characteristics as the simple structure is used to generate the POSITIVE SIGNAL and the NEGATIVE SIGNAL constituting the differential signal. Thus, by using a device having the same characteristics and advantageous in terms of current consumption and area, it is possible to generate a precisely symmetrical differential signal (DIFFERENTIAL SIGNAL) for PVT (PROCESS VOLTAGE TEMPERATURE) changes.

Description

반도체 소자의 입력회로{INPUT CIRCUIT FOR SEMICONDUCTOR DEVICE}Input Circuit of Semiconductor Device {INPUT CIRCUIT FOR SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계기술에 관한 것으로서, 반도체 소자에서 입력신호를 정확히 감지하고 내부회로에서 사용하기 적절한 신호레벨로 변환하기 위해 사용하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a technology used to accurately detect an input signal in a semiconductor device and convert it into a signal level suitable for use in an internal circuit.

일반적으로 반도체 소자는 입력신호를 받아들여 특정된 기능을 수행하고 그 결과를 출력신호로 내보내게 된다. 이러한 출력신호는 다시 다른 기능을 수행하는 반도체 소자로 전달되고 이러한 과정은 원하는 결과를 얻기 위해 정해진 규칙에 따라 연속적으로 반복된다. 즉, 반도체 소자와 소자 사이에 서로 신호를 주고받으면서 다양한 기능을 수행하게 된다.In general, a semiconductor device receives an input signal, performs a specified function, and outputs the result as an output signal. This output signal is passed back to the semiconductor device to perform another function and this process is repeated continuously according to a predetermined rule to obtain a desired result. That is, the semiconductor device and the device perform various functions while exchanging signals with each other.

반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE)와 메모리 컨트롤러(MEMORY CONTROLLER)의 경우에도 서로 신호를 주고받으면서 정해진 동작을 수행하게 된다. 최근에는 고속으로 신호를 전송하면서 신호에 유입되는 잡음(NOISE)의 영향을 줄이기 위해서 단일신호(SINGLE ENDED SIGNAL) 형태의 신호전송보다는 잡 음(NOISE)의 영향에 비교적 강한 차동신호(DIFFERENTIAL SIGNAL) 형태로 신호를 전송하고 있다. 이 때 메모리 컨트롤러(MEMORY CONTROLLER)에서 전송하는 신호를 정확히 감지하기 위해 반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE)는 입력회로를 구비하고 있다. 일반적으로 입력회로는 입력버퍼(INPUT BUFFER)와 래치(LATCH)를 구비하고 있다. 이러한 입력회로에서 입력신호를 반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE) 내부에서 사용하기 적절한 신호레벨로 변환시키는 기능 등을 수행하게 된다.The semiconductor memory device and the memory controller also perform a predetermined operation while exchanging signals with each other. Recently, in order to reduce the influence of noise introduced into a signal while transmitting a signal at a high speed, a differential signal type that is relatively strong to the influence of noise rather than a single signal signal transmission is used. Is sending a signal. At this time, the semiconductor memory device (SEMICONDUCTOR MEMORY DEVICE) is provided with an input circuit to accurately detect the signal transmitted from the memory controller. In general, the input circuit includes an input buffer and an latch. In such an input circuit, a function of converting an input signal into a signal level suitable for use in a semiconductor memory device is performed.

입력버퍼(INPUT BUFFER)에는 반도체 메모리 장치(SEMICONDUCTOR MEMORY DEVICE) 외부에서 인가되는 차동신호(DIFFERENTIAL SIGNAL)의 입력신호를 감지하여 래치(LATCH)로 전달하는데 일반적으로 래치에서는 인가받는 신호의 레벨을 증폭시키고 다음 회로로 적절한 타이밍에 신호를 전달하기 위한 기능을 수행한다. 신호를 증폭시키기 위해서 차동증폭회로가 주로 사용이 되는데, 이를 위해서 입력버퍼에서 출력되는 단일신호(SINGLE ENDED SIGNAL) 형태를 차동신호(DIFFERENTIAL SIGNAL) 형태로 변환시키는 과정이 필요하다.INPUT BUFFER detects the input signal of DIFFERENTIAL SIGNAL applied from outside of semiconductor memory device and transmits it to LATCH. Generally, the latch amplifies the level of applied signal. The next circuit performs the function to deliver the signal at the appropriate timing. In order to amplify the signal, a differential amplifier circuit is mainly used. For this, a process of converting a single signal output form an input buffer into a differential signal type is required.

종래의 기술에서는 입력버퍼에서 출력되는 단일신호를 차동신호로 변환시키기 위해서 다수의 입력버퍼를 구비하여 차동신호를 생성하거나 인버터(INVERTER)와 트랜스미션 게이트(TRANSMISSION GATE)를 이용하여 차동신호를 생성하였다. 하지만, 종래의 방법은 인버터를 다수개 구비하면서 면적을 많이 차지하고 전류의 소모가 증가되는 단점이 있었다. 또한, 인버터와 트랜스미션 게이트를 사용하는 경우에는 인버터를 통해 생성된 신호와 트랜스미션 게이트를 통해 생성된 신호의 슬루우 레이트(SLEW RATE)가 동일하지 않기 때문에 생성되는 차동신호가 정확히 대칭되지 않는 경우가 발생한다. 더욱이 PVT(PROCESS VOLTAGE TEMPERATURE) 변화에 따라 슬루우 레이트(SLEW RATE)의 차이가 더욱 커지게 되고 이러한 경우에 차동신호를 사용하는 데 있어서 셋업타임(SETUP TIME)과 홀드타임(HOLD TIME)이 나빠지기 때문에 동작 주파수에 제한이 생기게 된다.In the related art, in order to convert a single signal output from an input buffer into a differential signal, a differential signal is generated by using a plurality of input buffers or a differential signal is generated by using an inverter and a transmission gate. However, the conventional method has a disadvantage in that it takes up a lot of area while increasing the consumption of current while having a plurality of inverters. In addition, when the inverter and the transmission gate are used, the differential signal generated is not exactly symmetrical because the SLEW RATE of the signal generated by the inverter and the signal generated by the transmission gate is not the same. do. Furthermore, as the PVT (PROCESS VOLTAGE TEMPERATURE) changes, the difference in the SLEW RATE becomes larger, and in this case, the setup time and hold time become worse in using the differential signal. This places a limit on the operating frequency.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 제안된 것으로, 전류소모가 적고 차지하는 면적이 작으며 정확한 대칭형태의 차동신호를 생성하는 입력회로를 제공하는 그 목적으로 한다.The present invention has been proposed to solve the above-mentioned conventional problems, and an object thereof is to provide an input circuit for generating a differential signal having a small current consumption, a small area, and an accurate symmetrical type.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단; 상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 부정논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 부정논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및 상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단을 구비하는 반도체 소자가 제공된다.According to an aspect of the present invention for achieving the above technical problem, an input buffering means for buffering the input signal of the differential signal form to generate a buffer signal of the single signal form; Differential signal generation means for generating a differential signal corresponding to an output of a first exclusive negative logic unit for inputting the buffer signal and a power supply voltage and a second exclusive negative logic unit for inputting the buffer signal and a ground voltage; And latching means for latching the input signal through the differential signal.

또한, 본 발명의 다른 측면에 따르면, 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단; 상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및 상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단을 구비하는 반도체 소자가 제공된다.In addition, according to another aspect of the invention, the input buffering means for buffering the input signal of the differential signal form to generate a buffer signal of the single signal form; Differential signal generation means for generating a differential signal corresponding to an output of a first exclusive logic summ that inputs the buffer signal and a power supply voltage, and a second exclusive logic summ that inputs the buffer signal and ground voltage; And latching means for latching the input signal through the differential signal.

종래의 기술에서는 차동신호(DIFFERENTIAL SIGNAL)를 생성하기 위해 다수의 입력버퍼를 구비하거나 인버터와 트랜스미션 게이트를 구비하는 것으로 요약된다. 본 발명에서는 입력 버퍼링 수단에서 출력되는 단일신호(SINGLE ENDED SIGNAL)를 차동신호(DIFFERENTIAL SIGNAL)의 형태로 변환하기 위해 두 개의 동일한 구조와 전기적 특성을 가진 배타적 부정논리합부 이용하였다. 또한, 두 개의 동일한 구조와 전기적 특성을 가진 배타적 논리합부를 이용하였다. 본 발명에서 제안한 기술에 따르면 차동신호를 구성하는 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 생성하기 위해서 간단한 구조와 동일한 전기적 특성을 가진 장치를 구비한 차동신호 생성수단을 이용한다. 이로서, 전류소모와 면적 측면에서 유리하며 동일한 특성을 가진 장치를 이용함으로서 PVT(PROCESS VOLTAGE TEMPERATURE) 변화에 대해서도 정확히 대칭적인 차동신호(DIFFERENTIAL SIGNAL)를 생성할 수 있다.In the prior art, it is summarized as having a plurality of input buffers or having an inverter and a transmission gate to generate a differential signal (DIFFERENTIAL SIGNAL). In the present invention, in order to convert a single signal (SINGLE ENDED SIGNAL) output from the input buffering means into a differential signal (DIFFERENTIAL SIGNAL), an exclusive negative logic unit having two identical structures and electrical characteristics is used. In addition, an exclusive logic joint with two identical structures and electrical characteristics was used. According to the technique proposed by the present invention, a differential signal generating means having a device having the same electrical characteristics as the simple structure is used to generate the POSITIVE SIGNAL and the NEGATIVE SIGNAL constituting the differential signal. Thus, by using a device having the same characteristics and advantageous in terms of current consumption and area, it is possible to generate a precisely symmetrical differential signal (DIFFERENTIAL SIGNAL) for PVT (PROCESS VOLTAGE TEMPERATURE) changes.

본 발명에 따르면 간단하면서 동일한 구조의 장치를 이용해서 차동신호를 생성함으로서, PVT(PROCESS VOLTAGE TEMPERATURE) 변화에서도 정확히 대칭적인 차동신호(DIFFERENTIAL SIGNAL)를 생성할 수 있으며 면적과 전류소모 측면에서 보다 유리하다.According to the present invention, by generating a differential signal using a device having a simple and identical structure, it is possible to generate a precisely symmetrical differential signal (DIFFERENTIAL SIGNAL) even in a PVT (PROCESS VOLTAGE TEMPERATURE) change, which is more advantageous in terms of area and current consumption. .

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 입력회로이다.1 is an input circuit of a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 반도체 소자는 차동신호(DIFFERENTIAL SIGNAL) 형태의 입력신호(IN, INb)를 버퍼링하여 단일신호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성하기 위한 입력버퍼(10), 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 부정논리합부(21)와 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 부정논리합부(22)의 출력에 대응하는 차동신호(DOUT, DOUTb)를 생성하기 위한 차동신호 생성기(20), 차동신호(DOUT, DOUTb)를 통해 입력신호(IN)를 래치하기 위한 래치(30)를 구비한다.Referring to FIG. 1, the semiconductor device buffers input signals IN and INb in the form of differential signals, and generates an input buffer 10 for generating a single signal SINGLE ENDED SIGNAL. The first exclusive negative logic unit 21 for inputting the buffer signal BOUT and the power supply voltage VDD and the second exclusive negative logic unit 22 for inputting the buffer signal BOUT and the ground voltage VSS. And a differential signal generator 20 for generating differential signals DOUT and DOUTb corresponding to the output of the latch, and a latch 30 for latching the input signal IN through the differential signals DOUT and DOUTb.

상기와 같이 구성되는 반도체 소자의 동작은 다음과 같이 이루어진다.The operation of the semiconductor device configured as described above is performed as follows.

입력버퍼(10)는 차동신호(DIFFERENTIAL SIGNAL) 형태로 외부에서 인가되는 입력신호(IN, INb)를 내부회로에서 사용하기 적절한 신호레벨로 버퍼링하여 단일신호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성한다. The input buffer 10 buffers the input signals IN and INb, which are externally applied in the form of differential signals, to a signal level suitable for use in an internal circuit, thereby buffering a single signal (SINGLE ENDED SIGNAL) type buffer signal (BOUT). )

이후, 차동신호 생성기(20)는 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 부정논리합부(21)에서 버퍼신호(BOUT)에 대응하는 정신호(POSITIVE SIGNAL)를 생성하며, 이와 동시에 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 부정논리합부(22)에서 버퍼신호(BOUT)에 대응하는 부신호(NEGATIVE SIGNAL)를 생성한다. 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 이용하여 차동신호(DOUT, DOUTb)를 출력하며, 래치(30)에서 차동신호(DOUT, DOUTb)를 이용하여 신호의 레벨을 증폭시키고 연결된 다음 회로로 적절한 타이밍에 출력신호(LOUT)를 전달하기 위한 기능을 수행한다. 본 실시예에서 정신호(POSITIVE SIGNAL)는 차동신호 생성기(20)에 입력되는 버퍼신호(BOUT)와 같은 위상을 가지며, 부신호(NEGATIVE SIGNAL)는 버퍼신호(BOUT)와 반대의 위상을 가진 신호로 정의된다. Thereafter, the differential signal generator 20 generates the positive signal POSITIVE SIGNAL corresponding to the buffer signal BOUT from the first exclusive negative logic unit 21 that inputs the buffer signal BOUT and the power supply voltage VDD. At the same time, the second exclusive negative logic unit 22, which receives the buffer signal BOUT and the ground voltage VSS, generates a negative signal NEGATIVE SIGNAL corresponding to the buffer signal BOUT. Outputs differential signals DOUT and DOUTb using POSITIVE SIGNAL and NEGATIVE SIGNAL, and amplifies the signal level using differential signals DOUT and DOUTb in latch 30 and connects the next circuit. This function delivers the output signal LOUT at the proper timing. In the present exemplary embodiment, the positive signal POSITIVE SIGNAL has the same phase as the buffer signal BOUT input to the differential signal generator 20, and the negative signal NEGATIVE SIGNAL is a signal having a phase opposite to that of the buffer signal BOUT. Is defined.

상기 실시예에서 제1 배타적 부정논리합부(21)와 제2 배타적 부정논리합부(22)는 다양한 회로의 조합으로 구성될 수 있지만 생성되는 정신호와 부신호의 슬루우 레이트(SLEW RATE)와 전기적 특성을 동일하게 유지하기 위해 동일한 구조를 가진 회로를 구비해야 한다. 이로써, PVT(PROCESS VOLTAGE TEMPERATURE) 변동이 발생하여도 정확히 대칭이 되는 차동신호(DOUT, DOUTb)를 생성할 수 있다.In the above embodiment, the first exclusive negation logic unit 21 and the second exclusive negation logic unit 22 may be configured by a combination of various circuits, but the slew rate and electrical characteristics of the generated positive and negative signals are generated. In order to keep the same, circuits having the same structure must be provided. As a result, differential signals DOUT and DOUTb which are exactly symmetrical even when PVT fluctuation occurs may be generated.

도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 입력회로이다.2 is an input circuit of a semiconductor device according to another embodiment of the present invention.

도 2를 참조하면, 반도체 소자는 차동신호(DIFFERENTIAL SIGNAL) 형태의 입력신호(IN, INb)를 버퍼링하여 단일신호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성하기 위한 입력버퍼(40), 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 논리합부(51)와 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 논리합부(52)의 출력에 대응하는 차동신호(DOUT, DOUTb)를 생성하기 위한 차동신호 생성기(50), 차동신호(DOUT, DOUTb)를 통해 입력신호(IN)를 래치하기 위한 래치(60)를 구비한다.Referring to FIG. 2, the semiconductor device buffers the input signals IN and INb in the form of a differential signal, and generates an input buffer 40 in the form of a single signal SINGLE ENDED SIGNAL. And the output of the first exclusive logic sum unit 51 for inputting the buffer signal BOUT and the power supply voltage VDD and the second exclusive logic sum unit 52 for inputting the buffer signal BOUT and the ground voltage VSS. And a differential signal generator 50 for generating differential signals DOUT and DOUTb corresponding to the latch 60 and a latch 60 for latching the input signal IN through the differential signals DOUT and DOUTb.

상기와 같이 구성되는 반도체 소자의 동작은 다음과 같이 이루어진다.The operation of the semiconductor device configured as described above is performed as follows.

입력버퍼(40)는 차동신호(DIFFERENTIAL SIGNAL) 형태로 외부에서 인가되는 입력신호(IN, INb)를 내부회로에서 사용하기 적절한 신호레벨로 버퍼링하여 단일신 호(SINGLE ENDED SIGNAL) 형태의 버퍼신호(BOUT)를 생성한다. The input buffer 40 buffers the input signals IN and INb, which are externally applied in the form of differential signals, to a signal level suitable for use in an internal circuit, and forms a single signal (SINGLE ENDED SIGNAL) buffer signal ( BOUT).

이후, 차동신호 생성기(50)는 버퍼신호(BOUT)와 전원전압(VDD)을 입력으로 하는 제1 배타적 논리합부(51)에서 버퍼신호(BOUT)에 대응하는 부신호(NEGATIVE SIGNAL)를 생성하며, 이와 동시에 버퍼신호(BOUT)와 접지전압(VSS)을 입력으로 하는 제2 배타적 논리합부(52)에서 버퍼신호(BOUT)에 대응하는 정신호(POSITIVE SIGNAL)를 생성한다. 정신호(POSITIVE SIGNAL)와 부신호(NEGATIVE SIGNAL)를 이용하여 차동신호(DOUT, DOUTb)를 출력하며, 래치(60)에서 차동신호(DOUT, DOUTb)를 이용하여 신호의 레벨을 증폭시키고 연결된 다음 회로로 적절한 타이밍에 출력신호(LOUT)를 전달하기 위한 기능을 수행한다. 본 실시예에서 정신호(POSITIVE SIGNAL)는 차동신호 생성기(50)에 입력되는 버퍼신호(BOUT)와 같은 위상을 가지며, 부신호(NEGATIVE SIGNAL)는 버퍼신호(BOUT)와 반대의 위상을 가진 신호로 정의된다.Thereafter, the differential signal generator 50 generates a sub-signal NEGATIVE SIGNAL corresponding to the buffer signal BOUT in the first exclusive logical sum unit 51 that receives the buffer signal BOUT and the power supply voltage VDD. At the same time, the second exclusive logical sum unit 52 that receives the buffer signal BOUT and the ground voltage VSS generates a positive signal POSITIVE SIGNAL corresponding to the buffer signal BOUT. Outputs differential signals DOUT and DOUTb using POSITIVE SIGNAL and NEGATIVE SIGNAL, and amplifies the signal level using differential signals DOUT and DOUTb in latch 60 and connects the next circuit. This function delivers the output signal LOUT at the proper timing. In the present embodiment, the positive signal POSITIVE SIGNAL has the same phase as the buffer signal BOUT input to the differential signal generator 50, and the negative signal NEGATIVE SIGNAL is a signal having a phase opposite to that of the buffer signal BOUT. Is defined.

상기 실시예에서 제1 배타적 논리합부(51)와 제2 배타적 논리합부(52)는 다양한 회로의 조합으로 구성될 수 있지만 생성되는 정신호와 부신호의 슬루우 레이트(SLEW RATE)와 전기적 특성을 동일하게 유지하기 위해 동일한 구조를 가진 회로를 구비해야 한다. 이로써, PVT(PROCESS VOLTAGE TEMPERATURE) 변동이 발생하여도 정확히 대칭이 되는 차동신호(DOUT, DOUTb)를 생성할 수 있다.  In the above embodiment, the first exclusive OR 51 and the second exclusive OR 52 may be configured by a combination of various circuits, but have the same electrical characteristics as the SLEW RATE of the generated positive and negative signals. In order to maintain this, circuits having the same structure must be provided. As a result, differential signals DOUT and DOUTb which are exactly symmetrical even when PVT fluctuation occurs may be generated.

이상, 본 발명의 실시예에 따라 반도체 소자의 입력회로에 대한 구체적인 설명을 하였다. 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기 술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 예컨대, 본 구성에서는 배타적 부정논리합부(21,22)와 배타적 논리합부(51,52)를 구성하는 방법은 다양한 구성으로 이루어질 수 있으며, 차동형태로 인가되는 입력신호(IN, INb)는 데이터 신호에 국한되지 않으며 어드레스 신호, 제어신호 등 신호의 용도와는 관계없이 차동형태로 인가되는 모든 신호에 적용할 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.In the above, the input circuit of the semiconductor device according to the embodiment of the present invention has been described in detail. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention. For example, in this configuration, the methods of configuring the exclusive negation logic units 21 and 22 and the exclusive logic units 51 and 52 may be configured in various configurations, and the input signals IN and INb applied in differential form may be data signals. It is not limited to this and can be applied to all signals applied in differential form regardless of the purpose of the signal such as address signal and control signal. Such a change in the circuit is too many cases, and the change can be easily inferred by a person skilled in the art, so the enumeration thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 반도체 소자의 입력회로이다.1 is an input circuit of a semiconductor device according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 반도체 소자의 입력회로이다.2 is an input circuit of a semiconductor device according to another embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10, 40 : 입력버퍼. 20, 50 : 차동신호 생성기10, 40: Input buffer. 20, 50: differential signal generator

30, 60 : 래치30, 60: latch

21, 22 : 배타적 부정논리합부 51,52 : 배타적 논리합부21, 22: exclusive negative logical sum 51,52: exclusive logical sum

Claims (2)

차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단;Input buffering means for buffering an input signal in the form of a differential signal to generate a buffer signal in the form of a single signal; 상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 부정논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 부정논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및Differential signal generation means for generating a differential signal corresponding to an output of a first exclusive negative logic unit for inputting the buffer signal and a power supply voltage and a second exclusive negative logic unit for inputting the buffer signal and a ground voltage; And 상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단Latching means for latching the input signal via the differential signal 을 구비하는 반도체 소자.A semiconductor device comprising a. 차동신호 형태의 입력신호를 버퍼링하여 단일신호 형태의 버퍼신호를 생성하기 위한 입력 버퍼링 수단;Input buffering means for buffering an input signal in the form of a differential signal to generate a buffer signal in the form of a single signal; 상기 버퍼신호와 전원전압을 입력으로 하는 제1 배타적 논리합부와, 상기 버퍼신호와 접지전압을 입력으로 하는 제2 배타적 논리합부의 출력에 대응하는 차동신호를 생성하기 위한 차동신호 생성수단; 및Differential signal generation means for generating a differential signal corresponding to an output of a first exclusive logic summ that inputs the buffer signal and a power supply voltage, and a second exclusive logic summ that inputs the buffer signal and ground voltage; And 상기 차동신호를 통해 상기 입력신호를 래치하기 위한 래칭수단Latching means for latching the input signal via the differential signal 을 구비하는 반도체 소자.A semiconductor device comprising a.
KR1020080029448A 2008-03-31 2008-03-31 Input circuit of semiconductor device KR20090104160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080029448A KR20090104160A (en) 2008-03-31 2008-03-31 Input circuit of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029448A KR20090104160A (en) 2008-03-31 2008-03-31 Input circuit of semiconductor device

Publications (1)

Publication Number Publication Date
KR20090104160A true KR20090104160A (en) 2009-10-06

Family

ID=41533985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029448A KR20090104160A (en) 2008-03-31 2008-03-31 Input circuit of semiconductor device

Country Status (1)

Country Link
KR (1) KR20090104160A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147923B2 (en) 2011-12-28 2015-09-29 Samsung Electro-Mechanics Co., Ltd. Differential mode amplifier driving circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147923B2 (en) 2011-12-28 2015-09-29 Samsung Electro-Mechanics Co., Ltd. Differential mode amplifier driving circuit

Similar Documents

Publication Publication Date Title
KR100965766B1 (en) Ring Oscillator and Multiphase Clock Correction Circuit Using the Same
US7702705B2 (en) Random number generation circuit
KR100668499B1 (en) Data Output Circuit and Method of Semiconductor Memory Device
US9912324B2 (en) Open-loop quadrature clock corrector and generator
US9571067B2 (en) Semiconductor device with clock-based signal input circuit
US11073862B2 (en) Synchronization circuit and cascaded synchronization circuit for converting asynchronous signal into synchronous signal
US8390329B1 (en) Method and apparatus to compensate for hold violations
JP6467878B2 (en) Multiplexer
KR20090104160A (en) Input circuit of semiconductor device
JP6127759B2 (en) Transmission circuit and output circuit
JP6056632B2 (en) Data holding circuit and semiconductor integrated circuit device
KR20230135929A (en) Data sampling circuit and data transmitter circuit
KR100956775B1 (en) NOR calculation device of semiconductor integrated circuit
KR100630676B1 (en) Flip-flops in semiconductor devices
KR100885487B1 (en) Input device of semiconductor memory device
KR102534157B1 (en) Buffer, multi-phase clock generator, semicondictor apparatus and system using the same
TWI583137B (en) Synchroniser flip-flop
KR100373348B1 (en) Data input device of DDR SDRAM
US7274244B2 (en) Pulse multiplexed output system
KR100321182B1 (en) Counter circuit for data prefetch
KR20240140619A (en) Clock distribution network, a semiconductor apparatus and a semiconductor system including the same, and a clock distribution method thereof
JP5582060B2 (en) Output circuit
US7764100B2 (en) DFLOP circuit for an externally asynchronous-internally clocked system
CN111953343A (en) Digital control subthreshold ring oscillator
KR20120033885A (en) Input circuit structure of semiconductor device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080331

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid