[go: up one dir, main page]

KR20090071705A - 기준전압 선택회로를 이용한 아날로그-디지털 변환기 - Google Patents

기준전압 선택회로를 이용한 아날로그-디지털 변환기 Download PDF

Info

Publication number
KR20090071705A
KR20090071705A KR1020070139576A KR20070139576A KR20090071705A KR 20090071705 A KR20090071705 A KR 20090071705A KR 1020070139576 A KR1020070139576 A KR 1020070139576A KR 20070139576 A KR20070139576 A KR 20070139576A KR 20090071705 A KR20090071705 A KR 20090071705A
Authority
KR
South Korea
Prior art keywords
reference voltage
signal
hold
sample
analog
Prior art date
Application number
KR1020070139576A
Other languages
English (en)
Inventor
윤광섭
손영준
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020070139576A priority Critical patent/KR20090071705A/ko
Publication of KR20090071705A publication Critical patent/KR20090071705A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그-디지털 변환기에 관한 것으로, 기준전압 선택회로를 이용하여 구성 소자를 줄임으로써, 칩 면적을 줄이고 전력소모를 감소시키는 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 관한 것이다.
본 발명은 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 있어서, 저항을 이용하여 전압분배에 의해 기준 전압을 분압하는 전압 분배부와, 전압 분배부로부터 발생된 기준 전압을 선택하여 출력전압을 가변시키는 기준전압 선택스위치부와, 아날로그 입력신호 Vin을 입력받고, 입력받은 아날로그 입력신호의 샘플링 신호 및 홀드 신호를 출력하는 샘플-홀드 스위치부와, 기준전압 선택스위치부의 출력전압 및 샘플-홀드 스위치부의 출력신호를 입력받고, 입력받은 기준전압 선택스위치부의 출력전압 및 샘플-홀드 스위치부의 출력신호를 비교하는 비교부와, 비교부의 비교결과에 따른 출력신호를 증폭시키고, 증폭에 따른 오차를 보정하는 전단 증폭부, 그리고 기준전압 제어신호를 생성하여 기준전압 선택스위치부를 제어하는 스위치 제어부를 포함한다.
아날로그-디지털 변환기, 기준전압 선택회로, 샘플-홀드

Description

기준전압 선택회로를 이용한 아날로그-디지털 변환기{Analog to Digital Converter using reference voltage selecting circuit}
본 발명은 아날로그-디지털 변환기에 관한 것으로, 더욱 상세하게는 기준전압 선택회로를 이용하여 구성 소자를 줄임으로써, 칩 면적을 줄이고 전력소모를 감소시키는 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 관한 것이다.
휴대용 장비의 발전에 따라 저전력 설계의 중요성이 증가하고 있다. 기존의 아날로그-디지털 변환기는 크게 플래쉬, 파이프라인, SAR, 알고리즈믹 구조로 나눌 수 있다.
종래, 아날로그-디지털 변환기에 대한 기술은 대한민국 공개특허 제2003-0055460호 '단일 입력 단의 씨모스 타임 인터리브드 플래쉬 아날로그/디지털 변환장치' 이외에 다수 출원 및 공개된 상태이다.
상기 종래기술은, 아날로그 신호를 제공받는 입력 단을 하나의 입력 단으로 공유한 입력 단과, 상기 입력 단으로부터 제공된 아날로그 신호를 디지털 신호로 변환하는 제1 임의의 개수의 1-GS/s 4-비트 플래쉬 아날로그/디지털 변환기와, 상기 제1 임의의 개수의 1-GS/s 4-비트 플래쉬 ADC에 위상 고정 루프를 이용하여 위 상 클럭을 발생하여 제공하는 다중 위상 클럭 발생기를 포함하는 것을 특징으로 한다.
그러나 플래쉬 구조의 아날로그-디지털 변환기는 N비트 해상도를 구현함에 있어서, 최소 (2N-1)개의 비교기가 필요하며, 해상도의 증가에 따른 전력소모의 증가가 일어나므로 저전력 설계에 적합하지 않다. 그리고 SAR과 알고리즈믹 구조의 경우, 높은 해상도 구현이 가능하지만, 빠른 동작속도를 만족시키기 어려운 문제점이 있다.
본 발명의 목적은, 상기와 같은 문제점을 해결하기 위한 것으로서, 기준전압 선택회로를 이용하여 구성 소자를 줄임으로써, 칩 면적을 줄이고 전력소모를 감소시키는 기준전압 선택회로를 이용한 아날로그-디지털 변환기를 제공함에 있다.
그리고, 본 발명의 다른 목적은, 두 개의 샘플/홀드 스위치를 교대로 사용함으로써, 샘플링률을 향상시키는 기준전압 선택회로를 이용한 아날로그-디지털 변환기를 제공함에도 있다.
본 발명은 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 있어서, 저항을 이용하여 전압분배에 의해 기준 전압을 분압하는 전압 분배부(100); 상기 전압 분배부의 출력단자와 연결되어, 전압 분배부(100)로부터 발생된 기준 전압을 선택하여 출력전압을 가변시키는 기준전압 선택스위치부(200); 아날로그 입력신호 Vin을 입력받고, 입력받은 상기 아날로그 입력신호의 샘플링 신호 및 홀드 신호를 출력하는 샘플-홀드 스위치부(300); 상기 기준전압 선택스위치부의 출력전압 및 상기 샘플-홀드 스위치부의 출력신호를 입력받고, 입력받은 상기 기준전압 선택스위치부의 출력전압 및 샘플-홀드 스위치부의 출력신호를 비교하는 비교부(400); 상기 비교부의 비교결과에 따른 출력신호를 증폭시키고, 증폭에 따른 오차를 보정하는 전단 증폭부(500); 및 기준전압 제어신호를 생성하여 상기 기준전압 선택스위치부 를 제어하는 스위치 제어부(600);를 포함한다.
상기와 같은 본 발명은 기준전압 선택회로를 이용하여 구성 소자를 줄임으로써, 칩 면적을 줄이고 전력소모를 감소시키는 효과가 있다.
그리고, 본 발명은 두 개의 샘플/홀드 회로를 교대로 사용함으로써, 샘플링률을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.
본 발명의 일실시예에 따른 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 관하여 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.
본 발명의 일실시예에 따른 기준전압 선택회로를 이용한 아날로그-디지털 변환기는 도 1에 도시된 바와 같이, 전압 분배부(100), 기준전압 선택스위치부(200), 샘플-홀드 스위치부(300), 비교부(400), 전단 증폭부(500), 스위치 제어부(600) 및 디지털 인코더부(700)를 포함한다.
우선, 전압 분배부(100)는 저항을 이용하여 전압분배에 의해 기준 전원의 전압을 분압한다.
또한, 기준전압 선택스위치부(200)는 전압 분배부(100)의 출력단자와 연결되어, 전압 분배부(100)로부터 발생된 기준 전압을 선택하여 출력전압을 가변시킨다.
또한, 샘플-홀드 스위치부(300)는 제1 샘플/홀드 스위치(310)와 제2 샘플/홀 드 스위치(320)로 구성되어, 아날로그 입력신호 Vin을 입력받아 제1 샘플/홀드 스위치(310)와 제2 샘플/홀드 스위치(320)가 상호 배타적인 동작을 하여, 아날로그 입력신호의 샘플링 신호(Track)와 아날로그 입력신호의 홀드 신호(Hold)를 출력한다.
즉, 예를들어, 제1 샘플/홀드 스위치(310)가 샘플링 동작을 하면, 제2 샘플/홀드 스위치(320)는 홀드 동작을 하고, 제1 샘플/홀드 스위치(310)가 홀드 동작을 하면, 제2 샘플/홀드 스위치(320)는 샘플링 동작을 하게 된다.
또한, 비교부(400)는 기준전압 선택스위치부(200)의 출력전압을 입력받고, 샘플-홀드 스위치부(300)의 출력신호인 아날로그 입력신호의 샘플링 신호 및 홀드 신호를 입력받아, 기준전압 선택스위치부(200)의 출력전압과 샘플-홀드 스위치부(300)의 출력신호를 비교한다.
본 발명의 일실시예에 따른 비교부(400)의 동작신호(comp)는 도 2에 도시된 바와 같이, 아날로그 입력신호가 홀드된 상태에서 두 번의 비교가 이루어지므로, 샘플/홀드 스위치를 하나만 사용할 경우, 샘플링률은 비교제어신호(Ref Control)의 1/4 주파수를 가지게 된다. 따라서, 두 개의 샘플링 스위치를 교대로 사용하여 아날로그 입력신호를 샘플링함으로써, 샘플링률을 비교제어신호의 1/2 주파수까지 올리게 된다.
또한, 전단 증폭부(500)는 비교부(400)의 비교결과에 따른 출력신호를 증폭시키는 증폭모듈(510)과 증폭에 따른 오차를 보정하는 오차보정모듈(520)로 이루어진다.
또한, 스위치 제어부(600)는 기준전압 제어신호를 생성하여 기준전압 선택스위치부(200)를 제어한다.
여기서, 스위치 제어부(600)의 기준전압 선택스위치부(200)를 제어하는 동작을 설명하면 다음과 같다.
우선, 비교부(400)에서 전압 분배부(100)로부터 기준전압 선택스위치부(200)를 통해 입력받은 초기 기준전압과 샘플-홀드 스위치부(300)의 출력신호에 대한 첫 번째 비교동작이 완료되면, 스위치 제어부(600)는 비교부(400)로부터 동작신호를 입력받아, 기준전압 제어신호(Reference Control signal)를 '하이'신호로 생성하여 기준전압 선택스위치부(200)를 제어하고, 비교부(400)의 비교 결과에 따른 기준 전압을 선택하도록 한다.
다음으로 비교부(400)에서 전압 분배부(100)로부터 기준전압 선택스위치부(200)를 통해 입력받은 가변된 기준전압과 샘플-홀드 스위치부(300)의 출력신호에 대한 두 번째 비교동작이 완료되면, 스위치 제어부(600)는 비교부(400)로부터 동작신호를 입력받아, 기준전압 제어신호를 '로우'신호로 생성하고, 기준전압 선택스위치부(200)를 제어하여 초기 기준전압을 선택하도록 한다.
본 발명의 일실시예에 따른 기준전압 선택회로를 이용한 아날로그-디지털 변환기는 아날로그 입력신호가 한번 홀드될 때, 두 번의 비교가 이루어지도록, 두 개의 샘플/홀드 스위치를 교대로 사용함으로써 샘플링률을 2배 빠르게 하는 효과가 있다. 즉, 기존의 플래쉬 구조의 아날로그-디지털 변환기는 N비트 해상도를 구현함 에 있어서 최소 (2N-1)개의 비교기가 필요하나, 본 발명에 따른 기준전압 선택회로를 이용한 아날로그-디지털 변환기는 (2N/2-1)개의 비교기로 구현이 가능하다.
그리고, 디지털 인코더부(700)는 비교부(400)로부터 전단 증폭부(500)를 통해 비교결과 신호를 입력받아 이를 부호화된 디지털 신호로 변환하여 출력한다.
본 발명의 일실시예에서, 6비트 해상도 구현을 위해 7개의 기준전압을 사용하여 아날로그 입력신호의 전압 레벨에 따라 가변되는 기준전압과 비교부(400)의 동작신호(comp)를 살펴본 결과는 도 3에 도시된 바와 같이 나타난다. 본 실시예에 따른 스위치 제어부(600)는 기준전압 제어신호를 생성하여 기준전압 선택스위치부(200)가 초기상태에서 최상위비트(Most Significant Bit)를 출력하는데 필요한 기준 전압을 선택하도록 제어하고, 초기 기준전압을 이용하여 출력된 최상위비트에 의해 기준전압 선택스위치부(200)를 제어하여 최하위비트(Least Significant Bit) 출력에 적합한 기준전압을 선택하도록 한다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일실시예에 따른 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 관한 구성도.
도 2는 본 발명의 일실시예에 따른 기준전압 선택회로를 이용한 아날로그-디지털 변환기의 동작특성에 따른 신호파형을 나타낸 그래프.
도 3은 본 발명의 일실시예에 따른 아날로그 입력신호의 전압 레벨에 따라 가변되는 기준전압과 비교부의 동작신호에 대한 그래프.
<도면 부호에 대한 설명>
100 : 전압 분배부 200 : 기준전압 선택스위치부
300 : 샘플-홀드 스위치부 310 : 제1 샘플/홀드 스위치
320 : 제2 샘플/홀드 스위치 400 : 비교부
500 : 전단 증폭부 510 : 증폭모듈
520 : 오차보정모듈 600 : 스위치 제어부
700 : 디지털 인코더부

Claims (6)

  1. 기준전압 선택회로를 이용한 아날로그-디지털 변환기에 있어서,
    저항을 이용하여 전압분배에 의해 기준 전압을 분압하는 전압 분배부(100);
    상기 전압 분배부의 출력단자와 연결되어, 전압 분배부(100)로부터 발생된 기준 전압을 선택하여 출력전압을 가변시키는 기준전압 선택스위치부(200);
    아날로그 입력신호 Vin을 입력받고, 입력받은 상기 아날로그 입력신호의 샘플링 신호 및 홀드 신호를 출력하는 샘플-홀드 스위치부(300);
    상기 기준전압 선택스위치부의 출력전압 및 상기 샘플-홀드 스위치부의 출력신호를 입력받고, 입력받은 상기 기준전압 선택스위치부의 출력전압 및 샘플-홀드 스위치부의 출력신호를 비교하는 비교부(400);
    상기 비교부의 비교결과에 따른 출력신호를 증폭시키고, 증폭에 따른 오차를 보정하는 전단 증폭부(500); 및
    기준전압 제어신호를 생성하여 상기 기준전압 선택스위치부를 제어하는 스위치 제어부(600); 를 포함하는 것을 특징으로 하는 기준전압 선택회로를 이용한 아날로그-디지털 변환기.
  2. 제 1 항에 있어서,
    상기 비교부(400)로부터 상기 전단 증폭부(500)를 통해 비교결과 신호를 입 력받아 이를 부호화된 디지털 신호로 변환하여 출력하는 디지털 인코더부(700);를 더 포함하는 것을 특징으로 하는 기준전압 선택회로를 이용한 아날로그-디지털 변환기.
  3. 제 1 항에 있어서,
    상기 샘플-홀드 스위치부(300)는,
    아날로그 입력신호 Vin을 입력받아 아날로그 입력신호의 샘플링 신호(Track) 및 홀드 신호(Hold)를 출력하는 제1 샘플/홀드 스위치(310); 및 제2 샘플/홀드 스위치(320);를 포함하는 것을 특징으로 하는 기준전압 선택회로를 이용한 아날로그-디지털 변환기.
  4. 제 3 항에 있어서,
    상기 샘플-홀드 스위치부(300)는,
    상기 제1 샘플/홀드 스위치가 샘플링 신호를 출력하는 경우, 상기 제2 샘플/홀드 스위치가 홀드 신호를 출력하고, 상기 제2 샘플/홀드 스위치가 샘플링 신호를 출력하는 경우, 상기 제1 샘플/홀드 스위치가 홀드 신호를 출력하는 것을 특징으로 하는 기준전압 선택회로를 이용한 아날로그-디지털 변환기.
  5. 제 1 항에 있어서,
    상기 전단 증폭부(500)는,
    상기 비교부(400)의 비교결과에 따른 출력신호를 증폭시키는 증폭모듈(510); 및
    상기 증폭모듈의 증폭에 따른 오차를 보정하는 오차보정모듈(520); 을 포함하는 것을 특징으로 하는 기준전압 선택회로를 이용한 아날로그-디지털 변환기.
  6. 제 1 항에 있어서,
    상기 스위치 제어부(600)는,
    상기 비교부(400)로부터 동작신호를 입력받아, 기준전압 제어신호를 '하이'신호로 생성하여 최상위비트(Most Significant Bit)를 출력하는데 필요한 기준 전압을 선택하도록 기준전압 선택스위치부(200)를 제어하여 상기 기준 전압을 가변시키고, 상기 기준전압 제어신호를 '로우'신호로 생성하여 최하위비트(Least Significant Bit) 출력에 적합한 기준전압이 선택되도록 기준전압 선택스위치부를 제어하는 것을 특징으로 하는 기준전압 선택회로를 이용한 아날로그-디지털 변환기.
KR1020070139576A 2007-12-28 2007-12-28 기준전압 선택회로를 이용한 아날로그-디지털 변환기 KR20090071705A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139576A KR20090071705A (ko) 2007-12-28 2007-12-28 기준전압 선택회로를 이용한 아날로그-디지털 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139576A KR20090071705A (ko) 2007-12-28 2007-12-28 기준전압 선택회로를 이용한 아날로그-디지털 변환기

Publications (1)

Publication Number Publication Date
KR20090071705A true KR20090071705A (ko) 2009-07-02

Family

ID=41329008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139576A KR20090071705A (ko) 2007-12-28 2007-12-28 기준전압 선택회로를 이용한 아날로그-디지털 변환기

Country Status (1)

Country Link
KR (1) KR20090071705A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120013532A (ko) * 2010-08-05 2012-02-15 페어차일드코리아반도체 주식회사 Ｌｅｄ 발광 장치 및 그 구동 방법
KR101422963B1 (ko) * 2012-12-28 2014-07-28 중앙대학교 산학협력단 다채널 생체 신호 검출을 위한 연속 근사 레지스터 아날로그-디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120013532A (ko) * 2010-08-05 2012-02-15 페어차일드코리아반도체 주식회사 Ｌｅｄ 발광 장치 및 그 구동 방법
KR101422963B1 (ko) * 2012-12-28 2014-07-28 중앙대학교 산학협력단 다채널 생체 신호 검출을 위한 연속 근사 레지스터 아날로그-디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법

Similar Documents

Publication Publication Date Title
US7884749B2 (en) A/D converting apparatus
US7324038B2 (en) Subranging analog to digital converter with multi-phase clock timing
US7786910B2 (en) Correlation-based background calibration of pipelined converters with reduced power penalty
US7999719B2 (en) Multi-stage successive approximation register analog-to-digital converter and analog-to-digital converting method using the same
KR102034743B1 (ko) 아날로그-디지털 변환기
KR20080050885A (ko) 동작 모드 변경이 가능한 멀티-비트 파이프라인아날로그-디지털 변환기
US8542144B2 (en) Analog to digital converter
WO2015103425A1 (en) Combining a coarse adc and a sar adc
US7215274B2 (en) Reference voltage pre-charge in a multi-step sub-ranging analog-to-digital converter
US8466823B2 (en) Cascade analog-to-digital converting system
US10812098B1 (en) Analog-to-digital converter decision control
US8203474B2 (en) Pipeline A/D converter
US7154426B2 (en) Analog-digital converter with advanced scheduling
US7847713B2 (en) Algorithmic analog-to-digital converter
KR20090071705A (ko) 기준전압 선택회로를 이용한 아날로그-디지털 변환기
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
JP7499742B2 (ja) 電源回路及び電圧検出回路
KR101840698B1 (ko) 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법
US7652612B2 (en) Cyclic pipeline analog-to-digital converter
US11728824B2 (en) Analog circuit and comparator sharing method of analog circuit
KR101884114B1 (ko) 기준전압 스케일링 기법이 적용된 adc
JP2003179491A (ja) Ａｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071228

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090529

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20091127

Patent event code: PE09021S02D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100629

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20091127

Comment text: Final Notice of Reason for Refusal

Patent event code: PE06011S02I

Patent event date: 20090529

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I