[go: up one dir, main page]

KR20090026895A - 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 - Google Patents

시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 Download PDF

Info

Publication number
KR20090026895A
KR20090026895A KR1020070091962A KR20070091962A KR20090026895A KR 20090026895 A KR20090026895 A KR 20090026895A KR 1020070091962 A KR1020070091962 A KR 1020070091962A KR 20070091962 A KR20070091962 A KR 20070091962A KR 20090026895 A KR20090026895 A KR 20090026895A
Authority
KR
South Korea
Prior art keywords
chip
clock
unit
power
regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020070091962A
Other languages
English (en)
Other versions
KR101429674B1 (ko
Inventor
김성민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070091962A priority Critical patent/KR101429674B1/ko
Priority to EP08793747.0A priority patent/EP2188693B1/en
Priority to CN2008801064338A priority patent/CN101802750B/zh
Priority to US12/733,599 priority patent/US8667313B2/en
Priority to PCT/KR2008/005325 priority patent/WO2009035254A2/en
Publication of KR20090026895A publication Critical patent/KR20090026895A/ko
Application granted granted Critical
Publication of KR101429674B1 publication Critical patent/KR101429674B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및 방법에 관한 것으로, 시스템 온 칩에 포함된 각 장치로 클럭을 제공하는 클럭부와, 상기 시스템 온 칩을 제어하여 할당된 기능을 수행하는 중앙 처리부와, 외부 배터리로부터 공급받는 전원을 파워 관리부를 제외한 상기 시스템 온 칩에 포함된 다른 장치에 공급하는 주 레귤레이터와, 동작상태에서 슬립상태로 전환시 상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터 정보를 상기 파워 관리부 내의 메모리부에 저장하는 복원 처리부와, 동작상태에서 슬립상태로의 전환을 감지하고 슬립상태로 전환시 상기 클럭부를 제어하여 상기 중앙 처리부로 클럭 제공을 중단하고 상기 복원 처리부로 상기 레지스터 정보를 저장하도록 요청하고 저장을 완료하면 상기 클럭부를 제어하여 제공하는 모든 클럭을 중단하고, 상기 주 레귤레이터를 파워 오프하도록 제어하는 상기 파워 관리부를 포함하여 전력소모를 줄이고 동작상태로의 전환시 빠르게 마지막 상태로 복구할 수 있는 효과를 가진다.
Figure P1020070091962
시스템 온 칩(SoC), 전력소모 감소

Description

시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및 방법{APPARATUS AND METHOD FOR REDUCING POWER CONSUMPTION IN SYSTEM ON CHIP}
본 발명은 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및 방법에 관한 것으로서, 특히 전력 소모의 감소를 위해 칩의 파워를 오프할 때 칩이 포함하는 각 장치의 마지막 수행정보를 저장하고 파워를 온할 때 저장한 마지막 수행정보를 복원한 후에 칩의 동작을 수행하는 장치 및 방법에 관한 것이다.
통신 시스템에 사용되는 대부분의 시스템 온 칩(SoC : System on Chip)은 파워소모를 줄이기 위해서 여러가지 방법을 이용하여 전력을 제어하고 있다. 무선 사설망(WPAN : wireless personal area network)에 사용되는 시스템 온 칩의 동작을 살펴보면 짧은 동작(Active) 상태를 유지하고 대부분의 시간은 전력소모를 최소화하는 상태로 유지한다.
시스템 온 칩의 파워소모를 줄이기 위해서는 소프트웨어적인 제어방법도 있지만 소프트웨어 제어를 위해서 CPU 동작 및 프로그램 메모리 사용 등으로 인해 오 히려 파워소모를 늘일 수 있기 때문에 일반적으로 하드웨어적인 전력 제어가 더 효율적이다.
그러면, 종래의 하드웨어를 이용한 전력 제어를 통한 파워소모를 줄이기 위한 대표적인 기술중에 3가지를 살펴보면 아래와 같다. 우선 첫번째로, 전력 소모 감소를 위한 파워 오프를 내부 클럭을 오프(Off) 하는 것으로 정의하는 방법으로 시스템 온 칩의 동작상태를 판단하여 클럭(clock) 공급을 각 블럭별로 제어를 할 수도 있다. 하지만 이 방법은 클럭 오프(clock-off)에 의해서 동적 전류(dynamic current)에 대한 파워소모를 줄일 수 있지만 누설 전류(leakage current)에 대한 파워소모를 줄일 수는 없다. 슬립(sleep) 상태가 시스템 온 칩 동작의 80%이상을 차지하는 WPAN 계열의 시스템 온 칩에서는 동적 전류보다 누설 전류가 더 중요한 요소이기 때문에 파워소모 문제를 근본적으로 해결하는 요소가 될 수는 없다.
두번째 방법으로 보존 레지스터(Retention Register)라는 특별한 레지스터를 사용한다. 보존 레지스터는 동작전원이 꺼지면 데이터 보존 전원을 사용하여 그 상태를 저장할 수 있는 레지스터이며, 보존 전원을 이용하여 최소의 누설 전류(leakage current)를 소모하여 데이터를 저장할 수 있는 장치를 가지고 있다. 하지만 이 레지스터는 보통의 레지스터보다 2배정도 크고, 완전한 파워 오프상태가 아니기 때문에 이 또한 누설 전류(leakage current)에 의한 파워소모가 발생한다.
마지막 세번째 방법으로 실질적인 파워 오프(Power-Off)를 하여 CPU 및 시스템 온 칩에 포함된 주변장치(Peripherals)의 레지스터 정보를 잃어버리도록 하고 파워 온시에 시스템 온 칩을 전체 리셋(Reset)하여 초기화 과정을 거쳐서 파워 오 프 직전의 상태를 복구하는 방법을 사용하기도 한다.
위에서 언급한 3가지 방법 중에서 세번째 방법이 전력 소모를 가장 크게 줄이는 방법이긴 하나 파워 온시에 리셋 및 초기화 과정을 통해 파워 오프 직전의 상태까지의 복구를 하기 위한 시간이 소요되는 단점이 있고, 그 시간 동안 시스템 온 칩의 동작으로 인한 파워소모가 발생하는 단점도 있다.
상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및 방법을 제공하는데 있다.
본 발명의 다른 목적은 시스템 온 칩에서 슬립(sleep)상태에서 동작(active)상태로의 전환을 감지하는 보조 레귤레이터만을 동작하여 전력 소모를 감소시키기 위한 장치 및 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 전력 소모의 감소를 위해 칩의 파워를 오프할 때 칩이 포함하는 각 장치의 마지막 수행정보를 저장하고 파워를 온할 때 저장한 마지막 수행정보를 복원한 후에 칩의 동작을 수행하여 전력 소모를 감소시키기 위한 장치 및 방법을 제공하는데 있다.
상기한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 전력 소모를 감소한 시스템 온 칩은, 시스템 온 칩에 포함된 각 장치로 클럭을 제공하는 클럭부와, 상기 시스템 온 칩을 제어하여 할당된 기능을 수행하는 중앙 처리부와, 외부 배터리로부터 공급받는 전원을 파워 관리부를 제외한 상기 시스템 온 칩에 포함된 다른 장치에 공급하는 주 레귤레이터와, 동작상태에서 슬립상태로 전환시 상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터 정보를 상기 파워 관리부 내의 메모리부에 저장하는 복원 처리부와, 동작상태에서 슬립상태로의 전환을 감지하고 슬립상태로 전환시 상기 클럭부를 제어하여 상기 중앙 처리부로 클럭 제공을 중단하고 상기 복원 처리부로 상기 레지스터 정보를 저장하도록 요청하고 저장을 완료하면 상기 클럭부를 제어하여 제공하는 모든 클럭을 중단하고, 상기 주 레귤레이터를 파워 오프하도록 제어하는 상기 파워 관리부를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 시스템 온 칩에서 전력소모 감소 방법은, 파워 관리부에서 동작상태에서 슬립상태로의 전환을 감지하면 중앙 처리부로의 클럭 발생을 중지하는 과정과, 상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터 정보를 저장하는 과정과, 상기 시스템 온 칩 내의 모든 클럭의 제공하는 모든 클럭을 중단하는 과정과, 주 레귤레이터를 파워 오프하는 과정을 포함함을 특징으로 한다.
상술한 바와 같이 본 발명은 시스템 온 칩에 포함된 각 장치로 클럭을 제공하는 클럭부와, 상기 시스템 온 칩을 제어하여 할당된 기능을 수행하는 중앙 처리부와, 외부 배터리로부터 공급받는 전원을 파워 관리부를 제외한 상기 시스템 온 칩에 포함된 다른 장치에 공급하는 주 레귤레이터와, 동작상태에서 슬립상태로 전환시 상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터 정보를 상기 파워 관리부 내의 메모리부에 저장하는 복원 처리부와, 동작상태에서 슬립상태로의 전환을 감지하고 슬립상태로 전환시 상기 클럭부를 제어하여 상기 중앙 처리부로 클럭 제공을 중단하고 상기 복원 처리부로 상기 레지스터 정보를 저장하도록 요청하고 저장을 완료하면 상기 클럭부를 제어하여 제공하는 모든 클럭을 중단하고, 상기 주 레귤레이터를 파워 오프하도록 제어하는 상기 파워 관리부를 포함하는 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및 방법에 관한 것으로, 전력소모를 줄이고 동작상태로의 전환시 빠르게 마지막 상태로 복구할 수 있는 효과가 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 하기와 같다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 시스템 온 칩(SoC : System on Chip)에서 전력 소모가 적은 보조 레귤레이터를 이용하여 슬립(sleep)상태에서 칩의 파워를 오프할 때 칩이 포함하는 각 장치의 마지막 수행정보를 저장하고 파워를 온할 때 저장한 마지막 수행정보를 복원한 후에 칩의 동작을 수행하여 전력 소모를 감소시키기 위한 장치 및 방법에 관한 것으로 아래에서 도 1을 참조하여 시스템 온 칩의 구성을 살펴보고자 한다.
도 1은 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩의 구성을 도시한 도면이다. 상기 도 1을 참조하면 본 발명의 시스템 온 칩(110)은 클럭부(112), 중앙 처리부(CPU : Central Processing Unit)(114), 주변 장치 부(peripheral)(116), 모뎀(118), 파워 관리부(120), 복원 처리부(130), 주 레귤레이터(140)를 포함하여 구성한다.
상기 클럭부(112)는 상기 파워 관리부(120)의 제어를 받아 상기 중앙 처리부(114), 상기 주변 장치부(116), 상기 모뎀(118), 상기 파워 관리부(120) 및, 상기 복원 처리부(130)로 클럭(clock)을 공급한다.
상기 중앙 처리부(114)는 상기 시스템 온 칩(110)이 해당 기능을 제공하기 위해 상기 시스템 온 칩(110)을 제어하는 장치로서 해당 기능 수행시 발생하는 정보를 저장하는 레지스터를 가진다.
상기 주변 장치부(116)와 상기 모뎀(118)은 상기 시스템 온 칩(110)의 해당 기능에 따라 포함되는 구성장치로서 실질적인 기능과 구성은 상기 시스템 온 칩(110)의 기능 구현에 따라 달라질 수 있으며 상기 주변 장치부(116)와 상기 모뎀(118)도 해당 기능 수행시 발생하는 정보를 저장하는 레지스터를 가진다.
상기 주 레귤레이터(140)는 외부 베터리(102)의 정류되지 않은 높은 전압을 시스템 온 칩(110)의 동작에 맞도록 정류하고 정전압을 공급하도록 동작하는 장치로서 상기 파워 관리부(120)로 부터 전원 공급 여부를 결정받아 상기 파워 관리부(120)를 제외한 상기 시스템 온 칩(110)의 모든 장치에 전원을 공급한다.
상기 파워 관리부(120)는 상기 주 레귤레이터(140)를 제어하여 상기 시스템 온 칩(110)에 공급하는 전력의 소모를 줄이는 장치로서 메모리부(122), 제어부(124) 및, 보조 레귤레이터(126)를 포함하여 구성한다.
상기 메모리부(122)는 상기 복원 처리부(130)의 제어에 따라 파워 오프 해서 슬립상태로 전환할 때 상기 중앙 처리부(114), 상기 주변 장치부(116) 및, 상기 모뎀(118)의 각 레지스터의 마지막 상태를 저장하고, 파워 온 해서 동작상태로 전환할 때 저장된 상기 중앙 처리부(114), 상기 주변 장치부(116) 및, 상기 모뎀(118)의 각 레지스터의 마지막 상태를 상기 복원 처리부(130)로 제공한다.
상기 보조 레귤레이터(126)는 상기 파워 관리부(120)에 정전압의 전원을 공급하는 장치로서 상기 주 레귤레이터(140)에 비해 동작전류와 전원 소모가 적은 레귤레이터이며, 부팅하여 배터리로부터 전원을 공급받기 시작하면 슬립상태와 동작상태에서 계속해서 동작한다.
상기 제어부(124)는 슬립상태로의 전환과 동작상태로의 전환을 감지하며 슬립상태로 전환시 상기 클럭부(112)를 제어하여 상기 중앙 처리부(114)로의 클럭 발생을 중단하고, 상기 복원 처리부(130)로 각종 레지스터의 마지막 상태를 저장을 시작하라는 저장 요청 메시지(store_start)를 송신하고, 상기 복원 처리부(130)로부터 각종 레지스터의 마지막 상태의 저장을 완료했음을 알리는 저장 완료 메시지(store_end)를 수신하면 상기 클럭부(112)를 제어하여 나머지 모든 장치로의 클럭 발생을 중단하고, 상기 주 레귤레이터(140)로 파워 오프하라는 신호를 송신한다.
또한 상기 제어부(124)는 슬립상태에서 동작상태로의 전환을 감지하면 상기 주 레귤레이터(140)로 파워 온하라는 신호를 송신하고, 상기 클럭부(112)를 제어하여 상기 중앙 처리부(114)를 제외한 나머지 장치로의 클럭을 발생시키고, 상기 복원 처리부(130)로 저장된 정보를 이용하여 각종 레지스터의 마지막 상태의 복원을 시작하라는 복원 요청 메시지(restore_start)를 송신하고, 상기 복원 처리부(130)로부터 각종 레지스터의 마지막 상태의 복원을 완료했음을 알리는 복원 완료 메시지(restore_end)를 수신하면 상기 클럭부(112)를 제어하여 상기 중앙 처리부(114)로의 클럭을 발생시켜 상기 시스템 온 칩(110)이 동작상태로 정상동작하여 해당 기능을 수행하도록 한다.
상기 제어부(124)는 슬립상태에서 동작상태로의 전환을 감지하는 조건으로 외부로부터 리셋(reset) 신호 또는 인터럽트(interrupt) 신호를 수신하거나 슬립 타이머의 동작에 따라 웨이크 업(wake up) 신호의 발생을 감지할 때를 동작상태로의 전환 조건으로 판단한다
상기 복원 처리부(130)는 상기 제어부(124)로부터 상기 저장 요청 메시지(store_start)를 수신하면 상기 중앙 처리부(114), 상기 주변 장치부(116) 및, 상기 모뎀(118)의 각 레지스터의 마지막 상태를 상기 메모리부(122)에 저장하고, 저장을 완료하면 상기 저장 완료 메시지(store_end)를 생성하여 상기 제어부(124)로 송신한다.
또한, 상기 복원 처리부(130)는 상기 제어부(124)로부터 상기 복원 요청 메시지(restore_start)를 수신하면 상기 메모리부(122)에 저장한 각 레지스터의 마지막 상태를 복원하고, 복원을 완료하면 상기 복원 완료 메시지(restore_end)를 생성하여 상기 제어부(124)로 송신한다.
이하, 상기와 같이 구성된 본 발명에 따른 시스템 온 칩에서 파워를 오프할 때 마지막 상태를 저장하여 파워온할 때 저장한 정보를 이용하여 복구하는 전력 소모를 감소시키기 위한 방법을 아래에서 도면을 참조하여 설명한다.
도 2는 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩이 전원을 공급받지 못하는 배터리 오프상태에서 배터리 온하여 초기화하는 과정을 도시하는 흐름도이다. 상기 도 2를 참조하면 상기 시스템 온 칩은 200단계에서 배터리로부터 전원을 공급받지 못하는 상태에서 배터리로부터 전원의 공급을 받기 시작하는 배터리 온 상태를 감지하면 202단계로 진행하여 보조 레귤레이터를 파워 온하고, 204단계로 진행하여 보조 레귤레이터가 안정적인 전압을 공급하면 상기 시스템 온 칩의 파워를 관리하는 파워 관리부를 동작시키고, 206단계로 진행하여 상기 파워 관리부의 제어에 따라 주 레귤레이터의 파워를 온하고, 208단계로 진행하여 상기 주 레귤레이터가 안정적인 전압을 공급하면 상기 시스템 온 칩이 포함하는 각 장치로 클럭을 발생시켜 공급하고, 210단계로 진행하여 상기 시스템 온 칩을 파워 온한 동작상태로 동작하여 상기 시스템 온 칩의 해당 기능을 수행한다.
도 3은 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩이 동작상태에서 파워 오프하여 슬립상태로 전환하는 과정을 도시하는 흐름도이다. 상기 도 3을 참조하면 상기 시스템 온 칩은 300단계에서 동작상태로 동작하다가 302단계로 진행하여 슬립상태로 전환하는 조건의 발생을 감지하면 304단계로 진행하여 중앙 처리부로의 클럭 발생을 중지하고, 306단계로 진행하여 상기 중앙 처리부를 포함하여 기타 나머지 주변장치들의 각각의 레지스터의 마지막 상태를 저장하고, 308단계로 진 행하여 상기 시스템 온 칩 내의 모든 클럭의 발생을 중지하고, 310단계로 진행하여 주 레귤레이터의 파워를 오프하여 슬립상태로 전환한다.한다.
도 4는 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩이 슬립상태에서 파워 온하여 동작상태로 전환하는 과정을 도시하는 흐름도이다. 상기 도 4를 참조하면, 상기 시스템 온 칩은 400단계에서 슬립상태로 동작하다가 402단계로 진행하여 동작상태로 전환하는 조건의 발생 여부를 감지한다. 상기 402단계에서 슬립상태에서 동작상태로의 전환을 감지하는 조건으로는 외부로부터 리셋(reset) 신호 또는 인터럽트(interrupt) 신호를 수신하거나 슬립 타이머의 동작에 따라 웨이크 업(wake up) 신호의 발생이 있다.
상기 402단계의 확인결과 동작상태로 전환하는 조건의 발생을 감지하면 404단계로 진행하여 주 레귤레이터를 파워 온하고, 406단계로 진행하여 중앙 처리부를 제외한 상기 시스템 온 칩의 모든 장치로 클럭을 제공하고, 408단계로 진행하여 저장된 정보를 이용하여 상기 시스템 온 칩에 포함된 각각의 장치의 레지스터들의 마지막 상태의 복원하고, 410단계로 진행하여 상기 중앙 처리부에 클럭을 제공하고, 412단계로 진행하여 동작상태로서 시스템 온 칩의 해당 기능을 수행한다.
분명히, 청구항들의 범위 내에 있으면서 이러한 실시 예들을 변형할 수 있는 많은 방식들이 있다. 다시 말하면, 이하 청구항들의 범위를 벗어남 없이 본 발명을 실시할 수 있는 많은 다른 방식들이 있을 수 있는 것이다.
도 1은 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩의 구성을 도시한 도면,
도 2는 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩이 전원을 공급받지 못하는 배터리 오프상태에서 배터리 온하여 초기화하는 과정을 도시하는 흐름도,
도 3은 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩이 동작상태에서 파워 오프하여 슬립상태로 전환하는 과정을 도시하는 흐름도 및,
도 4는 본 발명의 바람직한 일 실시 예에 따른 시스템 온 칩이 슬립상태에서 파워 온하여 동작상태로 전환하는 과정을 도시하는 흐름도이다.

Claims (11)

  1. 전력 소모를 감소한 시스템 온 칩에 있어서,
    시스템 온 칩에 포함된 각 장치로 클럭을 제공하는 클럭부와,
    상기 시스템 온 칩을 제어하여 할당된 기능을 수행하는 중앙 처리부와,
    외부 배터리로부터 공급받는 전원을 파워 관리부를 제외한 상기 시스템 온 칩에 포함된 다른 장치에 공급하는 주 레귤레이터와,
    동작상태에서 슬립상태로 전환시 상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터 정보를 상기 파워 관리부 내의 메모리부에 저장하는 복원 처리부와,
    동작상태에서 슬립상태로의 전환을 감지하고 슬립상태로 전환시 상기 클럭부를 제어하여 상기 중앙 처리부로 클럭 제공을 중단하고 상기 복원 처리부로 상기 레지스터 정보를 저장하도록 요청하고 저장을 완료하면 상기 클럭부를 제어하여 제공하는 모든 클럭을 중단하고, 상기 주 레귤레이터를 파워 오프하도록 제어하는 상기 파워 관리부를 포함함을 특징으로 하는 시스템 온 칩.
  2. 제 1항에 있어서,
    상기 복원 처리부는,
    슬립상태에서 동작상태로 전환시 상기 파워 관리부 내의 상기 메모리부에 저 장한 상기 레지스터 정보를 읽어서 상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터를 복원함을 특징으로 하고,
    상기 파워 관리부는,
    슬립상태에서 동작상태로의 전환을 감지하고 동작상태로 전환시 상기 주 레귤레이터의 파워를 온하도록 제어하고 상기 클럭부를 제어하여 상기 중앙 처리부를 제외한 상기 시스템 온 칩에 포함된 장치들로 클럭을 제공하도록 제어하고, 상기 복원 처리부로 상기 리지스터 정보를 복원하도록 요청하고 복원을 완료하면 상기 클럭부를 제어하여 상기 중앙 처리부로 클럭을 제공하도록 제어함을 특징으로 하는 시스템 온 칩.
  3. 제 1항에 있어서,
    상기 파워 관리부는,
    상기 외부 배터리로부터 공급받는 전원을 상기 파워 관리부에 공급하는 보조 레귤레이터를 포함함을 특징으로 하는 시스템 온 칩.
  4. 제 3항에 있어서,
    상기 보조 레귤레이터는,
    동작상태와 슬립상태에서 상기 파워 관리부에 전원을 공급함을 특징으로 하 는 시스템 온 칩.
  5. 제 3항에 있어서,
    상기 보조 레귤레이터는,
    상기 주 레귤레이터에 비해 동작전류와 전원 소모가 적은 레귤레이터임을 특징으로 하는 시스템 온 칩.
  6. 시스템 온 칩에서 전력소모 감소 방법에 있어서,
    파워 관리부에서 동작상태에서 슬립상태로의 전환을 감지하면 중앙 처리부로의 클럭 발생을 중지하는 과정과,
    상기 중앙 처리부와 상기 시스템 온 칩에 포함된 주변장치 각각의 레지스터 정보를 저장하는 과정과,
    상기 시스템 온 칩 내의 모든 클럭의 제공하는 모든 클럭을 중단하는 과정과,
    주 레귤레이터를 파워 오프하는 과정을 포함함을 특징으로 하는 전력소모 감소 방법.
  7. 제 6항에 있어서,
    상기 파워 관리부에서 슬립상태에서 동작상태로의 전환을 감지하면 상기 주 레귤레이터를 파워 온 하는 과정과,
    상기 중앙 처리부를 제외한 상기 시스템 온 칩에 포함된 장치들로 클럭을 제공하는 과정과,
    저장된 상기 레지시터 정보를 복원하는 과정과,
    상기 중앙 처리부로 클럭을 제공하는 과정을 더 포함함을 전력소모 감소 방법.
  8. 제 6항에 있어서,
    배터리 오프 상태에서 배터리가 온되면 상기 파워 관리부의 보조 레귤레이터를 파워 온하는 과정과,
    상기 파워 관리부의 제어에 따라 상기 주 레귤레이터를 파워 온하는 과정과,
    상기 시스템 온 칩이 포함하는 각 장치로 클럭을 제공하는 과정을 더 포함함을 특징으로 하는 전력소모 감소 방법.
  9. 제 6항에 있어서,
    상기 파워 관리부는,
    상기 외부 배터리로부터 공급받는 전원을 상기 파워 관리부에 공급하는 보조 레귤레이터를 포함함을 특징으로 하는 전력소모 감소 방법.
  10. 제 9항에 있어서,
    상기 보조 레귤레이터는,
    동작상태와 슬립상태에서 상기 파워 관리부에 전원을 공급함을 특징으로 하는 전력소모 감소 방법.
  11. 제 9항에 있어서,
    상기 보조 레귤레이터는,
    상기 주 레귤레이터에 비해 동작전류와 전원 소모가 적은 레귤레이터임을 특징으로 하는 전력소모 감소 방법.
KR1020070091962A 2007-09-11 2007-09-11 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법 Expired - Fee Related KR101429674B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070091962A KR101429674B1 (ko) 2007-09-11 2007-09-11 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
EP08793747.0A EP2188693B1 (en) 2007-09-11 2008-09-10 Apparatus and method for reducing power consumption in system on chip
CN2008801064338A CN101802750B (zh) 2007-09-11 2008-09-10 用于降低片上系统的功耗的设备和方法
US12/733,599 US8667313B2 (en) 2007-09-11 2008-09-10 Apparatus and method for reducing power consumption in system on chip
PCT/KR2008/005325 WO2009035254A2 (en) 2007-09-11 2008-09-10 Apparatus and method for reducing power consumption in system on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070091962A KR101429674B1 (ko) 2007-09-11 2007-09-11 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법

Publications (2)

Publication Number Publication Date
KR20090026895A true KR20090026895A (ko) 2009-03-16
KR101429674B1 KR101429674B1 (ko) 2014-08-13

Family

ID=40452682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070091962A Expired - Fee Related KR101429674B1 (ko) 2007-09-11 2007-09-11 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법

Country Status (5)

Country Link
US (1) US8667313B2 (ko)
EP (1) EP2188693B1 (ko)
KR (1) KR101429674B1 (ko)
CN (1) CN101802750B (ko)
WO (1) WO2009035254A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160054B1 (ko) * 2010-05-26 2012-06-26 주식회사 켐트로닉스 소비 전력이 감소된 마이크로 콘트롤러 유닛, 그의 제어 방법 및 이를 구현하기 위한 프로그램이 기록된 기록매체
KR101339475B1 (ko) * 2012-10-09 2013-12-10 삼성전기주식회사 Esl 시스템 온 칩, esl 단말기 및 이의 제어 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339626B2 (en) 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof
EP2299681B1 (en) * 2009-09-08 2019-05-15 HP Printing Korea Co., Ltd. Image forming apparatus and power control method thereof
CN101771755B (zh) * 2009-12-30 2014-08-13 重庆重邮信科通信技术有限公司 一种移动终端基带芯片省电控制装置
KR101327554B1 (ko) * 2010-12-23 2013-11-20 한국전자통신연구원 광망종단 장치 및 그것의 전력 절감 방법
US8675420B2 (en) 2011-05-26 2014-03-18 Micron Technology, Inc. Devices and systems including enabling circuits
US9400545B2 (en) * 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9323307B2 (en) * 2011-12-30 2016-04-26 Intel Corporation Active display processor sleep state
KR101927096B1 (ko) * 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법
US9471132B2 (en) 2013-09-27 2016-10-18 Intel Corporation Techniques for putting platform subsystems into a lower power state in parallel
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
CN105676995B (zh) 2015-12-31 2017-03-22 南京华捷艾米软件科技有限公司 一种实现三维测量芯片低功耗的方法
US10761581B2 (en) * 2017-12-08 2020-09-01 Smartech Worldwide Limited Method and module for programmable power management, and system on chip
US11880314B1 (en) 2018-07-27 2024-01-23 Dialog Semiconductor B.V. Microcontroller for driving an external device
CN110097162A (zh) * 2019-04-16 2019-08-06 苏州磐启微电子有限公司 一种射频芯片的启动方法
CN111741518A (zh) * 2020-06-22 2020-10-02 湖南国科微电子股份有限公司 一种WiFi芯片电路及WiFi装置
WO2024036452A1 (zh) * 2022-08-15 2024-02-22 华为技术有限公司 一种处理装置及相关低功耗待机控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041964A (en) * 1989-06-12 1991-08-20 Grid Systems Corporation Low-power, standby mode computer
US5617532A (en) * 1990-10-18 1997-04-01 Seiko Epson Corporation Information processing apparatus and data back-up/restore system for the information processing apparatus
JP2000112585A (ja) * 1998-10-02 2000-04-21 Toshiba Corp システムｌｓｉ及びパワーマネジメント方法
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US7230933B2 (en) * 2002-04-17 2007-06-12 Microsoft Corporation Reducing idle power consumption in a networked battery operated device
US20040225881A1 (en) * 2002-12-02 2004-11-11 Walmsley Simon Robert Variant keys
KR20040062288A (ko) * 2003-01-02 2004-07-07 삼성전자주식회사 휴대용 컴퓨터시스템 및 휴대용 컴퓨터시스템을ｓ３모드로부터 ｓ０모드로 웨이크－업 하는 방법
US7181631B2 (en) * 2003-03-25 2007-02-20 Intel Corporation Mechanism to control an on die voltage regulator
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
US20060064606A1 (en) 2004-09-21 2006-03-23 International Business Machines Corporation A method and apparatus for controlling power consumption in an integrated circuit
US8593470B2 (en) * 2005-02-24 2013-11-26 Ati Technologies Ulc Dynamic memory clock switching circuit and method for adjusting power consumption
US9146600B2 (en) * 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
US8762692B2 (en) * 2007-09-27 2014-06-24 Intel Corporation Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160054B1 (ko) * 2010-05-26 2012-06-26 주식회사 켐트로닉스 소비 전력이 감소된 마이크로 콘트롤러 유닛, 그의 제어 방법 및 이를 구현하기 위한 프로그램이 기록된 기록매체
KR101339475B1 (ko) * 2012-10-09 2013-12-10 삼성전기주식회사 Esl 시스템 온 칩, esl 단말기 및 이의 제어 방법

Also Published As

Publication number Publication date
CN101802750B (zh) 2012-05-30
EP2188693A4 (en) 2012-11-07
CN101802750A (zh) 2010-08-11
KR101429674B1 (ko) 2014-08-13
WO2009035254A3 (en) 2009-05-22
US20100205468A1 (en) 2010-08-12
EP2188693B1 (en) 2018-03-21
EP2188693A2 (en) 2010-05-26
US8667313B2 (en) 2014-03-04
WO2009035254A2 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
KR20090026895A (ko) 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
JP5410109B2 (ja) 電力制御システム及び電力制御方法
US6243831B1 (en) Computer system with power loss protection mechanism
US9471121B2 (en) Microprocessor based power management system architecture
CN100530043C (zh) 睡眠状态转换方法及系统
US7100062B2 (en) Power management controller and method
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
KR100505638B1 (ko) 워킹 콘텍스트 저장 및 복구 장치 및 방법
JP5093620B2 (ja) プラットフォームベースのアイドルタイム処理
CN109739563B (zh) 终端的控制方法、装置、系统及存储介质
US10394307B2 (en) Information processing apparatus, information processing method, and program
US20090292934A1 (en) Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
US20110131427A1 (en) Power management states
US20100332870A1 (en) Electronic device for reducing power consumption of computer motherboard and motherboard thereof
JPH1185335A (ja) コンピュータシステム
US20120117364A1 (en) Method and System for Operating a Handheld Calculator
CN117461026A (zh) 用于协调持久性高速缓存刷新的系统和方法
CN111176408B (zh) 一种SoC的低功耗处理方法和装置
CN102736928B (zh) 快速唤醒计算机系统方法与计算机系统
US9971535B2 (en) Conversion method for reducing power consumption and computing apparatus using the same
CN112947738A (zh) 一种智能终端电源系统及智能终端待机、唤醒方法
US7272731B2 (en) Information handling system having reduced power consumption
TW541453B (en) Power saving device for computer and method thereof
CN1581021B (zh) 减少冷开机机率的个人数字助理及其方法
JP2000112580A (ja) コンピュータシステムおよびそのウェイクアップ制御方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070911

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20120906

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070911

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20131128

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140527

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20131128

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PJ0201 Trial against decision of rejection

Patent event date: 20140620

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20140527

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20140726

Appeal identifier: 2014101003820

Request date: 20140620

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20140623

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20140620

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20140127

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20140726

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20140722

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140806

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140807

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20170728

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180727

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180727

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190718

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200806

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210804

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230517