[go: up one dir, main page]

KR20080055325A - Thin film transistor and liquid crystal display device having same - Google Patents

Thin film transistor and liquid crystal display device having same Download PDF

Info

Publication number
KR20080055325A
KR20080055325A KR1020060128504A KR20060128504A KR20080055325A KR 20080055325 A KR20080055325 A KR 20080055325A KR 1020060128504 A KR1020060128504 A KR 1020060128504A KR 20060128504 A KR20060128504 A KR 20060128504A KR 20080055325 A KR20080055325 A KR 20080055325A
Authority
KR
South Korea
Prior art keywords
electrode
bent portion
source electrode
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060128504A
Other languages
Korean (ko)
Inventor
김정범
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060128504A priority Critical patent/KR20080055325A/en
Publication of KR20080055325A publication Critical patent/KR20080055325A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 W/L비를 크게 하고, 수직 크로스 토크를 개선하기에 알맞은 박막트랜지스터 및 이를 구비한 액정표시장치를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 박막 트랜지스터는 기판 상에 일방향으로 형성된 게이트전극과; 상기 게이트전극을 포함한 상기 기판 상에 형성된 게이트절연막과; 상기 게이트전극 상부에 오버랩되어 형성된 반도체층과; 상기 게이트전극의 상부에 오버랩되어 절곡부를 갖으며, 절곡부의 내측에 복수개의 요철을 갖는 소스 전극과; 상기 소스 전극과 일정 간격 이격되어 상기 소스 전극의 절곡부 내측의 요철부에 맞물리게 돌출부를 갖고 상기 절곡부 내에 삽입 배치된 드레인 전극을 포함함을 특징으로 한다. The present invention is to provide a thin film transistor and a liquid crystal display device having the same to increase the W / L ratio and to improve the vertical crosstalk, the thin film transistor for achieving the above object is formed in one direction on the substrate A gate electrode; A gate insulating film formed on the substrate including the gate electrode; A semiconductor layer overlapping the gate electrode; A source electrode overlapping the upper portion of the gate electrode and having a bent portion and having a plurality of irregularities inside the bent portion; It characterized in that it comprises a drain electrode spaced apart from the source electrode at a predetermined interval and engaged with the concave-convex portion inside the bent portion of the source electrode and inserted into the bent portion.

Description

박막트랜지스터 및 이를 구비한 액정표시장치{Thin Film Transistor and Liquid Crystal Display Device having the same}Thin Film Transistor and Liquid Crystal Display Device Having the same

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도 1 is an exploded perspective view showing a part of a typical TN liquid crystal display device

도 2는 본 발명을 적용하기 위한 액정표시장치의 평면 구성도 2 is a plan view showing a liquid crystal display device for applying the present invention.

도 3 내지 도 5는 본 발명의 실시예에 따른 박막트랜지스터의 평면도 3 to 5 are plan views of a thin film transistor according to an embodiment of the present invention.

도 6 내지 도 8은 본 발명의 제 1 실시예에 따른 액정표시장치의 평면 구성도 6 to 8 are plan views illustrating a liquid crystal display device according to a first embodiment of the present invention.

도 9는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면 구성도 9 is a plan view illustrating a liquid crystal display according to a second exemplary embodiment of the present invention.

도 10은 본 발명의 제 3 실시예에 따른 액정표시장치의 평면 구성도 10 is a plan view illustrating a liquid crystal display according to a third exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols on the main parts of the drawings

30, 40, 50, 60a, 70a, 80a, 90a, 111a : 게이트전극 30, 40, 50, 60a, 70a, 80a, 90a, 111a: gate electrode

31, 41, 51, 63, 73, 83, 93, 112 : 반도체층31, 41, 51, 63, 73, 83, 93, 112: semiconductor layer

32a, 42a, 52a, 65a, 75a, 85a, 95a, 113a : 소스전극 32a, 42a, 52a, 65a, 75a, 85a, 95a, 113a: source electrode

32b, 42b, 52b, 65b, 75b, 85b, 95b, 113b : 드레인전극32b, 42b, 52b, 65b, 75b, 85b, 95b, 113b: drain electrode

60, 70, 80, 90, 111 : 게이트라인 60, 70, 80, 90, 111: gate line

65, 75, 85, 95, 113 : 데이터라인 65, 75, 85, 95, 113: data line

67, 77, 87, 97, 113c : 화소전극67, 77, 87, 97, 113c: pixel electrode

68, 78, 88, 98 : 드레인 콘택홀68, 78, 88, 98: drain contact hole

111b : 공통배선 113d : 스토리지 전극111b: common wiring 113d: storage electrode

본 발명은 액정표시장치에 대한 것으로, 특히 W/L비를 크게 하고, 이에 의해서 수직 크로스 토크를 개선하기에 알맞은 박막트랜지스터 및 이를 구비한 액정표시장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor suitable for increasing the W / L ratio and thereby improving vertical crosstalk, and a liquid crystal display device having the same.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.As the information society develops, the demand for display devices is increasing in various forms.In recent years, liquid crystal display (LCD), plasma display panel (PDP), electro luminescent display (ELD), and vacuum fluorescent display (VFD) have been developed. Various flat panel display devices have been studied, and some of them are already used as display devices in various devices.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다. Among them, LCD is the most widely used as a substitute for CRT (Cathode Ray Tube) for the use of mobile image display device because of the excellent image quality, light weight, thinness, and low power consumption, and mobile type such as monitor of notebook computer. In addition, it is being developed in various ways, such as a television for receiving and displaying broadcast signals, and a monitor of a computer.

이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상 의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.As described above, although various technical developments have been made in order for the liquid crystal display device to serve as a screen display device in various fields, the task of improving the image quality as the screen display device has many advantages and disadvantages.

따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다. Therefore, in order for a liquid crystal display device to be used in various parts as a general screen display device, development of high quality images such as high definition, high brightness, and large area is maintained while maintaining the characteristics of light weight, thinness, and low power consumption. It can be said.

이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.Such a liquid crystal display device may be broadly divided into a liquid crystal panel displaying an image and a driving unit for applying a driving signal to the liquid crystal panel, wherein the liquid crystal panel includes first and second glass substrates having a space and are bonded to each other; It consists of a liquid crystal layer injected between the said 1st, 2nd glass substrate.

이하, 첨부 도면을 참조하여 일반적인 액정표시장치의 구성에 대하여 설명하면 다음과 같다. Hereinafter, a configuration of a general liquid crystal display device will be described with reference to the accompanying drawings.

도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다. 1 is an exploded perspective view illustrating a part of a general TN liquid crystal display device.

일반적인 TN 액정표시장치는 도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다. As shown in FIG. 1, a general TN liquid crystal display device includes a lower substrate 1 and an upper substrate 2 bonded to each other with a predetermined space, and a liquid crystal injected between the lower substrate 1 and the upper substrate 2. It consists of layer (3).

보다 구체적으로 설명하면, 상기 하부기판(1)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 배열되어 화소영역(P)을 정의하도록 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하여 정의되는 각 화소영역(P)에는 화소전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다. More specifically, the lower substrate 1 has a plurality of gate lines 4 arranged in one direction at regular intervals to define the pixel region P, and in a direction perpendicular to the gate lines 4. A plurality of data lines 5 are arranged at regular intervals to be arranged to define the pixel region P, and pixels are formed in each pixel region P defined by crossing the gate line 4 and the data line 5. The electrode 6 is formed, and the thin film transistor T is formed at a portion where the gate lines 4 and the data lines 5 intersect each other.

그리고 상기 상부기판(2)은 상기 화소영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.The upper substrate 2 includes a black matrix layer 7 for blocking light in portions other than the pixel region P, an R, G, and B color filter layer 8 for expressing color colors, and an image. The common electrode 9 is formed to implement the.

상기 화소전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다. The pixel electrode 6 uses a transparent conductive metal having a relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다. In the liquid crystal display device configured as described above, the liquid crystal layer 3 positioned on the pixel electrode 6 is aligned by a signal applied from the thin film transistor T, and the liquid crystal layer 3 is aligned with the alignment degree of the liquid crystal layer 3. Accordingly, the image can be expressed by controlling the amount of light passing through the liquid crystal layer 3.

전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다. As described above, the liquid crystal panel drives the liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode 9 of the upper substrate 2 serves as a ground to discharge static electricity. It is possible to prevent the destruction of the liquid crystal cell.

상기와 같은 액정표시장치는 스테틱 구동에서는 화소마다 독립적으로 구동하기 때문에 다른 화소의 신호전압에 영향을 거의 받지 않지만, 라인 어드레싱(line addressing) 구동에서는 인접화소의 정보에 따라서 신호가 왜곡되는 크로스토크(cross-talk)가 발생할 수 있다. Since the liquid crystal display device is driven independently for each pixel in the static driving, the liquid crystal display device is almost unaffected by the signal voltage of other pixels. However, in the line addressing driving, the signal is distorted according to the information of the adjacent pixels. (cross-talk) may occur.

일반적으로 상기 크로스토크는 수평 크로스토크와 수직 크로스토크로 구분된다. 수평 크로스토크는 공통전극과 소스전극 간의 캐패시터 커플링(capacitor coupling)을 그 원인으로 하고 수직 크로스토크는 소스전극과 드레인전극간의 정전용량을 그 원인으로 한다. Generally, the crosstalk is divided into horizontal crosstalk and vertical crosstalk. Horizontal crosstalk is caused by capacitor coupling between the common electrode and the source electrode, and vertical crosstalk is caused by the capacitance between the source electrode and the drain electrode.

상기에서 수직 크로스토크는 TFT LCD의 채널 길이 대 채널폭의 비(W/L)를 크게 하면 줄일 수 있는데, 도 1과 같은 일반적인 채널구조 만으로는 소스전극과 드레인전극간의 정전용량을 늘리는데 한계가 있다. The vertical crosstalk can be reduced by increasing the ratio of the channel length to the channel width (W / L) of the TFT LCD, but there is a limit in increasing the capacitance between the source electrode and the drain electrode only with the general channel structure as shown in FIG.

이에, 수직 크로스토크를 개선시키기 위한 액정표시장치의 구조 개선이 필요한 실정이다. Accordingly, there is a need for improving the structure of the liquid crystal display device to improve vertical crosstalk.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 본 발명의 목적은 W/L비를 크게 하고, 수직 크로스 토크를 개선하기에 알맞은 박막트랜지스터 및 이를 구비한 액정표시장치를 제공하는데 있다. The present invention has been made to solve the above problems, and an object of the present invention is to provide a thin film transistor and a liquid crystal display device having the same to increase the W / L ratio and to improve the vertical cross talk.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터는 기판 상에 일방향으로 형성된 게이트전극과; 상기 게이트전극을 포함한 상기 기판 상에 형성된 게이트절연막과; 상기 게이트전극 상부에 오버랩되어 형성된 반도체층과; 상기 게이트전극의 상부에 오버랩되어 절곡부를 갖으며, 절곡부의 내측에 복수개의 요철을 갖는 소스 전극과; 상기 소스 전극과 일정 간격 이격되어 상기 소스 전극의 절곡부 내측의 요철부에 맞물리게 돌출부를 갖고 상기 절곡부 내에 삽입 배치된 드레인 전극을 포함함을 특징으로 한다. A thin film transistor according to the present invention for achieving the above object comprises a gate electrode formed in one direction on a substrate; A gate insulating film formed on the substrate including the gate electrode; A semiconductor layer overlapping the gate electrode; A source electrode overlapping the upper portion of the gate electrode and having a bent portion and having a plurality of irregularities inside the bent portion; It characterized in that it comprises a drain electrode spaced apart from the source electrode at a predetermined interval and engaged with the concave-convex portion inside the bent portion of the source electrode and inserted into the bent portion.

상기 소스 전극은 적어도 하나의 절곡부를 갖으며, 상기 소스 전극의 절곡부 는 '⊂'자형이나 '역⊂'자형이나 '∈'자형이나 '역∈'자형으로 구성되는 것을 더 포함한다. The source electrode has at least one bent portion, and the bent portion of the source electrode further includes a '⊂' shape or a 'back' shape or a '∈' shape or 'reverse' shape.

상기 구성을 갖는 박막 트랜지스터를 구비한 본 발명에 따른 액정표시장치는, 교차 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인과; 상기 게이트라인과 데이터라인의 교차부에 구성되며, 상기 게이트라인에 접속된 게이트전극과, 절곡부를 갖고 상기 절곡부 내에 복수개의 요철을 갖고 형성된 소스 전극과, 상기 소스 전극의 요철부에 맞물리도록 돌출부를 갖고 상기 절곡부내에 삽입 배치된 드레인 전극을 구비하여 구성되는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극에 접속되어 상기 화소영역에 형성된 화소전극을 포함하여 구성됨을 특징으로 한다. A liquid crystal display device according to the present invention having a thin film transistor having the above structure comprises: a gate line and a data line arranged in an alternating manner to define a pixel region; A gate electrode connected to the gate line and a gate electrode connected to the gate line, a source electrode having a bent portion and having a plurality of irregularities in the bent portion, and a protrusion to be engaged with the uneven portion of the source electrode. A thin film transistor having a drain electrode having a drain electrode inserted into the bent portion; And a pixel electrode connected to the drain electrode of the thin film transistor and formed in the pixel region.

상기 소스 전극은 적어도 하나의 절곡부를 갖으며, 상기 소스 전극의 절곡부는 '⊂'자형이나 '역⊂'자형이나 '∈'자형이나 '역∈'자형으로 구성되는 것을 더 포함한다. The source electrode may have at least one bent portion, and the bent portion of the source electrode may further include a '자' shape, a 'reverse' shape, or a '자' shape or a 'reverse' shape.

그리고, 상기 소스 전극의 절곡부는 상기 게이트 라인과 평행하거나 수직한 방향으로 구성된다. The bent portion of the source electrode is configured in a direction parallel or perpendicular to the gate line.

상기 반도체층은 상기 소스 전극, 상기 드레인 전극과 상기 데이터라인의 하부에 구성되는 것을 더 포함한다. The semiconductor layer further includes a lower portion of the source electrode, the drain electrode, and the data line.

상기 액정표시장치는 상기 화소영역에 상기 데이터라인과 평행하게 형성된 공통전극과, 상기 공통전극들 사이에 상기 화소전극이 배열되는 횡전계 방식 액정표시장치로 구성되는 것을 더 포함한다. The liquid crystal display further includes a common electrode formed in the pixel area in parallel with the data line, and a transverse electric field type liquid crystal display in which the pixel electrode is arranged between the common electrodes.

상술한 바와 같이, 액정표시장치는 소스전극과 드레인전극 간의 정전용량의 부족에 의해서 수직 크로스토크가 발생할 수 있고, 이를 개선시키기 위한 액정표시장치의 박막 트랜지스터의 구조 개선이 필요한 실정이다. As described above, in the liquid crystal display device, vertical crosstalk may occur due to a lack of capacitance between the source electrode and the drain electrode, and there is a need for improving the structure of the thin film transistor of the liquid crystal display device.

이하에서는 본 발명에 적용하기 위한 액정표시장치의 구성에 대하여 설명하기로 한다. Hereinafter, a configuration of the liquid crystal display device for applying the present invention will be described.

도 2는 본 발명을 적용하기 위한 액정표시장치의 평면 구성도이다. 2 is a plan view illustrating a liquid crystal display for applying the present invention.

본 발명을 적용하기 위한 액정표시장치는 도 2에 도시한 바와 같이, 기판 상에 일방향으로 배열된 게이트라인(10)과, 상기 게이트라인(10)의 일측에서 돌출 형성된 게이트전극(10a)과, 상기 게이트라인(10)과 교차 배열되어 화소영역을 정의하는 데이터라인(15)과, 상기 게이트라인(10)과 데이터라인(15)의 교차 부분에 구성되며 '⊂'자형의 채널을 갖도록 구성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터의 드레인 전극(15b)에 접속되도록 화소영역에 형성된 화소전극(17a)으로 구성된다. As shown in FIG. 2, the liquid crystal display according to the present invention includes a gate line 10 arranged in one direction on a substrate, a gate electrode 10a protruding from one side of the gate line 10, and A thin film having an '⊂'-shaped channel formed at an intersection of the data line 15 crossing the gate line 10 to define a pixel region and the gate line 10 and the data line 15. And a pixel electrode 17a formed in the pixel region so as to be connected to the transistor TFT and the drain electrode 15b of the thin film transistor.

그리고, 상기 박막 트랜지스터(TFT)는 게이트 라인(10)의 일측에서 돌출 형성된 게이트 전극(10a)과, 상기 게이트전극(10a)의 상부에 오버랩 형성된 반도체층(13)과, 데이터 라인(15)의 일측에서 돌출 형성된 소스 전극(15a)과 상기 소스 전극(15a)과 일정 간격 이격된 드레인전극(15b)으로 구성된다. The thin film transistor TFT may include a gate electrode 10a protruding from one side of the gate line 10, a semiconductor layer 13 overlapping the gate electrode 10a, and a data line 15. A source electrode 15a protruding from one side and a drain electrode 15b spaced apart from the source electrode 15a by a predetermined interval are formed.

상기에서 드레인전극(15b)은 드레인 콘택홀(18)을 통해서 화소 전극(17a)과 접속된다. The drain electrode 15b is connected to the pixel electrode 17a through the drain contact hole 18.

상기 반도체층(13)은 게이트 전극(10a)에 공급되는 게이트 전압에 의해 소스 전극(15a)과 드레인 전극(15b) 사이에 도통 채널을 형성하기 위한 것이다.The semiconductor layer 13 is for forming a conductive channel between the source electrode 15a and the drain electrode 15b by the gate voltage supplied to the gate electrode 10a.

그리고, 도면에는 도시되지 않았지만, 상기에서 게이트라인(10) 및 게이트전극(10a)을 포함한 기판상에는 게이트절연막(미도시)이 더 구비되어 있고, 상기 반도체층(13)과 소스 전극(15a) 사이 및 반도체층(13)과 드레인 전극(15b)의 사이에는 저항을 줄이기 위한 오믹 콘택층(미도시)이 더 구비되어 있다. Although not shown in the drawings, a gate insulating film (not shown) is further provided on the substrate including the gate line 10 and the gate electrode 10a, and between the semiconductor layer 13 and the source electrode 15a. And an ohmic contact layer (not shown) between the semiconductor layer 13 and the drain electrode 15b to reduce the resistance.

이러한, 상기 박막 트랜지스터는 게이트 라인(10)으로부터 게이트 신호를 인가 받아서 온/오프가 결정되며, 상기 데이터 라인(15)으로부터 전달된 데이터 신호를 선택적으로 화소 전극(17a)에 공급한다.The thin film transistor receives a gate signal from the gate line 10 and is turned on / off, and selectively supplies the data signal transferred from the data line 15 to the pixel electrode 17a.

상기 화소 전극(17a)은 데이터 라인(15)과 게이트 라인(10)이 교차 배열되어 정의된 화소 영역에 위치하며, 광투과율이 높은 투명 전도성 물질로 이루어진다.The pixel electrode 17a is positioned in a pixel region defined by crossing the data line 15 and the gate line 10 and is made of a transparent conductive material having high light transmittance.

여기서, 상기 박막 트랜지스터는 '⊂'자형의 채널 구조를 갖도록 절곡되어 있는데, 이와 같은 채널 구조는, 데이터 라인(15)으로부터 돌출된 소스 전극(15a)을 게이트 라인(10)과 평행하게 '⊂'자형으로 절곡하여 형성한다. Here, the thin film transistor is bent to have a channel structure of a '⊂' shape, such a channel structure, the source electrode 15a protruding from the data line 15 '⊂' in parallel with the gate line 10. It is formed by bending in a shape.

그리고, 상기 드레인 전극(15b)을 상기 절곡된 소스 전극(15a)과 일정 간격 이격되도록 그 내측에 삽입하여 위치시킨다. The drain electrode 15b is inserted and positioned inside the bent source electrode 15a so as to be spaced apart from the bent source electrode 15a by a predetermined interval.

그러나, 상기와 같이 '⊂'자형의 채널을 갖도록 박막 트랜지스터를 구성하였다고 해도, 상기의 구조만으로는 상기 제한적인 박막 트랜지스터의 면적에다가 소스 전극과 드레인전극 간의 정전용량을 늘려서 수직 크로스토크를 개선시키는데 한계가 있다. However, even when the thin film transistor is configured to have a '⊂'-shaped channel as described above, the above structure alone has a limitation in improving vertical crosstalk by increasing the capacitance between the source electrode and the drain electrode in the limited area of the thin film transistor. have.

다시 말해서, 상기 액정표시장치에서는 박막 트랜지스터의 채널 길이(L)의 조정을 통해서만 채널 길이 대 채널 폭의 비(W/L)를 설계 할 수 있는데, 이때 채널 길이(L)는 대략 5.5㎛가 한계치이기 때문에 설계자의 설계 설정을 선택할 수 있는 범위가 작다. 또한, W/L 값이 작기 때문에 온 전류(Ion)값이 작아서 충분한 차아징이 이루어지지 않으므로 수직 크로스토크를 유발시킬 우려가 있다. In other words, in the liquid crystal display, the ratio of the channel length to the channel width (W / L) can be designed only by adjusting the channel length (L) of the thin film transistor, where the channel length (L) is approximately 5.5 μm. Because of this, the designer has a small range to choose from. In addition, since the W / L value is small, the on current Ion value is small and sufficient charging is not performed, which may cause vertical crosstalk.

이에 따라서, 이하, 본 발명에서는 동일한 면적에다가 박막 트랜지스터를 구성할 경우, 소스 전극과 드레인 전극간의 정전용량을 늘리기에 알맞은 박막 트랜지스터 및 이를 포함한 액정표시장치에 대하여 첨부 도면을 참조하여 설명하기로 한다. Accordingly, in the present invention, when the thin film transistor is configured in the same area, the thin film transistor suitable for increasing the capacitance between the source electrode and the drain electrode and the liquid crystal display including the same will be described with reference to the accompanying drawings.

도 3 내지 도 5는 본 발명의 실시예에 따른 박막 트랜지스터의 평면도이다. 3 to 5 are plan views of a thin film transistor according to an exemplary embodiment of the present invention.

도 6 내지 도 8은 본 발명의 제 1 실시예에 따른 액정표시장치의 평면 구성도이고, 도 9는 본 발명의 제 2 실시예에 따른 액정표시장치의 평면 구성도이며, 도 10은 본 발명의 제 3 실시예에 따른 액정표시장치의 평면 구성도이다. 6 to 8 are plan views illustrating a liquid crystal display device according to a first embodiment of the present invention, FIG. 9 is a plan view illustrating a liquid crystal display device according to a second embodiment of the present invention, and FIG. A planar configuration diagram of a liquid crystal display device according to a third embodiment of the present invention.

먼저, 본 발명의 실시예에 따른 박막 트랜지스터는, 도 3에 도시한 바와 같이, 기판(미도시) 상에 일방향으로 게이트전극(30)이 형성되어 있고, 상기 게이트전극(30)을 포함한 상기 기판 상에 게이트절연막(미도시)이 형성되어 있으며, 상기 게이트전극(30) 상부에 오버랩되도록 반도체층(31)이 패턴되어 있다. First, in the thin film transistor according to the exemplary embodiment of the present invention, as shown in FIG. 3, a gate electrode 30 is formed in one direction on a substrate (not shown), and the substrate including the gate electrode 30 is formed. A gate insulating film (not shown) is formed on the semiconductor layer 31, and the semiconductor layer 31 is patterned so as to overlap the gate electrode 30.

그리고, 상기 게이트전극(30)의 일측 상부방향에 오버랩되어 절곡부를 갖으며, 절곡부의 내부에 복수개의 요철을 갖는 소스 전극(32a)이 구성되어 있다. In addition, a source electrode 32a having a bent portion overlapping with an upper side of the gate electrode 30 and having a plurality of irregularities is formed in the bent portion.

도 3에서는 소스 전극(32a)이 '⊂'자형으로 절곡되어 있고, 그 절곡부 내부 의 상, 하부와 측부에 각각 1개씩 3개의 요부가 구성된 예를 제시하였다. In FIG. 3, an example in which the source electrode 32a is bent in a '⊂' shape, and three recesses are provided, one at each of the upper, lower, and side portions inside the bent portion is illustrated.

그리고, 상기 소스 전극(32a)과 일정 간격 이격되어 절곡부에 삽입 배치되어 있으며, 소스 전극(32a)의 절곡부 내측의 요부에 대응되는 부분에 복수개의 돌출부를 갖고 드레인 전극(32b)이 형성되어 있다. In addition, the drain electrode 32b is formed at a portion spaced apart from the source electrode 32a by a predetermined interval and inserted into the bent portion, and has a plurality of protrusions at a portion corresponding to the recessed portion inside the bent portion of the source electrode 32a. have.

상기와 같이 구성하면, 동일 면적에 소스 전극(32a)과 드레인 전극(32b)을 형성하였다고 해도, 소스 전극(32a)의 절곡부 내측의 요철과, 이에 맞물리도록 돌출부를 갖고 형성된 드레인 전극(32b)으로 인해서 채널 길이(L) 대 채널 폭(W)의 비(W/L)를 증가시킬 수 있다. In the configuration as described above, even if the source electrode 32a and the drain electrode 32b are formed in the same area, the drain electrode 32b formed with the unevenness inside the bent portion of the source electrode 32a and the protruding portion to engage with it. This can increase the ratio W / L of the channel length L to the channel width W.

상기 도 3에서는 소스 전극(32a)이 '⊂'자형의 절곡부를 갖고 내측에 3개의 요부를 갖는 구성예를 제시하여 설명하였으나, 이는 하나의 실시예일 뿐, 본 발명을 한정하기 위한 것이 아니며, 상기 소스 전극(32a)은 동일 면적에 설계 가능한 다양한 절곡부를 구성하고 그 내측에 복수개의 요철을 갖도록 구성시킬 수 있고, 상기 소스 전극과 일정 간격 이격되게 소스 전극의 요철에 맞추어 돌출부를 갖는 드레인 전극을 구성시킬 수 있다. In FIG. 3, although the source electrode 32a has a configuration example having a '절' -shaped bent portion and three recesses therein, the configuration is only one embodiment and is not intended to limit the present invention. The source electrode 32a may be configured to have a variety of bent portions that can be designed in the same area and have a plurality of irregularities therein, and constitute a drain electrode having protrusions in accordance with the irregularities of the source electrode spaced apart from the source electrode by a predetermined distance. You can.

예를 들면, 상기 소스 전극의 절곡부는 '⊂'자형이나 '역⊂'자형이나 '∈'자형이나 '역∈'자형으로도 구성할 수 있고, 각 절곡부는 내측에 복수개의 요철을 갖을 수 있으며, 드레인 전극은 소스 전극과 일정 간격 이격되게 소스 전극의 요철에 맞추어 돌출 구성시킬 수 있다. For example, the bent portion of the source electrode may be configured as a '⊂' shape or 'inverse' shape, or '∈' shape or 'inverse' shape, and each bent portion may have a plurality of unevenness inside. The drain electrode may be configured to protrude in accordance with the unevenness of the source electrode to be spaced apart from the source electrode at a predetermined interval.

다음에, 상기 구성중 소스 전극이 '⊂'자형으로 형성되었을 때, 요철의 수에 따른 박막 트랜지스터의 다른 일예를 도면을 참조하여 설명하기로 한다. Next, another example of the thin film transistor according to the number of irregularities will be described with reference to the drawings when the source electrode in the configuration is formed in a '⊂' shape.

도 4에 도시된 바와 같이, 기판(미도시) 상에 일방향으로 게이트전극(40)이 형성되어 있고, 상기 게이트전극(40)을 포함한 상기 기판 상에 게이트절연막(미도시)이 형성되어 있으며, 상기 게이트전극(40) 상부에 오버랩 되도록 반도체층(41)이 패턴되어 있다. As shown in FIG. 4, a gate electrode 40 is formed in one direction on a substrate (not shown), and a gate insulating film (not shown) is formed on the substrate including the gate electrode 40. The semiconductor layer 41 is patterned to overlap the gate electrode 40.

그리고, 상기 게이트전극(40)의 일측 상부 방향에서 오버랩되어 ⊂자형의 절곡부를 갖으며, 절곡부 내부에 복수개의 요철을 갖는 소스 전극(42a)이 구성되어 있다. 이때 도 4에서는 상,하측에 각각 2개씩 4개의 요부와 측면에 1개의 요부가 구성된 예를 제시하였다. In addition, a source electrode 42a having a U-shaped bent portion overlapping in one upper direction of the gate electrode 40 and having a plurality of irregularities inside the bent portion is formed. 4 illustrates an example in which four recesses and two recesses on the side and one on the side are configured.

그리고, 상기 소스 전극(42a)과 일정 간격 이격되어 절곡부에 삽입되어 있으며, 소스 전극(42a)의 절곡부 내측의 요부에 대응되는 부분에 복수개의 돌출부를 갖도록 드레인 전극(42b)이 형성되어 있다. The drain electrode 42b is formed to be inserted into the bent portion spaced apart from the source electrode 42a by a predetermined interval, and to have a plurality of protrusions at a portion corresponding to the recessed portion inside the bent portion of the source electrode 42a. .

상기와 같이 구성하면, 동일 면적에 소스 전극(42a)과 드레인 전극(42b)을 형성하였다고 해도, 소스 전극(42a)의 절곡부의 내측의 요철과, 이에 맞물려서 형성된 드레인 전극(42b)으로 인해서 채널 길이(L) 대 채널 폭(W)의 비(W/L)를 더욱 증가시킬 수 있다. In the configuration as described above, even if the source electrode 42a and the drain electrode 42b are formed in the same area, the channel length is due to the unevenness inside the bent portion of the source electrode 42a and the drain electrode 42b formed in engagement therewith. It is possible to further increase the ratio (W / L) of (L) to channel width (W).

상술한 바와 같이, 도 4에서는 소스 전극(42a)이 '⊂'자형의 절곡부를 갖고 내측에 5개의 요부를 갖는 구성예를 제시하여 설명하였다. As described above, in Fig. 4, the source electrode 42a has been described with reference to a configuration example having a bent portion having a '⊂' shape and five recesses inside.

다음에, 박막 트랜지스터의 또 다른 구성예를 첨부 도면을 참조하여 설명하면, 도 5에 도시한 바와 같이, 기판(미도시) 상에 일방향으로 게이트전극(50)이 형성되어 있고, 상기 게이트전극(50)을 포함한 상기 기판 상에 게이트절연막(미도시) 이 형성되어 있으며, 상기 게이트전극(50) 상부에 오버랩되도록 반도체층(51)이 패턴되어 있다. Next, another configuration example of the thin film transistor will be described with reference to the accompanying drawings. As shown in FIG. 5, a gate electrode 50 is formed on a substrate (not shown) in one direction, and the gate electrode ( A gate insulating film (not shown) is formed on the substrate including the semiconductor layer 50, and the semiconductor layer 51 is patterned so as to overlap the gate electrode 50.

그리고, 상기 게이트전극(50)의 일측 상부에 오버랩되어 ⊂자형의 절곡부를 갖으며, 절곡부의 내부에 복수개의 요철을 갖는 소스 전극(52a)이 구성되어 있다. 이때 도 5에서는 상,하측에 각각 3개씩 6개의 요부와 측면에 1개의 요부가 구성된 예를 제시하였다. A source electrode 52a having a U-shaped bent portion overlapping the upper portion of the gate electrode 50 and having a plurality of irregularities inside the bent portion is formed. 5 shows an example in which six recesses and three recesses on the side and one on the side are configured.

그리고, 상기 소스 전극(52a)과 일정 간격 이격되어 절곡부에 삽입되어 있으며, 소스 전극(52a)의 절곡부의 내측의 요부에 대응되는 부분에 복수개의 돌출부를 갖도록 드레인 전극(52b)이 형성되어 있다. The drain electrode 52b is formed to be inserted into the bent portion spaced apart from the source electrode 52a by a predetermined interval, and to have a plurality of protrusions at a portion corresponding to the recessed portion inside the bent portion of the source electrode 52a. .

상기와 같이 구성하면, 동일 면적에 소스 전극(52a)과 드레인 전극(52b)을 형성하였다고 해도, 소스 전극(52a)의 절곡부 내측의 요철과, 이에 맞물려서 형성된 드레인 전극(52b)으로 인해서 채널 길이(L) 대 채널 폭(W)의 비(W/L)를 도 4에서 보다도 증가시킬 수 있다. In the above configuration, even if the source electrode 52a and the drain electrode 52b are formed in the same area, the channel length is due to the unevenness inside the bent portion of the source electrode 52a and the drain electrode 52b formed in engagement with this. The ratio W / L of (L) to channel width W can be increased more than in FIG.

정리하면, 상기 도 5에서는 소스 전극(52a)이 '⊂'자형의 절곡부를 갖고 내측에 7개의 요부를 갖는 구성예를 제시하여 설명하였다. In summary, in FIG. 5, the source electrode 52a has been described with reference to a configuration example having a bent portion having a '⊂' shape and seven recessed portions therein.

상기에서와 같이, 동일 면적에 박막 트랜지스터를 구성할 때, 채널부는 차지하는 면적이 한정되어 있는데, 상기와 같이, 소스 전극의 절곡된 내부에 요철을 형성하고, 상기 요철에 맞물리게 돌출부를 갖는 드레인 전극을 형성하면, 설계자의 의도대로 채널 폭(W) 및 TFT 특성을 유도할 수 있으며, 적은 면적에서도 큰 채널 폭(W)을 얻을 수 있다. As described above, when forming the thin film transistor in the same area, the area occupied by the channel portion is limited, as described above, forming a concave-convex inside the bent of the source electrode, and the drain electrode having a protrusion to engage the concave-convex When formed, the channel width W and TFT characteristics can be derived as the designer intends, and the large channel width W can be obtained even in a small area.

상기와 같이 채널 길이 대 채널폭의 비(W/L)를 크게 하면 채널을 통해 이동하는 전하의 이동도가 우수해지므로 TFT의 구동 특성이 향상된다. Increasing the ratio of the channel length to the channel width (W / L) as described above improves the mobility of charges moving through the channel, thereby improving driving characteristics of the TFT.

다음에, 상기와 같은 박막 트랜지스터를 구비한 액정표시장치의 구성에 대하여 설명하기로 한다. Next, the configuration of the liquid crystal display device provided with the thin film transistor as described above will be described.

먼저, 본 발명의 제 1 실시예에 따른 액정표시장치는, 도 6에 도시한 바와 같이, 기판상에 일방향으로 배열된 게이트라인(60)과, 상기 게이트라인(60)의 일측에서 돌출 형성된 게이트전극(60a)과, 상기 게이트라인(60)과 교차 배열되어 화소영역을 정의하는 데이터라인(65)과, 상기 게이트라인(60)과 데이터라인(65)의 교차 부분에 형성되며, 절곡된 요철 채널을 구비한 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터의 드레인 전극(65b)에 접속되도록 화소영역에 형성된 화소전극(67)으로 구성된다. First, as shown in FIG. 6, the liquid crystal display according to the first exemplary embodiment of the present invention includes a gate line 60 arranged in one direction on a substrate and a gate protruding from one side of the gate line 60. Curved irregularities are formed at the intersection of the electrode 60a, the data line 65 crossing the gate line 60 to define a pixel region, and the gate line 60 and the data line 65. And a pixel electrode 67 formed in the pixel region so as to be connected to the drain electrode 65b of the thin film transistor.

상기 박막 트랜지스터(TFT)는 게이트 라인(60)에 접속된 게이트 전극(60a)과, 상기 게이트전극(60a)의 일상부에 오버랩 형성된 반도체층(63)과, 데이터 라인(65)에 접속된 소스 전극(65a) 및 드레인 콘택홀(68)을 통해 화소 전극(67)에 접속된 드레인 전극(65b)으로 구성된다. The thin film transistor TFT may include a gate electrode 60a connected to the gate line 60, a semiconductor layer 63 overlapped with a routine portion of the gate electrode 60a, and a source connected to the data line 65. It consists of the drain electrode 65b connected to the pixel electrode 67 via the electrode 65a and the drain contact hole 68. FIG.

상기 반도체층(63)은 게이트 전극(60a)에 공급되는 게이트 전압에 의해 소스 전극(65a)과 드레인 전극(65b) 사이에 도통 채널을 형성하기 위한 것이다.The semiconductor layer 63 is for forming a conductive channel between the source electrode 65a and the drain electrode 65b by the gate voltage supplied to the gate electrode 60a.

그리고, 도면에는 도시되지 않았지만, 상기에서 게이트라인(60) 및 게이트전극(60a)을 포함한 기판상에는 게이트절연막(미도시)이 더 구비되어 있고, 상기 반도체층(63)과 소스 전극(65a) 사이 및 반도체층(63)과 드레인 전극(65b)의 사이에 는 저항을 줄이기 위한 오믹 콘택층(미도시)이 더 구비되어 있다. Although not shown in the drawings, a gate insulating film (not shown) is further provided on the substrate including the gate line 60 and the gate electrode 60a, and between the semiconductor layer 63 and the source electrode 65a. And an ohmic contact layer (not shown) between the semiconductor layer 63 and the drain electrode 65b to reduce the resistance.

이러한, 상기 박막 트랜지스터는 게이트 라인(60)으로부터의 게이트 신호에 응답하여 상기 데이터 라인(65)으로부터의 데이터 신호를 선택적으로 화소 전극(67)에 공급한다.The thin film transistor selectively supplies the data signal from the data line 65 to the pixel electrode 67 in response to the gate signal from the gate line 60.

상기 화소 전극(67)은 데이터 라인(65)과 게이트 라인(60)에 의해 분할된 화소 영역에 위치하며 광투과율이 높은 투명 전도성 물질로 이루어진다.The pixel electrode 67 is positioned in a pixel region divided by the data line 65 and the gate line 60 and is made of a transparent conductive material having high light transmittance.

예를 들면, 화소 전극(67)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 전도성 물질로 구성한다. For example, the pixel electrode 67 may be formed of indium tin oxide (ITO), tin oxide (TO), indium zinc oxide (IZO) or indium tin zinc oxide (indium tin zinc oxide). It is composed of a transparent conductive material such as: ITZO).

상기에서 소스 전극(65a)은 상기 게이트전극(60)의 일측 상부에 오버랩되어 ⊂자형의 절곡부를 갖으며, 절곡부의 내부에 복수개의 요철을 갖고 구성되어 있으며, 드레인 전극(65b)은 상기 소스 전극(65a)과 일정 간격 이격되어 절곡부에 삽입 배치되어 있으며, 소스 전극(65a)의 절곡부의 내측의 요부에 대응되는 부분에 복수개의 돌출부를 갖도록 구성되어 있다. 즉, 드레인 전극(65b)은 소스 전극(65a)의 절곡부의 내측의 요철에 맞물리도록 구성되어 있다. The source electrode 65a overlaps with an upper portion of one side of the gate electrode 60 to have a U-shaped bent portion, and has a plurality of irregularities inside the bent portion, and the drain electrode 65b is the source electrode. It is arrange | positioned at the bending part spaced apart from 65a, and it is comprised so that it may have a some protrusion part in the part corresponding to the recessed part inside the bend part of the source electrode 65a. In other words, the drain electrode 65b is configured to engage with the unevenness inside the bent portion of the source electrode 65a.

상기와 같이 구성하면, 동일 면적에 소스 전극(65a)과 드레인 전극(65b)을 형성하였다고 해도, 소스 전극(65a)의 절곡부의 내측의 요철과, 이에 맞물려서 형성된 드레인 전극(65b)으로 인해서 채널 길이(L) 대 채널 폭(W)의 비(W/L)를 증가시킬 수 있다. In the above-described configuration, even if the source electrode 65a and the drain electrode 65b are formed in the same area, the channel length is due to the unevenness inside the bent portion of the source electrode 65a and the drain electrode 65b formed in engagement therewith. It is possible to increase the ratio (W / L) of (L) to channel width (W).

상기에서 소스 전극(65a)의 절곡부는 게이트 라인(60)과 평행 또는 수직하게 절곡시켜 구성시킬 수 있다. The bent portion of the source electrode 65a may be configured to be bent in parallel or perpendicular to the gate line 60.

도 6에는 박막 트랜지스터의 소스 전극(65a)이 ⊂자형의 절곡부를 갖고 내측에 3개의 요부를 갖는 도 3의 박막 트랜지스터의 구성예를 제시하여 설명하였으나, 이는 일실시예일 뿐, 본 발명을 한정하기 위한 것이 아니며, 상기 소스 전극(65a)은 동일 면적에 설계 가능한 다양한 절곡부를 구성하고, 그 내측에 복수개의 요철을 갖도록 구성시킬 수 있고, 상기 소스 전극의 요철에 맞물리는 돌출부를 갖는 드레인 전극(65b)을 구성시킬 수 있다. 6 illustrates a configuration example of the thin film transistor of FIG. 3 having a bent portion having a U-shaped bent portion and three recessed portions therein, but this is merely an example, to limit the present invention. It is not intended that the source electrode 65a constitutes a variety of bends that can be designed in the same area, and can be configured to have a plurality of irregularities therein, and has a drain electrode 65b having a protrusion that engages with the unevenness of the source electrode. ) Can be configured.

예를 들어서, 본 발명의 제 1 실시예에 따른 액정표시장치는, 도 7과 도 8에 도시한 바와 같이, 박막 트랜지스터의 소스 전극(75a, 85)의 절곡부가 복수개의 요철을 갖도록 형성하고, 상기 요철에 맞물리는 돌출부를 갖는 드레인 전극(75b, 85b)을 구성시킬 수 있다. For example, in the liquid crystal display according to the first embodiment of the present invention, as shown in FIGS. 7 and 8, the bent portions of the source electrodes 75a and 85 of the thin film transistor are formed to have a plurality of irregularities. Drain electrodes 75b and 85b having protrusions engaging with the concavities and convexities can be configured.

상기 도 7과 도 8에 제시된 액정표시장치는, 박막 트랜지스터의 소스 전극과 드레인 전극이 각각 도 4와 도 5에 제시한 박막 트랜지스터의 구성을 가졌다는 것을 제외하고는 도 6에 제시된 액정표시장치와 그 구성이 동일하므로, 이하 생략하기로 한다. The liquid crystal display shown in FIGS. 7 and 8 includes the liquid crystal display shown in FIG. 6 except that the source electrode and the drain electrode of the thin film transistor have the configuration of the thin film transistor shown in FIGS. 4 and 5, respectively. Since the structure is the same, it abbreviate | omits below.

상기에서와 같이 채널 길이 대 채널 폭의 비(W/L)를 크게 하면 채널을 통해 이동하는 전하의 이동도가 우수해지고, 상대적으로 게이트전극에 적은 전압을 인가하여도 데이터 라인을 통해 인가되는 데이터 신호를 화소 전극으로 공급할 수 있다. As described above, when the ratio W / L of the channel length to the channel width is increased, the mobility of charges moving through the channel is improved, and the data applied through the data line even when a relatively small voltage is applied to the gate electrode. The signal can be supplied to the pixel electrode.

다음에, 본 발명의 제 2 실시예에 따른 액정표시장치에 대하여 설명하면 다 음과 같다. Next, a liquid crystal display according to a second embodiment of the present invention will be described.

먼저, 도 9에 도시한 바와 같이, 기판상에 일방향으로 배열된 게이트라인(90)과, 상기 게이트라인(90)의 일측에서 돌출 형성된 게이트전극(90a)과, 상기 게이트라인(90)과 교차 배열되어 화소영역을 정의하는 데이터라인(95)과, 상기 게이트라인(90)과 데이터라인(95)의 교차 부분에, 절곡된 요철 채널을 갖도록 구성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터의 드레인 전극(95b)에 접속되도록 화소영역에 형성된 화소전극(97)으로 구성된다. First, as shown in FIG. 9, the gate line 90 arranged in one direction on the substrate, the gate electrode 90a protruding from one side of the gate line 90, and the gate line 90 intersect with each other. A data line 95 arranged to define a pixel region, a thin film transistor (TFT) configured to have a bent uneven channel at an intersection of the gate line 90 and the data line 95, and a drain of the thin film transistor It consists of the pixel electrode 97 formed in the pixel area so that it may be connected to the electrode 95b.

그리고, 상기 박막 트랜지스터는 게이트 라인(90)에 접속된 게이트 전극(90a)과, 데이터 라인(95)에 접속된 소스 전극(95a) 및 드레인 콘택홀(98)을 통해 화소 전극(97)에 접속된 드레인 전극(95b)으로 구성된다. The thin film transistor is connected to the pixel electrode 97 through a gate electrode 90a connected to the gate line 90, a source electrode 95a and a drain contact hole 98 connected to the data line 95. The drain electrode 95b.

상기 반도체층(93)은 소스 전극(95a), 드레인 전극(95b) 및 데이터라인(95)의 하부에 구성되어 있다. The semiconductor layer 93 is formed under the source electrode 95a, the drain electrode 95b, and the data line 95.

그리고, 도면에는 도시되지 않았지만, 상기에서 게이트라인(90) 및 게이트전극(90a)을 포함한 기판상에는 게이트절연막(미도시)이 더 구비되어 있고, 상기 반도체층(93)과 소스 전극(95a) 사이 및 반도체층(93)과 드레인 전극(95b)의 사이에는 저항을 줄이기 위한 오믹 콘택층(미도시)이 더 구비되어 있다. Although not shown in the drawings, a gate insulating film (not shown) is further provided on the substrate including the gate line 90 and the gate electrode 90a, and between the semiconductor layer 93 and the source electrode 95a. And an ohmic contact layer (not shown) between the semiconductor layer 93 and the drain electrode 95b to reduce resistance.

이러한, 상기 박막 트랜지스터는 게이트 라인(90)으로부터의 게이트 신호에 응답하여 상기 데이터 라인(95)으로부터의 데이터 신호를 선택적으로 화소 전극(97)에 공급한다.The thin film transistor selectively supplies the data signal from the data line 95 to the pixel electrode 97 in response to the gate signal from the gate line 90.

상기 화소 전극(97)은 데이터 라인(95)과 게이트 라인(90)에 의해 분할된 화 소 영역에 위치하며 광투과율이 높은 투명 전도성 물질로 이루어진다.The pixel electrode 97 is positioned in a pixel region divided by the data line 95 and the gate line 90 and is made of a transparent conductive material having high light transmittance.

상기에서 소스 전극(95a)은 상기 게이트전극(90)의 일측 상부에 오버랩되어 ⊂자형의 절곡부를 갖으며, 절곡부의 내부에 복수개의 요철을 갖고 구성되어 있으며, 드레인 전극(95b)은 상기 소스 전극(95a)과 일정 간격 이격되어 절곡부에 삽입되어 있으며, 소스 전극(95a)의 절곡부 내측의 요부에 대응되는 부분에 복수개의 돌출부를 갖도록 구성되어 있다. 즉, 드레인 전극(95b)은 소스 전극(95a)의 절곡부 내측의 요철에 맞물리도록 돌출부를 갖고 구성되어 있다. The source electrode 95a is overlapped on one side of the gate electrode 90 to have a U-shaped bent portion, and has a plurality of irregularities inside the bent portion, and the drain electrode 95b is the source electrode. It is inserted so that it is spaced apart from the 95a by predetermined intervals, and it is comprised so that it may have a some protrusion part in the part corresponding to the recessed part inside the bent part of the source electrode 95a. That is, the drain electrode 95b is configured with a protruding portion so as to engage with the unevenness inside the bent portion of the source electrode 95a.

상기와 같이 구성하면, 동일 면적에 소스 전극(95a)과 드레인 전극(95b)을 형성하였다고 해도, 소스 전극(95a)의 절곡부 내측의 요철과, 이에 맞물려서 형성된 드레인 전극(95b)으로 인해서 채널 길이(L) 대 채널 폭(W)의 비(W/L)를 증가시킬 수 있다. In the above-described configuration, even if the source electrode 95a and the drain electrode 95b are formed in the same area, the channel length is due to the unevenness inside the bent portion of the source electrode 95a and the drain electrode 95b formed in engagement therewith. It is possible to increase the ratio (W / L) of (L) to channel width (W).

상기에서 소스 전극(95a)의 절곡부는 게이트 라인(90)과 평행 또는 수직하게 절곡시켜 구성시킬 수 있다. The bent portion of the source electrode 95a may be configured to be bent in parallel or perpendicular to the gate line 90.

도 9에는 박막 트랜지스터의 소스 전극(95a)이 '⊂'자형의 절곡부를 갖고 내측에 3개의 요부를 갖는 도 3의 박막 트랜지스터의 구성예를 제시하여 설명하였으나, 이는 일실시예일 뿐, 본 발명을 한정하기 위한 것이 아니다. In FIG. 9, the source electrode 95a of the thin film transistor has been described with reference to a configuration example of the thin film transistor of FIG. 3 having a bent portion having a '요' shape and three recessed portions therein. It is not intended to be limiting.

예를 들어서, 본 발명의 제 2 실시예에 따른 액정표시장치는, 박막 트랜지스터의 소스 전극을 동일 면적에 설계 가능한 다양한 절곡부를 갖도록 구성하고, 그 내측에 복수개의 요철을 갖도록 구성시킬 수 있고, 상기 요철에 맞물리도록 돌출부를 갖는 드레인 전극(95b)을 구성시키며, 반도체층(93)이 소스 전극(95a)과 드레인 전극(95b) 및 데이터라인(95)의 하부에 형성되도록 구성시킬 수 있다. For example, the liquid crystal display device according to the second exemplary embodiment of the present invention may be configured so that the source electrode of the thin film transistor has various bends that can be designed in the same area, and has a plurality of irregularities therein. The drain electrode 95b having a protrusion may be configured to engage with the unevenness, and the semiconductor layer 93 may be formed under the source electrode 95a, the drain electrode 95b, and the data line 95.

한편, 상술한 바와 같은 구조를 갖는 박막 트랜지스터의 구성은, 횡전계 방식의 액정표시장치에도 적용 가능한데, 도면을 참조하여 그 일예를 설명하면 다음과 같다. On the other hand, the configuration of the thin film transistor having the structure described above can be applied to a transverse electric field type liquid crystal display device, one example of which will be described with reference to the drawings.

도 10에 도시한 바와 같이, 투명한 하부기판(미도시)상에 화소영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(111)이 배열되고, 상기 게이트 라인(111)과 수직한 방향으로 일정한 간격을 갖고 일방향으로 복수개의 데이터 라인(113)이 배열된다.As shown in FIG. 10, a plurality of gate lines 111 are arranged in one direction at regular intervals to define pixel regions on a transparent lower substrate (not shown), and are perpendicular to the gate lines 111. The plurality of data lines 113 are arranged in one direction at regular intervals.

그리고 상기 게이트 라인(111)과 데이터 라인(113)이 교차되어 화소영역을 정의하고, 각 교차영역에 박막 트랜지스터(TFT1)가 형성된다.The gate line 111 and the data line 113 cross each other to define a pixel area, and a thin film transistor TFT1 is formed in each crossing area.

여기서 상기 박막 트랜지스터는 상기 게이트 라인(111)으로부터 돌출되어 형성되는 게이트 전극(111a)과, 게이트전극(111a)을 포함한 하부기판 전면에 형성된 게이트 절연막과, 상기 게이트 전극(111a) 상측의 게이트 절연막위에 형성되는 반도체층(112)과, 상기 데이터 라인(113)으로부터 돌출되어 절곡부를 갖으며, 절곡부의 내측에 복수개의 요철을 갖는 소스 전극(113a)과, 상기 소스 전극(113a)의 절곡부 내에 일정 간격 이격 형성되며, 소스 전극(113a)의 요철에 맞물리는 돌출부가 구비된 드레인 전극(113b)으로 구성된다. The thin film transistor may be formed on the gate electrode 111a protruding from the gate line 111, the gate insulating film formed on the entire surface of the lower substrate including the gate electrode 111a, and on the gate insulating film above the gate electrode 111a. The semiconductor layer 112 to be formed, the source electrode 113a protruding from the data line 113 and having a bent portion, and having a plurality of irregularities inside the bent portion, and the bent portion of the source electrode 113a are fixed. The drain electrode 113b is formed to be spaced apart from each other and is provided with a protrusion that engages with the unevenness of the source electrode 113a.

또한, 상기 게이트라인(111)과 동일층상에 공통배선(111b)과 공통전극(111c)이 형성되어 있는데, 이때 공통배선(111b)은 게이트라인(111)과 평행하게 화소영역을 가로지르도록 형성되고, 공통전극(111c)은 데이터라인(113)과 평행하게 한 화소 영역에 복수개가 형성되어 있다. In addition, the common wiring 111b and the common electrode 111c are formed on the same layer as the gate line 111, where the common wiring 111b is formed to cross the pixel region in parallel with the gate line 111. The common electrode 111c is formed in plural in the pixel area parallel to the data line 113.

이때 공통전극(111c)은 공통배선(111b)을 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다. In this case, the common electrodes 111c are arranged up and down symmetrically with respect to the common wiring 111b and are connected to each other.

그리고 상기 데이터라인(113)을 포함한 하부기판 전면에 보호막(미도시)이 형성되어 있다. A protective film (not shown) is formed on the entire lower substrate including the data line 113.

그리고 상기 게이트 라인(111)과 데이터 라인(113)이 교차하여 정의되는 화소영역에는 상기 공통전극(111c)과 평행하게, 일정 간격으로 공통전극(111c)들 사이에 화소전극(113c)이 배열되어 있다. 이때, 화소전극(113c)도 상기 공통배선(111b)을 기준으로 상하 대칭되게 배열된다. In the pixel region defined by the intersection of the gate line 111 and the data line 113, the pixel electrode 113c is arranged between the common electrodes 111c at regular intervals in parallel with the common electrode 111c. have. In this case, the pixel electrodes 113c are also arranged up and down symmetrically with respect to the common wiring 111b.

상기에서, 상기 화소전극(113c)은 박막트랜지스터(예 : TFT1)의 드레인전극(113b)과 일체로 형성된다. The pixel electrode 113c is integrally formed with the drain electrode 113b of the thin film transistor (eg, TFT1).

그리고 상기 화소전극(113c)과 일체로 형성되며, 상기 공통배선(111b)의 일영역에 스토리지 전극(113d)이 형성되어 있다. 즉, 스토리지 구조는 스토리지 온 콤온(Storage On Common) 구조로 구성되어 있다.The storage electrode 113d is formed integrally with the pixel electrode 113c and is formed in one region of the common wiring 111b. That is, the storage structure is composed of a storage on common structure.

상기에서 소스 전극(113a)은 '⊂' 형상의 절곡부를 갖는다. The source electrode 113a has a bent portion having a '⊂' shape.

상기 도 10의 구성을 갖는 액정표시장치는 횡전계 방식의 액정표시장치의 일예를 나타낸 것일 뿐, 본 발명을 한정하기 위한 것이 아니며, 박막 트랜지스터의 소스 전극이 동일 면적에 설계 가능한 절곡부를 갖고, 절곡부의 내측에 복수개의 요철을 갖으며, 상기 소스 전극의 요철에 맞물리도록 돌출부를 갖고 드레인 전극이 구성되는 것을 제외하고는 다양한 구성을 갖는 횡전계 방식 액정표시장치에 적용시 킬 수 있다. The liquid crystal display device having the configuration of FIG. 10 is merely an example of a transverse electric field type liquid crystal display device, and is not intended to limit the present invention, and the source electrode of the thin film transistor has a bent portion that can be designed in the same area, and is bent. It can be applied to a transverse electric field type liquid crystal display device having a plurality of constitutions except having a plurality of concavities and convexities on the inner side, and having a protruding portion and a drain electrode to be engaged with concavities and convexities of the source electrode.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the above embodiments, but should be defined by the claims.

상기와 같은 본 발명에 따른 박막 트랜지스터 및 액정표시장치는 다음과 같은 효과가 있다. The thin film transistor and the liquid crystal display according to the present invention as described above have the following effects.

첫째, 소스 전극이 절곡부를 갖도록 하고, 절곡부의 내측에 복수개의 요철을 형성하며, 소스 전극 내측의 요철과 맞물리게 돌출부를 갖는 드레인 전극을 소스 전극의 절곡부 내에 배치하면, 동일 면적에 채널 길이 대 채널 폭의 비(W/L)를 크게 할 수 있다. First, if the source electrode has a bent portion, a plurality of irregularities are formed inside the bent portion, and a drain electrode having a protrusion to be engaged with the unevenness inside the source electrode is disposed in the bent portion of the source electrode, the channel length versus channel in the same area. The ratio of width (W / L) can be increased.

이에 따라서, 채널을 통해 이동하는 전하의 이동도가 우수해지므로 박막 트랜지스터의 구동 특성을 향상시킬 수 있다. Accordingly, since the mobility of charges moving through the channel is excellent, the driving characteristics of the thin film transistor may be improved.

둘째, 채널 길이 대 채널 폭의 비(W/L)를 크게 할 수 있으므로, 채널을 통해 이동하는 전하의 이동도가 우수해지므로, 액정표시장치의 구동 특성도 향상시킬 수 있다. Second, since the ratio of the channel length to the channel width (W / L) can be increased, the mobility of charges moving through the channel can be improved, thereby improving the driving characteristics of the liquid crystal display device.

셋째, 채널 길이 대 채널 폭의 비(W/L)를 크게할 수 있음으로, 온 전류(Ion)가 증가되어 충분한 픽셀 차아징을 통하여 수직 크로스토크를 개선시킬 수 있다. Third, the ratio W / L of the channel length to the channel width can be increased, so that the on current Ion can be increased to improve vertical crosstalk through sufficient pixel charging.

Claims (9)

기판 상에 일방향으로 형성된 게이트전극과; A gate electrode formed in one direction on the substrate; 상기 게이트전극을 포함한 상기 기판 상에 형성된 게이트절연막과; A gate insulating film formed on the substrate including the gate electrode; 상기 게이트전극 상부에 오버랩되어 형성된 반도체층과; A semiconductor layer overlapping the gate electrode; 상기 게이트전극의 상부에 오버랩되어 절곡부를 갖으며, 절곡부의 내측에 복수개의 요철을 갖는 소스 전극과;  A source electrode overlapping the upper portion of the gate electrode and having a bent portion and having a plurality of irregularities inside the bent portion; 상기 소스 전극과 일정 간격 이격되어 상기 소스 전극의 절곡부 내측의 요철부에 맞물리게 돌출부를 갖고 상기 절곡부 내에 삽입 배치된 드레인 전극을 포함함을 특징으로 하는 박막 트랜지스터. And a drain electrode spaced apart from the source electrode at a predetermined interval and engaged with the concave-convex portion inside the bent portion of the source electrode and having a drain electrode inserted into the bent portion. 제 1 항에 있어서, The method of claim 1, 상기 소스 전극은 적어도 하나의 절곡부를 갖음을 특징으로 하는 박막 트랜지스터. And the source electrode has at least one bent portion. 제 1 항에 있어서, The method of claim 1, 상기 소스 전극의 절곡부는 '⊂'자형이나 '역⊂'자형이나 '∈'자형이나 '역∈'자형으로 구성되는 것을 더 포함함을 특징으로 하는 박막 트랜지스터. The bent portion of the source electrode is a thin film transistor, characterized in that further comprising a '⊂' shape, 'inverse' shape, or '∈' shape or 'inverse' shape. 교차 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인과; Gate lines and data lines intersecting to define pixel areas; 상기 게이트라인과 데이터라인의 교차부에 구성되며, 상기 게이트라인에 접속된 게이트전극과, 절곡부를 갖고 상기 절곡부 내에 복수개의 요철을 갖고 형성된 소스 전극과, 상기 소스 전극의 요철부에 맞물리도록 돌출부를 갖고 상기 절곡부내에 삽입 배치된 드레인 전극을 구비하여 구성되는 박막 트랜지스터와; A gate electrode connected to the gate line and a gate electrode connected to the gate line, a source electrode having a bent portion and having a plurality of irregularities in the bent portion, and a protrusion to be engaged with the uneven portion of the source electrode. A thin film transistor having a drain electrode having a drain electrode inserted into the bent portion; 상기 박막 트랜지스터의 드레인 전극에 접속되어 상기 화소영역에 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치. And a pixel electrode connected to the drain electrode of the thin film transistor and formed in the pixel region. 제 4 항에 있어서, The method of claim 4, wherein 상기 소스 전극은 적어도 하나의 절곡부를 갖음을 특징으로 하는 액정표시장치. And the source electrode has at least one bent portion. 제 4 항에 있어서, The method of claim 4, wherein 상기 소스 전극의 절곡부는 '⊂'자형이나 '역⊂'자형이나 '∈'자형이나 '역∈'자형으로 구성되는 것을 더 포함함을 특징으로 하는 액정표시장치. And the bent portion of the source electrode is configured to have a '⊂' shape, a 'reverse' shape, a '∈' shape, or a 'reverse' shape. 제 4 항에 있어서, The method of claim 4, wherein 상기 소스 전극의 절곡부는 상기 게이트 라인과 평행하거나 수직한 방향으로 구성됨을 특징으로 하는 액정표시장치. And the bent portion of the source electrode is configured in a direction parallel or perpendicular to the gate line. 제 4항에 있어서, The method of claim 4, wherein 상기 반도체층은 상기 소스 전극, 상기 드레인 전극과 상기 데이터라인의 하부에 구성되는 것을 더 포함함을 특징으로 하는 액정표시장치. And the semiconductor layer is formed under the source electrode, the drain electrode and the data line. 제 4 항에 있어서, The method of claim 4, wherein 상기 액정표시장치는 상기 화소영역에 상기 데이터라인과 평행하게 형성된 공통전극과, 상기 공통전극들 사이에 상기 화소전극이 배열되는 횡전계 방식 액정표시장치를 더 포함함을 특징으로 하는 액정표시장치. The liquid crystal display device further comprises a common electrode formed in the pixel area in parallel with the data line, and a transverse electric field type liquid crystal display device in which the pixel electrode is arranged between the common electrodes.
KR1020060128504A 2006-12-15 2006-12-15 Thin film transistor and liquid crystal display device having same Withdrawn KR20080055325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060128504A KR20080055325A (en) 2006-12-15 2006-12-15 Thin film transistor and liquid crystal display device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128504A KR20080055325A (en) 2006-12-15 2006-12-15 Thin film transistor and liquid crystal display device having same

Publications (1)

Publication Number Publication Date
KR20080055325A true KR20080055325A (en) 2008-06-19

Family

ID=39802165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128504A Withdrawn KR20080055325A (en) 2006-12-15 2006-12-15 Thin film transistor and liquid crystal display device having same

Country Status (1)

Country Link
KR (1) KR20080055325A (en)

Similar Documents

Publication Publication Date Title
US7599033B2 (en) In-plane switching mode liquid crystal display device
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
KR101888422B1 (en) Thin film transistor substrate and method of fabricating the same
US8736781B2 (en) Liquid crystal display device and method of driving the same
US6762819B2 (en) Liquid crystal display device with electrodes on barrier ribs and fabricating method thereof
US8810757B2 (en) Liquid crystal display device including a light-blocking member
US9500923B2 (en) Liquid crystal display device and method of fabricating the same
US20060290860A1 (en) Liquid crystal display device
US10935860B2 (en) Display device
US7777851B2 (en) Liquid crystal display device
CN111381404B (en) Liquid crystal display device
US6897931B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
US7388632B2 (en) Liquid crystal display device having a second black matrix layer covering surfaces of a first black matrix layer including the sides thereof
CN114280857B (en) Pixel structure, display panel and display device
KR101156510B1 (en) In-plain switching liquid crystal display device
KR100989165B1 (en) Transverse electric field liquid crystal display device and manufacturing method
KR20080055325A (en) Thin film transistor and liquid crystal display device having same
KR101385460B1 (en) Liquid crystal display device
KR101107697B1 (en) Thin film transistor and liquid crystal display device having same
KR101888446B1 (en) Liquid crystal display device and method of fabricating the same
CN113934064B (en) Array substrate, liquid crystal display panel and display device
KR100949491B1 (en) Transverse electric field liquid crystal display device
KR20070044918A (en) Liquid crystal panel and its manufacturing method
KR20040090082A (en) Liquid crystal display panel of horizontal electronic field applying type
CN117590656A (en) Array substrate and display panel

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061215

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid