KR20080053231A

KR20080053231A - 전자 장치 및 ｒｆ 모듈

Info

Publication number: KR20080053231A
Application number: KR20070127147A
Authority: KR
Inventors: 와따루 다까하시; 시게루 쯔찌다; 히로시 오까베
Original assignee: 가부시끼가이샤 르네사스 테크놀로지
Priority date: 2006-12-08
Filing date: 2007-12-07
Publication date: 2008-06-12
Also published as: TW200835042A; JP2008211764A

Abstract

본 발명은 전자 장치의 소형화 또는 저코스트화를 실현하기 위한 것으로, 각각 적어도 인덕턴스 성분을 구비한 배선 패턴 MS21~MS24를 적층함으로써 병렬 공진 회로를 실현한다. 이 때에, 서로 인접하는 MS21, MS22의 한 쪽을 신호 입력 노드 Nin으로 하고, 다른 쪽을 신호 출력 노드 Nout로 한다. 그리고, 예를 들면, Nin을, 순서대로, MS21, MS23, MS24, MS22의 인덕턴스 성분을 통하여 Nout에 접속한다. Nin과 Nout의 배선층을 서로 인접시킴으로써, 인접시키지 않는 경우와 비교하여 Nin과 Nout 사이의 용량값을 크게 할 수 있다. 또한, MS21과 MS22의 배선 폭을 굵게 형성함으로써, 이 용량값을 더욱 크게 할 수 있다. 따라서, 소면적으로 큰 용량값을 실현할 수 있어, 전자 장치의 소형화 등이 실현 가능하게 된다.

배선 패턴, 하층 배선층, 인덕터 패턴, 비아홀 도체, 출력 노드, 안테나 스위치 회로, 전력 증폭 회로, 반도체 칩

Description

전자 장치 및 ＲＦ 모듈{ELECTRONIC DEVICE AND RF MODULE}

본 발명은 전자 장치, 특히 고조파 왜곡을 저감하는 필터 등을 포함하는 고주파 모듈(RF 모듈)에 적용하여 유익한 기술에 관한 것이다.

휴대 전화에 대표되는 이동체 통신에는, 복수의 통신 방식이 존재한다. 예를 들면 유럽에서는, 제2세대 무선 통신 방식으로서 보급되어 있는 GSM 및 GSM의 데이터 통신 속도를 향상한 EDGE 외에, 최근 서비스가 개시된 제3세대 무선 통신 방식인 W-CDMA가 있다. 또한, 북미에서는 제2세대 무선 통신 방식인 DCS, PCS 외에, 제3세대 무선 통신 방식인 cdma1x가 보급되어 있다. 또한, GSM은, Global System for Mobile Communication의 약칭이다. EDGE는, Enhanced Data rate for GSM Evolution의 약칭이다. W-CDMA는, Wide-band Code Division Multiple Access의 약칭이다. DCS는, Digital Cellar System의 약칭이다. PCS는, Personal Communication System의 약칭이다. cdma1x는, Code Division Multiple Access 1x의 약칭이다.

GSM 및 EDGE에 대응하는 휴대 전화 단말기의 고주파 회로 부분에서, 고주파 전력 증폭기와 안테나 사이에는, 안테나 스위치가 배치된다. 안테나 스위치는, TDMA(시분할 멀티플 액세스) 방식의 송신 슬롯과 수신 슬롯을 절환하는 기능을 실행한다.

한편, 휴대 전화 단말기에서의 고주파 회로 구성에 관한 다른 경향으로서, 고주파 전력 증폭기를 갖는 고주파 전력 증폭기 모듈에의 출력 전력 검출 회로의 내장화가 있다. 예를 들면, 하기 비특허 문헌 1에는, 전력 증폭기에 의해 생성되는 전력을 검출하는 방향성 결합기를 전력 증폭기와 함께 전력 증폭기 모듈에 집적화하는 것이 기재되어 있다. 방향성 결합기의 주선로는 전력 증폭기의 출력과 안테나 사이에 접속되고, 방향성 결합기의 부선로는 종단 저항과 전력 레벨 제어부의 입력 사이에 접속된다. 방향성 결합기는, 전력 증폭기에 의해 생성된 진행파 신호로부터의 결합 전압과 부하에 의해 반사된 반사파 신호로부터의 결합 전압의 벡터합의 검출 전압을 검출할 수 있다.

또한, 하기 비특허 문헌 2에는, 전력 증폭기, 증폭 컨트롤러, 송수신 스위치, 스위치 컨트롤러, 듀얼 밴드 방향성 결합기, 디플렉서, 정합 회로, 고조파 필터를 내장하는 고집적 쿼드 밴드 송신 프론트 엔드 모듈이 기재되어 있다. 쿼드 밴드는, UGSM(GSM850), EGSM(GSM900), DCS(DCS1800), PCS(PCS1900)의 휴대 전화의 멀티 밴드이다. 이 모듈은, InGaP/GaAs의 HBT(헤테로 바이폴라 트랜지스터)와, AlGaAs/InGaAs/AlGaAs의 PHEMT와, GaAs의 쇼트키/수동 소자와, Si의 쇼트키/바이폴라/CM0S 반도체 기술을 채용하고 있다.

또한, 비특허 문헌 2에 개시되는 바와 같은 프론트 엔드 모듈에서는, 복수의 인덕터나 컨덴서가 사용된다. 예를 들면, 특허 문헌 1의 도 8에는, 빌드 업 다층 기판의 각 층의 표면에, C자 형상의 코일용 패턴을 형성하고, 이 각 층의 코일용 패턴을 빌드 업 바이어에 의해 접속한 구성이 도시되어 있다. 이 구성은, 전체적으로 나선 형상의 인덕터(일반적으로 스파이럴 인덕터 등이라고 불림)로 된다.

특허 문헌 2의 도 1에는, 구성층을 적층하여 이루어지는 적층체와, 구성층에 설치되는 내부 도체와, 이 내부 도체를 전기적으로 접속하기 위한 비아홀을 구비한 구성이 도시되어 있다. 이 구성도, 특허 문헌 1과 마찬가지로 스파이럴 인덕터로 된다. 또한, 특허 문헌 2의 도 11에는, 구성층을 적층하여 이루어지는 적층체와, 구성층 상에 형성되어 있는 플레인 형상의 내부 도체와, 적층체의 양측에 각각 설치되는 단자 전극을 구비하고, 서로 이웃하는 내부 도체가, 각각 상이한 단자 전극에 접속된 구성이 도시되어 있다. 이 구성은, 컨덴서로 된다.

특허 문헌 3의 도 1에는, 5층의 유전체층에서, 2층째와 3층째에 선로 형상 도체를 형성하고, 4층째에 용량 전극을 형성하며, 5층째에 2개의 접지 용량 전극을 형성하고, 5층째의 이면을 접지 전극으로 한 구성이 도시되어 있다. 이 구성에서는, 2층째의 선로 형상 도체의 일단이 관통 도체를 통하여 4층째의 용량 전극과 5층째의 한 쪽의 접지 용량 전극에 접속되며, 타단이 관통 도체를 통하여 3층째의 선로 형상 도체의 일단에 접속되어 있다. 또한, 3층째의 선로 형상 도체의 타단은, 관통 도체를 통하여 5층째의 다른 쪽의 접지 용량 전극에 접속되어 있다. 이 구성은, LC 병렬 공진 회로와 그 양단에 접속된 컨덴서로부터 이루어지는 로우 패스 필터로 된다.

[특허 문헌 1] 일본 특개 2005-268447호 공보

[특허 문헌 2] 일본 특개 2006-59999호 공보

[특허 문헌 3] 일본 특개 2004-296927호 공보

[비특허 문헌 1] Jelena Madic et al, "Accurate Power Control Technique for Handset PA Modules with Integrated Directional Couplers", 2003 IEEE Radio Frequency Integrated Circuits Symposium, pp.715-718.

[비특허 문헌 2] P. DiCarlo et al, "A Highly Integrated Quad-Band GSM TX-Front-End-Module", 2003 IEEE Gallium Arsenide Integrated Circuit(GaAsIC) Symposium, 2003, 25th Annual Technical Digest, pp.280-283.

최근, 휴대 전화기를 대표로 하는 이동체 통신 기기에서는, 부품의 소형화·고밀도화 및 저코스트화에의 요구가 높아지고 있다. 이동체 통신 기기에서는, 안테나와의 사이에서 고주파 신호의 송수신을 행하는 고주파(RF: Radio Frequency) 모듈이라고 불리는 부품이 구비되어 있는데, 이동체 통신 기기의 다기능화, 소형화, 저코스트화의 요구에 맞추어 고주파 모듈의 소형화가 요구된다.

고주파 모듈에는, 통상적으로, 안테나 스위치 회로, 파워앰프 회로, 입출력 정합 회로, 및 각종 필터 회로 등이 포함되어 있다. 이 중, 출력 정합 회로나 각종 필터 회로 등은, 반도체 칩(파워앰프 회로 등)이 실장된 다층 배선 기판 상에서, 그 배선 패턴을 이용하여 형성하는 것이 가능하다. 따라서, 고주파 모듈의 소형화 또는 저코스트화를 실현하기 위해서는, 이러한 배선 패턴의 소형화 또는 저코 스트화를 도모하는 것이 특히 유익하게 된다.

다층 배선 기판 상에서 출력 정합 회로나 각종 필터 회로 등을 형성할 때에는, 예를 들면, 특허 문헌 1~특허 문헌 3에 개시되는 바와 같은 인덕터나 컨덴서를 이용하는 것이 생각된다. 그러나, 특허 문헌 1이나 특허 문헌 2에 개시되는 바와 같은 스파이럴 인덕터 및 컨덴서를 조합하여 각종 필터 회로 등을 구성하면, 그 회로 면적이 증대하고, 배선의 주회에 수반하여 예를 들면 10층 정도의 배선 기판이 필요로 되는 경우도 있기 때문에, 소형화 또는 저코스트화가 곤란하게 된다. 또한, 특허 문헌 3의 기술을 이용하면, 어느 정도의 소형화 또는 저코스트화를 실현 가능하게 되지만, 인덕터가 2층 분밖에 형성되지 않기 때문에, 인덕턴스가 부족하여, 실용상, 비교적 높은 주파수에 대응한 필터에밖에 적용하지 못할 우려가 있다. 또한, 특허 문헌 3의 구성은, 표면으로부터 투영해 보면, 인덕터의 이웃에 용량이 형성된 것으로 되어 있기 때문에, 회로 면적의 증대가 염려된다.

한편, 고주파 모듈의 소형화·고밀도화를 진행시켜 간 경우의 다른 문제로서, 다층 배선 기판을 개재한 리턴 패스의 문제가 생각된다. 예를 들면, 파워앰프 회로의 출력 신호가 다층 배선 기판 상의 리턴 패스를 통하여 입력 측으로 귀환하면 발진 현상 등이 발생하게 된다. 이 발진 현상은, 불필요한 대역에 노이즈를 실어, 다른 대역의 송수신 신호를 방해하기 때문에 오동작의 원인으로 되며, 또한 전파법상의 문제로도 된다. 고주파 모듈의 소형화·고밀도화를 도모하기 위해서는, 이 리턴 패스의 문제를 해결하는 것이 중요하다.

또한, 이러한 리턴 패스와 함께, 다음과 같은 리크 패스의 문제도 발생할 수 있다. 예를 들면, 상기 비특허 문헌 1에 기재된 바와 같은 전력 증폭기 모듈에 집적화된 방향성 결합기를 사용함으로써, 전력 증폭기에 의해 생성된 진행파 신호로부터의 결합 전압과 부하에 의해 반사된 반사파 신호로부터의 결합 전압의 벡터합의 검출 전압을 검출할 수 있다. 한편, 방향성 결합기를 RF 전력 증폭기와 함께 RF 모듈에 집적화할 뿐만 아니라, 상기 비특허 문헌 2와 같이 RF 전력 증폭기의 출력 정합 회로, 고조파 제거 필터, 안테나 스위치도 집적화함으로써, 전술한 바와 같이 휴대 전화 단말기의 한층 더한 소형화를 가능하게 하는 고기능 RF 모듈의 개발이 기대되고 있다.

본 발명자 등은, 본 발명에 앞서서 GSM850, GSM900, DCS1800, PCS1900의 멀티 밴드의 송신을 가능하게 하는 휴대 전화에 탑재되는 RF 모듈의 개발에 종사하였다.

도 18은, 본 발명에 앞선 개발의 기간 동안에 본 발명자들에 의해 검토된 RF 모듈의 회로 구성을 도시하는 도면이다. RF 모듈은, RF 전력 증폭기 HPA와, 최종단의 출력 정합 회로(12c)와, 고조파 제거 필터(LPF)(14)와, 방향성 결합기(CPL)(13)와, 안테나 스위치(ANT_SW)(15)를 포함하고 있다. 안테나 스위치(15)는, RF 모듈 외부에서, 휴대 전화의 안테나(ANT)(16)에 접속된다.

RF 전력 증폭기 HPA는 모노리식 반도체 집적 회로의 칩에 구성되고, 초단 증폭기(10a), 초단 바이어스 회로(10b), 제1 단간 정합 회로(10c), 다음단 증폭기(11a), 다음단 바이어스 회로(11b), 제2 단간 정합 회로(11c), 최종단 증폭기(12a), 최종단 바이어스 회로(12b), 이득 제어 유닛(17)을 포함한다.

초단 증폭기(10a)의 초단 RF 입력 단자에는 RF 증폭 신호 RFin이 공급되고, 초단 증폭기(10a)의 초단 RF 증폭 출력 신호는 제1 단간 정합 회로(10c)를 통하여 다음단 증폭기(11a)의 다음단 RF 입력 단자에 공급된다. 다음 단 증폭기(11a)의 다음단 RF 증폭 출력 신호는, 제2 단간 정합 회로(11c)를 통하여 최종단 증폭기(12a)의 최종단 RF 입력 단자에 공급된다.

이득 제어 유닛(17)에는, RF 아날로그 신호 처리 반도체 집적 회로를 경유하여 베이스밴드 신호 처리 유닛으로부터의 이득 제어 신호 Vramp와 방향성 결합기(CPL)(13)로부터의 검출 전압 Vcp1이 공급된다. 또한, 이득 제어 신호 Vramp의 레벨은 기지국과 휴대 전화의 거리에 비례하는 것이며, RF 전력 증폭기 HPA로부터 안테나(ANT)(16)에 공급되는 RF 송신 신호 RFout의 레벨이 이득 제어 신호 Vramp의 레벨에 의해 제어될 수 있다. 이득 제어 유닛(17)은, 이득 제어 신호 Vramp의 레벨에 방향성 결합기(CPL)(13)로부터의 검출 전압 Vcp1의 레벨이 추종하도록, RF 전력 증폭기 HPA의 이득을 제어함으로써 APC(자동 전력 제어) 동작을 행한다. 이 APC는, 이득 제어 유닛(17)에 의해 제어된 초단 바이어스 회로(10b), 다음단 바이어스 회로(11b), 최종단 바이어스 회로(12b)에 의한 초단 증폭기(10a), 초단 증폭기(10a), 최종단 증폭기(12a)의 이득 제어에 의해 실행된다.

RF 전력 증폭기 HPA의 최종단 증폭기(12a)의 최종단 RF 증폭 출력 신호는, 모노리식 반도체 집적 회로의 칩 외부의 최종단의 출력 정합 회로(12c)를 통하여 고조파 제거 필터(LPF)(14)의 RF 신호 입력 단자에 공급된다. 고조파 제거 필터(LPF)(14)는 RF 신호 입력 단자에 공급되는 RF 신호의 기본 주파수 성분을 매우 작은 감쇠율로 RF 신호 출력 단자에 전달하지만, 2배 고조파, 3배 고조파, 4배 고조파 등의 고조파 성분은 큰 감쇠율로 감쇠한다. 고조파 제거 필터(LPF)(14)의 RF 신호 출력 단자의 RF 신호는 방향성 결합기(CPL)(13)의 주선로를 경유하여 안테나 스위치(ANT_SW)(15)의 일단에 공급되고, 안테나 스위치(ANT_SW)(15)의 타단은 안테나(ANT)(16)의 일단에 접속된다. 방향성 결합기(CPL)(13)의 부선로의 일단과 타단은, 종단 저항 Rt와 이득 제어 유닛(17)의 검출 전압 입력 단자에 각각 접속된다.

그러나, 본 발명에 앞선 본 발명자들에 의한 검토에 의해, 도 18에 도시하는 RF 모듈의 고조파 특성이 설계 목표를 만족하지 않는 것이 명확하게 되었다. RF 모듈은 고조파 특성이 설계 목표를 만족하지 않으면, 휴대 전화로부터 송신되는 RF 송신 신호에 포함되는 고레벨의 고조파 성분이 인접 채널에의 방해 신호로 된다. 이 RF 송신 신호에 포함되는 고조파 성분의 레벨은, ACPR(인접 채널 누설 전력비)로 표시된다. 또한, ACPR은, Adjacent Channel Leakage Power Ratio의 약칭이다.

또한, 본 발명자들은 도 18에 도시하는 RF 모듈의 고조파 특성이 설계 목표를 만족하지 않는 원인의 해명을 행한 결과, 하기와 같은 결론에 도달하였다. 그것은, 도 18의 파선 HD-SP에 도시하는 바와 같이, RF 전력 증폭기 HPA의 최종단 증폭기(12a)의 최종단 RF 증폭 출력 신호에 포함되는 고조파 성분은, 안테나(16)에 전달된다. 파선 HD_SP의 신호 경로는, 방향성 결합기(CPL)(13)의 부선로와 이득 제어 유닛(17) 사이의 신호 배선, 방향성 결합기(13)의 부선로 및 주선로, 안테나 스위치(15)로 구성되어 있다. 최종단 증폭기(12a)와 방향성 결합기(13)의 주선로 사이에는, 고조파 성분을 큰 감쇠율로 감쇠하는 최종단의 출력 정합 회로(12c)와 고조파 제거 필터(14)가 접속되어 있다. 그러나, 파선 HD_SP의 신호 경로는, 최종단의 출력 정합 회로(12c)와 고조파 제거 필터(14)를 바이패스하고 있다. 그 결과, 최종단 증폭기(12a)의 출력의 고조파 성분은, 방향성 결합기(13)의 부선로와 이득 제어 유닛(17) 사이의 신호 배선, 방향성 결합기(13)의 부선로 및 주선로를 통하여 안테나(16)에 전달되는 것이다.

그래서, 본 발명의 목적의 하나는, RF 모듈 등의 전자 장치의 소형화 또는 저코스트화를 실현하는 것에 있다. 또한, 본 발명의 다른 목적의 하나는, RF 전력 증폭기의 출력의 고레벨의 고조파 성분이 방향성 결합기의 부선로와 이득 제어 유닛 사이의 신호 배선, 방향성 결합기의 부선로 및 주선로를 통하여 안테나에 전달되는 것을 회피하고, RF 모듈의 소형화를 실현하는 것에 있다. 또한, 본 발명의 상기 및 그 이외의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확하게 될 것이다.

본 발명의 일 실시예에 따른 공진 회로는, 복수 배선 기판을 이용하고, 제1 배선층에서의 제1 배선 패턴과, 이 제1 배선층과 인접하는 제2 배선층에서의 제2 배선 패턴을 적어도 인덕턴스 성분을 갖는 형상으로 형성하며, 또한, 이 제1 및 제2 배선층과 상이한 배선층의 제3 배선 패턴을 인덕턴스 성분을 갖는 형상(인덕터 패턴)으로 형성한 구성으로 되어 있다. 그리고, 이 제1 배선 패턴의 일단은, 입력 또는 출력 노드로 되고, 타단은 전술한 인덕터 패턴의 일단에 비아홀 도체에 의해 접속된다. 한편, 제2 배선 패턴의 일단은, 출력 또는 입력 노드로 되고, 타단은 전술한 인덕터 패턴의 타단에 비아홀 도체에 의해 접속된다.

이와 같이, 서로 인접하는 제1 배선 패턴과 제2 배선 패턴의 한 쪽에 입력 또는 출력 노드를 설치하고, 다른 쪽에 출력 또는 입력 노드를 설치함으로써, 인접하고 있지 않은 배선층에 설치한 경우와 비교하여 입력 노드와 출력 노드간의 용량값을 증가시키는 것이 가능하게 된다. 따라서, 소면적으로 충분한 용량값을 확보할 수 있기 때문에, 소형인 또는 저코스트인 병렬 공진 회로를 실현 가능하며, 이것을 고주파 모듈의 필터 회로 등에 적용함으로써 해당 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다. 또한, 용량값을 더욱 증대시키기 위해서는, 제1 배선 패턴과 제2 배선 패턴의 최대 선폭을 인덕터 패턴의 최대 선폭보다도 크게 하면 된다.

또한, 본 발명의 일 실시예에 따른 공진 회로는, 제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층과, 상기 제3 배선층의 하층에 배치된 제4 배선층을 포함한 복수 배선층 기판에 형성되고, (1) 상기 제1 배선층이 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 제1 배선 패턴과, (2) 상기 제2 배선층이 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제2 노드를 일단에 갖는 제2 배선 패턴과, (3) 상기 제3 배선층이 판 형상으로 형성된 제3 배선 패턴과, (4) 상기 제4 배선층이 판 형상으로 형성된 제4 배선 패턴을 구비한다.

그리고, 상기 제1 배선 패턴의 타단과 상기 제2 배선 패턴의 타단은, 제1 비 아홀 도체를 통하여 전기적으로 접속되고, 상기 제3 배선 패턴과 상기 제4 배선 패턴은, 서로 대향하도록 형성되며, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 한 쪽의 패턴은, 제2 비아홀 도체를 통하여 상기 제1 노드에 전기적으로 접속되고, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 다른 쪽의 패턴은, 제3 비아홀 도체를 통하여 상기 제2 노드에 전기적으로 접속된다. 또한, 상기 제1 배선 패턴, 상기 제2 배선 패턴, 상기 제3 배선 패턴, 및 상기 제4 배선 패턴은, 서로 겹치도록 형성되고, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 겹침 면적이, 상기 제2 배선 패턴과 상기 제3 배선 패턴의 겹침 면적보다 크다.

이와 같이, 서로 인접하는 2개의 배선층에 입력 노드 및 출력 노드를 형성함으로써, 전술한 내용과 마찬가지로 이들 노드간의 용량값을 증가시키는 것이 가능하게 된다. 또한, 이 입력 노드 및 출력 노드를 제3 및 제4 배선층에서 판 형상으로 형성된 배선 패턴(용량 패턴)에 접속함으로써, 더욱 용량값을 증대시킬 수 있다. 이것에 의해, 소형인 또는 저코스트인 병렬 공진 회로를 실현할 수 있고, 이것을 고주파 모듈의 필터 회로 등에 적용함으로써 해당 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다. 또한, 더욱 소형화 등을 도모하기 위해서는, 제1 배선 패턴, 제2 배선 패턴 및 용량 패턴을 상층으로부터 평면적으로 본 경우의 각각의 점유 영역을, 어느 하나의 점유 영역이 그 밖의 점유 영역을 포함하는 관계로 하면 된다.

또한, 본 발명의 일 실시예에 따른 RF 모듈은, RF 전력 증폭기(HPA)와, 출력 정합 회로(12c)와, 방향성 결합기(13)와, 고조파 제거 필터(14)를 포함한다. 상기 RF 전력 증폭기의 출력 증폭 신호(Pout)는 상기 출력 정합 회로의 입력 단자에 공급되고, 상기 출력 정합 회로의 출력 단자의 RF 신호는 상기 방향성 결합기의 주선로를 통하여 상기 고조파 제거 필터의 입력 단자에 공급된다. 상기 방향성 결합기의 부선로로부터의 검출 신호(Vcp1)는, 상기 RF 전력 증폭기(HPA)의 이득 제어 유닛(17)의 신호 입력 단자에 공급된다. 상기 고조파 제거 필터의 출력 단자의 RF 신호는, 안테나(16)에 전달 가능하게 되어 있다(도 19 참조).

이러한 구성에 따르면, RF 전력 증폭기의 출력 증폭 신호(Pout)의 고조파 성분이 방향성 결합기(13)의 부선로와 이득 제어 유닛(17) 사이의 신호 배선, 방향성 결합기(13)의 부선로 및 주선로에 전달되었다고 해도, 방향성 결합기(13)의 주선로와 안테나(16) 사이에는 고조파 제거 필터(14)가 접속되어 있다. 따라서, RF 전력 증폭기의 출력의 고레벨의 고조파 성분이 방향성 결합기의 부선로와 이득 제어 유닛 사이의 신호 배선, 방향성 결합기의 부선로 및 주선로를 통하여 안테나에 전달되는 것을 회피할 수 있다.

본 발명의 일 실시예에 따른 전자 장치 및 고주파 모듈을 이용함으로써, 소형화 또는 저코스트화가 실현 가능하게 된다.

《대표적인 실시예》

우선, 본원에서 개시되는 발명의 대표적인 실시예에 대하여 개요를 설명한다. 대표적인 실시예에 관한 개요 설명에서 괄호를 붙여서 참조하는 도면의 참조 부호는 그것이 첨부된 구성 요소의 개념에 포함되는 것을 예시하는 것에 불과하다.

[1] 본 발명의 대표적인 실시예에 따른 전자 장치는, 제1 배선층(LY1)과, 상기 제1 배선층의 하층에 배치된 제2 배선층(LY2)과, 상기 제2 배선층의 하층에 배치된 제3 배선층(LY3)을 포함한 복수 배선층 기판으로 실현된다. 여기서, 해당 전자 장치는, 상기 제1 배선층 내에 대략 루프 형상의 선로로서 형성되고, 일단이 제1 노드(Nin)로 되는 제1 배선 패턴(MS21)과, 상기 제2 배선층 내에 대략 루프 형상의 선로로서 형성되고, 일단이 제2 노드(Nout)로 되는 제2 배선 패턴(MS22)과, 상기 제3 배선층 또는 상기 제3 배선층으로부터 더욱 하층에 걸쳐, 단수 또는 복수회의 대략 루프 형상의 선로로서 형성된 인덕터 패턴(MS23 및 MS24)과, 상기 제1 배선 패턴의 타단과 상기 인덕터 패턴의 일단을 전기적으로 접속하는 제1 비아홀 도체(VH13a)와, 상기 제2 배선 패턴의 타단과 상기 인덕터 패턴의 타단을 전기적으로 접속하는 제2 비아홀 도체(VH24a)를 구비하며, 상기 제1 배선층과 상기 제2 배선층이, 서로 인접한 배선층으로 되어 있다(도 2 참조).

여기서, 보다 구체적인 실시예에 따른 전자 장치는, 상기 복수 배선층 기판이 상기 제3 배선층(LY3)의 하층에 더 배치된 제4 배선층(LY4)을 포함하고, 상기 제3 배선층 내에는, 대략 루프 형상의 선로로서 형성되고 상기 인덕터 패턴의 일부로 되는 제3 배선 패턴(MS23)이 구비되고, 상기 제4 배선층 내에는, 대략 루프 형상의 선로로서 형성되고 상기 인덕터 패턴의 다른 일부로 되는 제4 배선 패턴(MS24)이 구비된 것으로 되어 있다. 여기서, 상기 제3 배선 패턴의 일단은, 상기 제1 비아홀 도체(VH13a)에 의해 상기 제1 배선 패턴의 타단과 접속되고, 상기 제3 배선 패턴의 타단은, 제3 비아홀 도체(VH34a)에 의해 상기 제4 배선 패턴의 일단과 전기적으로 접속되며, 상기 제4 배선 패턴의 타단은, 상기 제2 비아홀 도체(VH24a)에 의해 상기 제2 배선 패턴의 타단과 전기적으로 접속된다(도 2 참조).

또한, 보다 바람직한 실시예에 따른 전자 장치는, 상기 제1 배선 패턴, 상기 제2 배선 패턴, 및 상기 인덕터 패턴을 상층으로부터 평면적으로 본 경우의 각각의 점유 영역(AA21~AA24)이, 어느 하나의 점유 영역이 그 밖의 점유 영역을 포함하는 관계로 되어 있다(도 4 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 상기 제1 배선 패턴(MS21) 및 상기 제2 배선 패턴(MS22)의 최대 선폭이, 상기 인덕터 패턴(MS23 및 MS24)의 최대 선폭보다도 큰 것으로 되어 있다.

또한, 다른 바람직한 실시예에 따른 전자 장치는, 상기 복수 배선층 기판의 최하층 혹은 최상층이, 접지 전극으로 되어 있다(도 3 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 전술한 바와 같은 전자 장치가, 대역 차단 필터(LPF_HB, LPF_LB, ANT_FIL, RX_FIL)에 포함되어 있다(도 8 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 전술한 바와 같은 전자 장치가 상기 복수 배선층 기판 내에 형성된 고조파 감쇠용의 대역 차단 필터(LPF_HB, LPF_LB, ANT_FIL, RX_FIL)에 포함되고, 상기 복수 배선층 기판 상에는, 전력 증폭 회로를 포함하는 제1 반도체 칩(PA_CP)과 안테나 스위치 회로(ANT_SW)를 포함하는 제2 반도체 칩이 실장되고, 상기 대역 차단 필터가, 상기 안테나 스위치 회로에 접 속되어 있다(도 1 및 도 8 참조).

이상과 같이, 본 발명의 대표적인 실시예에 따른 전자 장치는, 복수 배선 기판을 이용하고, 제1 배선층에서의 제1 배선 패턴과, 이 제1 배선층과 인접하는 제2 배선층에서의 제2 배선 패턴을 적어도 인덕턴스 성분을 갖는 형상으로 형성하며, 또한, 이 제1 및 제2 배선층과 상이한 층에서 인덕터 패턴을 형성한 구성으로 되어 있다. 그리고, 이 제1 배선 패턴의 일단은, 입력 또는 출력 노드로 되고, 타단은 전술한 인덕터 패턴의 일단에 비아홀 도체에 의해 접속된다. 한편, 제2 배선 패턴의 일단은, 출력 또는 입력 노드로 되고, 타단은 전술한 인덕터 패턴의 타단에 비아홀 도체에 의해 접속된다. 즉, 이 전자 장치는, 병렬 공진 회로로서 기능한다.

이와 같이, 서로 인접하는 2개의 배선층의 한 쪽에 입력 또는 출력 노드를 설치하고, 다른 쪽에 출력 또는 입력 노드를 설치함으로써, 인접하고 있지 않은 배선층에 설치한 경우와 비교하여 입력 노드와 출력 노드간의 용량값을 증가시키는 것이 가능하게 된다. 따라서, 소면적으로 충분한 용량값을 확보할 수 있기 때문에, 소형인 또는 저코스트인 병렬 공진 회로를 실현할 수 있고, 이것을 고주파 모듈의 필터 회로 등에 적용함으로써 해당 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다. 또한, 용량값을 더욱 증대시키기 위해서는, 제1 배선 패턴과 제2 배선 패턴의 최대 선폭을 인덕터 패턴의 최대 선폭보다도 크게 하면 된다. 또한, 복수 배선 기판의 최하층 혹은 최상층을 접지 전극으로 함으로써, 이 접지 전극과 각 배선 패턴 및 인덕터 패턴의 거리 관계에 따라서 병렬 공진 회로의 인덕턴스값을 적절히 조정 가능하게 된다.

[2] 다른 관점에 따른 실시예에 따른 전자 장치는, 제1 배층(LY1)과, 상기 제1 배선층의 하층에 배치된 제2 배선층(LY2)과, 상기 제2 배선층의 하층에 배치된 제3 배선층(LY3)과, 상기 제3 배선층의 하층에 배치된 제4 배선층(LY4)을 포함한 복수 배선층 기판에 의해 실현된다. 그리고, 해당 전자 장치는, 상기 제1 배선층 내에 대략 루프 형상의 선로로서 형성되고, 일단이 제1 노드(Nin)로 되는 제1 배선 패턴(MS31)과, 상기 제2 배선층 내에 대략 루프 형상의 선로로서 형성되고, 일단이 제2 노드(Nout)로 되는 제2 배선 패턴(MS32)과, 상기 제3 배선층 내에서 플레인 형상으로 형성된 제3 배선 패턴(MS33)과, 상기 제4 배선층 내에서 플레인 형상으로 형성된 제4 배선 패턴(MS34)과, 상기 제1 배선 패턴의 타단과 상기 제2 배선 패턴의 타단을 전기적으로 접속하는 제1 비아홀 도체(VH12b)와, 제2 비아홀 도체 및 제3 비아홀 도체를 구비한다. 여기서, 상기 제3 배선 패턴과 상기 제4 배선 패턴은, 서로 대향하는 면을 포함하고, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 한 쪽은, 상기 제2 비아홀 도체(VH13b 또는 VH24b)를 통하여 상기 제1 노드에 전기적으로 접속되며, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 다른 쪽은, 상기 제3 비아홀 도체(VH24b 또는 VH13b)를 통하여 상기 제2 노드에 전기적으로 접속되고, 상기 제1 배선층(LY1)과 상기 제2 배선층(LY2)은, 서로 인접한 배선층으로 되어 있다(도 5 참조).

여기서, 보다 구체적인 실시예에 따른 전자 장치는, 상기 제3 배선 패턴(MS33)이 상기 제2 비아홀 도체(VH13b)를 통하여 상기 제1 노드(Nin)에 전기적으로 접속되고, 상기 제4 배선 패턴(MS34)이 상기 제3 비아홀 도체(VH24b)를 통하여 상기 제2 노드(Nout)에 전기적으로 접속되어 있다(도 5 참조).

또한, 보다 바람직한 실시예에 따른 전자 장치는, 상기 제1~상기 제4 배선 패턴을 상층으로부터 평면적으로 본 경우의 각각의 점유 영역(AA31~AA34)이, 어느 하나의 점유 영역(AA31 또는 AA32)이 그 밖의 점유 영역을 포함하는 관계로 되어 있다(도 7 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 상기 복수 배선층 기판의 최하층이, 접지 전극으로 되어 있다(도 6 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 전술한 바와 같은 전자 장치가, 상기 복수 배선층 기판 내에 형성된 고조파 감쇠용의 대역 차단 필터(LPF_HB, LPF_LB, ANT_FIL, RX_FIL)에 포함되고, 상기 복수 배선층 기판 상에는, 전력 증폭 회로를 포함하는 제1 반도체 칩(PA_CP)과, 안테나 스위치 회로(ANT_SW)를 포함하는 제2 반도체 칩이 실장되고, 상기 대역 차단 필터는, 상기 안테나 스위치 회로에 접속되어 있다(도 1 및 도 8 참조).

이상과 같이, 다른 관점에 따른 실시예에 따른 전자 장치는, 복수 배선 기판을 이용하고, 제1 배선층에서의 제1 배선 패턴과, 이 제1 배선층과 인접하는 제2 배선층에서의 제2 배선 패턴을 인덕턴스 성분을 갖는 형상으로 형성하고, 더욱 그 하층으로 되는 제3 배선층과 제4 배선층에서 용량 패턴을 형성한 구성으로 되어 있 다. 그리고, 이 제1 배선 패턴의 일단은, 입력 또는 출력 노드로 됨과 함께, 전술한 용량 패턴의 일단에 접속되고, 제2 배선 패턴의 일단은, 출력 또는 입력 노드로 됨과 함께, 전술한 용량 패턴의 타단에 접속된다. 또한, 제1 배선 패턴의 타단은, 제2 배선 패턴의 타단이나, 또는 그 밖의 층에 형성한 인덕터 패턴을 통하여 제2 배선 패턴의 타단에 접속된다. 즉, 이 전자 장치는, 병렬 공진 회로로서 기능한다.

이와 같이, 서로 인접하는 2개의 배선층에 입력 노드 및 출력 노드를 형성함으로써, 전술한 내용과 마찬가지로 이들 노드간의 용량값을 증가시키는 것이 가능하게 된다. 또한, 이 입력 노드 및 출력 노드를 제3 및 제4 배선층에서 형성한 용량 패턴에 접속함으로써, 더욱 용량값을 증대시킬 수 있다. 이것에 의해, 소형인 또는 저코스트인 병렬 공진 회로를 실현할 수 있고, 이것을 고주파 모듈의 필터 회로 등에 적용함으로써 해당 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다. 또한, 더욱 소형화 등을 도모하기 위해서는, 제1 배선 패턴, 제2 배선 패턴 및 용량 패턴을 상층으로부터 평면적으로 본 경우의 각각의 점유 영역을, 어느 하나의 점유 영역이 그 밖의 점유 영역을 포함하는 관계로 하면 된다. 또한, 복수 배선 기판의 최하층을 접지 전극으로 함으로써, 이 접지 전극과 제1 및 제2 배선 패턴의 거리가 길어지기 때문에, 병렬 공진 회로의 인덕턴스값을 충분히 확보하는 것이 가능하게 된다.

[3] 더욱 다른 관점에 따른 실시예에 따른 전자 장치는, 제1 배선층 및 상기 제1 배선층과 다른 제2 배선층을 포함한 복수 배선층 기판과, 상기 복수 배선층 기 판 상에 배치된, 전력 증폭 회로(PA_HB)를 포함한 반도체 칩과, 상기 제1 배선층(LY2) 내에 형성되고, 상기 전력 증폭 회로의 출력과 용량성 결합한 접지 전압용의 제1 배선(MS72)과, 상기 제2 배선층(LY3) 내에 형성되고, 상기 전력 증폭 회로의 입력과 용량성 결합한 접지 전압용의 제2 배선을 갖는 것으로 되어 있다(도 10 참조).

여기서, 보다 바람직한 실시예에 따른 전자 장치는, 상기 복수 배선층 기판에서의 상기 반도체 칩의 하부에 위치하는 영역에, 각각의 배선층이 비아홀 도체로 전기적으로 접속됨으로써 일체의 접지 전압 영역이라고 간주되는 서멀 비아(TV)의 형성 영역이 구비되고, 상기 제1 배선이, 상기 제1 배선층 내에서 상기 서멀 비아의 형성 영역에 접속되며, 상기 제2 배선이, 상기 제2 배선층 내에서 상기 서멀 비아의 형성 영역에 접속되어 있다(도 10 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 상기 제1 배선 및 상기 제2 배선이, 복수의 비아홀 도체(VHm)를 통하여 전기적으로 접속되어 있다(도 10 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 상기 제1 배선층이, 상기 제2 배선층의 상층에 배치되어 있다(도 10 참조).

또한, 다른 바람직한 실시예에 따른 전자 장치는, 상기 전력 증폭 회로가, 복수단의 트랜지스터에 의해 구성되고, 상기 복수단의 트랜지스터의 모든 단수가 동일한 반도체 칩(PA_CP)으로 형성되어 있다(도 17 참조).

이상과 같이, 또 다른 관점에 따른 전자 장치는, 전력 증폭 회로를 포함한 반도체 칩이 실장된 복수 배선층 기판을 구비하고, 그 제1 배선층 내에 전력 증폭 회로의 출력과 용량성 결합한 접지 전압용의 제1 배선이 형성되며, 제2 배선층 내에 전력 증폭 회로의 입력과 용량성 결합한 접지 전압용의 제2 배선이 형성된 구성으로 되어 있다. 이것에 의해, 전력 증폭 회로의 출력으로부터 입력에 귀환하는 리턴 전류가 저감되고, 전자 장치(고주파 모듈)의 소형화가 실현 가능하게 된다. 또한, 이 리턴 전류의 저감에 의해, 전력 증폭 회로 내의 각 단의 트랜지스터를 1개의 반도체 칩으로 형성한 경우라도 오동작 등의 문제점이 없어져, 고주파 모듈의 소형화가 실현 가능하게 된다.

[4] 본 발명의 대표적인 실시예에 따른 RF 모듈은, RF 전력 증폭기(HPA)와, 출력 정합 회로(12c)와, 방향성 결합기(13)와, 고조파 제거 필터(14)를 포함한다. 상기 RF 전력 증폭기의 출력 증폭 신호(Pout)는 상기 출력 정합 회로의 입력 단자에 공급되고, 상기 출력 정합 회로의 출력 단자의 RF 신호는 상기 방향성 결합기의 주선로를 통하여 상기 고조파 제거 필터의 입력 단자에 공급된다. 상기 방향성 결합기의 부선로로부터의 검출 신호(Vcp1)는, 상기 RF 전력 증폭기(HPA)의 이득 제어 유닛(17)의 신호 입력 단자에 공급된다. 상기 고조파 제거 필터의 출력 단자의 RF 신호는, 안테나(16)에 전달 가능하게 되어 있다(도 19 참조).

상기 실시예에 따르면, RF 전력 증폭기의 출력 증폭 신호(Pout)의 고조파 성분이 방향성 결합기(13)의 부선로와 이득 제어 유닛(17) 사이의 신호 배선, 방향성 결합기(13)의 부선로 및 주선로에 전달되었다고 해도, 방향성 결합기(13)의 주선로와 안테나(16) 사이에는 고조파 제거 필터(14)가 접속되어 있다. 따라서, RF 전력 증폭기의 출력의 고레벨의 고조파 성분이 방향성 결합기의 부선로와 이득 제어 유닛 사이의 신호 배선, 방향성 결합기의 부선로 및 주선로를 통하여 안테나에 전달되는 것을 회피할 수 있다.

바람직한 실시예에 따른 RF 모듈은, 상기 고조파 제거 필터의 상기 출력 단자의 상기 RF 신호가 한 쪽의 단자에 공급되고, 다른 쪽의 단자의 RF 신호가 상기 안테나(16)에 전달 가능한 안테나 스위치(15)를 더 포함한다.

상기 바람직한 실시예에 따르면, 고기능 RF 모듈을 제공하는 것이 가능하게 된다.

바람직한 실시예에 따른 RF 모듈에서는, 상기 고조파 제거 필터의 상기 출력 단자의 상기 RF 신호는 DC 컷트 컨덴서(Cdc)를 통하여 상기 안테나 스위치의 상기 한 쪽의 단자에 공급된다.

상기 바람직한 실시예에 따르면, 상기 출력 정합 회로와 상기 방향성 결합기와 상기 고조파 제거 필터로 이루어지는 신호 경로의 위상 회전의 조정이 용이하게 되며, 또한 상기 안테나 스위치에서의 왜곡을 저감하는 것이 가능하게 된다. 또한, 상기 고조파 제거 필터의 상기 출력 단자의 상기 DC 컷트 컨덴서에 의해, 방향성 결합기의 방향성 결합도의 조정도 용이하게 하는 것이 가능하게 된다.

보다 바람직한 실시예에 따른 RF 모듈에서는, 상기 RF 전력 증폭기는, 다단 증폭기(10a, 1la, 12a)와, 상기 이득 제어 유닛에 의해 제어되고 상기 다단 증폭기의 이득을 제어하는 바이어스 회로(10b, 11b, 12c)를 포함한다.

구체적인 실시예에 따른 RF 모듈에서는, 상기 출력 정합 회로는 상기 RF 전 력 증폭기의 상기 출력 증폭 신호(Pout)를 생성하는 출력 임피던스와 상기 안테나(16)의 임피던스의 차에 의한 신호 반사를 저감하는 것이다.

상기 구체적인 실시예에 따르면, 임피던스 부정합에 의한 전력 효율의 저하를 저감하는 것이 가능하게 된다.

보다 구체적인 실시예에 따른 RF 모듈에서는, 상기 다단 증폭기와 상기 바이어스 회로와 상기 이득 제어 유닛은 반도체 집적 회로 칩에 형성되어 있다.

더욱 구체적인 실시예에 따른 RF 모듈에서는, 상기 방향성 결합기는 주선로와 부선로 사이에 용량 소자가 접속된 마이크로커플러이다.

[5] 다른 관점에 따른 실시예에 따른 RF 모듈(100)은, 제1 RF 전력 증폭기(HPA1)와, 제1 출력 정합 회로(22c)와, 제1 방향성 결합기(23)와, 제1 고조파 제거 필터(24)와, 제2 RF 전력 증폭기(HPA2)와, 제2 출력 정합 회로(12c)와, 제2 방향성 결합기(13)와, 제2 고조파 제거 필터(14)를 포함한다.

상기 제1 RF 전력 증폭기는 제1 주파수 대역 RF 신호(Rfin_LB)를 증폭하도록 구성되고, 상기 제2 RF 전력 증폭기는 상기 제1 주파수 대역 RF 신호보다도 높은 주파수의 제2 주파수 대역 RF 신호(Rfin_HB)를 증폭하도록 구성되어 있다.

상기 제1 RF 전력 증폭기의 제1 출력 증폭 신호(Pout_LB)는 상기 제1 출력 정합 회로의 입력 단자에 공급되고, 상기 제1 출력 정합 회로의 출력 단자의 제1 RF 신호는 상기 제1 방향성 결합기의 주선로를 통하여 상기 제1 고조파 제거 필터의 입력 단자에 공급된다. 상기 제1 방향성 결합기의 부선로로부터의 제1 검출 신호(Vcp1_LB)는, 상기 제1 RF 전력 증폭기를 위한 제1 이득 제어 유닛(27)의 제1 신 호 입력 단자에 공급된다. 상기 제1 고조파 제거 필터의 출력 단자의 제1 RF 신호는, 안테나(16)에 전달 가능하게 되어 있다.

상기 제2 RF 전력 증폭기의 제2 출력 증폭 신호(Pout_HB)는 상기 제2 출력 정합 회로의 입력 단자에 공급되고, 상기 제2 출력 정합 회로의 출력 단자의 제2 RF 신호는 상기 제2 방향성 결합기의 주선로를 통하여 상기 제2 고조파 제거 필터의 입력 단자에 공급된다. 상기 제2 방향성 결합기의 부선로로부터의 제2 검출 신호(Vcp1_HB)는, 상기 제2 RF 전력 증폭기를 위한 제2 이득 제어 유닛(17)의 제2 신호 입력 단자에 공급된다. 상기 제2 고조파 제거 필터의 출력 단자의 제2 RF 신호는, 상기 안테나에 전달 가능하게 되어 있다(도 20 참조).

상기 실시예에 따르면, 멀티 밴드 대응의 RF 전력 증폭기의 출력의 고레벨의 고조파 성분이 방향성 결합기의 부선로와 이득 제어 유닛 사이의 신호 배선, 방향성 결합기의 부선로 및 주선로를 통하여 안테나에 전달되는 것을 회피할 수 있다.

바람직한 실시예에 따른 RF 모듈은, 상기 제1 고조파 제거 필터의 상기 출력 단자의 상기 제1 RF 신호가 안테나 스위치(15)의 제1 입력 단자에 공급되고, 상기 제2 고조파 제거 필터의 상기 출력 단자의 상기 제2 RF 신호가 상기 안테나 스위치의 제2 입력 단자에 공급된다. 상기 안테나 스위치의 출력 단자의 RF 신호는, 상기 안테나(16)에 전달 가능하다.

바람직한 실시예에 따른 RF 모듈에서는, 상기 제1 고조파 제거 필터의 상기 출력 단자의 상기 제1 RF 신호는, 제1 DC 컷트 컨덴서(Cdc)를 통하여 상기 안테나 스위치의 상기 제1 입력 단자에 공급된다. 상기 제2 고조파 제거 필터의 상기 출 력 단자의 상기 제2 RF 신호는, 제2 DC 컷트 컨덴서(Cdc)를 통하여 상기 안테나 스위치의 상기 제2 입력 단자에 공급된다.

바람직한 실시예에 따른 RF 모듈은, 상기 제1 RF 전력 증폭기와, 상기 제2 RF 전력 증폭기와, 상기 제1 이득 제어 유닛과, 상기 제2 이득 제어 유닛은 반도체 집적 회로 칩에 형성되어 있다.

상기 반도체 집적 회로 칩은, 실질적으로 4각형의 칩의 형상을 갖고 있다. 상기 칩은, 서로 대향하여 대략 평행한 제1 변(Sd1)과 제2 변(Sd2)을 갖는다. 상기 칩은, 상기 제1 변과 상기 제2 변에 접속되고 상기 제1 변과 상기 제2 변과 대략 직각으로 배치된 제3 변(Sd3)과, 상기 제3 변에 대향하여 상기 제3 변과 대략 평행한 제4 변(Sd4)을 더 갖는다.

상기 제1 RF 전력 증폭기의 상기 제1 출력 증폭 신호(Pout_LB)는 상기 칩의 상기 제1 변으로부터 도출되고, 상기 제2 RF 전력 증폭기의 상기 제2 출력 증폭 신호(Pout_HB)는 상기 칩의 상기 제2 변으로부터 도출된다. 상기 제1 방향성 결합기(23)의 상기 부선로로부터의 상기 제1 검출 신호(Vcp1_LB)는, 상기 칩의 상기 제3 변으로부터 상기 제1 RF 전력 증폭기를 위한 상기 제1 이득 제어 유닛(27)의 상기 제1 신호 입력 단자에 도입된다. 상기 제2 방향성 결합기(13)의 상기 부선로로부터의 상기 제2 검출 신호(Vcp1_HB)는, 상기 칩의 상기 제3 변으로부터 상기 제2 RF 전력 증폭기를 위한 제2 이득 제어 유닛(17)의 제2 신호 입력 단자에 도입된다(도 20, 도 21 참조).

상기 바람직한 실시예에 따르면, 상기 제1 출력 증폭 신호의 상기 칩의 상기 제1 변의 도출점과 상기 제1 검출 신호의 상기 칩의 상기 제3 변의 도입점의 거리를, 크게 할 수 있다. 상기 제2 출력 증폭 신호의 상기 칩의 상기 제2 변의 도출점과 상기 제2 검출 신호의 상기 칩의 상기 제3 변의 도입점의 거리를 크게 할 수 있다. 따라서, 이득 제어 유닛의 신호 입력 단자에 전달되는 출력 증폭 신호의 고조파 성분의 레벨을 저감할 수 있다.

보다 바람직한 실시예에 따른 RF 모듈에서는, 상기 제1 출력 증폭 신호(Pout-LB)의 상기 제1 변의 도출점과 상기 제1 검출 신호(Vcp1_LB)의 상기 제3 변의 도입점 사이에 상기 제2 검출 신호(Vcp1_HB)의 상기 제3 변의 도입점이 배치되어 있다. 상기 제2 출력 증폭 신호(Pout_HB)의 상기 제2 변의 도출점과 상기 제2 검출 신호(Vcp1_HB)의 상기 제3 변의 도입점 사이에 상기 제1 검출 신호(Vcp1_LB)의 상기 제3 변의 도입점이 배치되어 있다(도 20, 도 21 참조).

상기 보다 바람직한 실시예에 따르면, 이득 제어 유닛의 신호 입력 단자에 전달되는 출력 증폭 신호의 고조파 성분의 레벨을 더욱 저감할 수 있다.

다른 보다 바람직한 실시예에 따른 RF 모듈에서는, 상기 제1 출력 증폭 신호(Pout_LB)의 상기 제1 변의 도출점과 상기 제1 검출 신호(VcpI_LB)의 상기 제3 변의 도입점 사이에 접지 전압(GND)에 접속되는 제1 접지 배선(402)이 상기 제3 변에 접속되어 있다. 상기 제2 출력 증폭 신호(Pout_HB)의 상기 제2 변의 도출점과 상기 제2 검출 신호(Vcp1_HB)의 상기 제3 변의 도입점 사이에 상기 접지 전압(GND)에 접속되는 제2 접지 배선(404)이 상기 제3 변에 접속되어 있다(도 21 참조).

구체적인 실시예에 따른 RF 모듈에서는, 상기 제1 접지 배선(402)은, 상기 제3 변의 근방에서 상기 제2 검출 신호(Vcp1_HB)의 상기 도입점과 상기 제1 검출 신호(Vcp1_LB)의 상기 도입점 사이에 배치되어 있다. 상기 제2 접지 배선(404)은, 상기 제3 변의 근방에서 상기 제1 검출 신호(Vcp1_LB)의 상기 도입점과 상기 제2 검출 신호(Vcp1_HB)의 상기 도입점 사이에 배치되어 있다(도 21 참조).

더욱 구체적인 실시예에 따른 RF 모듈에서는, 상기 제1 주파수 대역 RF 신호(Rfin_LB)는 GSM850과 GSM900의 RF 송신 신호이며, 상기 제2 주파수 대역 RF 신호(Rfin_HB)는 DCS1800과 PCS1900의 RF 송신 신호이다(도 23 참조).

가장 구체적인 실시예에 따른 RF 모듈에서는, 상기 제1 방향성 결합기와 상기 제2 방향성 결합기는 주선로와 부선로 사이에 용량 소자가 접속된 마이크로커플러에 의해 각각 구성되어 있다.

《실시예의 설명》

다음으로, 실시예에 대하여 더욱 상세하게 설명한다. 이하의 실시예에서는 편의상 그 필요가 있을 때에는, 복수의 섹션 또는 실시예로 분할하여 설명하지만, 특별히 명시한 경우를 제외하고, 그들은 서로 무관한 것이 아니라, 한 쪽은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다. 또한, 이하의 실시예에서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함함)으로 언급하는 경우, 특별히 명시한 경우 및 원리적으로 명확하게 특정한 수에 한정되는 경우 등을 제외하고, 그 특정한 수에 한정되는 것이 아니라, 특정한 수 이상이어도 이하이어도 된다.

또한, 이하의 실시예에서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우 및 원리적으로 명확하게 필수적이라고 생각되는 경우 등을 제외하고, 반드시 필수적인 것이 아닌 것은 물론이다. 마찬가지로, 이하의 실시예에서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때에는, 특별히 명시한 경우 및 원리적으로 명확하게 그렇지 않다고 생각되는 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것으로 한다. 이것은, 상기 수치 및 범위에 대해서도 마찬가지이다.

이하, 본 발명의 실시예를 도면에 기초하여 상세하게 설명한다. 또한, 실시예를 설명하기 위한 전체 도면에서, 동일한 부재에는 원칙적으로 동일한 부호를 붙이고, 그 반복되는 설명은 생략한다. 또한, 이하에서는, 본 발명의 실시예에 따른 전자 장치의 일례로서, 공진 회로나, 이 공진 회로를 포함하는 고주파 모듈의 구성 및 동작 등에 대하여 설명을 행한다.

(실시예 1)

도 1은, 본 발명의 실시예 1에 따른 고주파 모듈에서, 그 구성의 일례를 도시하는 블록도이다. 본 실시예 1의 고주파 모듈(고주파 전력 증폭 모듈)은, 예를 들면, 휴대 전화기 등의 이동체 통신 기기에서 이용되며, 로우 밴드의 주파수대와 하이 밴드의 주파수대의 양방에 대응하는 것으로 되어 있다. 예를 들면, 로우 밴드에는, GSM(Global System for Mobile Communication)850 또는 GSM900 등이 해당하고, 하이 밴드에는, GSM1800 또는 GSM1900 등이 해당한다. 여기서, GSM이란, 디지털 휴대 전화에 사용되고 있는 무선 통신 방식의 규격을 말한다. GSM에는, 사용하는 전파의 주파수대가 4개 있고, 900㎒대(880~960㎒)를 GSM900 또는 간단히 GSM 이라고 한다. 또한, 1800㎒대(1710~1880㎒)를 GSM1800 또는 DCS1800 혹은 PCN, 1900㎒대(1850~1990㎒)를 GSM1900 또는 DCS1900 혹은 PCS(Personal Communication Services)라고 한다. 또한, GSM1900은 주로 북미에서 사용되고 있다. 또한, 북미에서는 그 밖에 850㎒대(824~894㎒)의 GSM850을 사용하는 경우도 있다.

도 1에 도시하는 고주파 모듈 RF_MDL은, 1개의 다층 배선 기판으로 실현되고, 다층 배선 기판 상에는, 파워앰프 회로(전력 증폭 회로, 고주파 전력 증폭 회로) 등이 형성된 반도체 칩 PA_CP와, 안테나 스위치 회로 ANT_SW가 형성된 반도체 칩이 실장된다. 또한, RF_MDL에는, SMD(Surface Mount Device) 부품이나 다층 배선 기판의 배선 패턴을 이용하여, 출력 정합 회로 MN_LB, MN_HB, 커플러 회로(방향성 결합기) CPL_LB, CPL_HB, 및 각종 필터 회로 LPF_LB, LPF_HB, ANT_FIL, ESD_FIL, RX_FIL1, RX_FIL2가 형성된다.

반도체 칩 PA_CP는, 파워앰프 회로 PA_LB, PA_HB와, 제어 회로 CTL을 구비하고 있다. PA_LB는, 도시하지 않은 변조 회로 등을 통하여 외부 입력 단자 Pin_LB에 입력된 GSM850이나 GSM900과 같은 로우 밴드의 신호를 증폭한다. 이 증폭된 신호는, 출력 정합 회로 MN_LB, 커플러 회로 CPL_LB 및 로우 패스 필터 회로 LPF_LB를 순서대로 통과하여 안테나 스위치 회로 ANT_SW의 단자 P1에 전송된다. MN_LB는, 예를 들면 특성 임피던스(50) 등에 임피던스 정합을 행하는 회로이고, CPL_LB는, MN_LB를 통한 PA_LB의 출력 전력값을 검출하며, 그 검출 신호 DS_LB를 PA_CP 내의 제어 회로 CTL에 출력하는 회로이다. 로우 패스 필터 회로 LPF_LB는, CPL_LB를 통한 PA_LB의 출력 신호로부터, 고조파 신호(예를 들면 2차 고조파(2HD) 및 3차 고조파(3HD) 등)를 감쇠시키는 회로이다. LPF_LB는, 특정한 대역을 통과시키는 밴드패스 필터(BPF)나 특정한 대역을 감쇠시키는 밴드 엘리미네이션 필터(대역 제거 필터, BEF)이어도 된다.

한편, PA_HB는, 도시하지 않는 변조 회로 등을 통하여 외부 입력 단자 Pin_HB에 입력된 GSM1800이나 GSM1900과 같은 하이 밴드의 신호를 증폭한다. 이 증폭된 신호는, 출력 정합 회로 MN_HB, 커플러 회로 CPL_HB 및 로우 패스 필터 회로(또는 BPF 혹은 BEF) LPF_HB를 순서대로 통과하여 ANT_SW의 단자 P2에 전송된다. MN_HB는, 예를 들면 특성 임피던스(50) 등에 임피던스 정합을 행하는 회로이고, CPL_HB는, MN_HB를 통한 PA_HB의 출력 전력값을 검출하며, 그 검출 신호 DS_HB를 PA_CP 내의 CTL에 출력하는 회로이다. LPF_HB는, CPL_HB를 통한 PA_HB의 출력 신호로부터, 고조파(예를 들면 2차 고조파(2HD) 및 3차 고조파(3HD) 등)를 감쇠시키는 회로이다.

반도체 칩 PA_CP 내의 제어 회로 CTL은, 외부 제어 입력 단자 CS1에 대한 도시하지 않는 베이스밴드 회로로부터의 제어 신호나, 전술한 검출 신호 DS_LB, DS_HB를 받아, PA_LB, PA_HB나 ANT_SW를 제어한다. 베이스밴드 회로로부터의 제어 신호에는, 예를 들면 휴대 전화와 기지국 사이의 거리에 기초하여 생성되는 PA_LB, PA_HB에 대한 출력 전력 레벨의 지정 신호나, 송수신의 처리 내용에 따라서 생성되는 ANT_SW에 대한 스위치의 절환 신호 등이 포함된다. CTL은, 이 출력 전력 레벨의 지정 신호나 검출 신호 DS_LB, DS_HB에 기초하여 PA_LB, PA_HB의 게인을 제어하고, 이 스위치의 절환 신호에 기초하여 ANT_SW를 제어한다.

ANT_SW는, 전술한 CTL로부터의 제어 신호에 따라서, 안테나 단자 P0에 대하여 단자 P1~P4 중 어느 하나를 접속하는 회로이다. 안테나 단자 P0은, 안테나 필터 회로 ANT_FIL 및 ESD 필터 회로 ESD_FIL을 통하여 외부 안테나 단자 ANT에 접속되고, 이 ANT에 도시하지 않는 안테나가 접속된다. ANT_FIL은, 주로 ANT_SW로부터 발생하는 고조파의 감쇠나 안테나로부터의 수신 신호에 포함되는 고조파의 감쇠 등을 행한다. ESD_FIL은, 주로 안테나로부터의 수신 신호에 대하여 ESD(Electro Static Discharge) 상 문제로 되는 대역(예를 들면 400㎒대나 500㎒대 등)의 제거를 행한다.

또한, ANT_SW의 단자 P3은, 수신 필터 회로 RX_FIL1을 통하여 외부 출력 단자 RX_LB에 접속되고, ANT_SW의 단자 P4는, 수신 필터 회로 RX_FIL2를 통하여 외부 출력 단자 RX_HB에 접속된다. RX_LB에는, 안테나로부터 수신한 로우 밴드의 신호가 전송되고, RX_HB에는, 안테나로부터 수신한 하이 밴드의 신호가 전송되며, 이들 신호는, 도시하지 않는 복조 회로 등에 출력된다. RX_FIL1은, 안테나로부터 수신한 로우 밴드의 신호에 대하여 고조파의 감쇠를 행하고, RX_FIL2는, 안테나로부터 수신한 하이 밴드의 신호에 대하여 고조파의 감쇠를 행한다.

이러한 복수의 밴드에 대응한 고주파 모듈에서는, 1개의 밴드에 대응한 고주파 모듈보다도 대형으로 되게 되기 때문에, 반도체 칩의 사이즈 외에, 각종 필터 회로 등을 보다 소면적으로 또는 저코스트로 형성하는 것이 요구된다. 여기서, 다층 배선 기판의 소형화(박막화)나 저코스트화를 도모하기 위해서는, 예를 들면, 널리 이용되고 있는 4층이나 5층 정도의 적층 구조를 구비한 세라믹 기판 등을 이용 하는 것이 바람직하다. 이 경우, 이 4층이나 5층 이내에서, 도 1의 각종 필터 회로(LPF_LB, LPF_HB, ANT_FIL, ESD_FIL, RX_FIL1, RX_FIL2)나 출력 정합 회로(MN_LB, MN_HB)를 얼마만큼 소형으로 형성할 수 있는가가 중요하게 된다. 도 1의 각종 필터나 출력 정합 회로 내에는, 인덕터와 컨덴서로 이루어지는 병렬 공진 회로가 포함되는 경우가 많으며, 이러한 병렬 공진 회로를 SMD 부품을 이용하지 않고 소형으로 형성할 수 있으면, 고주파 모듈의 소형화 또는 저코스트화에 유익하게 된다.

이러한 병렬 공진 회로는, 예를 들면, 도 2에 도시하는 바와 같은 구성으로 실현 가능하게 된다. 도 2는, 본 발명의 실시예 1의 공진 회로에서, 그 구성예를 도시하는 것으로서, (a)는 사시도, (b)는 (a)의 각 층을 도시하는 평면도이다. 도 2의 (a), (b)에 도시하는 공진 회로는, 예를 들면, 제1 배선층 LY1 및 그 하층에 순서대로 적층된 제2 배선층 LY2~제4 배선층 LY4를 포함하는 4층의 다층 배선 기판을 이용하여 실현된다. 또한, LY4의 이면은, 접지 전극으로 되어 있다.

LY1~LY4에는, 각각, 선로를 대략 루프 형상으로 약 1주시킨 형상으로 이루어지는 배선 패턴 MS21~MS24가 형성된다. MS21의 일단은 신호 입력 노드 Nin으로 되고, 타단은 자신의 루프의 중심부에 형성된 비아홀 도체 VH13a를 통하여 MS23에 접속된다. MS23은, 일단이 자신의 루프의 중심부에 형성된 피어 홀 도체 VH13a를 통하여 전술한 MS21에 접속되고, 타단이 자신의 루프의 각부에 형성된 피어 홀 도체 VH34a를 통하여 MS24에 접속된다.

MS24는, 일단이 자신의 루프의 각부에 형성된 비아홀 도체 VH34a를 통하여 전술한 MS23에 접속되고, 타단이 자신의 루프의 옆에 형성된 비아홀 도체 VH24a를 통하여 MS22에 접속된다. MS22는, 일단이 자신의 루프의 옆에 형성된 비아홀 도체 VH24a를 통하여 전술한 MS24에 접속되고, 타단이 신호 출력 노드 Nout로 된다. 따라서, Nin으로부터 Nout를 향하여 신호를 전송한 경우, 각 배선 패턴 MS21~MS24에서는 반시계 방향의 루프로 신호가 전송되고, MS21~MS24는 인덕터로서 기능하게 된다. 또한, Nin과 Nout는 반대로 하는 것도 가능하다. 또한, MS23 및 MS24의 각 선로에서, 일부 사행한 형상을 형성하고 있는 것은 선로 길이를 길게 하고, 인덕턴스값을 크게 하기 위해서이다.

여기서, 도 2의 구성 전체로서는, 등가적으로 인덕터(코일) Lm1과 컨덴서(캐패시터, 용량) Cm1로 이루어지는 병렬 공진 회로 LC1로서 기능한다. 그리고, 이 병렬 공진 회로 LC1의 주요한 특징은, 예를 들면 다음과 같은 점에 있다. 우선 1점째는, 배선의 주회에 의해, 신호 입력 노드 Nin과 신호 출력 노드 Nout 사이의 용량 성분을 증가시키고 있는 것이다. 도 3의 (a)는, 도 2의 병렬 공진 회로 LC1의 간이적인 등가 회로도이고, 도 3의 (b)는, 그 비교예로서, 특허 문헌 1의 도 8에 도시되는 스파이럴 인덕터 Lc1의 간이적인 등가 회로도이다.

도 3의 (a)에 도시하는 병렬 공진 회로 LC1에서는, 제1 배선층 LY1의 신호 입력 노드 Nin이, 순서대로, LY1의 인덕터 L1, 제3 배선층 LY3의 인덕터 L3, 제4 배선층 LY4의 인덕터 L4, 및 제2 배선층 LY2의 인덕터 L2를 통하여 신호 출력 노드 Nout에 접속된다. L1~L4는, 각각, 도 2의 배선 패턴 MS21~MS24에 대응하는 것이다. 또한, Nin과 Nout 사이에는, LY1과 LY2 사이의 층간 용량으로 되는 컨덴서 C1 이 접속되고, LY2와 LY3 사이, LY3과 LY4 사이, LY4와 이면 사이에도, 각각, 층간 용량으로 되는 컨덴서 C2, C3, C4가 접속된다.

한편, 도 3의 (b)에 도시하는 스파이럴 인덕터 Lc1에서는, LY1의 Nin이, 순서대로, LY1의 인덕터 L11, LY2의 인덕터 L12, LY3의 인덕터 L13, 및 LY4의 인덕터 L14를 통하여 Nout에 접속된다. 또한, LY1과 LY2 사이, LY2와 LY3 사이, LY3과 LY4 사이, LY4와 이면 사이에는, 각각, 층간 용량으로 되는 컨덴서 C11, C12, C13, C14가 접속된다. 또한, 도 3의 (a), (b)에서, 보다 엄밀하게는, 예를 들면 도 3의 (a)의 L3과 L4의 접점 N1 등에, 비아홀 도체에 수반하는 인덕터나 저항이 삽입되며, 또한 이것과 병렬로 LY3과 LY4의 층간 용량에 수반하는 컨덴서가 삽입되지만, 여기서는, 간이하게 비아홀 도체를 배선으로 표시하고, 이것에 따라서 컨덴서도 생략하고 있다. 이것은, 도 3의 (a), (b)에서의 다른 비아홀 도체의 존재 개소에서도 마찬가지이다.

이 등가 회로로부터 알 수 있는 바와 같이, 도 3의 (a)에서는, Nin과 Nout를 서로 인접하는 층에서 형성함으로써, 그 동안의 용량 결합(즉 컨덴서 C1에 대응)을 효율적으로 행하고, 게다가 배선을 주회함으로써, LY1~LY4의 모든 인덕턴스 성분이 Nin과 Nout 사이의 인덕턴스 성분으로서 기여하도록 구성하고 있다. 한편, 도 3의 (b)에서는, 인덕턴스 성분의 기여에 관해서는 도 3의 (a)과 마찬가지이지만, Nin과 Nout 사이의 용량 결합이 복수의 직렬 접속의 컨덴서(예를 들면 C11과 C13)를 통하여 행하여지기 때문에, Nin과 Nout 사이의 용량 결합이 약해지게 된다. 따라서, 도 3의 (a)과 같은 배선의 주회를 이용함으로써, 도 3의 (b)과 비교하여 Nin과 Nout 사이의 용량값을 증가시키는 것이 가능하게 되어, 소형인 또는 저코스트인 공진 회로를 실현 가능하게 된다.

2점째는, MS21과 MS22의 선로 폭은 거의 동일하며, MS23과 MS24의 선로 폭도 거의 동일하지만, MS21과 MS22의 최대 선로 폭이, MS23과 MS24의 최대 선로 폭보다도 굵게 형성되는 것이다. 이것에 의해, MS21~MS24에 걸쳐 인덕턴스 성분을 형성할 수 있음과 함께, 서로 층을 사이에 두고 대향하도록 형성된 MS21 및 MS22에 의해 Nin과 Nout 사이의 용량값을 더욱 증대시키는 것이 가능하게 된다.

3점째는, MS21과 MS22를 LY4의 이면의 접지 전극으로부터 떨어진 층(LY1, LY2)에 설치함으로써, LY3이나 LY4 등에 형성한 경우와 비교하여 큰 인덕턴스값을 실현할 수 있는 것이다. 일반적으로, 접지면 상에 설치된 배선 패턴의 인덕턴스는, 접지면에 의해 발생하는 영상 전류의 영향에 의해 작아지기 때문에, 배선 패턴의 접지면으로부터의 거리를 떨어뜨릴수록 크게 할 수 있다. 따라서, 이러한 구성으로 함으로써, 단위 면적당의 인덕턴스값이 최대화되기 때문에, 원하는 인덕턴스값을 얻기 위해 필요한 면적을 최소로 할 수 있어, 공진 회로를 소형화할 수 있다. 또한, MS21~MS24 각 부의 인덕턴스값의 밸런스에 따라서는, MS23과 MS24를 LY4의 이면의 접지 전극으로부터 떨어진 층(LY1, LY2)에 설치하여, MS23과 MS24에 의한 인덕턴스값을 최대화한 쪽이, 보다 효과적으로 공진 회로의 공진 주파수를 낮추거나, 혹은 공진 주파수를 변화시키지 않고 면적을 소형화할 수 있는 경우가 있기 때문에, 그러한 경우에는 MS21~MS24가 설치되는 층의 순번을 도 2와는 반대로 해주면 된다.

그리고, 4점째는, 도 2의 각 배선 패턴 MS21~MS24가, 표면으로부터 본 경우의 투영 면적이 작아지도록 형성된 것이다. 바꿔 말하면, MS21~MS24의 각각의 배선 패턴의 점유 영역을 표면측으로부터 투영한 경우에, 어느 1개의 배선 패턴에 대응하는 점유 영역이, 다른 배선 패턴에 대응하는 점유 영역을 포함하는 관계로 되어 있다. 도 4는, 도 2의 주요부를 투과적으로 본 경우의 구성예를 도시하는 사시도이다.

도 4에 도시하는 바와 같이, MS21~MS24의 실질적인 점유 영역은, 각각, AA21~AA24로 된다. 그리고, 이 AA21~AA24를 표면측으로부터 투영하여 본 경우에, 예를 들면 AA21 내에 AA22~AA24가 함유되는 관계로 된다. 또한, 여기서는, AA21~AA24의 점유 영역이 동일한 관계로 되어 있어, A21 전체에 AA22~AA24 전체가 함유되게 된다. 점유 영역의 크기(즉 투영 면적)(A21×A22)는, 특별히 한정시키는 것은 아니지만, 예를 들면 1㎜×1㎜ 정도이다. 이것에 의해서, 예를 들면, 특허 문헌 3(도 7의 (b)에서 후술)에 도시되는 바와 같이, 각 배선 패턴을 어긋나게 하여 형성하는 경우에 비하여 소면적으로 병렬 공진 회로를 실현할 수 있다.

또한, 여기서는, 전술한 바와 같이 다층 기판의 코스트 저감을 위해 4층 기판에서의 구성예를 설명하였지만, 기판의 층수나 비아홀 도체에 의한 주회 방법은 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능하다. 예를 들면, 도 2를 변경하여 제1 배선층으로부터 제4 배선층, 제3 배선층, 제2 배선층의 순번으로 배선을 주회하는 것도 가능하다. 또한, 예를 들면, 3층 기판을 이용한 경우, 제1 배선층 및 제2 배선층에 MS1 등과 같은 선로 폭이 굵은 배선 패턴을 형성하고, 제3 배선층에 MS3 등과 같은 선로 폭이 가는 배선 패턴을 형성하고, 이 제3 배선층의 배선 패턴의 일단을 제1 배선층에, 타단을 제2 배선층에 접속하면 된다.

또한, 5층 기판을 이용하는 경우에는, 예를 들면, 제1 배선층 및 제2 배선층에 MS1 등과 같은 선로 폭이 굵은 배선 패턴을 형성하고, 제3층 배선층~제5 배선층에서 나선을 그리도록 MS3 등과 같은 선로 폭이 가는 배선 패턴을 형성하며, 제3 배선층의 선로 패턴의 일단을 제1 배선층에, 제5 배선층의 선로 패턴의 일단을 제2 배선층에 접속하면 된다. 또한, 다층 배선 기판의 코스트가 문제없으면, 6층 이상의 다층 배선 기판에 대해서도 마찬가지로 적용 가능하다.

이상, 본 실시예 1에 의해, 공진 회로 및 그것을 포함한 고주파 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다.

(실시예 2)

본 실시예 2에서는, 도 1에서의 각종 필터 회로나 출력 정합 회로에서 이용되는 도 2와는 다른 공진 회로의 구성예에 대하여 설명한다. 도 5는, 본 발명의 실시예 2에 따른 공진 회로에서, 그 구성예를 도시하는 것으로서, (a)는 사시도, (b)는 (a)의 각 층을 도시하는 평면도이다. 도 5의 (a), (b)에 도시하는 공진 회로는, 도 2와 마찬가지로, 예를 들면, 제1 배선층 LY1~제4 배선층 LY4를 포함하는 4층의 다층 배선 기판을 이용하여 실현되고, LY4의 이면은, 접지 전극으로 되어 있다.

LY1, LY2에는, 각각, 선로를 대략 루프 형상으로 약 1주시킨 형상으로 이루어지는 배선 패턴 MS31, MS32가 형성된다. LY3, LY4에는, 각각, 플레인 형상의 형 상으로 이루어지는 배선 패턴(전극 패턴) MS33, MS34가 형성된다. MS31의 일단은 신호 입력 노드 Nin으로 되고, 이 신호 입력 노드 Nin은, 또한, 자신의 루프의 중심부에 형성된 비아홀 도체 VH13b를 통하여 MS33에 접속된다. 한편, MS31의 타단은, 자신의 루프의 각부에 형성된 비아홀 도체 VH12b를 통하여 MS32에 접속된다.

MS32는, 일단이 자신의 루프의 각부에 형성된 비아홀 도체 VH12b를 통하여 전술한 MS31에 접속되고, 타단이, 신호 출력 노드 Nout로 됨과 함께 자신의 루프의 다른 각부에 형성된 비아홀 도체 VH24b를 통하여 MS34에 접속된다. 또한, MS33과 MS34는, 서로 층을 사이에 두고 대향하도록 형성되어 있다. 따라서, Nin으로부터 Nout를 향하여 신호를 전송한 경우, MS31과 MS32에서는 반시계 방향의 루프로 신호가 전송되게 되고, MS31과 MS32는 인덕터로서 기능한다. 또한, 이에 부가하여, Nin과 Nout에는, MS33과 MS34에 의해 용량이 형성되기 때문에, 도 5의 구성예는, 전체적으로 등가적으로 인덕터 Lm2 및 컨덴서 Cm2로 이루어지는 병렬 공진 회로 LC2로서 기능한다. 또한, Nin과 Nout는 반대로 하는 것도 가능하다.

도 6은, 도 5의 병렬 공진 회로 LC2의 간이적인 등가 회로도이다. 도 6에서, LY1의 Nin은, 순서대로, LY1의 인덕터 L5, LY2의 인덕터 L6을 통하여 Nout에 접속된다. L5, L6은, 각각, 도 5의 배선 패턴 MS31, MS32에 대응하는 것이다. 또한, Nin과 Nout 사이에는, 도 5의 LY3의 MS33과 LY4의 MS34에 대응하는 컨덴서 C7이 접속되고, LY1과 LY2 사이, LY2와 LY3 사이, LY4와 이면 사이에는, 각각, 층간 용량으로 되는 컨덴서 C5, C6, C8이 접속된다. 또한, 전술한 도 3의 등가 회로와 마찬가지로, 비아홀 도체 관련의 표시는 생략하고 있다.

이러한 구성에서, 본 실시예 2의 공진 회로의 주요한 특징은, 예를 들면 다음과 같은 점에 있다. 우선 1점째는, 실시예 1과 마찬가지로 Nin과 Nout를 서로 인접한 층에서 형성한 것에 의한 용량값(도 6의 C5에 대응)의 증대 외에, MS33과 MS34에 의해 더욱 용량값(도 6에서 C5와 병렬 접속되는 C7에 대응)을 증대시키고 있는 것이다. 또한, 2점째, 3점째도, 실시예 1에서 설명한 바와 같이, 인덕터(MS31 및 MS32)를 접지면으로부터 떨어진 층에 설치하고 있는 것이나, 투영 면적이 작아지도록 구성한 것을 들 수 있다.

이 3점째의 투영 면적에 관하여, 도 7을 이용하여 설명한다. 도 7의 (a)는, 도 5의 주요부를 투과적으로 본 경우의 구성예를 도시하는 사시도이고, 도 7의 (b)는, 그 비교예로 되는 구성을 도시하는 사시도이다. 도 7의 (b)에 도시하는 비교예로 되는 공진 회로 LCc2는, 전술한 특허 문헌 3의 구성예를 반영한 것으로 되어 있다. 도 7의 (a)에 도시하는 바와 같이, 도 5에서의 MS31~MS34의 실질적인 점유 영역은, 각각, AA31~AA34로 된다. 그리고, 이 AA31~AA34를 표면측으로부터 투영하여 본 경우에, 예를 들면 AA31 내에 AA32~AA34가 함유되는 관계로 된다. 점유 영역의 크기(즉 투영 면적)(A31×A32)는, 특별히 한정시키는 것은 아니지만, 예를 들면 1㎜×1㎜ 정도이다.

한편, 비교예에서는, 도 7의 (b)에 도시하는 바와 같이, 인덕터 패턴의 실질적인 점유 영역이 AA41, AA42로 되어 있고, 컨덴서 패턴의 실질적인 점유 영역이 AA43, AA44로 되어 있다. 따라서, 이 AA41~AA44를 표면측으로부터 투영하여 본 경우에, 예를 들면 AA41 내에 AA43은 함유되지 않는 관계로 된다. 이 경우, 투영 면 적이 증대하게 되지만, 도 7의 (a)(도 5)과 같은 구성을 이용함으로써, 병렬 공진 회로의 소형화가 실현 가능하게 된다.

그런데, 도 2의 구성예와 도 5의 구성예의 비교로서, 각각을 동일한 면적 및 동일한 층수로 형성하면, 도 5의 구성예는, 도 2의 구성예와 비교하여, MS31과 MS32의 2층분으로 인덕턴스 성분을 실현하는 것이기 때문에 인덕턴스값이 작아진다. 또한, 용량값도, MS33과 MS34가 AA33과 AA34에 의한 좁은 투영 면적 내에 형성되기 때문에 작아진다. 따라서, 도 5의 구성예에 의한 공진 주파수는, 도 2의 구성예에 의한 공진 주파수에 비하여 커지기 때문에, 도 5의 구성예는, 예를 들면, 도 1의 하이 밴드에 대응한 필터 회로 등에 이용하면 된다.

또한, 도 5의 구성예에서도, 도 2의 구성예의 경우와 마찬가지로, 기판의 층수나 비아홀 도체에 의한 주회 방법은 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능하다. 예를 들면, 5층 기판을 이용하는 경우에는, 제1 배선층→제3 배선층→제2 배선층의 주회에서 나선을 그리도록 MS31 등과 같은 배선 패턴을 형성하고, 제4 배선층과 제5 배선층에서 MS33 등과 같은 플레인 형상의 배선 패턴을 형성한다. 그리고, 제1 배선층의 선로 패턴의 일단을 제4 배선층에, 제2 배선층의 선로 패턴의 일단을 제5 배선층에 접속하면 된다. 도 5의 구성예의 경우, 기판의 층수가 어떠하든, 인덕터를 형성하는 배선 패턴을, 용량을 형성하는 플레인 형상의 배선 패턴보다도 접지 전극으로부터 떨어진 층에 설치함으로써, 단위 면적당의 인덕턴스값을 최대화할 수 있어, 원하는 인덕턴스값을 얻기 위해 필요한 면적을 최소로 할 수 있어, 공진 회로를 소형화할 수 있다.

이상, 본 실시예 2에 의해, 공진 회로 및 그것을 포함한 고주파 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다.

(실시예 3)

본 실시예 3에서는, 도 1의 고주파 모듈에 도 2의 병렬 공진 회로 LC1이나 도 5의 병렬 공진 회로 LC2를 적용한 경우의 상세한 구성예에 대하여 설명한다. 도 8은, 본 발명의 실시예 3에 의한 고주파 모듈에서, 그 구성예를 도시하는 회로도이다. 도 8에 도시하는 고주파 모듈에서는, 도 1에서 설명한 바와 같이, 로우 밴드용의 파워앰프 회로 PA-LB의 출력이 출력 정합 회로 MN_LB, 커플러 회로 CPL_LB, 로우 패스 필터 회로 LPF_LB 및 컨덴서 Cs13을 통하여 안테나 스위치 회로 ANT_SW에 전송된다. 여기서, 반도체 칩에 형성되는 PA_LB의 출력은, 본딩 와이어 등을 통하여 배선 기판에 형성되는 MN_LB에 접속된다. 또한, Cs13은, 직류 컷트용의 컨덴서로서, 예를 들면 SMD 부품에 의해 형성된다.

PA_LB는, 예를 들면 3개의 파워 트랜지스터를 종속 접속으로 한 3단 구성의 앰프 회로로 되어 있다. MN_LB는, 예를 들면, 전송 선로 LN1~LN3과, LN1~LN3의 각각의 출력과 접지 전압 GND 사이에 설치된 컨덴서 Cs1~Cs3을 포함하는 3단 구성의 로우 패스 필터형의 정합 회로로 되어 있다. Cs1~Cs3은, 예를 들면 SMD 부품이다. LN1~LN3은, PA_LB의 출력측으로부터 순서대로 직렬 접속된다. Cs1은, 일단이 LN1의 출력에 접속되고, 타단이 인덕터 Li1을 통하여 GND에 접속된다. Cs2, Cs3도 마찬가지로, 각각, 일단이 LN2, LN3에 접속되고, 타단이 인덕터 Li2, Li3을 통하여 GND에 접속된다. 또한, Li1~Li3은, 예를 들면, 비아홀 도체 등에 해당하는 기생 인덕터이다.

CPL_LB는, 각각 전자 결합하도록 형성된 주선로와 부선로를 포함하고, 주선로의 일단이 LN3의 출력에 접속되고, 타단이 LPF_LB에 접속된다. 부선로는, 일단이 종단 저항(예를 들면 50Ω)에, 타단이 PA_LB와 동일 반도체 칩에 형성된 전력 검출 회로 DET_LB에 본딩 와이어 등을 통하여 접속된다.

LPF_LB는, 전술한 CPL_LB의 주선로의 일단과 컨덴서 Cs13의 일단 사이에 설치된 병렬 공진 회로와, 이 병렬 공진 회로의 양단과 GND 사이에 각각 접속된 2개의 직렬 공진 회로로 구성된다. 병렬 공진 회로는, 인덕터 Li9 및 컨덴서 Cs9로 이루어진다. 직렬 공진 회로의 한 쪽은, 전술한 CPL_LB의 주선로의 일단으로부터 순서대로 접속된 컨덴서 Cs8과 인덕터 Li8로부터 이루어지고, 직렬 공진 회로의 다른 쪽은, 전술한 Cs13의 일단으로부터 순서대로 접속된 컨덴서 Cs10과 인덕터 Li10으로 이루어진다. Cs8~Cs10은, 예를 들면 SMD 부품으로 형성되고, Li8~Li10은, 배선 기판의 내장 회로(비아홀 도체나 전송 선로)에 의해 형성된다. 이 LPF_LB는, PA_LB로부터 출력된 로우 밴드 신호에 대하여, 예를 들면 그 2차 고조파(2HD), 3차 고조파(3HD) 및 7차 고조파(7HD)를 감쇠시킨다.

한편, 이 로우 밴드측의 구성과 마찬가지로, 하이 밴드측에서는, 하이 밴드용의 파워앰프 회로 PA_HB의 출력이 출력 정합 회로 MN_HB, 커플러 회로 CPL_HB, 로우 패스 필터 회로 LPF_HB 및 컨덴서 Cs14를 통하여 안테나 스위치 회로 ANT_SW에 전송된다. 여기서, PA_HB의 출력은, 본딩 와이어 등을 통하여 MN_HB에 접속된다. 또한, Cs14는, 직류 컷트용의 컨덴서로서, 예를 들면 SMD 부품에 의해 형성된 다.

PA_HB도, PA_LB와 마찬가지로, 예를 들면 3개의 파워 트랜지스터를 종속 접속으로 한 3단 구성의 앰프 회로로 되어 있다. MN_HB는, 예를 들면, 전송 선로 LN4~LN7과, LN4~LN7의 각각의 출력과 GND 사이에 설치된 컨덴서 Cs4~Cs7을 포함하는 4단 구성의 로우 패스 필터형의 정합 회로로 되어 있다. Cs4~Cs7은, 예를 들면 SMD 부품이다. LN4~LN7은, PA_HB의 출력측으로부터 순서대로 직렬 접속된다. Cs4는, 일단이 LN4의 출력에 접속되고, 타단이 인덕터 Li4를 통하여 GND에 접속된다. Cs5, Cs6, Cs7도 마찬가지로, 각각, 일단이 LN5, LN6, LN7에 접속되고, 타단이 인덕터 Li5, Li6, Li7을 통하여 GND에 접속된다. Li4~Li7은, 예를 들면, 비아홀 도체 등에 해당하는 기생 인덕터이다.

CPL_HB는, 각각 전자 결합하도록 형성된 주선로와 부선로를 포함하고, 주선로의 일단이 LN7의 출력에 접속되며, 타단이 LPF_HB에 접속된다. 부선로는, 일단이 종단 저항(예를 들면 50Ω)에, 타단이 PA_HB(및 PA_LB)와 동일 반도체 칩에 형성된 전력 검출 회로 DET_HB에 본딩 와이어 등을 통하여 접속된다.

LPF_HB는, 전술한 CPL_HB의 주선로의 일단과 컨덴서 Cs14의 일단 사이에 설치된 병렬 공진 회로와, 이 병렬 공진 회로의 일단(Cs14측)과 GND 사이에 접속된 직렬 공진 회로로 구성된다. 병렬 공진 회로는, 인덕터 Li11 및 컨덴서 Cs11로 이루어진다. 직렬 공진 회로는, 전술한 Cs14의 일단으로부터 순서대로 접속된 컨덴서 Cs12와 인덕터 Li12로 이루어진다. Cs11, Cs12는, 예를 들면 SMD 부품으로 형성되고, Li11, Li12는, 배선 기판의 내장 회로에 의해 형성된다. 이 LPF_HB는, PA_HB로부터 출력된 하이 밴드 신호에 대하여, 예를 들면 그 2차 고조파(2HD), 3차 고조파(3HD)를 감쇠시킨다.

안테나 스위치 회로 ANT_SW의 안테나 단자 P0은, 순서대로, 안테나 필터 회로 ANT_FIL, ESD 필터 회로 ESD_FIL, 컨덴서 Cs16을 통하여 외부 안테나 단자 ANT에 접속된다. Cs16(여기서는 8.2pF)은, 직류 컷트용의 컨덴서로서, 예를 들면 SMD 부품으로 형성된다. 또한, ANT와 GND 사이에는, 예를 들면 SMD 부품으로 이루어지는 임피던스 조정용의 인덕터 Ls(여기서는 15nH)가 접속된다.

ANT_FIL은, P0과 Cs16의 일단 사이에 접속된 병렬 공진 회로와, P0과 GND 사이에 접속된 임피던스 조정용의 컨덴서 Cs15를 구비하고 있다. Cs15(여기서는 0.5pF)는, 예를 들면 SMD 부품으로 형성된다. 한편, 병렬 공진 회로는, 인덕터 Li13과 컨덴서 Ci1로 이루어지고, 여기에 실시예 2에서 설명한 도 5의 병렬 공진 회로 LC2가 이용된다. 이 병렬 공진 회로는, 1㎜×1㎜의 회로 면적으로 실현되고, Li13의 인덕턴스값은, 예를 들면 3.5nH이며, Ci1의 용량값은, 예를 들면 0.25pF이다. 이것에 의해, 하이 밴드 신호의 3차 고조파(3HD)로 되는 5.4㎓ 전후의 신호를 감쇠시킨다. 이 ANT_FIL은, 주로, ANT_SW를 통함으로써 발생하는 하이 밴드 신호의 3HD의 감쇠와, 안테나로부터 수신한 하이 밴드 신호에 대한 3HD의 감쇠를 행한다.

ESD_FIL은, Cs16의 일단으로부터 GND를 향하여 순서대로 직렬 접속된 컨덴서 Cs15와 인덕터 Li14를 구비하고 있다. Cs15는, 예를 들면 SMD 부품에 의해 형성되고, 13pF의 용량값을 구비한다. Li14는, 배선 기판의 내장 회로에 의해 형성되고, 12nH의 인덕턴스값을 구비한다. ESD_FIL은, 주로, 안테나로부터의 수신 신호에 대하여 ESD 대책상 문제로 되는 400㎒ 전후의 신호를 감쇠시킨다.

ANT_SW의 단자 P3은, 순서대로, 직류 컷트용의 컨덴서 Cs17과 수신 필터 회로 RX_FIL1을 통하여 외부 출력 단자 RX_LB에 접속된다. Cs17(여기서는 7.4pF)은, 예를 들면 SMD 부품으로 형성된다.

RX_FIL1은, Cs17의 일단과 RX_LB 사이에 접속되고, 인덕터 Li15와 컨덴서 Ci2로 이루어지는 병렬 공진 회로를 구비하고 있다. 여기서, 이 병렬 공진 회로에, 실시예 1에서 설명한 도 2의 병렬 공진 회로 LC1이 이용된다. 이 병렬 공진 회로는, 1㎜×1㎜의 회로 면적으로 실현되고, Li15의 인덕턴스값은, 예를 들면 5.6nH이며, Ci2의 용량값은, 예를 들면 0.6pF이다. 이것에 의해, 로우 밴드 신호의 3차 고조파(3HD)로 되는 2.7㎓ 전후의 신호를 감쇠시킨다. 즉, 이 RX_FIL1은, 안테나로부터 수신한 로우 밴드 신호에 대한 3HD의 감쇠를 행한다.

ANT_SW의 단자 P4는, 순서대로, 수신 필터 회로 RX_FIL2와 직류 컷트용의 컨덴서 Cs19를 통하여 외부 출력 단자 RX_HB에 접속된다. Cs19(여기서는 8pF)는, 예를 들면 SMD 부품으로 형성된다. RX_FIL2는, P4로부터 GND를 향하여 순서대로 직렬 접속된 컨덴서 Cs18과 인덕터 Li16을 구비하고 있다. Cs18은, 예를 들면 SMD 부품에 의해 형성되고, 10pF의 용량값을 구비한다. Li16은, 배선 기판의 내장 회로에 의해 형성되고, 9nH의 인덕턴스값을 구비한다. RX_FIL2는, 여기서는 ANT_FIL에 의해 하이 밴드 신호의 3HD를 감쇠시키고 있기 때문에, RX_FIL1과 달리 ESD 대책용의 필터 회로를 구비하고 있다. 이 RX_FIL2는, ESD 대책상 문제로 되는 400㎒ 전후의 신호를 감쇠시킨다.

이상과 같이, 도 8의 고주파 모듈에서는, 로우 밴드 신호 및 하이 밴드 신호에 대한 3차 고조파(3HD)의 감쇠용으로서, 도 2 및 도 5에 도시한 바와 같은, SMD 부품을 이용하지 않고 또한 소면적으로 실현 가능한 병렬 공진 회로 LC1, LC2를 이용하고 있다. 이것에 의해, 고주파 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다. 또한, 여기서는, 하이 밴드 신호에 대응하여 도 5의 구조를 이용하고, 로우 밴드 신호에 대응하여, 도 5의 구조보다도 낮은 공진 주파수를 실현 가능한 도 2의 구조를 이용하고 있지만, 필요로 되는 회로 상수를 실현할 수 있는 한, 특별히 이 조합에 한정되는 것이 아니다.

또한, 여기서는, 도 2 및 도 5의 병렬 공진 회로 LC1, LC2를, 3차 고조파(3HD)의 감쇠용으로서 이용하고 있지만, 물론, 2차 고조파(2HD)의 감쇠용이나 그 이외의 n(n≥4)차 고조파의 감쇠용으로서 이용할 수도 있다. 즉, 예를 들면 도 8의 회로예에서는, LPF_LB나 LPF_HB 등에 적용하는 것도 가능하다. 본 실시예 3에서 3차 고조파(3HD)의 감쇠용에만 적용하고 있는 것은, 3HD 감쇠용의 필터 회로가 배선 기판의 제조 변동에 수반하는 특성 변동에 대하여 충분한 마진을 구비하고 있기 때문이다. 즉, 실제상, 배선 기판의 제조 변동이 발생한 경우에, 그 영향을 SMD 부품의 파라미터에 의해 보정하는 경우가 있는데, 그 필요성이 낮기 때문이다.

또한, 도 8에서의 인덕터 Li15 및 컨덴서 Ci2에 해당하는 도 2의 병렬 공진 회로 LC1은, 전술한 바와 같이 도 3의 (a)의 등가 회로로 도시할 수 있다. 이 경우의 각 회로 소자의 파라미터값을 산출한 결과, L1, L2, L3, L4는, 각각, 개산값 으로서 0.8nH, 0.8nH, 2.0nH, 2.0nH 정도를 구비한다. 또한, C1, C2, C3, C4는, 각각, 개산값으로서 0.4pF, 0.1pF, 0.1pF, 0.1pF 정도를 구비한다. 여기서 알 수 있는 바와 같이, 도 2의 MS21과 MS22에 의해, 충분한 인덕턴스 성분(L1, L2)과, 충분한 용량 성분(C1)을 실현할 수 있다.

한편, 도 8에서의 인덕터 Li13 및 컨덴서 Ci1에 해당하는 도 5의 병렬 공진 회로 LC2는, 전술한 바와 같이 도 6의 등가 회로로 도시할 수 있다. 이 경우의 각 회로 소자의 파라미터값을 산출한 결과, L5, L6은, 각각, 개산값으로서 1.7nH, 1.7nH 정도를 구비한다. 또한, C5, C6, C7, C8은, 각각, 개산값으로서 0.05pF, 0.05pF, 0.15pF, 0.15pF 정도를 구비한다.

이와 같이, 도 5의 병렬 공진 회로 LC2는, 도 2의 병렬 공진 회로 LC1과 비교하면, 인덕턴스값 및 용량값이 작아지지만, 고조파를 감쇠시키기에 충분한 상수를 실현할 수 있다. 또한, 전술한 등가 회로로부터 알 수 있는 바와 같이, 도 5의 LC2는, 도 2의 LC1과 비교하여 구성 요소로 되는 파라미터(회로 소자)의 수가 적기 때문에, 전술한 배선 기판 등의 변동에 대한 영향이 적어지는 것이 생각된다.

이상, 본 실시예 3에 의해, 공진 회로 및 그것을 포함한 고주파 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다.

(실시예 4)

본 실시예 4에서는, 도 1의 고주파 모듈을 소형화하였을 때에 발생할 우려가 있는 리턴 패스의 문제를 해결하는 방식을 설명한다. 우선, 리턴 패스의 문제에 대하여 도 9를 이용하여 설명한다. 도 9는, 본 발명의 전제로서 검토한 고주파 모 듈에서, 그 파워앰프 회로 주위의 구성예를 도시하는 회로도이다.

도 9에 도시하는 고주파 모듈 RF_MDLc1은, 실시예 3에서 도시한 도 8의 회로예 중으로부터, 하이 밴드 신호용의 파워앰프 회로 PA_HB와 그 출력 정합 회로 MN_HB의 부분을 추출한 것이다. 이후, 도 8과 중복되는 부분에 관한 설명은 생략한다. 도 9의 고주파 모듈 RF_MDLc1은, 그 배선 기판의 구조로서, 통상적으로, PA_HB가 형성되는 반도체 칩의 바로 아래의 각 배선층(LY2~LY4)에 접지 전극 패턴이 형성되고, 이 각 접지 전극 패턴이나 이면의 접지 전극이 각각 비아홀 도체로 접속됨으로써, 가장 안정된 접지 전압 GND의 영역이 형성된다. 이 영역은, 일반적으로 서멀 비아 TV의 형성 영역이라고 불린다.

한편, 예를 들면, PA_HB의 출력에 접속된 출력 정합 회로 MN_HBc1에서는, PA_HB의 출력 전력이 컨덴서 Cs4~Cs7(특히 Cs4)과 인덕터 Li4~Li7(특히 Li4)을 통하여 LY3의 접지 전극 패턴에 유입된다. 또한, 이 접지 전극 패턴은 LY3에서 서멀 비아 TV의 형성 영역에 접속되며, 또한 비아홀 도체를 통하여 이면의 접지 전극에도 접속된다. 또한, Cs4~Cs7은, 예를 들면, 제1 배선층 LY1에 SMD 부품으로서 실장되고, L14~Li7은, 이 LY1과 LY3을 접속하는 비아홀 도체에 해당한다.

그런데, 도 8의 회로예에는 도시하고 있지 않지만, PA_HB에 포함되는, 각각 종속 접속된 3단의 파워 트랜지스터의 각 출력 노드에는, 예를 들면 도 9에 도시하는 바와 같은 바이어스 회로 BC가 접속되어 있다. BC에서는, 일반적으로, 바이어스 전압 Vcc가 초크 코일 등으로 불리는 고주파 차단용의 인덕터를 통하여 파워 트랜지스터의 각 출력(즉 다음단에의 입력)에 공급됨과 함께, 이 Vcc와 접지 전압 GND 사이에 디커플링 컨덴서 등으로 불리는 고주파적인 접지용의 컨덴서가 설치된다. 도 9에서, 이 초크 코일이, 전송 선로 LN61~LN65나 인덕터 Ls2에 해당하고, 디커플링 컨덴서가, 컨덴서 Cd1~Cd3에 해당한다.

여기서, Cd1~Cd3은, 예를 들면, LY1에 SMD 부품으로서 실장되고, 그 일단이 Vcc에 접속되며, 타단이 LY1과 LY3 사이를 접속하는 비아홀 도체(인덕터) VH1~VH3을 통하여 LY3의 접지 전극 패턴에 접속된다. 따라서, 도 9의 화살표로 나타내는 바와 같이, PA_HB의 출력 전류가 용량성 결합(Cs4~Cs7(특히 Cs4))을 통하여 LY3의 접지 전극 패턴에 유입되며, 또한, 이 접지 전극 패턴으로부터, 용량성 결합(Cd1~Cd3)을 통하여 파워 트랜지스터의 입력에 귀환되는 경로가 형성된다. 이 경로는 리턴 패스 RP로 불린다.

또한, 도 9의 회로예에서는, 바이어스 회로 BC를 통한 리턴 패스 RP를 도시하였지만, 그 밖에도, 도시는 하지 않지만, 예를 들면, 파워 트랜지스터의 각 단 사이에 삽입된 정합 회로를 통한 리턴 패스 등도 존재한다. 즉, 예를 들면, 1단째의 파워 트랜지스터의 출력을 일단 본딩 와이어로 배선 기판 상에 인출하고, 배선 기판 상에서 임피던스 정합을 행한 후, 다시 본딩 와이어를 통하여 2단째의 파워 트랜지스터의 입력에 복귀하는 경우도 있고, 이러한 경우에서의 배선 기판 상의 정합 회로도 리턴 패스로 될 수 있다. 리턴 패스는, 전술한 바와 같이 발진 현상 등을 야기하여, 오동작 등의 원인으로 된다. 단, 도 9에서, 예를 들면, 출력 정합 회로 MN_HBc1과 바이어스 회로 BC 등의 거리를 충분히 확보할 수 있으면 이러한 문제는 저감되지만, 반대로 소형화가 곤란하게 된다.

그래서, 소형화를 도모함과 함께 리턴 패스의 문제를 해결하기 위해서는, 예를 들면 도 10과 같은 구성을 이용하면 된다. 도 10은, 본 발명의 실시예 4에 의한 고주파 모듈에서, 그 파워앰프 회로 주위의 구성예를 도시하는 회로도이다. 도 10에 도시하는 고주파 모듈 RF_MDLa는, 도 9의 구성예와 비교하여, LY2에서 인덕터(비아홀 도체) Li4, Li5와 서멀 비아 TV의 형성 영역을 접속하는 배선 패턴 MS72이 부가되고, 또한, 이 MS72와 LY3의 접지 전극 패턴을 접속하는 복수의 비아홀 도체(인덕터) VHm이 부가된 것이 특징으로 되어 있다. 또한, MS72에는, 라인 형상의 배선 패턴을 이용하고 있다.

이러한 구성에 의하면, TV의 형성 영역에 대응하는 GND를 기준으로 하여, 비아홀 도체 Li4, Li5와 MS72의 접점 전위 VA가, Li4, Li5와 LY3의 접지 전극 패턴의 접점 전위 VB보다도 높아지기 때문에, LY2에서 MS72로부터 TV를 향하는 방향으로 많은 전류가 흐르게 된다. 이 때에, 바이어스 회로 BC는 LY3의 접지 전극 패턴에 접속되어 있기 때문에, 이 LY2에 흐르는 전류가 직접적으로 흐르는 일은 없다. 또한, 비아홀 도체 Li4, Li5를 통하여 LY3의 접지 전극 패턴에도 약간 전류가 흐르지만, 이 전류도, LY3의 접지 전극 패턴이 MS72와 복수의 VHm에 의해 접속되어 있기 때문에, TV의 형성 영역의 방향을 향하여 흐르기 쉬워진다. 이러한 것으로부터, LY3의 접지 전극 패턴에 접속된 바이어스 회로 BC 측에는 전류가 거의 흐르지 않고, 리턴 패스의 문제를 해결 가능하게 된다. 또한, MS72와 LY3의 접지 전극 패턴을 복수의 VHm으로 접속함으로써, MS72의 인덕턴스 성분의 영향을 저감하여, 출력 정합 회로 MN의 특성에 어긋남이 발생하는 사태를 방지하는 것도 가능하게 된다.

도 11은, 본 발명의 실시예 4에 따른 고주파 모듈에서, 그 파워앰프 회로 주위의 배선 기판의 구성예를 도시하는 것으로서, (a)는 비교 대상으로서 도 9의 구성에 대응하는 레이아웃도, (b)는 도 10의 구성에 대응하는 레이아웃도이다. 도 12는, 본 발명의 실시예 4에 따른 고주파 모듈에서, 도 10의 구성에 대응하는 배선 기판의 구성예를 도시하는 것으로서, (a)는 배선 기판 전체를 투과적으로 본 경우의 사시도, (b)는 그 파워앰프 회로 주위를 확대한 사시도, (c)는 (b)로부터 제1 배선층을 생략한 사시도이다.

도 11의 (a), (b)에서는, 제1 배선층 LY1, 제2 배선층 LY2 및 제3 배선층 LY3에 대응하는 레이아웃 패턴의 일부가 각각 도시되어 있다. 도 11의 (a)에 도시하는 바와 같이, 출력 정합 회로 MN과 바이어스 회로 BC는, 거의 마찬가지의 위치에 배치된다. 도 9의 구성(비교예)에서는, 도 11의 (a)에 도시하는 바와 같이, LY2에서 MN으로부터 서멀 비아 TV의 형성 영역에 접속하는 배선 패턴은 없고, LY3의 접지 전극 패턴에서, 비아홀 도체를 통한 MN의 GND와 비아홀 도체를 통한 BC의 GND가 각각 접속되어 있다. 한편, 도 10의 구성(본 실시예)에서는, 도 11의 (b) 및 도 12의 (a)~(c)에 도시하는 바와 같이, LY2에서, MN으로부터 TV의 형성 영역에 접속되는 배선 패턴 MS72가 설치되고, 이 MS72는, 복수의 비아홀 도체 VHm을 통하여 LY3의 접지 전극 패턴에도 접속되어 있다.

도 13은, 도 9의 구성(비교예)과 도 10의 구성에서 리턴 게인값을 평가한 결과로서, (a)는 도 9의 구성의 결과를 도시하는 그래프, (b)는 도 10의 구성의 결과를 도시하는 그래프이다. 도 13에 도시하는 바와 같이, 도 9의 고주파 모듈 RF_MDLc1에서는, 1.5㎓ 전후에서 15dB 정도의 리턴 게인이 있고, 이것에 의해 발진 현상이 발생하게 된다. 한편, 도 10의 고주파 모듈 RF_MDLa에서는, 넓은 대역(0~4㎓)에 걸쳐 0dB를 초과하는 리턴 게인이 없어, 발진 현상이 발생하지 않는다.

도 14~도 16은, 도 9의 구성(비교예)과 도 10의 구성에서 전류 밀도의 해석을 행한 결과로서, 도 14는, 제1 배선층 LY1에서의 해석 결과, 도 15는, 제2 배선층 LY2에서의 해석 결과, 도 16은, 제3 배선층 LY3에서의 해석 결과를 도시하는 것이다. 또한, 도 14~도 16에서는, 3단째의 파워앰프 회로 PA로부터 전력이 출력된 경우에서, 1단째(1st)의 파워 트랜지스터(Tr)의 입력을 향한 리턴 전류와, 2단째(2nd)의 Tr의 입력을 향한 리턴 전류와, 3단째(3rd)의 Tr의 입력을 향한 리턴 전류를 각각 개별로 해석하고 있다.

우선, 도 14에 도시하는 LY1의 해석 결과에서, 좌측에는 비교예로 되는 도 9의 고주파 모듈 RF_MDLc1의 결과가 도시되어 있고, 우측에는 본 실시예로 되는 도 10의 고주파 모듈 RF_MDLa의 결과가 도시되어 있다. 이 도면으로부터 알 수 있는 바와 같이, 도 10의 고주파 모듈 RF_MDLa에서는, 도 9의 고주파 모듈 RF_MDLc1에 비하여, 특히 1st Tr에의 리턴 전류와 3rd Tr에의 리턴 전류가 크게 저감되어 있다. 다음으로, 도 15에 도시하는 LY2의 해석 결과에서, 도 10의 고주파 모듈 RF_MDLa에서는, 전술한 배선 패턴 MS72를 통하여 TV의 형성 영역 측을 향하여 많은 전류가 흐르고 있는 것을 알 수 있다. 또한, 도 9의 고주파 모듈 RF_MDLc1에서는, 이러한 배선 패턴을 구비하고 있지 않기 때문에, 도 15에 해당하는 결과는 존재하지 않는다.

마지막으로, 도 16에 도시하는 LY3의 해석 결과에서, 좌측에는 비교예로 되는 도 9의 고주파 모듈 RF_MDLc1의 결과가 도시되어 있고, 우측에는 본 실시예로 되는 도 10의 고주파 모듈 RF_MDLa의 결과가 도시되어 있다. 이 도면으로부터 알 수 있는 바와 같이, 도 10의 고주파 모듈 RF_MDLa에서는, 도 9의 고주파 모듈 RF_MDLc1에 비하여, 특히 1st Tr에의 리턴 전류와 3rd Tr에의 리턴 전류가 크게 저감되어 있다. 이상의 점으로부터, 도 10의 고주파 모듈 RF_MDLa를 이용함으로써 입력을 향한 리턴 전류를 대폭 저감 가능한 것을 알 수 있다.

도 17은, 도 10의 구성예의 적합한 적용예에 대하여 설명하기 위한 개략도로서, (a), (b)는 각각 서로 다른 구성예를 도시하는 것이다. 예를 들면, 도 17의 (b)의 고주파 모듈 RF_MDLc2에 도시하는 바와 같이, 파워앰프 회로를 구성하는 3단 구성의 파워 트랜지스터(Tr)에 대하여 3단째(최종단)를 다른 반도체 칩으로 형성 및 실장하는 경우가 있다. 즉, 로우 밴드 및 하이 밴드에 대응하는 1단째와 2단째의 Tr을 1개의 반도체 칩 PA_CPc1로 형성하고, 로우 밴드에 대응하는 3단째의 Tr을 다른 반도체 칩 PA_CPc2로 형성하며, 하이 밴드에 대응하는 3단째의 Tr을 또 다른 반도체 칩 PA_CPc3으로 형성하는 경우이다.

이 경우, 이 3개의 반도체 칩 PA_CPc1~PA_CPc3이 각각 RF-MDLc2 상에 실장된다. 그렇게 하면, 3단째의 Tr의 출력으로부터 1단째 또는 2단째의 Tr의 입력까지의 거리가 멀어지기 때문에, 전술한 바와 같은 리턴 패스의 문제를 용이하게 회피 가능하게 된다. 그러나, 이러한 구성에서는, 고주파 모듈 RF_MDLc2가 대형화하고, 코스트도 증대하는 등의 폐해가 있다.

그래서, 소형화 또는 저코스트화를 도모하기 위해서는, 도 17의 (a)의 고주파 모듈 RF_MDL과 같이, 3단의 Tr을 1개의 반도체 칩 PA_CP로 형성하는 것이 바람직하다. 단, 그렇게 하면, 3단째의 Tr의 출력으로부터 1단째 또는 2단째의 Tr의 입력까지의 거리가 짧아져서, 리턴 패스의 문제가 보다 현재화하게 된다. 이러한 경우에, 도 10의 구성예를 이용하면, 리턴 패스의 문제를 해결할 수 있어, 고주파 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다.

이상, 본 실시예 4에 의해, 리턴 패스의 문제가 억제되고, 이것에 의해 고주파 모듈의 소형화 또는 저코스트화가 실현 가능하게 된다.

(실시예 5)

도 19는, 본 발명의 실시예 5에 따른 RF 모듈의 회로 구성을 도시하는 도면이다. 도 19의 RF 모듈이 도 18의 RF 모듈과 기본적으로 상위한 것은, 출력 정합 회로(12c)와 방향성 결합기(CPL)(13)와 고조파 제거 필터(LPF)(14)의 접속 순서이다.

따라서, 본 발명의 실시예 5의 도 19의 RF 모듈에 따르면, 다음과 같은 이점을 갖는다. 즉, 도 19에서 RF 전력 증폭기 HPA의 출력 증폭 신호 Pout의 고조파 성분이, 방향성 결합기(13)의 부선로와 이득 제어 유닛(17) 사이의 신호 배선, 방향성 결합기(13)의 부선로 및 주선로에 전달되었다고 가정한다. 그렇다고 가정해도, 방향성 결합기(13)의 주선로와 안테나(16) 사이에는 고조파 제거 필터(14)가 접속되어 있다. 따라서, RF 전력 증폭기 HPA의 출력의 고레벨의 고조파 성분이 방 향성 결합기(13)의 부선로와 이득 제어 유닛(17) 사이의 신호 배선, 방향성 결합기(13)의 부선로 및 주선로를 통하여 안테나(16)에 전달되는 것을 회피할 수 있다.

도 19의 RF 모듈은, RF 전력 증폭기 HPA와, 최종단의 출력 정합 회로(12c)와, 방향성 결합기(CPL)(13)와, 고조파 제거 필터(LPF)(14)와, 안테나 스위치(ANT_SW)(15)를 포함하고 있다. 안테나 스위치(15)는, RF 모듈 외부에서, 휴대 전화의 안테나(ANT)(16)에 접속된다.

RF 전력 증폭기 HPA는 모노리식 반도체 집적 회로의 칩에 구성되고, 초단 증폭기(10a), 초단 바이어스 회로(10b), 제1 단간 정합 회로(10c), 다음단 증폭기(11a), 다음단 바이어스 회로(11b), 제2 단간 정합 회로(11c), 최종단 증폭기(12a), 최종단 바이어스 회로(12b), 이득 제어 유닛(17)을 포함한다. 초단 증폭기(10a)의 초단 RF 입력 단자에는 RF 증폭 신호 RFin이 공급되고, 초단 증폭기(10a)의 초단 RF 증폭 출력 신호는 제1 단간 정합 회로(10c)를 통하여 다음단 증폭기(11a)의 다음단 RF 입력 단자에 공급된다. 다음단 증폭기(11a)의 다음단 RF 증폭 출력 신호는, 제2 단간 정합 회로(11c)를 통하여 최종단 증폭기(12a)의 최종단 RF 입력 단자에 공급된다.

모노리식 반도체 집적 회로의 실리콘 칩에는, 초단 증폭기(10a), 다음단 증폭기(11a), 최종단 증폭기(12a)를 구성하는 LD(Lateral Diffused) 구조 MOS의 파워 MOSFET가 형성되어 있다. 제1 단간 정합 회로(10c)는, 초단 증폭기(10a)의 비교적 높은 출력 임피던스와 다음단 증폭기(11a)의 비교적 낮은 출력 임피던스의 차에 의 한 신호 반사를 저감한다. 제2 단간 정합 회로(11c)는, 다음단 증폭기(11a)의 비교적 낮은 출력 임피던스와 최종단 증폭기(12a)의 더욱 낮은 출력 임피던스의 차에 의한 신호 반사를 저감한다. 제1 단간 정합 회로(10c)와 제2 단간 정합 회로(11c)는, 실리콘 칩 상에 형성된 스파이럴 인덕터나 MIM(금속·절연막·금속) 적층 용량 등의 온 칩 수동 소자에 의해 구성되어 있다.

RF 전력 증폭기 HPA의 최종단 증폭기(12a)의 최종단 RF 증폭 출력 신호 Pout는, 모노리식 반도체 집적 회로의 칩 외부의 최종단의 출력 정합 회로(12c)를 통하여 방향성 결합기(CPL)(13)의 주선로의 일단에 접속되어 있다. 출력 정합 회로(12c)는 최종단 증폭기(12a)의 매우 낮은 출력 임피던스(수Ω 정도)와 방향성 결합기(13), 안테나(16)의 비교적 높은 입력 임피던스(50 정도)의 차에 의한 신호 반사를 저감한다. 출력 정합 회로(12c)는, RF 모듈의 다층 배선 기판에 형성된 마이크로파 전송선 TRL1, TRL2, TRL3, 용량 C1, C2, C3, 인덕터 L1, L2, L3 등의 디스크리트 수동 소자에 의해 구성되어 있다. 방향성 결합기(CPL)(13)의 주선로와 부선로는, RF 모듈의 다층 배선 기판에 형성된 다층 배선에 의해 구성되어 있다.

방향성 결합기(CPL)(13)의 주선로의 타단의 RF 신호는, 고조파 제거 필터(LPF)(14)의 RF 신호 입력 단자에 공급된다. 고조파 제거 필터(LPF)(14)는 RF 신호 입력 단자에 공급되는 RF 신호의 기본 주파수 성분을 매우 작은 감쇠율로 RF 신호 출력 단자에 전달하지만, 2배 고조파, 3배 고조파, 4배 고조파 등의 고조파 성분은 큰 감쇠율로 감쇠한다. 따라서, 고조파 제거 필터(14)는, 로우 패스 필 터(LPF)로서 동작한다. 고조파 제거 필터(14)의 인덕터 L5와 용량 C5의 병렬 접속의 병렬 공진 주파수 f5는 2배 고조파와 대략 동일하게 설정되어 있다. 병렬 공진 주파수 f5에서의 인덕터 L5와 용량 C5의 병렬 접속의 높은 임피던스에 의해, 2배 고조파는 큰 감쇠율로 감쇠된다. 고조파 제거 필터(14)의 인덕터 L4와 용량 C4의 직렬 접속의 직렬 공진 주파수 f4는 3배 고조파와 대략 동일하게 설정되어 있다. 병렬 공진 주파수 f4에서의 인덕터 L4와 용량 C4의 직렬 접속의 낮은 임피던스에 의해, 3배 고조파는 큰 감쇠율로 감쇠된다. 고조파 제거 필터(14)의 인덕터 L6과 용량 C6의 직렬 접속의 직렬 공진 주파수 f6은 4배 고조파와 대략 동일하게 설정되어 있다. 병렬 공진 주파수 f6에서의 인덕터 L6과 용량 C6의 직렬 접속의 낮은 임피던스에 의해, 4배 고조파는 큰 감쇠율로 감쇠된다.

고조파 제거 필터(14)의 RF 신호 출력 단자의 RF 신호는 안테나 스위치(15)의 일단에 공급되고, 안테나 스위치(15)의 타단은 안테나(16)의 일단에 접속된다. 고조파 제거 필터(14)의 출력 단자의 RF 신호는 DC 컷트 컨덴서 Cdc를 통하여 안테나 스위치(15)의 한 쪽의 단자에 공급된다. RF 전력 증폭기 HPA의 최종단 증폭기(12a)의 최종단 RF 증폭 출력 신호 Pout는, RF 신호 성분과 함께 DC 전압 성분도 포함한다. 고조파 제거 필터(14)의 DC 컷트 컨덴서 Cdc는, 최종단 RF 증폭 출력 신호 Pout의 DC 전압 성분이 안테나 스위치(15)와 안테나(16)에 전달되는 것을 회피한다. 고조파 제거 필터(14)의 출력 단자와 안테나 스위치(15) 사이에 배치된 DC 컷트 컨덴서 Cdc에 의해, 출력 정합 회로(12c)와 방향성 결합기(13)와 고조파 제거 필터(14)로 이루어지는 신호 경로의 위상 회전의 조정이 용이하게 되고, 안테 나 스위치(15)에서의 왜곡도 저감되는 것이, 본 발명자들의 검토에 의해 명확하게 되었다.

또한, 방향성 결합기(13)의 부선로의 일단과 타단은, 종단 저항 Rt와 RF 전력 증폭기 HPA의 이득 제어 유닛(17)의 검출 전압 입력 단자에 각각 접속된다. 이득 제어 유닛(17)에는, RF 아날로그 신호 처리 반도체 집적 회로를 경유하여 베이스밴드 신호 처리 유닛으로부터의 이득 제어 신호 Vramp와 방향성 결합기(13)로부터의 검출 전압 Vcp1이 공급된다. 또한, 이득 제어 신호 Vramp의 레벨은 기지국과 휴대 전화의 거리에 비례하는 것이고, RF 전력 증폭기 HPA로부터 안테나(16)에 공급되는 RF 송신 신호 RFout의 레벨이 이득 제어 신호 Vramp의 레벨에 의해 제어될 수 있다. 이득 제어 유닛(17)은, 이득 제어 신호 Vramp의 레벨에 방향성 결합기(13)로부터의 검출 전압 Vcp1의 레벨이 추종하도록, RF 전력 증폭기 HPA의 이득을 제어함으로써 APC 동작을 행한다. 이 APC는, 이득 제어 유닛(17)에 의해 제어된 초단 바이어스 회로(10b), 다음단 바이어스 회로(11b), 최종단 바이어스 회로(12b)에 의한 초단 증폭기(10a), 초단 증폭기(10a), 최종단 증폭기(12a)의 이득 제어에 의해 실행된다.

(실시예 6)

<멀티 밴드의 송신을 가능하게 하는 RF 모듈>

도 20은, 본 발명의 실시예 6에 따른 RF 모듈의 회로 구성을 도시하는 도면이다. 이 RF 모듈은, GSM850, GSM900, DCS1800, PCS1900의 멀티 밴드의 송신을 가능하게 하는 것이다. 그 때문에 제1 주파수 대역 RF 신호 Rfin_LB가 제1 RF 전력 증폭기 HPA1에 의해 증폭되고, 제2 주파수 대역 RF 신호 Rfin_HB가 제2 RF 전력 증폭기 HPA2에 의해 증폭된다. 제1 주파수 대역 RF 신호 Rfin_LB는 GSM850과 GSM900의 RF 송신 신호이고, 제2 주파수 대역 RF신호 Rfin_HB는 DCS1800과 PCS1900의 RF 송신 신호이다.

또한, GSM850의 RF 송신 신호의 주파수는 824㎒~849㎒이고, GSM900의 RF 송신 신호의 주파수는 880㎒~915㎒이다. 또한, DCS1800의 RF 송신 신호의 주파수는 1710㎒~1780㎒이며, PCS1900의 RF 송신 신호의 주파수는 1850㎒~1910㎒이다.

도 20의 RF 모듈(100)에서는, 제1 RF 전력 증폭기 HPA1과 제2 RF 전력 증폭기 HPA2는 반도체 집적 회로 칩 IC_Chip 상에 형성되어 있다. 칩 IC_Chip의 주변의 RF 모듈(100)의 배선 기판에는, 제1 출력 정합 회로(22c), 제1 방향성 결합기(23), 제1 고조파 제거 필터(24), 제2 출력 정합 회로(12c), 제2 방향성 결합기(13), 제2 고조파 제거 필터(14), 안테나 스위치(15)가 형성되어 있다.

칩 IC_Chip는, 실질적으로 4각형의 칩의 형상을 갖고 있다. 칩 IC-Chip는, 서로 대향하여 대략 평행한 제1 변 Sd1과 제2 변 Sd2를 갖는다. 칩 IC_Chip는, 제1 변 Sd1과 제2 변 Sd2에 접속되고 제1 변 Sd1과 제2 변 Sd2와 대략 직각으로 배치된 제3 변 Sd3과, 제3 변 Sd3에 대향하여 제3 변 Sd3과 대략 평행한 제4 변 Sd4를 더 갖는다.

제1 RF 전력 증폭기 HPA1의 제1 출력 증폭 신호 Pout_LB는 칩 IC_Chip의 제1 변 Sd1로부터 도출되고, 제2 RF 전력 증폭기 HPA2의 제2 출력 증폭 신호 Pout_HB는 칩 IC_Chip의 제2 변 Sd2로부터 도출된다.

제1 방향성 결합기(23)의 부선로로부터의 제1 검출 신호 Vcp1_LB는, 칩 IC_Chip의 제3 변 Sd3으로부터 제1 RF 전력 증폭기 HPA1을 위한 제1 이득 제어 유닛(27)의 제1 신호 입력 단자에 도입된다. 제2 방향성 결합기(13)의 부선로로부터의 제2 검출 신호 Vcp1_HB는, 칩 IC_Chip의 제3 변 Sd3으로부터 제2 RF 전력 증폭기를 위한 제2 이득 제어 유닛(17)의 제2 신호 입력 단자에 도입된다.

제1 출력 증폭 신호 Pout_LB의 칩 IC_Chip의 제1 변 Sd1의 도출점과 제1 검출 신호 Vcp1_LB의 칩 IC_Chip의 제3 변 Sd3의 도입점의 거리를, 크게 할 수 있다. 제2 출력 증폭 신호 Pout_HB의 칩 IC_Chip의 제2 변 Sd2의 도출점과 제2 검출 신호 Vcp1_HB의 칩 IC_Chip의 제3 변 Sd3의 도입점의 거리를, 크게 할 수 있다. 따라서, 이득 제어 유닛(27, 17)의 신호 입력 단자 Vcp1_LB, Vcp1_HB에 전달되는 출력 증폭 신호 Pout_LB, Pout_HB의 고조파 성분의 레벨을 저감할 수 있다.

또한, 도 20에 도시하는 바와 같이, 제1 출력 증폭 신호 Pout_LB의 제1 변 Sd1의 도출점과 제1 검출 신호 Vcp1_LB의 제3 변 Sd3의 도입점 사이에 제2 검출 신호 Vcp1-HB의 제3 변 Sd3의 도입점이 배치되어 있다. 마찬가지로, 제2 출력 증폭 신호 Pout_HB의 제2 변 Sd2의 도출점과 제2 검출 신호 Vcp1_HB의 제3 변 Sd3의 도입점 사이에 제1 검출 신호 Vcp1_LB의 제3 변 Sd3의 도입점이 배치되어 있다. 따라서, 이득 제어 유닛(27, 17)의 신호 입력 단자 Vcp1_LB, Vcp1_HB에 전달되는 출력 증폭 신호 Pout_LB, Pout_HB의 고조파 성분의 레벨을 더 저감할 수 있다.

<칩 주변의 RF 모듈의 배선>

도 21은, 도 20의 RF 모듈(100)의 칩 IC_Chip의 주변의 배선의 양태를 도시 하는 도면이다. 도 21의 (a)는 그 양태를 도시하는 평면도이고, 도 21의 (b)는 그 양태를 도시하는 사시도이다.

도 21의 (A)에 도시하는 바와 같이, 제1 출력 증폭 신호 Pout_LB의 제1 변 Sd1의 도출점과 제1 검출 신호 Vcp1_LB의 제3 변 Sd3의 도입점 사이에 접지 전압 GND에 접속된 제1 접지 본딩 와이어선(402)이 제3 변 Sd3에 접속되어 있다. 제1 변 Sd1의 제1 출력 증폭 신호 Pout_LB의 도출점으로부터 제1 이득 제어 유닛(27)의 제1 검출 신호 Vcp1_LB의 도입점에 접속된 본딩 와이어선(401)에, 파선으로 도시하는 제1 출력 증폭 신호 Pout_LB의 고조파 결합 신호 패스 HD_LB_SP가 존재하고 있다. 제1 접지 본딩 와이어선(402)은, 결합 신호 패스 HD_LB_SP를 통한 제1 출력 증폭 신호 Pout_LB의 도출점으로부터 제1 검출 신호 Vcp1_LB의 도입점에의 신호 크로스토크를 유효하게 저감할 수 있다. 또한, 제2 출력 증폭 신호 Pout_HB의 제2 변 Sd2의 도출점과 제2 검출 신호 Vcp1_HB의 제3 변 Sd3의 도입점 사이에 접지 전압 GND에 접속된 제2 접지 본딩 와이어선(404)이 제3 변 Sd3에 접속되어 있다. 제2 변 Sd2의 제2 출력 증폭 신호 Pout_HB의 도출점으로부터 제2 이득 제어 유닛(17)의 제2 검출 신호 Vcp1_HB의 도입점에 접속된 본딩 와이어선(405)에, 파선으로 도시하는 제2 출력 증폭 신호 Pout_HB의 고조파 결합 신호 패스 HD_HB_SP가 존재하고 있다. 제2 접지 본딩 와이어선(404)은, 결합 신호 패스 HD_HB_SP를 통한 제2 출력 증폭 신호 Pout_HB의 도출점으로부터 제2 검출 신호 Vcp1_HB의 도입점에의 신호 크로스토크를 유효하게 저감할 수 있다.

또한, 도 21의 (A)에서, 칩 IC_Chip의 제3 변 Sd3의 좌측의 6개의 정방형은, 본딩 와이어선(400…406)에 접속되는 칩 IC_Chip 상의 본딩 패드를 나타내고 있다. 또한, 칩 IC_Chip의 제3 변 Sd3의 우측의 6개의 직사각형은, 본딩 와이어선(400…406)에 접속되는 RF 모듈(100)의 배선 기판 표면의 배선 영역을 나타내고 있다.

도 21의 (B)의 사시도는, 제2 접지 본딩 와이어선(404)이 제2 변 Sd2의 제2 출력 증폭 신호 Pout_HB의 도출점으로부터 제3 변 Sd3의 제2 검출 신호 Vcp1_HB의 도입점에의 결합 신호 패스 HD_HB_SP를 통한 신호 크로스토크를 유효하게 저감하는 것을 입체적으로 나타내고 있다. 본딩 와이어선(400…406)은, 칩 IC_Chip의 4변의 주변에서 비교적 높고 긴 배선 거리를 갖고 있다. 제1 이득 제어 유닛(27)의 제1 검출 신호 Vcp1_LB의 도입점에 접속된 본딩 와이어선(401)의 좌우의 접지 본딩 와이어선(400, 402)은, 유해한 신호 크로스토크를 유효하게 저감한다. 마찬가지로, 제2 이득 제어 유닛(17)의 제2 검출 신호 Vcp1_HB의 도입점에 접속된 본딩 와이어선(405)의 좌우의 접지 본딩 와이어선(404, 406)도, 유해한 신호 크로스토크를 유효하게 저감한다.

(실시예 7)

<멀티 밴드의 송신을 가능하게 하는 구체적인 RF 모듈>

도 22는, 본 발명의 실시예 7에 의한 구체적인 RF 모듈의 회로 구성을 도시하는 도면이다. 도 22에 도시한 구체적인 RF 모듈이 도 20에 도시한 RF 모듈과 기본적으로 상위한 것은, 안테나 스위치(15)이다.

도 22에 도시한 구체적인 RF 모듈에서는, 안테나 스위치(15)는 GSM850, GSM900, DCS1800, PCS1900의 멀티 밴드의 TDMA(시분할 멀티플 액세스) 방식의 송신 슬롯과 수신 슬롯을 절환하는 기능을 실행한다. 즉, 안테나 스위치(15)는, 송신 슬롯에서는, 제1 RF 송신 신호 Tx_LB와 제2 RF 송신 신호 Tx_LH 중 어느 하나를 선택하여 안테나(16)에 공급한다. 제1 RF 송신 신호 Tx_LB는 제1 RF 전력 증폭기 HPA1의 제1 출력 증폭 신호 Pout_LB에 기초하는 GSM850, GSM900의 RF 송신 신호이고, 제2 RF 송신 신호 Tx_LH는 제2 RF 전력 증폭기 HPA2의 제2 출력 증폭 신호 Pout_HB에 기초하는 DCS1800, PCS1900의 RF 송신 신호이다.

또한, 안테나 스위치(15)는, 수신 슬롯에서는, 안테나(16)에서 수신된 RF 수신 신호를, 제1 RF 수신 신호 단자 Rx_LB와 제2 RF 수신 신호 단자 Rx_LH의 선택된 신호 단자에 전달한다. 제1 RF 수신 신호 단자 Rx_LB의 RF 수신 신호는 GSM850, GSM900의 RF 수신 신호이고, 제2 RF 수신 신호 단자 Rx_LH의 RF 수신 신호는 DCS1800, PCS1900의 RF 수신 신호이다.

또한, 도 22에 도시한 구체적인 RF 모듈에서, 안테나 스위치(15)의 공통 입출력 단자에는, 로우 패스 필터 LPF_ANT와 트랩 필터 Trap12와 용량 C13과 인덕터 L13이 접속되어 있다. 로우 패스 필터 LPF_ANT는, DCS1800, PCS1900의 하이 밴드의 3배 고조파를 감쇠하도록, 용량 C10, C11, 인덕터 L11에 의해 구성되어 있다. 트랩 필터 Trap12는, RF 신호 중의 비교적 낮은 주파수로부터 직류 부근까지의 외부 서지 전압을 흡수하도록, 용량 C12, 인덕터 L12에 의해 구성되어 있다.

안테나 스위치(15)와 제1 RF 수신 신호 단자 Rx_LB 사이에는, 로우 패스 필터 LPF_Rx_LB가 접속되어 있다. 로우 패스 필터 LPF_Rx_LB는, GSM850, GSM900의 로우 밴드의 3배 고조파를 감쇠하도록, 용량 C20, C21, C22, 인덕터 L21에 의해 구 성되어 있다.

안테나 스위치(15)와 제2 RF 수신 신호 단자 Rx_HB 사이에는, 트랩 필터 Trap31이 접속되어 있다. 트랩 필터 Trap31은, RF 신호 중의 비교적 낮은 주파수로부터 직류 부근까지의 외부 서지 전압을 흡수하도록, 용량 C31, 인덕터 L31에 의해 구성되어 있다.

<휴대 전화>

도 23은, 도 22에 도시한 RF 모듈(100)과 고주파 아날로그 신호 처리 반도체 집적 회로(RF_IC)와 베이스밴드 신호 처리 LSI(BB_LSI)를 탑재한 휴대 전화의 구성을 도시하는 블록도이다.

동일 도면에 도시된 RF 모듈(RF_ML)(100)은, 안테나 스위치(15), 반도체 칩 IC_Chip, 제1 출력 정합 회로(22c), 제1 방향성 결합기(23), 제1 고조파 제거 필터(24), 제2 출력 정합 회로(12c), 제2 방향성 결합기(13), 제2 고조파 제거 필터(14)를 포함한다. 안테나 스위치(15)는 안테나 스위치 마이크로웨이브 모노리식 반도체 집적 회로(ANT_SW)(15)에 의해 구성되고, 반도체 칩 IC_Chip는 RF 전력 증폭기 HPA1, HPA2를 포함하고 있다.

휴대 전화의 송수신용 안테나 ANT(16)에는, RF 모듈(RF_ML)(100)의 안테나 스위치 MMIC(ANT_SW)(15)의 공통의 입출력 단자 I/O가 접속되어 있다. 베이스밴드 신호 처리 LSI(BB_LSI)로부터의 제어 신호 B.B_Cnt는, 고주파 아날로그 신호 처리 반도체 집적 회로(RF_IC)(이하 RFIC)를 경유하여 RF 모듈(RF_ML)(100)에 공급된다. 송수신용 안테나(16)로부터 공통의 입출력 단자 I/O에의 고주파 신호의 흐름은 휴 대 전화의 수신 동작 RX로 되고, 공통의 입출력 단자 I/O로부터 송수신용 안테나(16)에의 고주파 신호의 흐름은 휴대 전화의 송신 동작 TX로 된다.

RFIC(RF_IC)는, 베이스밴드 신호 처리 LSI(BB_LSI)로부터의 송신 베이스밴드 신호 Tx_BBS의 고주파 송신 신호에의 주파수 업 컨버전을 행한다. 또한, RFIC(RF_IC)는, 반대로 송수신용 안테나 ANT에서 수신된 고주파 수신 신호의 수신 베이스밴드 신호 Rx_BBS에의 주파수 다운 컨버전을 행한다. 수신 베이스밴드 신호 Rx_BB는, 베이스밴드 신호 처리 LSI(BB_LSI)에 공급된다.

RF 모듈(RF_ML)(100)의 안테나 스위치 MMIC(ANT_SW)(15)는 공통의 입출력 단자 I/O와 송신 단자 Tx1, Tx2, 수신 단자 Rx1, Rx2 중 어느 하나의 단자 사이에서 신호 경로를 확립하여, 수신 동작 RX와 송신 동작 TX 중 어느 한 쪽을 행한다. 이 안테나 스위치 MMIC(ANT_SW)(15)는 수신 동작 RX와 송신 동작 TX 중 어느 한 쪽을 위해 확립한 신호 경로 이외의 신호 경로의 임피던스를 매우 높은 값으로 설정함으로써, 필요한 아이솔레이션이 얻어지는 것이다.

또한, 베이스밴드 신호 처리 LSI(BB_LSI)는 도시되어 있지 않은 외부 불휘발성 메모리와 도시되어 있지 않은 어플리케이션 프로그램에 접속되어 있다. 어플리케이션 프로그램은, 도시되어 있지 않은 액정 표시 장치와 도시되어 있지 않은 키 입력 장치에 접속되어, 범용 프로그램이나 게임을 포함하는 여러 가지의 어플리케이션 프로그램을 실행할 수 있다. 휴대 전화 등의 모바일 기기의 부트 프로그램(기동 이니셜라이즈 프로그램), 오퍼레이팅 시스템 프로그램(OS), 베이스밴드 신호 처리 LSI의 내부의 디지털 시그널 프로세서(DSP)에 의한 GSM 방식 등의 수신 베이 스밴드 신호에 관한 위상 복조와 송신 베이스밴드 신호에 관한 위상 변조를 위한 프로그램, 여러 가지의 어플리케이션 프로그램은, 외부 불휘발성 메모리에 저장될 수 있다.

베이스밴드 신호 처리 LSI(BB_LSI)로부터의 송신 베이스밴드 신호 Tx_BBS가 GSM850 또는 GSM900의 송신 주파수 밴드에 주파수 업 컨버전될 경우를 상정한다. 또한, GSM850의 RF 송신 신호의 주파수는 824㎒~849㎒이며, GSM900의 RF 송신 신호의 주파수는 880㎒~915㎒이다. 이 경우에는, RFIC의 송신 신호 처리 유닛 Tx_SPU는 송신 베이스밴드 신호 Tx_BBS로부터 이 송신 주파수 밴드에의 주파수 업 컨버전을 행하여, 고주파 송신 신호 RF_Tx1이 생성된다. 이 송신 주파수 밴드의 고주파 송신 신호 RF_Tx1은, RF 모듈 RF_ML의 RF 고출력 전력 증폭기 HPA1에서 전력 증폭되고, 로우 패스 필터(12c)를 경유하여 안테나 스위치 MMIC(ANT_SW)(15)의 송신 단자 Tx1에 공급된다. 송신 단자 Tx1에 공급된 GSM850 또는 GSM900의 고주파 송신 신호 RF_Tx1은, 공통의 입출력 단자 I/O를 통하여 송수신용 안테나(ANT)(16)로부터 송신될 수 있다.

송수신용 안테나(ANT)(16)에서 수신된 GSM850 또는 GSM900의 고주파 수신 신호 RF_Rx1은, 안테나 스위치 MMIC(ANT_SW)(15)의 공통의 입출력 단자 I/O에 공급된다. 또한, GSM850의 RF 수신 신호의 주파수는 869㎒~894㎒이며, GSM900의 RF 수신 신호의 주파수는 925㎒~960㎒이다. 안테나 스위치(15)의 수신 단자 Rx1로부터 얻어지는 이 수신 주파수 밴드의 고주파 수신 신호 RF_Rx1은 표면 탄성파 필터 SAW1을 통하여 RFIC의 저잡음 증폭기 LNA1에서 증폭되고, 그 후, 수신 신호 처리 유닛 Rx_SPU에 공급된다. 수신 신호 처리 유닛 Rx_SPU에서는, GSM의 고주파 수신 신호 GSM_Rx로부터 수신 베이스밴드 신호 Rx_BBS에의 주파수 다운 컨버전이 행하여진다.

GSM850 또는 GSM900의 송수신 모드에서는, 안테나 스위치(15)는 제어 신호 B.B_Cnt에 응답하여 공통의 입출력 단자 I/O와 송신 단자 Tx1의 접속에 의한 고주파 송신 신호 RF_Tx1의 송신과 공통의 입출력 단자 I/O와 수신 단자 Rx1의 접속에 의한 고주파 수신 신호 RF_Rx1의 수신을 시분할로 행한다.

베이스밴드 신호 처리 LSI(BB_LSI)로부터의 송신 베이스밴드 신호 Tx_BBS가 DCS1800 또는 PCS1900의 송신 주파수 밴드에 주파수 업 컨버전될 경우를 상정한다. 또한, DCS1800의 RF 송신 신호의 주파수는 1710㎒~1780㎒이며, PCS1900의 RF 송신 신호의 주파수는 1850㎒~1910㎒이다. 이 경우에는, RFIC의 송신 신호 처리 유닛 Tx_SPU는 송신 베이스밴드 신호 Tx_BBS를 이 송신 주파수 밴드에의 주파수 업 컨버전을 행하여, 이 송신 주파수 밴드의 고주파 송신 신호 RF_Tx2가 생성된다. 이 송신 주파수 밴드의 고주파 송신 신호 RF_Tx2는, RF 모듈(100)의 RF 고출력 전력 증폭기 HPA2에서 전력 증폭되고, 로우 패스 필터(22c)를 경유하여 안테나(15)의 송신 단자 Tx2에 공급된다. 송신 단자 Tx2에 공급된 DCS1800 또는 PCS1900의 고주파 송신 신호 RF_Tx2는, 공통의 입출력 단자 I/O를 통하여 송수신용 안테나(ANT)(16)로부터 송신될 수 있다.

송수신용 안테나(ANT)(16)에서 수신된 DCS1800 또는 PCS1900의 고주파 수신 신호 RF_Rx2는, 안테나 스위치(15)의 공통의 입출력 단자 I/O에 공급된다. 또한, DCS1800의 RF 수신 신호의 주파수는 1805㎒~1880㎒이며, PCS1900의 RF 수신 신호의 주파수는 1930㎒~1990㎒이다. 안테나 스위치(15)의 수신 단자 Rx2로부터 얻어지는 DCS1800 또는 PCS1900의 고주파 수신 신호 RF_Rx2는 표면 탄성파 필터 SAW2를 통하여 RFIC의 저잡음 증폭기 LNA2에서 증폭되고, 그 후, 수신 신호 처리 유닛 Rx_SPU에 공급된다. 수신 신호 처리 유닛 Rx_SPU에서는, DCS1800 또는 PCS1900의 고주파 수신 신호 RF_Rx2로부터 수신 베이스밴드 신호 Rx_BBS에의 주파수 다운 컨버전이 행하여진다.

DCS1800 또는 PCS1900의 송수신 모드에서는, 안테나 스위치(15)는 제어 신호 B.B_Cnt에 응답하여 공통의 입출력 단자 I/O와 송신 단자 Tx2의 접속에 의한 고주파 송신 신호 RF_Tx2의 송신과 공통의 입출력 단자 I/O와 수신 단자 Rx2의 접속에 의한 고주파 수신 신호 RF_Rx2의 수신을 시분할로 행한다.

<안테나 스위치 MMIC>

도 24는, 도 22에 도시한 RF 모듈의 안테나 스위치(15)를 구성하는 안테나 스위치 마이크로웨이브 모노리식 반도체 집적 회로(MMIC)(300)를 도시하는 회로도이다.

도 24에 도시한 안테나 스위치 MMIC(300)는 공통의 입출력 단자 I/O(301)와 송신 단자 Tx1(306), Tx2(307), 수신 단자 Rx1(308), Rx2(309), Rx3(308'), Rx4(309') 중 어느 하나의 단자 사이에서 신호 경로를 확립하여, 수신 동작 RX와 송신 동작 TX 중 어느 한 쪽을 행한다. 이 안테나 스위치 MMIC(300)는 수신 동작 RX와 송신 동작 TX 중 어느 한 쪽을 위해 확립한 신호 경로 이외의 신호 경로의 임피던스를 매우 높은 값으로 설정함으로써, 필요한 아이솔레이션을 얻는 것이다. 안테나 스위치의 분야에서는, 공통의 입출력 단자 I/O(301)는 싱글 폴(Single Pole)로 불린다. 또한, 송신 단자 Tx1(306), Tx2(307), 수신 단자 Rx1(308), Rx2(309), Rx3(308'), Rx4(309')의 합계 6개의 단자는 6스로(6throw)로 불린다. 따라서, 도 23의 안테나 스위치 MMIC(300)는, 싱글 폴 6스로(SP6T; Single Pole 6 throw)형의 스위치이다.

안테나 스위치 MMIC(300)는, 6개의 고주파 스위치(302, 303, 304, 305, 304', 305')를 포함한다.

제1 송신 스위치(302)는 공통의 입출력 단자 I/O(301)와 제1 송신 단자 Tx1(306) 사이를 접속함으로써, 제1 송신 단자 Tx1(306)로부터 공통의 입출력 단자 I/O(301)에의 제1 송신 신호의 경로를 확립한다. 제2 송신 스위치(303)는 공통의 입출력 단자 I/O(301)와 제2 송신 단자 Tx2(307) 사이를 접속함으로써, 제2 송신 단자 Tx2(307)로부터 공통의 입출력 단자 I/O(301)에의 제2 송신 신호의 경로를 확립한다.

제1 수신 스위치(304)는 공통의 입출력 단자 I/O(301)와 제1 수신 단자 Rx1(308) 사이를 접속함으로써, 공통의 입출력 단자 I/O(301)로부터 제1 수신 단자 Rx1(308)에의 제1 수신 신호의 경로를 확립한다. 제2 수신 스위치(305)는 공통의 입출력 단자 I/O(301)와 제2 수신 단자 Rx2(309) 사이를 접속함으로써, 공통의 입출력 단자 I/O(301)로부터 제2 수신 단자 Rx2(309)에의 제2 수신 신호의 경로를 확립한다. 제3 수신 스위치(304')는 공통의 입출력 단자 I/O(301)와 제3 수신 단자 Rx1(308') 사이를 접속함으로써, 공통의 입출력 단자 I/O(301)로부터 제3 수신 단 자 Rx1(308')에의 제3 수신 신호의 경로를 확립한다. 제4 수신 스위치(305')는 공통의 입출력 단자 I/O(301)와 제4 수신 단자 Rx2(309') 사이를 접속함으로써, 공통의 입출력 단자 I/O(301)로부터 제4 수신 단자 Rx2(309')에의 제4 수신 신호의 경로를 확립한다.

또한, 도 24에서는 SP6T형 스위치인 안테나 스위치에서는, 제1 수신 스위치(304)와 제3 수신 스위치(304')를 병렬 접속하고 있고, 제2 수신 스위치(305)와 제4 수신 스위치(305')를 병렬 접속하고 있으므로, SP6T형 스위치는 실질적으로 SP4T형 스위치로 된다. 스위치의 병렬 접속에 의해, 수신 모드에서의 신호 손실을 저감하는 것이 가능하게 된다.

또한, 6개의 고주파 스위치(302, 303, 304, 305, 304', 305')를 구성하는 고주파 스위치 Qtx1, Qtx2, Qrx1, Qrx2, Qrx3, Qrx4로서는, 낮은 온 저항을 갖는 헤테로 접합 구조의 HEMT(High Electron Mobility Transistor)가 사용되고 있다.

또한, 제1 송신 스위치(302)는 제1 DC 부스트 회로 DC_BC1을 포함하고, 제2 송신 스위치(303)는 제2 DC 부스트 회로 DC_BC1을 포함하고 있다.

제1 송신 스위치(302)의 제1 DC 부스트 회로 DC_BC1은 제1 RF 전력 증폭기 HPA1로부터 송신 단자 Tx1(306)에 공급되는 고레벨의 제1 RF 송신 신호에 응답하여, 제1 송신 제어 단자(310)에 공급되는 대략 3볼트 DC 제어 전압을 승압한다. 승압에 의해 제1 DC 부스트 회로 DC_BC1로부터 생성된 대략 5볼트의 고레벨의 승압 출력 전압이, 제1 송신 스위치(302)의 FETQtx1의 게이트에 공급된다.

그 결과, 제1 송신 스위치(302)의 FETQtx1의 온 저항 Ron을 현저하게 저감할 수 있어, 송신 동작 시의 RF 송신 신호의 신호 손실을 저감하는 것이 가능하게 된다. 또한, 대략 5볼트의 고레벨의 승압 출력 전압에 의해, 공통의 입출력 단자 I/O(301)의 전압도, 대략 4볼트의 고레벨로 된다. 다른 스위치(303, 304, 305, 304', 305')의 FETQtx2, Qrx1, Qrx2, Qrx3, Qrx4의 게이트는, 대략 제로 볼트의 저전압으로 되어 있다. 이들 FETQtx2, Qrx1, Qrx2, Qrx3, Qrx4의 게이트 소스간 용량은 매우 작은 값으로 되어, 안테나 스위치 MMIC(300)의 고조파 왜곡을 현저하게 저감하는 것이 가능하게 된다.

제2 송신 스위치(303)의 제2 DC 부스트 회로 DC_BC2는 제2 RF 전력 증폭기 HPA2로부터 송신 단자 Tx2(307)에 공급되는 고레벨의 제2 RF 송신 신호에 응답하여, 제2 송신 제어 단자(311)에 공급되는 대략 3볼트 DC 제어 전압을 승압한다. 승압에 의해 제2 DC 부스트 회로 DC_BC2로부터 생성된 대략 5볼트의 고레벨의 승압 출력 전압이, 제2 송신 스위치(303)의 FETQtx2의 게이트에 공급된다.

그 결과, 제2 송신 스위치(303)의 FETQtx2의 온 저항 Ron을 현저하게 저감할 수 있어, 송신 동작 시의 RF 송신 신호의 신호 손실을 저감하는 것이 가능하게 된다. 또한, 대략 5볼트의 고레벨의 승압 출력 전압에 의해, 공통의 입출력 단자 I/O(301)의 전압도, 대략 4볼트의 고레벨로 된다. 다른 스위치(302, 304, 305, 304', 305')의 FETQtx1, Qrx1, Qrx2, Qrx3, Qrx4의 게이트는, 대략 제로 볼트의 저전압으로 되어 있다. 이들 FETQtx1, Qrx1, Qrx2, Qrx3, Qrx4의 게이트 소스간 용량은 매우 작은 값으로 되어, 안테나 스위치 MMIC(300)의 고조파 왜곡을 현저하게 저감하는 것이 가능하게 된다.

이상 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 그것에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.

예를 들면, 제1, 제2 RF 전력 증폭기 HPA1, HPA2의 초단 증폭기(10a, 20a), 다음단 증폭기(11a, 21a), 최종단 증폭기(12a, 22a)를 구성하는 파워 트랜지스터는 LD 구조의 실리콘 파워 MOSFET에 한정되는 것이 아니다. 이 파워 트랜지스터를, GaAs나 InP 등의 화합물 반도체의 MESFET나 HEMT의 N채널의 전계 효과 트랜지스터로 치환할 수도 있고, 나아가서는 GaAs, InGaAs나 실리콘 게르마늄을 이용한 NPN형 HBT(헤테로 바이폴라 트랜지스터)로 치환할 수도 있다.

또한, 출력 정합 회로(12c, 22c)의 마이크로파 전송선 TRL1, TRL2, TRL3, 용량 C1, C2, C3, 인덕터 L1, L2, L3 등은, RF 모듈 내의 디스크 리드 소자에 한정되는 것이 아니다. 이들 부품은, GaAs 반도체 기판, 글래스 절연 기판, 저온 소성 세라믹 절연 기판, 에폭시 절연 기판 등 상에 집적화될 수 있다. 즉, 용량이나 인덕터를 절연 기판 등 상에 집적화한 집적 수동 디바이스(Integrated Passive Device)를, 이용할 수 있다.

또한, 도 24의 안테나 스위치 MMIC(300)의 고주파 스위치에서, FETQtx1, Qtx2, Qrx1, Qrx2, Qrx3, Qrx4를, HEMT 트랜지스터로부터 N채널의 공핍형의 절연 게이트 MOS 트랜지스터로 치환할 수 있다. 또한, 이 때에는, 공통의 입출력 단자 I/0에는, 대략 4볼트의 바이어스 전압을 공급한다. 휴대 전화의 시스템이 대략 3볼트의 단일 전원 전압을 사용하고 있는 경우에는, 3볼트의 단일 전원 전압을 대략 4볼트의 바이어스 전압으로 승압하는 차지펌프 회로 등의 승압 회로가 도 24의 안테나 스위치 MMIC(300)의 내부에 포함되어 있다.

또한, 도 20이나 도 22의 RF 모듈(100)에서, 제1 방향성 결합기(23)와 제2 방향성 결합기(13)를 각각 마이크로커플러로 치환할 수 있다. 마이크로커플러란, 주선로와 부선로 사이에 용량 소자가 접속된 것이다. 마이크로커플러에서는, 용량 소자를 통한 주선로와 부선로 사이의 용량 결합이 통상의 전자기 결합에 부가되므로, 주선로와 부선로의 배선 거리를 통상의 1/4 파장(λ/4)보다도 짧게 하는 것이 가능하게 된다. 그 결과, 제1 방향성 결합기(23)와 제2 방향성 결합기(13)를 마이크로커플러로 함으로써, 도 20이나 도 22의 RF 모듈(100)을 소형화할 수 있다.

본 발명의 일 실시 형태에 따른 전자장 및 고주파 모듈은, 특히, 휴대 전화기 등에 이용되는 멀티 밴드 대응의 고주파 전력 증폭 모듈에 적용하여 유익한 기술로서, 이것에 한하지 않고, 예를 들면 각종 공진기나, 또는 그것을 포함하는 무선 통신 기기 등을 포함시켜 다양한 기기에 대하여 널리 적용 가능하다.

도 1은 본 발명의 실시예 1에 따른 고주파 모듈에서, 그 구성의 일례를 도시하는 블록도.

도 2는 본 발명의 실시예 1에 따른 공진 회로에서, 그 구성예를 도시하는 것으로서, (a)는 사시도, (b)는 (a)의 각 층을 도시하는 평면도.

도 3은 본 발명의 실시예 1의 공진 회로를 설명하는 것으로서, (a)는 도 2의 간이적인 등가 회로도, (b)는 그 비교예로 되는 일반적인 스파이럴 인덕터의 간이적인 등가 회로도.

도 4는 도 2의 주요부를 투과적으로 본 경우의 구성예를 도시하는 사시도.

도 5는 본 발명의 실시예 2에 따른 공진 회로에서, 그 구성예를 도시하는 것으로서, (a)는 사시도, (b)는 (a)의 각 층을 도시하는 평면도.

도 6은 도 5의 병렬 공진 회로의 간이적인 등가 회로도.

도 7은 본 발명의 실시예 2의 공진 회로를 설명하는 것으로서, 도 7의 (a)는, 도 5의 주요부를 투과적으로 본 경우의 구성예를 도시하는 사시도이고, 도 7의 (b)는, 그 비교예로 되는 구성을 도시하는 사시도.

도 8은 본 발명의 실시예 3에 따른 고주파 모듈에서, 그 구성예를 도시하는 회로도.

도 9는 본 발명의 전제로서 검토한 고주파 모듈에서, 그 파워앰프 회로 주위의 구성예를 도시하는 회로도.

도 1O은 본 발명의 실시예 4에 따른 고주파 모듈에서, 그 파워앰프 회로 주 위의 구성예를 도시하는 회로도.

도 11은 본 발명의 실시예 4에 따른 고주파 모듈에서, 그 파워앰프 회로 주위의 배선 기판의 구성예를 도시하는 것으로서, (a)는 비교 대상으로서 도 9의 구성에 대응하는 레이아웃도, (b)는 도 10의 구성에 대응하는 레이아웃도.

도 12는 본 발명의 실시예 4에 따른 고주파 모듈에서, 도 10의 구성에 대응하는 배선 기판의 구성예를 도시하는 것으로서, (a)는 배선 기판 전체를 투과적으로 본 경우의 사시도, (b)는 그 파워앰프 회로 주위를 확대한 사시도, (c)는 (b)로부터 제1 배선층을 생략한 사시도.

도 13은 도 9의 구성(비교예)과 도 10의 구성에서 리턴 게인값을 평가한 결과로서, (a)는 도 9의 구성의 결과를 도시하는 그래프, (b)는 도 10의 구성의 결과를 도시하는 그래프.

도 14는 도 9의 구성(비교예)과 도 10의 구성에서 전류 밀도의 해석을 행한 결과의 도면.

도 15는 도 9의 구성(비교예)과 도 10의 구성에서 전류 밀도의 해석을 행한 결과의 도면.

도 16은 도 9의 구성(비교예)과 도 10의 구성에서 전류 밀도의 해석을 행한 결과의 도면.

도 17은 도 10의 구성예의 적합한 적용예에 대하여 설명하기 위한 개략도로서, (a), (b)는 각각 상이한 구성예를 도시하는 도면.

도 18은 본 발명에 앞선 개발의 기간 중에 본 발명자들에 의해 검토된 RF 모 듈의 회로 구성을 도시하는 도면.

도 19는 본 발명의 실시예 5에 따른 RF 모듈의 회로 구성을 도시하는 도면.

도 20은 본 발명의 실시예 6에 따른 RF 모듈의 회로 구성을 도시하는 도면.

도 21은 도 20의 RF 모듈의 칩의 주변의 배선의 양태를 도시하는 도면.

도 22는 본 발명의 실시예 7에 따른 구체적인 RF 모듈의 회로 구성을 도시하는 도면.

도 23은 도 22에 도시한 RF 모듈과 고주파 아날로그 신호 처리 반도체 집적 회로와 베이스밴드 신호 처리 LSI를 탑재한 휴대 전화의 구성을 도시하는 블록도.

도 24는 도 22에 도시한 RF 모듈의 안테나 스위치를 구성하는 안테나 스위치 마이크로웨이브 모노리식 반도체 집적 회로를 도시하는 회로도.

<도면의 주요 부분에 대한 부호의 설명>

RF_MDL: 고주파 모듈

PA_CP: 반도체 칩

PA: 파워앰프 회로

CTL: 제어 회로

MN: 출력 정합 회로

CPL: 커플러 회로

LPF: 로우 패스 필터 회로

PO: 안테나 단자

P1~P4: 단자

ANT_SW: 안테나 스위치 회로

RX_FIL: 수신 필터 회로

ANT_FIL: 안테나 필터 회로

ESD_FIL: ESD 필터 회로

Pin: 외부 입력 단자

RX: 외부 출력 단자

CS1: 외부 제어 입력 단자

ANT: 외부 안테나 단자

LY: 배선층

MS: 배선 패턴

Nin: 신호 입력 노드

Nout: 신호 출력 노드

LC: 병렬 공진 회로

L: 인덕터

C: 컨덴서

VH: 비아홀 도체

DET: 검출 회로

LN: 전송 선로

TV: 서멀 비아

BC: 바이어스 회로

AA: 점유 영역

HPA: RF 전력 증폭기

1Oa: 초단 증폭기

10b: 다음단 바이어스 회로

10c: 제1 단간 정합 회로

11a: 다음단 증폭기

1lb: 다음단 바이어스 회로

11c: 다음 단간 정합 회로

12a: 최종단 증폭기

12b: 최종단 바이어스 회로

12c: 출력 정합 회로

13: 방향성 결합기

14: 고조파 제거 필터

15: 안테나 스위치

16: 안테나

17: 이득 제어 유닛

HPA1: 제1 RF 전력 증폭기

22c: 제1 출력 정합 회로

23: 제1 방향성 결합기

24: 제1 고조파 제거 필터

27: 제1 이득 제어 유닛

HPA2: 제2 RF 전력 증폭기

12c: 제2 출력 정합 회로

13: 제2 방향성 결합기

14: 제2 고조파 제거 필터

17: 제2 이득 제어 유닛

100: RF 모듈

IC_Chip: 칩

Sd1: 제1 변

Sd2: 제2 변

Sd3: 제3 변

Sd4: 제4 변

300: 안테나 스위치 MMIC

Claims

제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층을 포함한 복수 배선층 기판에 형성되고,

상기 제1 배선층이 일정 폭 이상의 선폭의 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 제1 배선 패턴과,

상기 제2 배선층이 상기 일정 폭 이상의 선폭의 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 출력 혹은 입력되는 제2 노드를 일단에 갖는 제2 배선 패턴과,

상기 제3 배선층이 상기 일정 폭보다 좁은 선폭의 대략 루프 형상의 선로를 포함하도록 형성된, 혹은 상기 제3 배선층과 더욱 하층의 배선층에 걸쳐 상기 일정 폭보다 좁은 선폭의 복수의 대략 루프 형상의 선로를 포함하도록 형성된 제3 배선 패턴과,

상기 제1 배선 패턴의 타단과 상기 제3 배선 패턴의 일단을 전기적으로 접속하는 제1 비아홀 도체와,

상기 제2 배선 패턴의 타단과 상기 제3 배선 패턴의 타단을 전기적으로 접속하는 제2 비아홀 도체를 포함하고,

상기 제1 배선 패턴, 상기 제2 배선 패턴, 및 상기 제3 배선 패턴은, 서로 중첩되도록 형성되고, 상기 제1 배선 패턴과 상기 제2 배선 패턴의 겹침 면적이, 상기 제2 배선 패턴과 상기 제3 배선 패턴의 겹침 면적보다 큰 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 제1 배선 패턴의 상기 일단, 상기 제2 배선 패턴의 상기 일단 및 상기 제3 배선 패턴의 상기 타단은, 각각 배선 패턴의 외주부에 설치되고,

상기 제1 배선 패턴의 상기 타단, 및 상기 제3 배선 패턴의 상기 일단은, 각각 배선 패턴의 루프 내부에 설치된 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 복수 배선층 기판은, 상기 제3 배선 패턴 아래에 하층 배선층, 혹은 상기 제1 배선층 상에 상층 배선층을 갖고,

상기 하층 배선층 혹은 상기 상층 배선층이 접지 전위에 접속되는 접지 전극으로 되어 있는 것을 특징으로 하는 전자 장치.
제1항에 있어서,

상기 복수 배선층 기판은, 또한, 상기 제3 배선층의 하층에 배치된 제4 배선층을 포함하고,

상기 제3 배선 패턴은, 상기 제3 배선층에서 형성된 대략 루프 형상의 제1 선로와 상기 제4 배선층에서 형성된 대략 루프 형상의 제2 선로를 포함하고,

상기 제1 선로의 일단은, 상기 제3 배선 패턴의 일단이고,

상기 제2 선로의 타단은, 상기 제3 배선 패턴의 타단이며,

상기 제1 선로의 타단은, 제3 비아홀 도체에 의해 상기 제2 선로의 일단과 전기적으로 접속되는 것을 특징으로 하는 전자 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 전자 장치는, 공진 회로를 구성하고,

상기 제1 배선 패턴과 상기 제2 배선 패턴으로 구성되는 용량 소자를 포함하며,

상기 제3 배선 패턴으로 구성되는 인덕터를 포함하는 전자 장치.
제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층을 포함한 복수 배선층 기판에 형성되고,

상기 제1 배선층이 일정 폭 이상의 선폭의 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 제1 배선 패턴과,

상기 제2 배선층이 상기 일정 폭 이상의 선폭의 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 출력 혹은 입력되는 제2 노드를 일단에 갖는 제2 배선 패턴과,

상기 제3 배선층이 상기 일정 폭보다 좁은 선폭의 대략 루프 형상의 선로를 포함하도록 형성된, 혹은 상기 제3 배선층과 더욱 하층의 배선층에 걸쳐 상기 일정 폭보다 좁은 선폭의 복수의 대략 루프 형상의 선로를 포함하도록 형성된 제3 배선 패턴과,

상기 제1 배선 패턴의 타단과 상기 제3 배선 패턴의 일단을 전기적으로 접속하는 제1 비아홀 도체와,

상기 제2 배선 패턴의 타단과 상기 제3 배선 패턴의 타단을 전기적으로 접속하는 제2 비아홀 도체를 포함하며,

상기 제1 배선 패턴, 상기 제2 배선 패턴, 및 상기 제3 배선 패턴은, 서로 중첩되도록 형성되고, 상기 제1 배선 패턴과 상기 제2 배선 패턴의 겹침 면적이, 상기 제2 배선 패턴과 상기 제3 배선 패턴의 겹침 면적보다 큰 전자 장치와,

입력된 신호를 증폭하여 출력하는 전력 증폭 회로를 포함하고, 상기 복수 배선층 기판 상에 실장된 제1 반도체 칩과,

상기 전력 증폭 회로의 출력을 받는 안테나 스위치 회로를 포함하고, 상기 복수 배선층 기판 상에 실장되고, 상기 전자 장치의 상기 제1 노드 혹은 상기 제2 노드 중 어느 한 쪽과 접속된 제2 반도체 칩을 포함하는 RF 모듈.
제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층과, 상기 제3 배선층의 하층에 배치된 제4 배선층을 포함한 복수 배선층 기판에 형성되고,

상기 제1 배선층이 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 제1 배선 패턴과,

상기 제2 배선층이 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제2 노드를 일단에 갖는 제2 배선 패턴과,

상기 제3 배선층이 판 형상으로 형성된 제3 배선 패턴과,

상기 제4 배선층이 판 형상으로 형성된 제4 배선 패턴을 포함하고,

상기 제1 배선 패턴의 타단과 상기 제2 배선 패턴의 타단은, 제1 비아홀 도체를 통하여 전기적으로 접속되고,

상기 제3 배선 패턴과 상기 제4 배선 패턴은, 서로 대향하도록 배치되며,

상기 제3 배선 패턴과 상기 제4 배선 패턴 중 한 쪽의 패턴은, 제2 비아홀 도체를 통하여 상기 제1 노드에 전기적으로 접속되고,

상기 제3 배선 패턴과 상기 제4 배선 패턴 중 다른 쪽의 패턴은, 제3 비아홀 도체를 통하여 상기 제2 노드에 전기적으로 접속되며,

상기 제1 배선 패턴, 상기 제2 배선 패턴, 상기 제3 배선 패턴, 및 상기 제4 배선 패턴은, 서로 중첩되도록 형성되고, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 겹침 면적이, 상기 제2 배선 패턴과 상기 제3 배선 패턴의 겹침 면적보다 큰 것을 특징으로 하는 전자 장치.
제7항에 있어서,

상기 제3 배선 패턴 및 상기 제4 배선 패턴은, 상기 제1 배선 패턴 혹은 상기 제2 배선 패턴의 외주보다 내측에 배치되어 있는 것을 특징으로 하는 전자 장 치.
제7항에 있어서,

상기 복수 배선층 기판은, 상기 제4 배선층 아래에 제5 배선층, 혹은 제1 배선 층 상에 제6 배선층을 갖고,

상기 제5 배선층 혹은 상기 제6 배선층이 접지 전위에 접속되는 접지 전극으로 되어 있는 것을 특징으로 하는 전자 장치.
제7항에 있어서,

상기 제3 배선 패턴은, 상기 제2 비아홀 도체를 통하여 상기 제1 노드에 전기적으로 접속되고,

상기 제4 배선 패턴은, 상기 제3 비아홀 도체를 통하여 상기 제2 노드에 전기적으로 접속되는 것을 특징으로 하는 전자 장치.
제10항에 있어서,

상기 제1 배선 패턴의 상기 일단 및 상기 타단과, 상기 제2 배선 패턴의 상기 일단 및 상기 타단과, 상기 제1 비아홀 도체와, 상기 제3 비아홀 도체가, 상기 제3 배선 패턴의 외주보다 외측에 설치된 것을 특징으로 하는 전자 장치.
제7항 내지 제11항 중 어느 한 항에 있어서,

상기 전자 장치는, 공진 회로를 구성하고,

상기 제1 배선 패턴과 상기 제2 배선 패턴으로 구성되는 인덕터를 포함하며,

상기 제3 배선 패턴과 상기 제4 배선 패턴으로 구성되는 용량 소자를 포함하는 전자 장치.
제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층과, 상기 제3 배선층의 하층에 배치된 제4 배선층을 포함한 복수 배선층 기판에 형성되고,

상기 제1 배선층이 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 제1 배선 패턴과,

상기 제2 배선층이 대략 루프 형상의 선로를 포함하도록 형성되고, 신호가 입력 혹은 출력되는 제2 노드를 일단에 갖는 제2 배선 패턴과,

상기 제3 배선층이 판 형상으로 형성된 제3 배선 패턴과,

상기 제4 배선층이 판 형상으로 형성된 제4 배선 패턴을 포함하며,

상기 제1 배선 패턴의 타단과 상기 제2 배선 패턴의 타단은, 제1 비아홀 도체를 통하여 전기적으로 접속되고,

상기 제3 배선 패턴과 상기 제4 배선 패턴은, 서로 대향하도록 배치되며,

상기 제3 배선 패턴과 상기 제4 배선 패턴 중 한 쪽의 패턴은, 제2 비아홀 도체를 통하여 상기 제1 노드에 전기적으로 접속되고,

상기 제3 배선 패턴과 상기 제4 배선 패턴 중 다른 쪽의 패턴은, 제3 비아홀 도체를 통하여 상기 제2 노드에 전기적으로 접속되며,

상기 제1 배선 패턴, 상기 제2 배선 패턴, 상기 제3 배선 패턴, 및 상기 제4 배선 패턴은, 서로 중첩되도록 형성되고, 상기 제3 배선 패턴과 상기 제4 배선 패턴의 겹침 면적이, 상기 제2 배선 패턴과 상기 제3 배선 패턴의 겹침 면적보다 큰 전자 장치와,

입력된 신호를 증폭하여 출력하는 전력 증폭 회로를 포함하고, 상기 복수 배선층 기판 상에 실장된 제1 반도체 칩과,

상기 전력 증폭 회로의 출력을 받는 안테나 스위치 회로를 포함하고, 상기 복수 배선층 기판 상에 실장되고, 상기 전자 장치의 상기 제1 노드 혹은 상기 제2 노드 중 어느 한 쪽과 접속된 제2 반도체 칩을 포함하는 RF 모듈.
제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층과, 상기 제3 배선층의 하층에 배치된 제4 배선층을 포함한 복수 배선층 기판에 형성되고,

상기 제1 배선층에 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 배선 패턴1과, 상기 제2 배선층에 형성되고, 신호가 출력 혹은 입력되는 제2 노드를 일단에 갖는 배선 패턴2와, 상기 제3 배선층, 혹은 상기 제3 배선층과 더욱 하층의 배선층에 걸쳐 형성되는 배선 패턴3을 포함하는 제1 공진 회로와,

상기 제1 배선층에 형성되고, 신호가 입력 혹은 출력되는 제3 노드를 일단에 갖는 배선 패턴4와, 상기 제2 배선층에 형성되고, 신호가 출력 혹은 입력되는 제4 노드를 일단에 갖는 배선 패턴5와, 상기 제3 배선층에 형성되는 배선 패턴6과, 상기 제4 배선층에 형성되는 배선 패턴7을 포함하는 제2 공진 회로와,

입력된 신호를 증폭하여 출력하는 전력 증폭 회로를 포함하고, 상기 복수 배선층 기판 상에 실장된 제1 반도체 칩과,

상기 전력 증폭 회로의 출력을 받는 안테나 스위치 회로를 포함하고, 상기 복수 배선층 기판 상에 실장되고, 상기 제1 공진 회로의 상기 제1 노드 혹은 상기 제2 노드 중 어느 한 쪽, 및 상기 제2 공진 회로의 상기 제3 노드 혹은 상기 제4 노드 중 어느 한 쪽과 접속된 제2 반도체 칩을 포함하며,

상기 제1 공진 회로의 상기 배선 패턴1과 상기 배선 패턴2로 형성되는 용량의 용량값이, 상기 제2 공진 회로의 상기 배선 패턴6과 상기 배선 패턴7로 형성되는 용량의 용량값보다 크고,

상기 제1 공진 회로에는, 제1 주파수의 신호가 입력되고, 상기 제2 공진 회로에는, 상기 제1 주파수보다도 높은 주파수의 제2 주파수의 신호가 입력되는 것을 특징으로 하는 RF 모듈.
제14항에 있어서,

상기 배선 패턴1 및 상기 배선 패턴2와, 상기 배선 패턴6 및 상기 배선 패턴7은, 서로 중첩되도록 형성되고,

상기 제1 공진 회로의 상기 배선 패턴1과 상기 배선 패턴2의 겹침 면적이, 상기 제2 공진 회로의 상기 배선 패턴6과 상기 배선 패턴7의 겹침 면적보다 큰 것 을 특징으로 하는 RF 모듈.
제1 배선층과, 상기 제1 배선층의 하층에 배치된 제2 배선층과, 상기 제2 배선층의 하층에 배치된 제3 배선층과, 상기 제3 배선층의 하층에 배치된 제4 배선층을 포함한 복수 배선층 기판에 형성되고,

상기 제1 배선층에 형성되고, 신호가 입력 혹은 출력되는 제1 노드를 일단에 갖는 배선 패턴1과, 상기 제2 배선층에 형성되고, 신호가 출력 혹은 입력되는 제2 노드를 일단에 갖는 배선 패턴2와, 상기 제3 배선층, 혹은 상기 제3 배선층과 더욱 하층의 배선층에 걸쳐 형성되는 배선 패턴3을 포함하며,

상기 배선 패턴1의 타단은, 상기 배선 패턴3의 일단과 전기적으로 접속되고,

상기 배선 패턴3의 타단은, 상기 배선 패턴2의 타단과 전기적으로 접속되는 제1 공진 회로와,

상기 제1 배선층에 형성되고, 신호가 입력 혹은 출력되는 제3 노드를 일단에 갖는 배선 패턴4와, 상기 제2 배선층에 형성되고, 신호가 출력 혹은 입력되는 제4 노드를 일단에 갖는 배선 패턴5와, 상기 제3 배선층에 판 형상으로 형성되는 배선 패턴6과, 상기 제4 배선층에 판 형상으로 형성되는 배선 패턴7을 포함하고,

상기 배선 패턴4의 타단은, 상기 배선 패턴5의 타단과 전기적으로 접속되고,

상기 배선 패턴6은, 상기 배선 패턴4의 일단의 상기 제3 노드와 전기적으로 접속되며,

상기 배선 패턴7은, 상기 배선 패턴5의 일단의 상기 제4 노드와 전기적으로 접속되는 제2 공진 회로와,

입력된 신호를 증폭하여 출력하는 전력 증폭 회로를 포함하고, 상기 복수 배선층 기판 상에 실장된 제1 반도체 칩과,

상기 전력 증폭 회로의 출력을 받는 안테나 스위치 회로를 포함하고, 상기 복수 배선층 기판 상에 실장되며, 상기 제1 공진 회로의 상기 제1 노드 혹은 상기 제2 노드 중 어느 한 쪽, 및 상기 제2 공진 회로의 상기 제3 노드 혹은 상기 제4 노드 중 어느 한 쪽과 접속된 제2 반도체 칩을 포함하고,

상기 제1 공진 회로의 상기 배선 패턴1과 상기 배선 패턴2로 형성되는 용량의 용량값이, 상기 제2 공진 회로의 상기 배선 패턴6과 상기 배선 패턴7로 형성되는 용량의 용량값보다도 크고,

상기 제1 공진 회로에는, 제1 주파수의 신호가 입력되고, 상기 제2 공진 회로에는, 상기 제1 주파수보다도 높은 주파수의 제2 주파수의 신호가 입력되는 것을 특징으로 하는 RF 모듈.
제16항에 있어서,

상기 배선 패턴1 및 상기 배선 패턴2와, 상기 배선 패턴6 및 상기 배선 패턴7은, 서로 중첩되도록 형성되고,

상기 제1 공진 회로의 상기 배선 패턴1과 상기 배선 패턴2의 겹침 면적이, 상기 제2 공진 회로의 상기 배선 패턴6과 상기 배선 패턴7의 겹침 면적보다 큰 것을 특징으로 하는 RF 모듈.
제1 배선층을 포함한 복수 배선층 기판에 형성되는 공진 회로에서,

배선층이 대략 루프 형상의 선로를 포함하도록 형성된 배선 패턴을 포함하고,

상기 배선 패턴은, 사행하도록 형성되어 있는 것을 특징으로 하는 전자 장치.
RF 전력 증폭기와, 출력 정합 회로와, 방향성 결합기와, 고조파 제거 필터를 포함하고,

상기 RF 전력 증폭기의 출력 증폭 신호는, 상기 출력 정합 회로의 입력 단자에 공급되며,

상기 출력 정합 회로의 출력 단자의 RF 신호는, 상기 방향성 결합기의 주선로를 통하여 상기 고조파 제거 필터의 입력 단자에 공급되고,

상기 방향성 결합기의 부선로로부터의 검출 신호는, 상기 RF 전력 증폭기의 이득 제어 유닛의 신호 입력 단자에 공급되고,

상기 고조파 제거 필터의 출력 단자의 RF 신호는, 안테나에 전달 가능하게 되어 있는 RF 모듈.
제19항에 있어서,

상기 고조파 제거 필터의 상기 출력 단자의 상기 RF 신호가 한 쪽의 단자에 공급되고, 다른 쪽의 단자의 RF 신호가 상기 안테나에 전달 가능한 안테나 스위치를 더 포함하는 것을 특징으로 하는 RF 모듈.
제20항에 있어서,

상기 고조파 제거 필터의 상기 출력 단자의 상기 RF 신호는, DC 컷트 컨덴서를 통하여 상기 안테나 스위치의 상기 한 쪽의 단자에 공급되는 것을 특징으로 하는 RF 모듈.
제19항에 있어서,

상기 RF 전력 증폭기는, 다단 증폭기와, 상기 이득 제어 유닛에 의해 제어되고 상기 다단 증폭기의 이득을 제어하는 바이어스 회로를 포함하는 것을 특징으로 하는 RF 모듈.
제19항에 있어서,

상기 출력 정합 회로는, 상기 RF 전력 증폭기의 상기 출력 증폭 신호를 생성하는 출력 임피던스와 상기 안테나의 임피던스의 차에 의한 신호 반사를 저감하는 것을 특징으로 하는 RF 모듈.
제22항에 있어서,

상기 다단 증폭기와 상기 바이어스 회로와 상기 이득 제어 유닛은 반도체 집 적 회로 칩에 형성되어 있는 것을 특징으로 하는 RF 모듈.
제19항에 있어서,

상기 방향성 결합기는, 주선로와 부선로 사이에 용량 소자가 접속된 마이크로커플러인 것을 특징으로 하는 RF 모듈.
제1 RF 전력 증폭기와, 제1 출력 정합 회로와, 제1 방향성 결합기와, 제1 고조파 제거 필터와, 제2 RF 전력 증폭기와, 제2 출력 정합 회로와, 제2 방향성 결합기와, 제2 고조파 제거 필터를 포함하고,

상기 제1 RF 전력 증폭기는, 제1 주파수 대역 RF 신호를 증폭하도록 구성되고, 상기 제2 RF 전력 증폭기는, 상기 제1 주파수 대역 RF 신호보다도 높은 주파수의 제2 주파수 대역 RF 신호를 증폭하도록 구성되며,

상기 제1 RF 전력 증폭기의 제1 출력 증폭 신호는, 상기 제1 출력 정합 회로의 입력 단자에 공급되고, 상기 제1 출력 정합 회로의 출력 단자의 제1 RF 신호는, 상기 제1 방향성 결합기의 주선로를 통하여 상기 제1 고조파 제거 필터의 입력 단자에 공급되며, 상기 제1 방향성 결합기의 부선로로부터의 제1 검출 신호는, 상기 제1 RF 전력 증폭기를 위한 제1 이득 제어 유닛의 제1 신호 입력 단자에 공급되고, 상기 제1 고조파 제거 필터의 출력 단자의 제1 RF 신호는, 안테나에 전달 가능하게 되며,

상기 제2 RF 전력 증폭기의 제2 출력 증폭 신호는, 상기 제2 출력 정합 회로 의 입력 단자에 공급되고, 상기 제2 출력 정합 회로의 출력 단자의 제2 RF 신호는, 상기 제2 방향성 결합기의 주선로를 통하여 상기 제2 고조파 제거 필터의 입력 단자에 공급되며, 상기 제2 방향성 결합기의 부선로로부터의 제2 검출 신호는, 상기 제2 RF 전력 증폭기를 위한 제2 이득 제어 유닛의 제2 신호 입력 단자에 공급되고, 상기 제2 고조파 제거 필터의 출력 단자의 제2 RF 신호는, 상기 안테나에 전달 가능하게 되어 있는 RF 모듈.
제26항에 있어서,

상기 제1 고조파 제거 필터의 상기 출력 단자의 상기 제1 RF 신호가 안테나 스위치의 제1 입력 단자에 공급되고, 상기 제2 고조파 제거 필터의 상기 출력 단자의 상기 제2 RF 신호가 상기 안테나 스위치의 제2 입력 단자에 공급되며, 상기 안테나 스위치의 출력 단자의 RF 신호는, 상기 안테나에 전달 가능한 것을 특징으로 하는 RF 모듈.
제27항에 있어서,

상기 제1 고조파 제거 필터의 상기 출력 단자의 상기 제1 RF 신호는, 제1 DC 컷트 컨덴서를 통하여 상기 안테나 스위치의 상기 제1 입력 단자에 공급되고, 상기 제2 고조파 제거 필터의 상기 출력 단자의 상기 제2 RF 신호는, 제2 DC 컷트 컨덴서를 통하여 상기 안테나 스위치의 상기 제2 입력 단자에 공급되는 것을 특징으로 하는 RF 모듈.
제26항에 있어서,

상기 제1 RF 전력 증폭기와, 상기 제2 RF 전력 증폭기와, 상기 제1 이득 제어 유닛과, 상기 제2 이득 제어 유닛은 반도체 집적 회로 칩에 형성되고,

상기 반도체 집적 회로 칩은, 실질적으로 4각형의 칩의 형상을 갖고 있고,

상기 칩은, 서로 대향하여 대략 평행한 제1 변과 제2 변과, 상기 제1 변과 상기 제2 변에 접속되고 상기 제1 변과 상기 제2 변과 대략 직각으로 배치된 제3 변과, 상기 제3 변에 대향하여 상기 제3 변과 대략 평행한 제4 변을 갖는 것이며,

상기 제1 RF 전력 증폭기의 상기 제1 출력 증폭 신호는, 상기 칩의 상기 제1 변으로부터 도출되고, 상기 제2 RF 전력 증폭기의 상기 제2 출력 증폭 신호는, 상기 칩의 상기 제2 변으로부터 도출되며,

상기 제1 방향성 결합기의 상기 부선로로부터의 상기 제1 검출 신호는, 상기 칩의 상기 제3 변으로부터 상기 제1 RF 전력 증폭기를 위한 상기 제1 이득 제어 유닛의 상기 제1 신호 입력 단자에 도입되고, 상기 제2 방향성 결합기의 상기 부선로로부터의 상기 제2 검출 신호는, 상기 칩의 상기 제3 변으로부터 상기 제2 RF 전력 증폭기를 위한 상기 제2 이득 제어 유닛의 상기 제2 신호 입력 단자에 도입되는 것을 특징으로 하는 RF 모듈.
제29항에 있어서,

상기 제1 출력 증폭 신호의 상기 제1 변의 도출점과 상기 제1 검출 신호의 상기 제3 변의 도입점 사이에 상기 제2 검출 신호의 상기 제3 변의 도입점이 배치되고, 상기 제2 출력 증폭 신호의 상기 제2 변의 도출점과 상기 제2 검출 신호의 상기 제3 변의 도입점 사이에 상기 제1 검출 신호의 상기 제3 변의 도입점이 배치되어 있는 것을 특징으로 하는 RF 모듈.
제29항에 있어서,

상기 제1 출력 증폭 신호의 상기 제1 변의 도출점과 상기 제1 검출 신호의 상기 제3 변의 도입점 사이에 접지 전압에 접속되는 제1 접지 배선이 상기 제3 변에 접속되고, 상기 제2 출력 증폭 신호의 상기 제2 변의 도출점과 상기 제2 검출 신호의 상기 제3 변의 도입점 사이에 상기 접지 전압에 접속되는 제2 접지 배선이 상기 제3 변에 접속되어 있는 것을 특징으로 하는 RF 모듈.
제30항에 있어서,

상기 제1 출력 증폭 신호의 상기 제1 변의 도출점과 상기 제1 검출 신호의 상기 제3 변의 도입점 사이에 접지 전압에 접속되는 제1 접지 배선이 상기 제3 변에 접속되고, 상기 제2 출력 증폭 신호의 상기 제2 변의 도출점과 상기 제2 검출 신호의 상기 제3 변의 도입점 사이에 상기 접지 전압에 접속되는 제2 접지 배선이 상기 제3 변에 접속되어 있는 것을 특징으로 하는 RF 모듈.
제32항에 있어서,

상기 제1 접지 배선은 상기 제3 변의 근방에서 상기 제2 검출 신호의 상기 도입점과 상기 제1 검출 신호의 상기 도입점 사이에 배치되고, 상기 제2 접지 배선은 상기 제3 변의 근방에서 상기 제1 검출 신호의 상기 도입점과 상기 제2 검출 신호의 상기 도입점 사이에 배치되어 있는 것을 특징으로 하는 RF 모듈.
제28항에 있어서,

상기 제1 주파수 대역 RF 신호는 GSM850과 GSM900의 RF 송신 신호이며, 상기 제2 주파수 대역 RF 신호는 DCS1800과 PCS1900의 RF 송신 신호인 것을 특징으로 하는 RF 모듈.
제28항에 있어서,

상기 제1 방향성 결합기와 상기 제2 방향성 결합기는 주선로와 부선로 사이에 용량 소자가 접속된 마이크로커플러에 의해 각각 구성되어 있는 것을 특징으로 하는 RF 모듈.