[go: up one dir, main page]

KR20080022356A - 액정표시장치와 액정표시장치의 제조방법 - Google Patents

액정표시장치와 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20080022356A
KR20080022356A KR1020060085706A KR20060085706A KR20080022356A KR 20080022356 A KR20080022356 A KR 20080022356A KR 1020060085706 A KR1020060085706 A KR 1020060085706A KR 20060085706 A KR20060085706 A KR 20060085706A KR 20080022356 A KR20080022356 A KR 20080022356A
Authority
KR
South Korea
Prior art keywords
pixel electrode
shift register
pad
gate
start signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060085706A
Other languages
English (en)
Inventor
김정일
전상진
조영준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085706A priority Critical patent/KR20080022356A/ko
Publication of KR20080022356A publication Critical patent/KR20080022356A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 액정표시장치와 액정표시장치의 제조방법에 관한 것이다. 본 발명에 따른 액정표시장치는 절연기판과; 상기 절연기판의 표시영역에 위치하는 게이트선과; 상기 절연기판의 비표시영역에 위치하며 상기 게이트선에 연결되어 있는 시프트 레지스터와; 상기 절연기판에 연결되어 있는 연성부재와; 상기 연성부재에 전기적으로 연결되어 시작신호(STVP)를 인가받는 시작신호 패드와; 상기 시작신호 패드의 일단과 상기 시프트 레지스터를 연결하는 시작신호선과; 상기 시작신호 패드의 타단에 연결되어 있는 더미 박막트랜지스터를 포함하는 것을 특징으로 한다. 이에 의해 정전기로 인한 불량발생이 감소한 표시장치가 제공된다.

Description

액정표시장치와 액정표시장치의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
도 1 및 도 2는 본 발명의 제1실시예에 따른 액정표시장치의 배치도이고,
도 3은 본 발명의 제1실시예에 따른 액정표시장치에서 게이트선의 구동과 제조방법을 설명하기 위한 회로도이고,
도 4는 본 발명의 제1실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면이고,
도 5는 도 4의 Ⅴ-Ⅴ을 따른 단면도이고,
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 배치도이고,
도 7은 본 발명의 제2실시예에 따른 액정표시장치의 구동을 설명하기 위한 도면이고,
도 8은 본 발명의 제2실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
121 : 게이트선 123 : 시프트 레지스터
124 : 게이트 연결배선 125 : 패드부
126 : 검사 패드 127 : 검사 연결선
130 : 검사 박막트랜지스터 141 : 데이터선
150 : 박막트랜지스터 161 : 화소 전극
본 발명은 액정표시장치와 액정표시장치의 검사방법에 관한 것이다.
액정표시장치는 액정표시패널을 포함하며, 액정표시패널은 박막트랜지스터가 형성되어 있는 제1 기판, 제1기판에 대향하는 제2기판, 그리고 양 기판 사이에 위치하는 액정층을 포함한다. 액정표시패널은 비발광소자이며 제1기판 후방에 위치한 백라이트 유닛으로부터 빛을 공급받을 수 있다.
제1기판에는 게이트선, 데이터선, 및 이들 배선에 연결되어 있는 박막트랜지스터가 형성되어 있다. 각 화소는 박막트랜지스터에 연결되어 있으며, 화소별로 독립적으로 제어된다.
게이트선과 데이터선을 구동하여 박막트랜지스터를 제어하기 위해서는 각각 게이트 구동부와 데이터 구동부가 필요하다. 구동부 비용을 절감하고자 게이트 구동부를 제1기판 상에 직접 형성하는 방법이 사용되고 있다.
제1기판 상에 형성된 게이트 구동부는 시프트 레지스터라고 불리는데, 시프트 레지스터에는 게이트 온 신호, 게이트 오프 신호, 시작신호 등이 인가된다.
한편, 액정표시장치의 제조과정 중에는 여러 검사를 통해 불량을 검출하고, 리페어를 수행한다. 이 중 어레이 테스트에서는 제1기판을 완성한 후 실제 구동신 호를 인가한다. 어레이 테스트를 위해 외부에서 시작신호를 인가할 수 있는 검사패드가 마련되는데, 검사패드를 통해 정전기가 유입되어 시프트 레지스터에 불량이 발생하는 문제가 있다.
따라서 본 발명의 목적은 정전기로 인한 불량발생이 감소한 액정표시장치를 제공하는 것이다.
본 발명의 다른 목적은 정전기로 인한 불량발생이 감소하는 액정표시장치의 제조방법을 제공하는 것이다.
상기의 목적은 절연기판과; 상기 절연기판의 표시영역에 위치하는 게이트선과; 상기 절연기판의 비표시영역에 위치하며 상기 게이트선에 연결되어 있는 시프트 레지스터와; 상기 절연기판에 연결되어 있는 연성부재와; 상기 연성부재에 전기적으로 연결되어 시작신호(STVP)를 인가받는 시작신호 패드와; 상기 시작신호 패드의 일단과 상기 시프트 레지스터를 연결하는 시작신호선과; 상기 시작신호 패드의 타단에 연결되어 있는 더미 박막트랜지스터를 포함하는 표시장치에 의하여 달성된다.
상기 시프트 레지스터는, 상기 게이트선의 일부가 연결되어 있는 제1시프트 레지스터와; 상기 게이트선의 나머지가 연결되어 있으며, 상기 표시영역을 사이에 두고 상기 제1시프트 레지스터와 마주하는 제2시프트 레지스터를 포함하는 것이 바람직하다.
데이터선과, 상기 표시영역에 위치하며 상기 게이트선 및 데이터선에 전기적으로 연결되어 있는 화소전극을 더 포함하며, 상기 화소전극은 하나의 화소를 이루는 제1화소전극, 제2화소전극 및 제3화소전극을 포함하며, 상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 각각 서로 다른 상기 게이트선에 연결되어 있는 것이 바람직하다.
상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극 중 2개는 동일한 상기 데이터선에 연결되어 있는 것이 바람직하다.
상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 상기 게이트선의 연장방향으로 길게 연장되어 있는 것이 바람직하다.
상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 순차적으로 구동되는 것이 바람직하다.
상기 본 발명의 다른 목적은 절연기판 상에 게이트선, 상기 게이트선에 연결되어 있는 시프트 레지스터, 제1검사패드, 상기 제1검사패드와 상기 시프트 레지스터를 전기적으로 연결하는 검사 박막트랜지스터, 상기 검사 박막트랜지스터의 게이트 전극에 연결되어 있는 제2검사패드를 마련하는 단계와; 상기 제2검사패드에 게이트 온 전압을 인가하고 상기 제1검사패드에 시작신호를 인가하는 단계와; 상기 제1패드 및 상기 제2패드를 제거하는 단계를 포함하는 표시장치의 제조방법에 의하여 달성된다.
상기 검사 박막트랜지스터와 상기 시프트 레지스터 사이에 시작신호 패드를 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 게이트 온 전압 인가와 상기 시작신호 인가는 프로브 핀(probe pin)을 이용하여 수행되는 것이 바람직하다.
이하 첨부된 도면을 참조로 하여 본발명을 더욱 상세히 설명하겠다. 이하에서 어떤 막(층)이 다른 막(층)의 ‘상부에’형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우 뿐 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
도 1 내지 도 5를 참조하여 본 발명에 따른 액정표시장치를 설명한다. 도 1은 도 2에서 연성부재(200)와 회로기판(300)을 제외한 박막트랜지스터 기판(100) 만을 나타낸 것이다.
도 3 및 도 4는 제조과정 중 마더기판 상태를 도시한 것으로 도시한 제1커팅선을 따라 절단하면 도 1에 도시한 박막트랜지스터 기판이 제조된다.
본 발명에 따른 액정표시장치는 도 2에 도시된 바와 같이, 박막트랜지스터 기판(100), 박막트랜지스터 기판(100)에 부착되어 있는 연성부재(200) 그리고 연성부재(200)에 연결되어 있는 회로기판(300)을 포함한다. 도시하지는 않았지만 액정표시장치는 박막트랜지스터 기판(100)과 대향하는 대향 기판과 양 기판 사이에 위치하는 액정층을 더 포함한다.
먼저 박막트랜지스터 기판(100)에 대하여 설명한다.
박막트랜지스터 기판(100)은 표시영역과 표시영역을 둘러싸고 있는 비표시영역으로 나누어진다.
표시영역의 구성을 설명하면 다음과 같다.
도 1 및 도 3과 같이 표시영역에는 서로 절연교차하는 게이트선(121)과 데이터선(141)이 형성되어 있다. 게이트선(121)과 데이터선(141)의 교차영역에는 박막트랜지스터(150)가 형성되어 있다. 박막트랜지스터(150)는 게이트선(121) 및 데이터선(141)에 전기적으로 연결되어 있다.
투명한 전도물질로 이루어진 화소전극(161)은 박막트랜지스터(150)와 전기적으로 연결되어 있다.
비표시영역을 살펴보면 다음과 같다.
도 1과 같이 표시영역 상부의 비표시영역에는 패드부(125)가 마련되어 있다. 패드부(125)는 도 2에 도시한 연성부재(200)와 연결된다.
패드부(125)는 연성부재(200)로부터 데이터 구동신호를 인가받아 데이터선(141)에 전달하며, 게이트 구동신호를 인가받아 시프트 레지스터(123)에 전달한다. 게이트 연결배선(124)은 패드부(124)와 시프트 레지스터(123)를 연결한다.
연성부재(200)에는 데이터 구동칩(210)이 장착되어 있다.
표시영역의 좌측의 비표시영역에는 게이트 구동부인 시프트 레지스터(123) 가 마련되어 있다.
도 2 및 도3과 같이 시프트 레지스터(123)는 패드부(125) 및 게이트 연결배선(124)을 통해 게이트 구동신호를 전달받는다. 전달 받는 구동신호로는 게이트 온 전압인 제1클락신호(CKV), 제 1클락신호와 반대 위상을 가지고 있는 제2클락신호(CKVB), 스캔시작신호(STVP), 게이트 오프 전압(Voff) 등을 포함한다. 도 3는 도 1의 A에 해당하는 부분이다.
패드부(125)는 데이터 신호를 인가받기 위한 데이터 패드(125a)와, 게이트 신호를 인가받기 위한 신호 패드(125b 내지 125e)를 포함한다. 게이트 신호를 인가받기 위한 신호 패드(125b 내지 125e)는 각각 게이트 오프 전압(Voff), 제1클락신호(CKV), 제2클락신호(CKVB), 스캔시작신호(STVP)를 인가받는다.
게이트 연결배선(124)은 각 신호 패드(125b 내지 125e)에 연결되어 있는 복수의 서브 연결배선(124b 내지 124e)을 포함한다.
첫번째 시프트 레지스터(123)는 스캔시작신호와 클락신호에 동기되어 게이트 온 전압의 출력을 시작하고 두번째 시프트 레지스터(123)부터는 전단 시프트 레지스터(123)의 출력전압과 클락신호에 동기되어 게이트 온 전압의 출력을 시작한다. 각 시프트 레지스터(123)의 게이트 온 전압 출력의 종료는 후단 시프트 레지스터(123)의 출력 시작 시점과 밀접한 관계가 있다.
도시하지는 않았지만 시프트 레지스터(123)에는 복수의 박막트랜지스터가 형성되어 있다.
이상 설명한 박막트랜지스터 기판(100)은 마더기판 상태에서 제조된 후 마더기판을 절단하여 제조된다. 마더기판에는 어레이 테스트를 위한 검사패드가 마련되고, 검사패드는 절단과정에 제거되어 박막트랜지스터 기판(100)에 포함되지 않는다.
마더기판에 마련되는 검사패드 등의 패턴과 이를 이용한 어레이 테스트를 도 3 내지 도 5를 참조하여 설명한다.
도 3을 보면, 제1커팅선 외곽에 5개의 검사패드(126)와, 검사패드(126)와 신호 패드(125b 내지 125e)를 연결하는 검사 연결선(127)이 마련되어 있다.
검사패드(126)는 각각의 신호 패드(125b 내지 125e)에 대응하는 제1 검사패드(126b 내지 126e)와, 게이트 온 전압이 인가되는 제2 검사패드(126a)를 포함한다.
제1검사패드(126b 내지 126e) 중 스캔시작신호(STVP)를 인가하기 위한 검사패드(126e)를 제외한 다른 검사패드(126b 내지 126d)는 모두 해당하는 신호 패드(125b 내지 125d)에 직접 연결되어 있다.
반면, 스캔시작신호(STVP)를 인가하기 위한 검사패드(126e)는 검사 박막트랜지스터(130)을 통해 검사 패드(125e)에 연결되어 있다. 검사 박막트랜지스터(130)의 제어단(게이트 전극)은 제2검사패드(126a)에 연결되어 있다. 즉 스캔시작신호(STVP)를 인가하기 위한 검사패드(126e)와 신호 패드(125e)와의 연결은 제2검사패드(126a)에 게이트 온 전압이 인가되어야 이루어진다.
검사 박막트랜지스터(130)의 구조를 도 4 및 도 5를 참조하여 설명한다.
절연기판(111) 위에 제2검사패드(126a)에 연결되어 있는 게이트 전극(21)이 형성되어 있다.
게이트 전극(21) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(31)이 형성되어 있다. 게이트 절연막(31) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(32)이 형성되어 있으며, 반도체 층(32) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항 접촉층(33)이 형성되어 있다.
저항 접촉층(33) 위에는 소스 전극(41) 및 드레인 전극(42)이 형성되어 있다. 소스 전극(41)은 검사 패드(126e)에 연결되어 있으며, 드레인 전극(42)은 스캔시작신호(STVP)를 인가하기 위한 신호 패드(125e)에 연결되어 있다.
소스 전극 및 드레인 전극(41, 42) 상에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막)으로 이루어진 보호막(51)이 형성되어 있다.
신호 패드(125e) 위에서 보호막(51)은 일부 제거되어 신호 패드(125e)를 노출시키고 있으며, 노출된 신호 패드(125e)는 투명도전물질로 이루어진 접촉부재(162)가 덮고 있다. 도시하지는 않았지만, 신호 패드(125e)의 노출과 접촉부재(162)의 구조는 다른 패드부(125) 및 검사 패드(126)에도 유사하게 적용된다.
이상 설명한 검사패드(126)를 이용한 어레이 테스트를 설명하면 다음과 같다.
어레이 테스트에서는 프로브 핀을 각 검사패드(126)에 접촉시켜 게이트 신호를 인가한다. 인가된 게이트 신호는 신호 패드(125b 내지 125e)를 거쳐 시프트 레지스터(123)로 전달되며, 이에 따라 게이트선(121)이 구동된다.
검사패드(126e)에는 스캔시작신호가 인가되는데 이 때, 제2 검사패드(126a)에도 프로브 핀(probe pin)을 통해 게이트 온 전압을 인가하여 검사 박막트랜지스터(130)를 온 시킨다. 이에 따라 스캔시작신호는 검사 박막트랜지스터(130)를 지나 시프트 레지스터(123)로 전달된다.
한편 데이터 패드(125a)에도 데이터 신호가 인가되며, 화소전극(161)의 저항 이미지를 관찰하는 방법 등으로 불량을 찾게 된다.
어레이 테스트가 완료되면 프로브 핀의 접촉을 제거한다. 이후 제1커팅선을 따라 절단하여 검사패드(126), 검사 연결선(127), 검사 박막트랜지스터(130) 등을 박막트랜지스터 기판(100)으로부터 제거한다. 패드부(125)는 이후 연성부재(200)와 연결된다.
어레이 테스트 전, 또는 어레이 테스트와 커팅 사이에 정전기가 검사패드(126e)를 통해 인가될 수 있다. 검사패드(126e)에 인가된 정전기가 시프트 레지스터(123)로 전달되면, 시프트 레지스터(123)가 손상될 우려가 있다.
본 발명에서는 검사패드(126e)와 시프트 레지스터(123) 사이에 검사 박막트 랜지스터(130)가 마련되어 있다. 검사 박막트랜지스터(130)는 제2 검사패드(126a)에 게이트 온 전압이 인가되지 않으면 온 되지 않으므로, 검사패드(126e)에 인가된 정전기가 시프트 레지스터(123)로 전달되는 것을 방지할 수 있다. 또한 어레이 테스트 중에 검사 박막트랜지스터(130)의 온 시간을 조절하여 검사패드(126e)에 인가된 정전기가 시프트 레지스터(123)로 전달되는 것을 감소시킬 수 있다.
다른 실시예에서는 검사 박막트랜지스터(130) 상부에 위치하는 제2커팅선을 따라 절단할 수 있다. 이 경우, 박막트랜지스터 기판(100)에는 검사 박막트랜지스터(130)가 남게 되며, 이 검사 박막트랜지스터(130)는 게이트 온 신호를 인가받지 못하므로 구동되지 않는 더미 박막트랜지스터가 된다.
도 6 내지 도 8을 참조하여 본 발명의 제2실시예에 따른 액정표시장치를 설명한다.
도 6에는 패드부(125) 중 신호패드는 도시되어 있지 않다.
시프트 레지스터(123)는 표시영역의 좌측에 위치한 제1시프트 레지스터(123a)와 표시영역의 우측에 위치한 제2시프트 레지스터(123b)를 포함한다. 도 2를 보면 제1시프트 레지스터(123a)에는 홀수번째 게이트선(121)이 연결되어 있으며 제2시프트 레지스터(123b)에는 짝수번째 게이트선(121)이 연결되어 있다. 도시하지는 않았지만 각 제1시프트 레지스터(123a)는 서로 전기적으로 연결되어 있으며, 제2시프트 레지스터(123b) 역시 서로 전기적으로 연결되어 있다.
표시영역의 박막트랜지스터(150)에 연결되어 있는 화소전극(161)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(161)은 게이트선(121)의 연장방향을 따라 길게 연장되어 있는 직사각형 형태이다.
데이터선(141) 연장방향으로 인접 배치된 3개의 화소전극(161)은 화면의 표현단위인 화소 유닛을 형성하는데, 서로 다른 게이트선(121)에 연결되어 있다. 데이터선(141)의 연장방향을 따라 화소전극(161)은 좌측의 데이터선(141)과 우측의 데이터선(141)에 교대로 연결되어 있다.
종래에는 하나의 화소를 이루는 3개의 화소전극(161)이 게이트선(121) 연장방향으로 배치되어 있으며, 각 화소전극(161)은 서로 다른 게이트선(121)에 연결되었다. 본 발명에 따르면 동일한 화소 수를 구현하기 위해, 게이트선(121)은 종래의 3배로 증가하며, 데이터선(141)은 1/3로 감소한다.
일반적으로 데이터선(141)을 구동하기 위한 회로는 게이트선(121)을 구동하기 위한 회로보다 복잡하고 고가이다. 본 실시예에 따르면 데이터선(141)이 1/3로 감소하여 데이터선(141) 구동을 위한 회로를 감소시켜 제조비용을 감소시킬 수 있다.
데이터선(141)과 달리 게이트선(121)은 3배로 늘어나, 게이트선(121)을 구동하기 위한 회로 비용은 증가할 수 있다. 그러나 본 발명에 따르면 게이트선(121)은 박막트랜지스터 기판(100)상에 형성되는 시프트 레지스터(123)를 이용하여 구동되기 때문에 회로 비용이 증가하지 않는다.
한편, 화소전극(161)이 게이트선(121) 연장방향으로 길게 연장되어 있어, 게이트선(121) 간의 간격은 감소되어 있다. 이에 의해 시프트 레지스터(123)를 형성할 공간이 제한되는데, 본 발명에 따르면 시프트 레지스터(123)는 표시영역의 양편에 나누어 마련되므로 공간확보가 용이하다.
도 7을 참조하여 박막트랜지스터 기판(100)의 구동을 살펴본다.
(n-1)번 째 게이트선(121)에 게이트 온 전압이 공급되면, 여기에 연결되어 있는 박막트랜지스터(150)가 온 된다. 이에 따라 (n-1)번 째 게이트선(121)에 연결되어 있는 (a)행의 화소전극(161)이 온 된다.
이후 (n)번째 게이트선(121)에 게이트 온 전압이 공급되며, 이에 따라 (n)번째 게이트선(121)에 연결된 (b)행의 화소전극(161)이 온 된다.
이후 같은 방법으로 (n+1)번째 게이트선(121)에 게이트 온 전압이 공급되면 (c)행의 화소전극(161)이 온된다. 이로써 하나의 화소 유닛(pixel unit) 표시가 완성된다. 하나의 화소 유닛 표시를 위해 3개의 게이트선(121)이 순차적으로 구동되며, 데이터선(141)은 각 화소전극(161)에 해당하는 데이터 전압을 게이트선(121)의 구동에 맞추어 공급한다.
이 때 화소전극(161)에 인가되는 전압의 극성은 도트 인버젼(dot inversion)이 되도록 조절된다.
이상 설명한 바와 같이, 하나의 화소를 이루는 3개의 화소전극(161)은 동시에 구동되지 않으며 순차적으로 구동된다. 또한 3번의 게이트 온 신호로서 하나의 화소가 표현된다.
제2실시예를 따른 박막트랜지스터 기판(100)의 제조과정을 도 8을 참조하여 설명한다. 도 8은 마더기판 상태를 나타낸 것이다.
스캔시작신호(STV)는 각 시프트 레지스터(123a, 123b)로 전달되며, 스캔시작신호를 인가받기 위한 검사 패드(125e)는 양 편에 각각 마련된다. 이에 따라 제1검사 패드(126b 내지 126e), 제2검사패드(126a) 그리고 검사 박막트랜지스터(130)도 양 편에 각각 마련된다.
구체적인 어레이 테스트 방법은 제1실시예와 유사하며 반복된 설명은 생략한다.
비록 본발명의 실시예가 도시되고 설명되었지만, 본발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 정전기로 인한 불량발생이 감소한 액정표시장치가 제공된다.
또한 정전기로 인한 불량발생이 감소하는 액정표시장치의 제조방법이 제공된다.

Claims (9)

  1. 절연기판과;
    상기 절연기판의 표시영역에 위치하는 게이트선과;
    상기 절연기판의 비표시영역에 위치하며 상기 게이트선에 연결되어 있는 시프트 레지스터와;
    상기 절연기판에 연결되어 있는 연성부재와;
    상기 연성부재에 전기적으로 연결되어 시작신호(STVP)를 인가받는 시작신호 패드와;
    상기 시작신호 패드의 일단과 상기 시프트 레지스터를 연결하는 시작신호선과;
    상기 시작신호 패드의 타단에 연결되어 있는 더미 박막트랜지스터를 포함하는 액정표시장치.
  2. 제1항에 있어서,
    상기 시프트 레지스터는,
    상기 게이트선의 일부가 연결되어 있는 제1시프트 레지스터와;
    상기 게이트선의 나머지가 연결되어 있으며, 상기 표시영역을 사이에 두고 상기 제1시프트 레지스터와 마주하는 제2시프트 레지스터를 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    데이터선과, 상기 표시영역에 위치하며 상기 게이트선 및 데이터선에 전기적으로 연결되어 있는 화소전극을 더 포함하며,
    상기 화소전극은 하나의 화소를 이루는 제1화소전극, 제2화소전극 및 제3화소전극을 포함하며,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 각각 서로 다른 상기 게이트선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극 중 2개는 동일한 상기 데이터선에 연결되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 상기 게이트선의 연장방향으로 길게 연장되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제4항에 있어서,
    상기 제1화소전극, 상기 제2화소전극 및 상기 제3화소전극은 순차적으로 구동되는 것을 특징으로 하는 액정표시장치.
  7. 절연기판 상에 게이트선, 상기 게이트선에 연결되어 있는 시프트 레지스터, 제1검사패드, 상기 제1검사패드와 상기 시프트 레지스터를 전기적으로 연결하는 검사 박막트랜지스터, 상기 검사 박막트랜지스터의 게이트 전극에 연결되어 있는 제2검사패드를 마련하는 단계와;
    상기 제2검사패드에 게이트 온 전압을 인가하고 상기 제1검사패드에 시작신호를 인가하는 단계와;
    상기 제1패드 및 상기 제2패드를 제거하는 단계를 포함하는 액정표시장치의 제조방법.
  8. 제7항에 있어서,
    상기 검사 박막트랜지스터와 상기 시프트 레지스터 사이에 시작신호 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제7항에 있어서,
    상기 게이트 온 전압 인가와 상기 시작신호 인가는 프로브 핀(probe pin)을 이용하여 수행되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060085706A 2006-09-06 2006-09-06 액정표시장치와 액정표시장치의 제조방법 Withdrawn KR20080022356A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085706A KR20080022356A (ko) 2006-09-06 2006-09-06 액정표시장치와 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085706A KR20080022356A (ko) 2006-09-06 2006-09-06 액정표시장치와 액정표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20080022356A true KR20080022356A (ko) 2008-03-11

Family

ID=39396329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085706A Withdrawn KR20080022356A (ko) 2006-09-06 2006-09-06 액정표시장치와 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20080022356A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873014B2 (en) 2008-03-28 2014-10-28 Samsung Display Co., Ltd. Display device
CN110444117A (zh) * 2019-07-24 2019-11-12 昆山维信诺科技有限公司 封装基板及显示面板的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873014B2 (en) 2008-03-28 2014-10-28 Samsung Display Co., Ltd. Display device
KR101458910B1 (ko) * 2008-03-28 2014-11-10 삼성디스플레이 주식회사 표시 장치
CN110444117A (zh) * 2019-07-24 2019-11-12 昆山维信诺科技有限公司 封装基板及显示面板的制备方法

Similar Documents

Publication Publication Date Title
KR100900537B1 (ko) 액정 표시 장치, 그 검사 방법 및 제조 방법
US10775953B2 (en) In-cell touch display device and methods for testing and manufacturing the same
KR100831280B1 (ko) 액정표시장치
KR100895311B1 (ko) 액정 표시 장치 및 그 검사 방법
US20200292898A1 (en) Active matrix substrate and display panel
JP2004271847A (ja) 画像表示装置
KR101006438B1 (ko) 액정 표시 장치
KR20070076293A (ko) 액정 표시 장치 및 그의 복구 방법
KR20080048627A (ko) 어레이 기판 및 이를 갖는 표시패널
JP2016218216A (ja) 表示パネル
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
KR20030051923A (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
KR20070028645A (ko) 박막트랜지스터 어레이 기판
KR20080022357A (ko) 표시장치
KR101269289B1 (ko) 액정표시장치
KR20080022354A (ko) 액정표시장치
KR20080046891A (ko) 액정표시장치의 제조방법
KR20080033730A (ko) 액정표시장치
KR20080022356A (ko) 액정표시장치와 액정표시장치의 제조방법
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR20080022359A (ko) 액정표시장치
KR100973803B1 (ko) 액정 표시 장치
KR20230041221A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20080026850A (ko) 어레이 기판
KR20110076574A (ko) 액정표시장치 테스트 패턴

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060906

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid