[go: up one dir, main page]

KR20070122228A - 외부 디바이스 액세스 장치 - Google Patents

외부 디바이스 액세스 장치 Download PDF

Info

Publication number
KR20070122228A
KR20070122228A KR1020077025387A KR20077025387A KR20070122228A KR 20070122228 A KR20070122228 A KR 20070122228A KR 1020077025387 A KR1020077025387 A KR 1020077025387A KR 20077025387 A KR20077025387 A KR 20077025387A KR 20070122228 A KR20070122228 A KR 20070122228A
Authority
KR
South Korea
Prior art keywords
address
external device
read
write
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020077025387A
Other languages
English (en)
Inventor
다카오 가와카미
마사이츠 나카지마
도쿠조 기요하라
히로유키 모리시타
노부오 히가키
요우스케 구도
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20070122228A publication Critical patent/KR20070122228A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microcomputers (AREA)
  • Communication Control (AREA)

Abstract

어드레스 제어부(114)는, 마스터(101)로부터 외부 디바이스(102)에의 기입 요구에 따라서, 마스터(101)로부터의 기입 어드레스(150)와 기입 데이터(151)를 각각 기입 어드레스 격납부(110)와 기입 데이터 격납부(111)에 격납함과 동시에, 마스터에 수리 신호(155)를 출력하고, 또한, 기입 어드레스에 의해서 지정되는 외부 디바이스(102)에 대해서, 해당 기입 데이터를 기입하고, 마스터(101)에 의해서 판독 어드레스 격납부(112)에 판독 어드레스가 격납되었을 때, 해당 판독 어드레스에 의해서 지정되는 외부 디바이스(102)로부터 데이터를 판독하고, 판독 데이터 격납(113)에 격납한다.

Description

외부 디바이스 액세스 장치{EXTERNAL DEVICE ACCESS DEVICE}
본 발명은, 시스템 LSI에 있어서, 마스터가 외부 디바이스에 액세스하는 것에 관한 것이며, 특히, 마스터가 외부 디바이스를 용이하게 확장하고, 또한 확장 시에 마스터가 외부 디바이스의 종류에 의존하지 않기 위한 외부 디바이스 액세스 장치에 관한 것이다.
미디어 처리에는 외부 디바이스로 마스터를 어시스트하는 것이 유효한 경우가 있으며, 그것을 위한 마스터에는, 외부 디바이스를 확장하기 위한 확장 버스를 갖게 하는 일이 있다.
여기서, 미디어 처리란, 음성 처리, 화상 처리 등의 데이터 처리 일반적인 것, 마스터란 CPU나 마이크로컴퓨터 등, 주제어를 담당하는 장치, 외부 디바이스란 그 CPU나 마이크로컴퓨터 등을 어시스트하는, 코프로세서나 액셀러레이터, 메모리 등의 주변장치이다.
마스터는 확장 버스를 갖고, 액세스 공간에 외부 디바이스의 자원을 할당하는 것으로, 그 외부 디바이스의 자원을 마스터의 확장된 자원으로서 취급할 수 있게 되고, 마스터와 외부 디바이스와의 통신을 고속으로 행하는 것이 가능해진다. 이로 인해, 마스터의 처리 성능을 올려, 소프트·하드의 양면의 기능 실현을 더 용 이하게 할 수 있다.
여기서, 액세스 공간이란 마스터가 액세스할 수 있는, 프로그램 액세스, 데이터 액세스나 입출력 액세스 등을 위한 어드레스가 할당된 공간이다.
이 액세스를 실현하는 방법으로서는, 종래, 마스터가 확장 버스의 인터페이스를 갖고, 그 인터페이스를 통해, 온 칩의 외부 디바이스에 액세스 하는 방법이나, 또한, 칩 외의 외부 디바이스에 대해서는, 다른 인터페이스를 통해, 확장 버스의 프로토콜로 변환하여, 마스터의 확장 버스의 인터페이스를 통해 액세스하는 등의 방법이 취해져 왔다.(예를 들면, 특허 문헌 1 참조.)
(특허 문헌 1):일본국 특허 공개 평7-6151호 공보(제15페이지, 도 5)
종래의 방법에서는, 시스템 LSI의 커스터마이즈에 있어서, 예를 들면 미디어 처리의 고도화에 따라서 마스터를 고속화하는 경우, 개개에 동작 속도가 다른 외부 디바이스에의 액세스에 대응하기 위해서, 외부 디바이스마다 마스터 자신을 최적화하는 것이 필요하고, 시스템 LSI의 커스터마이즈를 복잡하고 번잡하게 하고 있다는 문제가 있다.
또, 외부 디바이스 개별의 최적화를 마스터 자신에 있어서 실시하지 않는 경우는, 보틀 넥이 되는 외부 디바이스에의 액세스 레이턴시나 쓰루풋 등에 의한 패널티가 마스터의 성능에 큰 영향을 주어 버린다는 과제가 있다.
또, 외부 디바이스 개별의 최적화를 마스터 자신에 있어서 실시하기 위해서는, 새로운 미디어 처리에 대응한 외부 디바이스가 신규로 필요할 때마다, 또 결함 등의 이유로 외부 디바이스가 개편될 때마다, 마스터 자신을 개변할 필요가 발생하고, 개발 자산의 유효 활용이라고 하는 점에 있어서, 큰 손실을 낳는다고 하는 과제가 있다.
본 발명은, 마스터 자신을 최적화하지 않아도 마스터로부터 외부 디바이스에의 액세스 성능을 열화 시키지 않고, 시스템 LSI 개발 자산을 유효 활용시키는 외부 디바이스 액세스 장치 및 시스템 LSI를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명의 외부 디바이스 액세스 장치는, 마스터로부터 외부 디바이스에의 액세스를 제어하는 외부 디바이스 액세스 장치로서, 상기 마스터로부터의 외부 디바이스에의 기입 요구에 따라서, 기입 어드레스를 격납하기 위한 기입 어드레스 격납 수단과, 상기 기입 요구에 따라서, 기입 데이터를 격납하기 위한 기입 데이터 격납 수단과, 상기 마스터로부터 액세스 가능하고, 판독 어드레스를 격납하기 위한 판독 어드레스 격납 수단과, 상기 마스터로부터 액세스 가능하고, 외부 디바이스로부터 판독된 데이터를 격납하기 위한 판독 데이터 격납 수단과, 상기 마스터로부터의 기입 요구 또는 판독 요구와 어드레스 지정에 따라, 외부 디바이스에의 액세스를 제어하는 제어 수단을 구비하고, 상기 제어 수단은, 상기 마스터로부터 외부 디바이스에의 기입 요구에 따라서, 마스터로부터의 기입 어드레스와 기입 데이터를 각각 기입 어드레스 격납 수단과 기입 데이터 격납 수단에 격납함과 동시에, 마스터에 수리 신호를 출력하고, 또한, 해당 기입 어드레스에 의해서 지정되는 외부 디바이스에 대해서, 해당 기입 데이터를 기입하고, 마스터에 의해서 상기 판독 어드레스 격납 수단에 판독 어드레스가 격납되었을 때, 해당 판독 어드레스에 의해서 지정되는 외부 디바이스로부터 데이터를 판독하고, 상기 판독 데이터 격납 수단에 격납한다.
이 구성에 의하면, 미디어 처리의 고도화에 수반하여 마스터가 고속화하는 경우, 개개에 동작 속도가 다른 외부 디바이스에의 액세스에 있어서, 마스터의 기입 요구 또는 판독 요구시에 마스터 상태에 의존하지 않는 액세스를 실현하고, 외부 디바이스에의 액세스 패널티를 은폐하여 마스터의 성능에의 영향을 줄일 수 있는 효과가 있다.
또한 외부 디바이스에 따라서, 외부 디바이스 액세스 장치의 자원을 조정함으로써, 외부 디바이스에의 액세스의 최적화를 용이하게 실시할 수 있는 효과가 있다.
또 시스템 LSI에 있어서는, 마스터가 외부 디바이스에 액세스하기 위해서 외부 디바이스 액세스 장치를 구비함으로써, 시스템 LSI를 개발할 때마다 마스터를 개변할 필요가 없어져 외부 디바이스 액세스 장치의 개변만으로 충분하기 때문에, 시스템 LSI에 있어서의 마스터의 개발비를 큰 폭으로 저감하는 효과가 있다.
여기서, 상기 외부 디바이스 액세스 장치는, 또한, 상기 외부 디바이스로부터 출력되는 상태 신호를 격납하는 상태 신호 격납 수단을 구비하고, 상기 제어부는, 또한, 상기 기입 데이터 격납 수단에 격납된 데이터를 외부 디바이스에 기입함과 동시에, 상기 외부 디바이스로부터 출력되는 상기 상태 신호를 상기 상태 신호 격납 수단에 격납하고, 상기 판독 어드레스 격납 수단에 격납된 어드레스에 의해서 지정되는 외부 디바이스로부터 데이터를 판독하여 상기 판독 데이터 격납 수단에 격납함과 동시에, 상기 외부 디바이스로부터 출력되는 상태 신호를 상기 상태 신호 격납 수단에 격납하고, 상기 상태 신호 격납 수단은, 격납하고 있는 상태 신호를 상기 마스터에 출력하도록 해도 된다.
이 구성에 의하면, 또한 외부 디바이스의 상태를 마스터에 전달하는 기능을 실현하고, 마스터의 성능에 기여하는 효과가 있다.
여기서, 상기 외부 디바이스 액세스 장치는, 상기 판독 어드레스 격납 수단 및 상기 판독 데이터 격납 수단 대신에, 그것들을 겸용하는 어드레스/데이터 격납 수단을 구비하도록 해도 된다.
이 구성에 의하면, 또한 판독 어드레스 격납 수단과 상기 판독 데이터 격납 수단을 독립적으로 대비할 필요가 없어지므로, 외부 디바이스 액세스 장치를 보다 작게 하고, 코스트를 삭감하는 효과가 있다.
여기서, 상기 외부 디바이스 액세스 장치는, 또한, 상기 기입 어드레스 또는 상기 판독 어드레스가, 미실장의 외부 디바이스의 어드레스인지의 여부를 나타내는 미실장 정보를 격납하기 위한 미실장 정보 격납 수단을 구비하고, 상기 제어부는, 또한, 상기 기입 어드레스 격납 수단 또는 판독 어드레스 격납 수단에 격납된 기입 어드레스 또는 판독 어드레스에 의해서 지정되는 외부 디바이스가 미실장인지의 여부를 판정하고, 미실장인 경우에는, 상기 미실장 정보 격납 수단에 미실장 정보를 격납하고, 해당 미실장 정보를 상기 마스터에 통지하도록 해도 된다.
이 구성에 의하면, 또한 판독 어드레스 또는 기입 어드레스가, 실장되어 있지 않은 외부 디바이스를 나타내는 것을 검출하는 기능을 실현하고, 마스터의 성능에 기여하는 효과가 있다.
여기서, 상기 외부 디바이스 액세스 장치는, 또한, 미실장의 외부 디바이스의 어드레스를 에러 어드레스로서 격납하기 위한 에러 어드레스 격납 수단을 구비하고, 상기 제어부는, 또한, 상기 기입 어드레스 격납 수단 또는 판독 어드레스 격납 수단에 격납된 기입 어드레스 또는 판독 어드레스에 의해서 지정되는 외부 디바이스가 미실장인지의 여부를 판정하고, 미실장인 경우에는, 해당 어드레스를 에러 어드레스로서 상기 에러 어드레스 격납 수단에 격납하고, 해당 에러 어드레스를 상기 마스터에 통지하도록 해도 된다.
이 구성에 의하면, 또한 지정된 어드레스가, 임의의 외부 디바이스에 대해서 실장되어 있지 않은 것을 검출하고, 그 어드레스를 마스터가 인식할 수 있는 기능을 실현하고, 마스터의 성능에 기여하는 효과가 있다.
여기서, 상기 제어부는, 또한, 상기 기입 어드레스 격납 수단 또는 판독 어드레스 격납 수단에 격납된 기입 어드레스 또는 판독 어드레스에 의해서 지정되는 외부 디바이스가 미실장인지의 여부를 판정하고, 미실장인 경우에는, 해당 어드레스를 에러 어드레스로서 상기 판독 데이터 격납 수단에 격납하고, 해당 에러 어드레스를 상기 마스터에 통지하도록 해도 된다.
이 구성에 의하면, 에러 어드레스 격납 수단을 독립적으로 구비할 필요가 없고, 외부 디바이스 액세스 장치를 보다 작게 하고, 코스트를 삭감하는 효과가 있다.
여기서, 상기 외부 디바이스 액세스 장치는, 또한, 상기 마스터로부터의 기입 요구에 따라서, 외부 디바이스로부터 판독 데이터 격납 수단에의 판독을 완료했는지의 여부를 나타내는 격납 동작 상태 신호를 격납하는 격납 동작 상태 유지 수단을 구비하고, 상기 제어부는, 또한, 격납 동작 상태 신호에 기초하여, 상기 마스터로부터 판독 어드레스 격납 수단에의 기입을 규제하도록 해도 된다.
이 구성에 의하면, 또한, 마스터가 외부 디바이스의 격납 동작 상태를 인식하고, 마스터의 액세스 요구 순서를 유지함으로써, 마스터의 성능에 기여하는 효과가 있다.
또, 본 발명의 시스템 LSI는 상기와 같은 수단을 구비한다.
[효과]
본 발명에 의하면, 미디어 처리의 고도화에 따라서 마스터가 고속화하는 경우, 개개에 동작 속도가 다른 외부 디바이스에의 액세스에 있어서, 마스터의 기입 요구 또는 판독 요구시에 마스터 상태에 의존하지 않는 액세스를 실현하고, 외부 디바이스에의 액세스 패널티를 은폐하여 마스터의 성능에의 영향을 줄일 수 있는 효과가 있다.
또한 외부 디바이스에 따라서, 외부 디바이스 액세스 장치의 자원을 조정함으로써, 외부 디바이스에의 액세스의 최적화를 용이하게 실시할 수 있는 효과가 있다.
또 시스템 LSI에 있어서는, 마스터가 외부 디바이스에 액세스하기 위해서 외부 디바이스 액세스 장치를 구비함으로써, 시스템 LSI를 개발할 때마다 마스터를 개변할 필요가 없어져 외부 디바이스 액세스 장치의 개변만으로 충분하기 때문에, 시스템 LSI에 있어서의 마스터의 개발비를 큰 폭으로 저감하는 효과가 있다.
또한 외부 디바이스 상태를 마스터에 전달하는 기능을 실현하고, 마스터의 성능에 기여하는 효과가 있다.
또 외부 디바이스 액세스 장치를 보다 작게 하여 코스트를 삭감하고, 마스터의 성능에 기여하는 효과가 있다.
도 1은, 제1 실시 형태의 시스템 LSI의 구성을 나타내는 블록도.
도 2는, 제1 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
도 3은, 제1 실시 형태의 다른 시스템 LSI의 구성을 나타내는 블록도.
도 4는, 제2 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
도 5는, 제3 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
도 6은, 제4 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
도 7은, 제5 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
도 8은, 제6 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
도 9는, 제7 실시 형태의 외부 디바이스 액세스 장치의 구성을 나타내는 블록도.
*도면의 주요 부분에 대한 부호의 설명*
101 마스터 102 외부 디바이스
103 외부 디바이스 액세스 장치 110 기입 어드레스 격납부
111 기입 데이터 격납부 112 판독 어드레스 격납부
113 판독 데이터 격납부 114 어드레스 제어부
150 어드레스 버스 151 기입 데이터 입력 버스
152 판독 데이터 출력 버스 153 R/W 신호 버스
160 기입 어드레스 161 기입 허가 신호
162 판독 어드레스 163 판독 어드레스 허가 신호
164 판독 데이터 허가 신호 170 기입 어드레스 출력 버스
171 기입 데이터 입력 출력 버스 172 판독 어드레스 출력 버스
173 판독 데이터 입력 버스 215 상태 신호 격납부
254 상태 신호 출력 버스 274 상태 신호 입력 버스
364 판독 데이터 격납부 제어 365 판독 어드레스
372 판독 어드레스 버스 415 미실장 정보 격납부
454 미실장 정보 버스 465 미실장 정보
515 에러 어드레스 격납부 554 에러 어드레스 버스
565 에러 어드레스 664 판독 데이터 격납부 제어
665 에러 어드레스 715 격납 동작 상태 유지부
765 격납 동작 상태
이하, 마스터란 CPU나 마이크로컴퓨터 등, 기입 또는 판독의 제어를 담당하는 장치를 가리키고, 외부 디바이스란 그 CPU나 마이크로컴퓨터 등을 어시스트하는, 코프로세서나 액셀러레이터 등의 장치를 가리키고, 또한 그 장치는 마스터가 어드레스 지정에 의해 액세스 가능한 자원을 갖고 있다고 하고, 실시예를 나타낸다.
〈제1 실시 형태〉
본 발명의 제1 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참조하면서 설명한다.
도 1은, 본 발명의 제1 실시 형태에 있어서의 시스템 LSI를 나타내는 블록도이다. 이 시스템 LSI는 마스터(101)와, 외부 디바이스(102, 102a, 102b,…)와, 외부 디바이스 액세스 장치(103, 103a, 103b,…)를 구비한다. 이 예에서는, 외부 디바이스 액세스 장치는 외부 디바이스에 대응하여 구비된다. 외부 디바이스 액세스 장치(103)는 마스터(101)의 외부 디바이스(102)에의 기입 요구 또는 판독 요구를 받아서, 마스터(101)의 상태에 의존하지 않는 액세스를 실현하고, 마스터(101)에 대해서 외부 디바이스에의 액세스 패널티를 은폐하도록 구성되어 있다. 외부 디바이스 액세스 장치(103a, 103b,…)도 마찬가지이다.
도 2는 본 발명의 제1 실시 형태의 외부 디바이스 액세스 장치(103)의 구성 을 나타내는 블록도이다.
처음에 외부 디바이스 액세스 장치(103)의 구성에 대해서 설명한다.
외부 디바이스 액세스 장치(103)는 마스터(101)와의 사이에서 어드레스 버스(150), 기입 데이터 입력 버스(151), 판독 데이터 출력 버스(152), 기입 판독 제어 신호(이하, R/W 신호라고 한다) 버스(153), 수리 신호(155)를 통해 접속되고, 또, 외부 디바이스(102)와의 사이에서, 기입 어드레스 출력 버스(170), 기입 데이터 출력 버스(171), 판독 어드레스 출력 버스(172), 판독 데이터 입력 버스(173)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(103)는 기입 어드레스 격납부(110), 기입 데이터 격납부(111), 판독 어드레스 격납부(112), 판독 데이터 격납부(113), 어드레스 제어부(114)로 구성된다.
기입 어드레스 격납부(110)는 어드레스 제어부(114)로부터 기입 어드레스(160)와 기입 허가 신호(161)를 입력하고, 격납한 어드레스를 외부 디바이스(102)에 출력한다.
기입 데이터 격납부(111)는 마스터로부터 기입 데이터 입력 버스(151)를 통한 기입 데이터와, 어드레스 제어부(114)로부터 기입 허가 신호(161)를 입력하고, 격납한 데이터를 외부 디바이스(102)에 출력한다.
판독 어드레스 격납부(112)는 어드레스 제어부(114)로부터 판독 어드레스(162)와 판독 어드레스 허가 신호(163)를 입력하고, 격납한 어드레스를 외부 디바이스(102)에 출력한다.
판독 데이터 격납부(113)는 외부 디바이스로부터 판독 데이터 입력 버스(173)를 통한 판독 데이터와, 어드레스 제어부로부터의 판독 데이터 허가 신호(164)를 입력하고, 격납한 데이터를 마스터(101)에 출력한다.
또, 판독 데이터 격납부(113)는 마스터(101)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(114)는 마스터로부터, 어드레스 버스(150)를 통한 어드레스와, R/W 신호 버스(153)를 통한 R/W 신호와, 기입 데이터 입력 버스(151)를 통한 기입 데이터를 입력하고, 기입 어드레스(160)와, 기입 허가 신호(161)를 기입 어드레스 격납부(110)에 출력하고, 기입 허가 신호(161)를 기입 데이터 격납부(111)에 출력하고, 판독 어드레스(162)와 판독 어드레스 허가 신호(163)를 판독 어드레스 격납부(112)에 출력하고, 판독 데이터 허가 신호(164)를 판독 데이터 격납부(113)에 출력한다.
다음에 외부 디바이스 액세스 장치(103)의 동작에 대해 설명한다.
외부 디바이스 액세스 장치(103)의 동작은, 통상의 기입 동작, 미리 외부 디바이스(102)의 데이터를 판독 데이터 격납부(113)에 판독해 두는 동작, 미리 판독 데이터 격납부(113)에 판독해 둔 데이터를 마스터(101)에 출력하는 동작이며, 순서대로, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작으로 한다.
통상 기입 동작은, 마스터(101)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(103)에 어드레스 버스(150)로부터의 어드레스와, R/W 신호 버스(153)로부터의 R/W 신호가 어드레스 제어부(114)에 입력된다.
어드레스 제어부(114)에서는, R/W 신호와, 어드레스 버스(150)로부터의 어드레스가 판독 데이터 격납부(113)에 할당된 어드레스가 아닌 것을 기초로, 통상 기입 동작인 것을 인식하고, 기입 어드레스(160)와 기입 허가 신호(161)를 기입 어드레스 격납부(110)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(161)를 기입 데이터 격납부(111)에 출력하여 기입 데이터 버스(151)로부터의 데이터를 격납시킨다.
격납한 어드레스와 데이터는, 외부 디바이스가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
프리페치 동작은, 마스터(101)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(103)에 어드레스 버스(150)로부터의 어드레스와, R/W 신호 버스(153)로부터의 R/W 신호와, 기입 데이터 버스(151)로부터의 데이터가 어드레스 제어부(114)에 입력된다.
어드레스 제어부(114)에서는, R/W 신호와, 어드레스 버스(150)로부터의 어드레스가 판독 데이터 격납부(113)에 할당된 어드레스인 것을 기초로, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(151)로부터의 데이터를 판독 어드레스로 하여, 판독 어드레스(162)와 판독 어드레스 허가 신호(163)를 판독 어드레스 격납부(112)에 출력하여 어드레스를 격납시킨다.
격납한 어드레스는, 외부 디바이스(102)가 받아들여, 외부 디바이스(102)로부터의 판독 데이터를 판독 데이터 격납부(113)에 격납할 때까지 유지하고, 격납을 완료 후에 프리페치 동작을 완료한다.
프리페치 데이터 판독 동작은, 마스터(101)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(103)에 어드레스 버스(150)로부터의 어드레스와, R/W 신호 버스(153)로부터의 R/W 신호가 어드레스 제어부(114)에 입력된다.
어드레스 제어부(114)에서는, R/W 신호와, 어드레스 버스(150)으로부터의 어드레스가 판독 데이터 격납부(113)에 할당된 어드레스인 것을 기초로, 프리페치 데이터 판독 동작인 것을 인식하고, 판독 데이터 허가 신호(164)를 판독 데이터 격납부(113)에 출력하고, 판독 데이터 버스(152)를 통해 마스터(101)에 출력한다.
마스터(101)가 판독 데이터를 받아들일 때까지 판독 데이터를 유지하고, 접수를 완료 후에 프리페치 리드 동작을 완료한다.
이들 동작을 갖는 것에 의한 이점으로서는, 통상 기입 동작에서는, 마스터(101)로부터의 기입 요구를 외부 디바이스 액세스 장치(103)가 유지하기 때문에, 외부 디바이스의 접수를 기다리는 일 없이 마스터(101)는 기입을 완료시켜 동작하는 것이 가능해지고, 마스터(101)에 의존하는 일 없이, 외부 디바이스(102)에의 기입을 행하는 것이 가능해진다.
프리페치 동작에서는, 마스터(101)로부터의 기입 요구를 사용하여, 미리 외부 디바이스(102)의 데이터를 판독 데이터 격납부(113)에 판독해 두는 동작을 실현함과 동시에, 통상 기입 동작과 같이, 마스터(101)로부터의 기입 요구를 외부 디바이스 액세스 장치(103)가 판독 요구로서 유지하기 때문에, 외부 디바이스의 접수를 기다리는 일 없이 마스터(101)는 기입을 완료시켜 동작하는 것이 가능해지고, 마스터(101)에 의존하는 일 없이, 외부 디바이스(102)로부터의 판독을 행하는 것이 가 능해진다.
프리페치 데이터 판독 동작에서는, 마스터(101)로부터의 판독 요구에 의해, 미리 판독 데이터 격납부(113)에 판독해 둔 데이터를 마스터(101)에 출력하기 때문에, 외부 디바이스(102)에 의존하는 일 없이, 데이터의 판독를 행하는 것이 가능해진다.
또한, 도 1의 시스템 LSI에서는 외부 디바이스 액세스 장치와 외부 디바이스가 1대 1로 대응하고 있지만, 1대 다(多)로 대응하도록 해도 된다. 그 경우의 시스템 LSI의 구성예를 도 3에 나타낸다. 도 3의 외부 디바이스 액세스 장치(1030)는, 복수의 외부 디바이스의 각각의 액세스 레이턴시에 대응하고, 마스터(101)에 대해서 각 외부 디바이스에의 액세스 패널티를 은폐하도록 구성되어 있다.
〈제2 실시 형태〉
본 발명의 제2 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참조하면서 설명한다.
도 4는 본 발명의 제2 실시 형태의 외부 디바이스 액세스 장치 구성도이다.
처음에 외부 디바이스 액세스 장치(203)의 구성에 대해 설명한다.
외부 디바이스 액세스 장치(203)는 마스터(201)와의 사이에 어드레스 버스(250), 기입 데이터 입력 버스(251), 판독 데이터 출력 버스(252), R/W 신호 입력 버스(253), 상태 신호 출력 버스(254), 수리 신호(255)를 통해 접속되고, 또, 외부 디바이스(202)와의 사이에 기입 어드레스 출력 버스(270), 기입 데이터 출력 버스(271), 판독 어드레스 출력 버스(272), 판독 데이터 입력 버스(273), 상태 신 호 입력 버스(274)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(203)는 기입 어드레스 격납부(210), 기입 데이터 격납부(211), 판독 어드레스 격납부(212), 판독 데이터 격납부(213), 어드레스 제어부(214), 상태 신호 격납부(215), 셀렉터(216)로 구성된다.
기입 어드레스 격납부(210)는 어드레스 제어부(214)로부터 기입 어드레스(260)와 기입 허가 신호(261)을 입력하고, 격납한 어드레스를 외부 디바이스(202)에 출력한다.
기입 데이터 격납부(211)는 마스터로부터, 기입 데이터 입력 버스(251)를 통한 기입 데이터와, 어드레스 제어부(214)로부터 기입 허가 신호(261)를 입력하고, 격납한 데이터를 외부 디바이스(202)에 출력한다.
판독 어드레스 격납부(212)는 어드레스 제어부(214)로부터 판독 어드레스(262)와 판독 어드레스 허가 신호(263)를 입력하고, 격납한 어드레스를 외부 디바이스(202)에 출력한다.
판독 데이터 격납부(213)는 외부 디바이스로부터 판독 데이터 입력 버스(273)를 통한 판독 데이터와, 어드레스 제어부(214)로부터의 판독 데이터 허가 신호(264)를 입력하고, 격납한 데이터를 마스터(201)에 출력한다.
또, 판독 데이터 격납부(213)는 마스터(201)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(214)는 마스터로부터, 어드레스 버스(250)를 통한 어드레스와, R/W 신호 버스(253)를 통한 R/W 신호와, 기입 데이터 입력 버스(251)를 통한 기입 데이터를 입력하고, 기입 어드레스(260)와, 기입 허가 신호(261)를 기입 어드레스 격납부(210)에 출력하고, 기입 허가 신호(261)를 기입 데이터 격납부(211)에 출력하고, 판독 어드레스(262)와 판독 어드레스 허가 신호(263)를 판독 어드레스 격납부(212)에 출력하고, 판독 데이터 허가 신호(264)를 판독 데이터 격납부(213)에 출력한다.
상태 신호 격납부(215)는 외부 디바이스로부터 상태 신호 입력 버스(274)를 통한 상태 신호를 입력하고, 격납한 신호를 셀렉터(216)에 출력한다.
셀렉터(216)는 상태 신호 입력 버스(274)를 통해 입력되는 상태 신호와, 상태 신호 격납부(215)에 격납되어 있는 상태 신호를, 판독 데이터 허가 신호(264)로 선택하여, 상태 신호 출력 버스(254)를 통해 마스터(201)에 출력한다.
다음에 외부 디바이스 액세스 장치(203)의 동작에 대해서 설명한다. 제1 발명을 실시하는 형태에서의 설명과 같이, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작이다.
통상 기입 동작은 마스터(201)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(203)에 어드레스 버스(250)로부터의 어드레스와, R/W 신호 버스(253)로부터의 R/W 신호가 어드레스 제어부(214)에 입력된다.
어드레스 제어부(214)에서는, R/W 신호와, 어드레스 버스(250)로부터의 어드레스가 판독 데이터 격납부(213)에 할당된 어드레스는 아닌 것을 기초로, 통상 기입 동작인 것을 인식하고, 기입 어드레스(260)와 기입 허가 신호(261)를 기입 어드레스 격납부(210)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(261)를 기입 데이터 격납부(211)에 출력하여 기입 데이터 버스(251)로부터의 데이터를 격납시킨다.
격납한 어드레스와 데이터는, 외부 디바이스(202)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
또 본 동작시는, 외부 디바이스(202)의 상태를 상태 신호로서 셀렉터(216)에서 선택하고, 직접 마스터(201)에 출력한다.
프리페치 동작은, 마스터(201)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(203)에 어드레스 버스(250)로부터의 어드레스와, R/W 신호 버스(253)로부터의 R/W 신호와, 기입 데이터 버스(251)로부터의 데이터가 어드레스 제어부(214)에 입력된다.
어드레스 제어부(214)에서는, R/W 신호와, 어드레스 버스(250)로부터의 어드레스가 판독 데이터 격납부(213)에 할당된 어드레스인 것을 기초로, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(251)로부터의 데이터를 판독 어드레스로서, 판독 어드레스(262)와 판독 어드레스 허가 신호(263)를 판독 어드레스 격납부(212)에 출력하여 어드레스를 격납시킨다.
격납한 어드레스는, 외부 디바이스가 받아들이고, 외부 디바이스(202)로부터의 판독 데이터를 판독 데이터 격납부(213)에 격납할 때까지 유지하고, 격납을 완료 후에 프리페치 동작을 완료한다.
또 본 동작시는, 외부 디바이스(202) 상태를 상태 신호로서 상태 신호 격납부(215)에 격납한다.
프리페치 데이터 판독 동작은, 마스터(201)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(203)에 어드레스 버스(250)로부터의 어드레스와, R/W 신호 버스(253)로부터의 R/W 신호가 어드레스 제어부(214)에 입력된다.
어드레스 제어부(214)에서는, R/W 신호와, 어드레스 버스(250)로부터의 어드레스가 판독 데이터 격납부(213)에 할당된 어드레스인 것을 기초로, 프리페치 데이터 판독 동작인 것을 인식하고, 판독 데이터 허가 신호(264)를 판독 데이터 격납부(213)에 출력하고, 판독 데이터 버스(252)를 통해 마스터(201)에 출력한다.
또 본 동작시는, 상태 신호 격납부(215)에 격납된 상태 신호를 셀렉터(216)에서 선택하고, 마스터(201)에 출력한다.
이들 동작을 갖는 것에 의한 이점으로서는, 통상 기입 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 외부 디바이스(202)의 상태를 마스터(201)에 보내는 것이 가능해진다.
프리페치 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 프리페치한 시점의 외부 디바이스(202)의 상태를, 상태 신호 격납부(215)에 격납하여 유지해 두는 것이 가능해진다.
프리페치 데이터 판독 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 상태 신호 격납부(215)에 유지하고 있는 프리페치 동작을 완료한 시점의 외부 디바이스(202) 상태를, 마스터(201)에 보내는 것이 가능해진다.
〈제3 실시 형태〉
본 발명의 제3 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참 조하면서 설명한다.
도 5는 본 발명의 제3 실시 형태의 외부 디바이스 액세스 장치 구성도이다.
처음에 외부 디바이스 액세스 장치(303)의 구성에 대해서 설명한다.
외부 디바이스 액세스 장치(303)는, 마스터(301)와의 사이에서 어드레스 버스(350), 기입 데이터 입력 버스(351), 판독 데이터 출력 버스(352), R/W 신호 입력 버스(353), 수리 신호(355)를 통해 접속되고, 또, 외부 디바이스(302)와의 사이에서 기입 어드레스 출력 버스(370), 기입 데이터 출력 버스(371), 판독 어드레스 출력 버스(372), 판독 데이터 입력 버스(373)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(303)는 기입 어드레스 격납부(310), 기입 데이터 격납부(311), 판독 데이터 격납부(313), 어드레스 제어부(314)로부터 구성된다.
기입 어드레스 격납부(310)는 어드레스 제어부(314)로부터 기입 어드레스(360)와 기입 허가 신호(361)를 입력하고, 격납한 어드레스를 외부 디바이스(302)에 출력한다.
기입 데이터 격납부(311)는 마스터로부터, 기입 데이터 입력 버스(351)를 통한 기입 데이터와, 어드레스 제어부(314)로부터 기입 허가 신호(361)를 입력하고, 격납한 데이터를 외부 디바이스(302)에 출력한다.
판독 데이터 격납부(313)는 판독 어드레스(362)와 판독 어드레스 허가 신호(363)를 입력하고, 격납한 어드레스를 외부 디바이스(302)에 출력한다. 그 판독 어드레스보다 외부 디바이스로부터 판독 데이터 입력 버스(373)를 통한 판독 데이 터와, 어드레스 제어부로부터의 판독 데이터 격납부 제어(364)를 입력하고, 격납한 데이터를 마스터(301)에 출력한다.
또, 판독 데이터 격납부(313)는 마스터(301)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(314)는 마스터로부터, 어드레스 버스(350)를 통한 어드레스와, R/W 신호 버스(353)를 통한 R/W 신호와, 기입 데이터 입력 버스(351)를 통한 기입 데이터를 입력하고, 기입 어드레스(360)와, 기입 허가 신호(361)를 기입 어드레스 격납부(310)에 출력하고, 기입 허가 신호(361)를 기입 데이터 격납부(311)에 출력하고, 판독 어드레스(365)와, 판독 데이터 격납부 제어(364)를 판독 데이터 격납부(313)에 출력한다.
다음에 외부 디바이스 액세스 장치(303)의 동작에 대해 설명한다. 제1 발명을 실시하는 형태에서의 설명과 같이, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작이다.
통상 기입 동작은 마스터(301)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(303)에 어드레스 버스(350)로부터의 어드레스와, R/W 신호 버스(353)로부터의 R/W 신호가 어드레스 제어부(314)에 입력된다.
어드레스 제어부(314)에서는, R/W 신호와, 어드레스 버스(350)로부터의 어드레스가 판독 데이터 격납부(313)에 할당된 어드레스는 아닌 것을 기초로, 통상 기입 동작인 것을 인식하고, 기입 어드레스(360)와 기입 허가 신호(361)를 기입 어드레스 격납부(310)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(361)를 기입 데이터 격납부(311)에 출력하여 기입 데이터 버스(351)로부터의 데이터를 격납시킨다.
격납한 어드레스와 데이터는 외부 디바이스(302)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
프리페치 동작은 마스터(301)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(303)에 어드레스 버스(350)로부터의 어드레스와, R/W 신호 버스(353)로부터의 R/W 신호와, 기입 데이터 버스(351)로부터의 데이터가 어드레스 제어부(314)에 입력된다.
어드레스 제어부(314)에서는, R/W 신호와, 어드레스 버스(350)로부터의 어드레스가 판독 데이터 격납부(313)에 할당된 어드레스인 것을 기초로, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(351)로부터의 데이터를 판독 어드레스로서, 판독 어드레스(365)와 판독 데이터 격납부 제어(364)를 판독 데이터 격납부(313)에 출력하여 어드레스를 격납시킨다. 격납한 어드레스는, 외부 디바이스가 받아들여, 외부 디바이스(302)로부터의 판독 데이터를 판독 데이터 격납부(313)에 격납할 때까지 유지하고, 격납을 완료 후에 프리페치 동작을 완료한다.
프리페치 데이터 판독 동작은, 마스터(301)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(303)에 어드레스 버스(350)로부터의 어드레스와, R/W 신호 버스(353)로부터의 R/W 신호가 어드레스 제어부(314)에 입력된다.
어드레스 제어부(314)에서는, R/W 신호와, 어드레스 버스(350)로부터의 어드레스가 판독 데이터 격납부(313)에 할당된 어드레스인 것을 기초로, 프리페치 데이 터 판독 동작인 것을 인식하고, 판독 데이터 격납부 제어(364)를 판독 데이터 격납부(313)에 출력하고, 판독 데이터 버스(352)를 통해 마스터(301)에 출력한다.
마스터(301)가 판독 데이터를 받아들일 때까지 판독 데이터를 유지하고, 접수를 완료 후에 프리페치리드 동작을 완료한다.
이들 동작을 갖는 것에 의한 이점으로서는, 프리페치 동작에서는, 제1 발명을 실시하기 위한 형태 및 제2 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 판독 데이터 격납부 제어(364)를 설치함으로써, 판독 데이터 격납부(313)만으로 프리페치 동작을 실현할 수 있기 때문에, 외부 디바이스 액세스 장치의 면적 증가를 억제하는 것이 가능해진다.
＜제4 실시 형태＞
본 발명의 제4 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참조하면서 설명한다.
도 6은 본 발명의 제4 실시 형태의 외부 디바이스 액세스 장치 구성도이다.
처음에 외부 디바이스 액세스 장치(403)의 구성에 대해 설명한다.
외부 디바이스 액세스 장치(403)는, 마스터(401)와의 사이에서 어드레스 버스(450), 기입 데이터 입력 버스(451), 판독 데이터 출력 버스(452), R/W 신호 입력 버스(453), 미실장 정보 버스(454), 수리 신호(455)를 통해 접속되고, 또, 외부 디바이스(402)와, 기입 어드레스 출력 버스(470), 기입 데이터 출력 버스(471), 판독 어드레스 출력 버스(472), 판독 데이터 입력 버스(473)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(403)는 기입 어드레스 격납부(410), 기입 데 이터 격납부(411), 판독 어드레스 격납부(412), 판독 데이터 격납부(413), 어드레스 제어부(414), 미실장 정보 격납부(415)로 구성된다.
기입 어드레스 격납부(410)는 어드레스 제어부(414)로부터 기입 어드레스(460)와 기입 허가 신호(461)를 입력하고, 격납한 어드레스를 외부 디바이스(402)에 출력한다.
기입 데이터 격납부(411)는 마스터로부터, 기입 데이터 입력 버스(451)를 통한 기입 데이터와, 어드레스 제어부(414)로부터 기입 허가 신호(461)를 입력하고, 격납한 데이터를 외부 디바이스(402)에 출력한다.
판독 어드레스 격납부(412)는 어드레스 제어부(414)로부터 판독 어드레스(462)와, 판독 어드레스 허가 신호(463)를 입력하고, 격납한 어드레스를 외부 디바이스(402)에 출력한다.
판독 데이터 격납부(413)는 외부 디바이스로부터 판독 데이터 입력 버스(473)를 통한 판독 데이터와, 어드레스 제어부로부터의 판독 데이터 허가 신호(464)를 입력하고, 격납한 데이터를 마스터(401)에 출력한다.
또, 판독 데이터 격납부(413)는 마스터(401)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(414)는 마스터로부터, 어드레스 버스(450)를 통한 어드레스와, R/W 신호 버스(453)를 통한 R/W 신호와, 기입 데이터 입력 버스(451)를 통한 기입 데이터를 입력하고, 기입 어드레스(460)와, 기입 허가 신호(461)를 기입 어드레스 격납부(410)에 출력하고, 기입 허가 신호(461)를 기입 데이터 격납부(411)에 출력하고, 판독 어드레스(162)와 판독 어드레스 허가 신호(463)를 판독 어드레스 격납부(412)에 출력하고, 판독 데이터 허가 신호(464)를 판독 데이터 격납부(413)에 출력하고, 미실장 정보(465)를 미실장 정보 격납부(415)에 출력한다.
미실장 정보 격납부(415)는 어드레스 제어부(414)로부터 미실장 정보(465)를 입력하고, 마스터(401)에 미실장 정보 버스(454)를 통해, 격납한 미실장 정보를 출력한다.
다음에 외부 디바이스 액세스 장치(403)의 동작에 대해 설명한다. 제1 발명을 실시하는 형태에서의 설명과 같이, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작이다.
통상 기입 동작은, 마스터(401)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(403)에 어드레스 버스(450)로부터의 어드레스와, R/W 신호 버스(453)로부터의 R/W 신호가 어드레스 제어부(414)에 입력된다.
어드레스 제어부(414)에서는, R/W 신호와, 어드레스 버스(450)로부터의 어드레스가 판독 데이터 격납부(413)에 할당된 어드레스가 아닌 경우에는, 통상 기입 동작인 것을 인식하고, 기입 어드레스(460)와 기입 허가 신호(461)를 기입 어드레스 격납부(410)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(461)를 기입 데이터 격납부(411)에 출력하여 기입 데이터 버스(451)로부터의 데이터를 격납시킨다. 어드레스 버스(450)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우에는, 미실장인 것을 인식하고, 미실장 정보(465)를 미실장 정보 격납부(415)에 격납한다.
어드레스와 데이터를 격납한 경우는, 외부 디바이스(402)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다. 미실장 정보를 격납한 경우는, 마스터(401)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
프리페치 동작은, 마스터(401)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(403)에 어드레스 버스(450)로부터의 어드레스와, R/W 신호 버스(453)로부터의 R/W 신호와, 기입 데이터 버스(451)로부터의 데이터가 어드레스 제어부(414)에 입력된다.
어드레스 제어부(414)에서는 R/W 신호와, 어드레스 버스(450)로부터의 어드레스가 판독 데이터 격납부(413)에 할당된 어드레스인 경우는, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(451)로부터의 데이터를 판독 어드레스로서, 판독 어드레스(462)와 판독 어드레스 허가 신호(463)를 판독 어드레스 격납부(412)에 출력하여 어드레스를 격납시킨다. 어드레스 버스(450)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우, 또는 기입 데이터 버스(451)로부터의 데이터를 어드레스로 했을 때의 어드레스가 실장되어 있지 않은 어드레스의 경우는, 미실장인 것을 인식하고, 미실장 정보(465)를 미실장 정보 격납부(415)에 격납한다.
어드레스를 격납한 경우는, 외부 디바이스가 받아들여, 외부 디바이스(402)로부터의 판독 데이터를 판독 데이터 격납부(413)에 격납할 때까지 유지하고, 격납을 완료 후에 프리페치 동작을 완료한다. 미실장 정보를 격납한 경우는, 마스터(401)가 받아들일 때까지 유지하고, 접수를 완료 후에 프리페치 동작을 완료한 다.
프리페치 데이터 판독 동작은 마스터(401)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(403)에 어드레스 버스(450)로부터의 어드레스와, R/W 신호 버스(453)로부터의 R/W 신호가 어드레스 제어부(414)에 입력된다.
어드레스 제어부(414)에서는, R/W 신호와, 어드레스 버스(450)로부터의 어드레스가 판독 데이터 격납부(413)에 할당된 어드레스인 경우는, 프리페치 데이터 판독 동작인 것을 인식하고, 판독 데이터 허가 신호(464)를 판독 데이터 격납부(413)에 출력하여, 판독 데이터 버스(452)를 통해 마스터(401)에 출력한다. 어드레스 버스(450)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우는, 미실장인 것을 인식하고, 미실장 정보(465)를 미실장 정보 격납부(415)에 격납한다.
어드레스를 격납한 경우는, 마스터(401)가 판독 데이터를 받아들일 때까지 판독 데이터를 유지하고, 접수를 완료 후에 프리페치리드 동작을 완료한다. 미실장 정보를 격납한 경우는, 마스터(401)가 받아들일 때까지 유지하고, 접수를 완료 후에 프리페치 동작을 완료한다.
이들 동작을 갖는 것에 의한 이점으로서는, 통상 기입 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 마스터(401)로부터의 어드레스 지정에 대해서, 실장되어 있는지의 여부를 판정하고 미실장 정보로서 보냄으로써, 마스터(401)에 의존하는 일 없이, 외부 디바이스(402)에 대한 실장, 미실장을 용이하게 설정하는 것이 가능해진다.
프리페치 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하 여, 마스터(401)로부터의 어드레스 지정, 데이터에 대해서, 실장되어 있는지의 여부를 판정하고 미실장 정보로서 보냄으로써, 마스터(401)에 의존하는 일 없이, 외부 디바이스(402), 판독 데이터 격납부(413)에 할당하는 어드레스에 대한 실장, 미실장을 용이하게 설정하는 것이 가능해진다.
프리페치 데이터 판독 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 마스터(401)로부터의 어드레스 지정에 대해서, 실장되어 있는지의 여부를 판정하고 미실장 정보로서 보냄으로써, 마스터(401)에 의존하는 일 없이, 판독 데이터 격납부(413)에 할당하는 어드레스에 대한 실장, 미실장을 용이하게 설정하는 것이 가능해진다.
〈제5 실시 형태〉
본 발명의 제5 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참조하면서 설명한다.
도 7은 본 발명의 제5 실시 형태의 외부 디바이스 액세스 장치 구성도이다.
처음에 외부 디바이스 액세스 장치(503)의 구성에 대해 설명한다.
외부 디바이스 액세스 장치(503)는 마스터(501)와의 사이에서 어드레스 버스(550), 기입 데이터 입력 버스(551), 판독 데이터 출력 버스(552), R/W 신호 입력 버스(553), 에러 어드레스 버스(554), 수리 신호(555)를 통해 접속되고, 또, 외부 디바이스(502)와의 사이에서, 기입 어드레스 출력 버스(570), 기입 데이터 출력 버스(571), 판독 어드레스 출력 버스(572), 판독 데이터 입력 버스(573)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(503)는 기입 어드레스 격납부(510), 기입 데이터 격납부(511), 판독 어드레스 격납부(512), 판독 데이터 격납부(513), 어드레스 제어부(514), 에러 어드레스 격납부(515)로 구성된다.
기입 어드레스 격납부(510)는 어드레스 제어부(514)로부터 기입 어드레스(560)와 기입 허가 신호(561)를 입력하고, 격납한 어드레스를 외부 디바이스(502)에 출력한다.
기입 데이터 격납부(511)는 마스터로부터, 기입 데이터 입력 버스(551)를 통한 기입 데이터와, 어드레스 제어부(514)로부터 기입 허가 신호(561)를 입력하고, 격납한 데이터를 외부 디바이스(502)에 출력한다.
판독 어드레스 격납부(512)는 어드레스 제어부(514)로부터 판독 어드레스(562)와 판독 어드레스 허가 신호(563)를 입력하고, 격납한 어드레스를 외부 디바이스(502)에 출력한다.
판독 데이터 격납부(513)는 외부 디바이스로부터 판독 데이터 입력 버스(573)를 통한 판독 데이터와, 어드레스 제어부로부터의 판독 데이터 허가 신호(564)를 입력하고, 격납한 데이터를 마스터(501)에 출력한다.
또, 판독 데이터 격납부(513)는 마스터(501)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(514)는 마스터로부터, 어드레스 버스(550)를 통한 어드레스와, R/W 신호 버스(553)를 통한 R/W 신호와, 기입 데이터 입력 버스(551)를 통한 기입 데이터를 입력하고, 기입 어드레스(560)와, 기입 허가 신호(561)를 기입 어드 레스 격납부(510)에 출력하고, 기입 허가 신호(561)를 기입 데이터 격납부(511)에 출력하고, 판독 어드레스(562)와 판독 어드레스 허가 신호(563)를 판독 어드레스 격납부(512)에 출력하고, 판독 데이터 허가 신호(564)를 판독 데이터 격납부(513)에 출력하고, 에러 어드레스(565)를 에러 어드레스 격납부(515)에 출력한다.
에러 어드레스 격납부(515)는 어드레스 제어부(514)로부터 에러 어드레스(565)를 입력하고, 마스터(501)에 에러 어드레서 버스(554)를 통해, 격납한 에러 어드레스를 출력한다.
다음에 외부 디바이스 액세스 장치(503)의 동작에 대해 설명한다. 제1 발명을 실시하는 형태에서의 설명과 같이, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작이다.
통상 기입 동작은, 마스터(501)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(503)에 어드레스 버스(550)로부터의 어드레스와, R/W 신호 버스(553)로부터의 R/W 신호가 어드레스 제어부(514)에 입력된다.
어드레스 제어부(514)에서는, R/W 신호와, 어드레스 버스(550)로부터의 어드레스가 판독 데이터 격납부(513)에 할당된 어드레스가 아닌 경우에는, 통상 기입 동작인 것을 인식하고, 기입 어드레스(560)와 기입 허가 신호(561)를 기입 어드레스 격납부(510)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(561)를 기입 데이터 격납부(511)에 출력하여 기입 데이터 버스(551)로부터의 데이터를 격납시킨다. 어드레스 버스(550)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우에는, 미실장인 것을 인식하고, 그 어드레스를 에러 어드레스(565)로서 에러 어드 레스 격납부(515)에 격납한다.
어드레스와 데이터를 격납한 경우는, 외부 디바이스(502)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다. 에러 어드레스를 격납한 경우는, 마스터(501)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
프리페치 동작은, 마스터(501)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(503)에 어드레스 버스(550)로부터의 어드레스와, R/W 신호 버스(553)로부터의 R/W 신호와, 기입 데이터 버스(551)로부터의 데이터가 어드레스 제어부(514)에 입력된다.
어드레스 제어부(514)에서는, R/W 신호와, 어드레스 버스(550)로부터의 어드레스가 판독 데이터 격납부(513)에 할당된 어드레스인 경우는, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(551)로부터의 데이터를 판독 어드레스로서, 판독 어드레스(562)와 판독 어드레스 허가 신호(563)를 판독 어드레스 격납부(512)에 출력하여 어드레스를 격납시킨다. 어드레스 버스(550)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우, 또는 기입 데이터 버스(551)로부터의 데이터를 어드레스로 했을 때의 어드레스가 실장되어 있지 않은 어드레스의 경우는, 미실장인 것을 인식하고, 그 어드레스를 에러 어드레스(565)로서 에러 어드레스 격납부(515)에 격납한다.
어드레스를 격납한 경우는, 외부 디바이스가 받아들이고, 외부 디바이스(502)로부터의 판독 데이터를 판독 데이터 격납부(513)에 격납할 때까지 유지하 고, 격납을 완료 후에 프리페치 동작을 완료한다. 에러 어드레스를 격납한 경우는, 마스터(501)가 받아들일 때까지 유지하고, 접수를 완료 후에 프리페치 동작을 완료한다.
프리페치 데이터 판독 동작은, 마스터(501)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(503)에 어드레스 버스(550)로부터의 어드레스와, R/W 신호 버스(553)로부터의 R/W 신호가 어드레스 제어부(514)에 입력된다.
어드레스 제어부(514)에서는, R/W 신호와, 어드레스 버스(550)로부터의 어드레스가 판독 데이터 격납부(513)에 할당된 어드레스인 경우는, 프리페치 데이터 판독 동작인 것을 인식하고, 판독 데이터 허가 신호(564)를 판독 데이터 격납부(513)에 출력하여, 판독 데이터 버스(552)를 통해 마스터(501)에 출력한다. 어드레스 버스(550)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우는, 미실장인 것을 인식하고, 그 어드레스를 에러 어드레스(565)로서 에러 어드레스 격납부(515)에 격납한다.
어드레스를 격납한 경우는, 마스터(501)가 판독 데이터를 받아들일 때까지 판독 데이터를 유지하고, 접수를 완료 후에 프리페치리드 동작을 완료한다. 에러 어드레스를 격납한 경우는, 마스터(501)가 받아들일 때까지 유지하고, 접수를 완료 후에 프리페치 동작을 완료한다.
이들 동작을 갖는 것에 의한 이점으로서는, 통상 기입 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 마스터(501)로부터의 어드레스 지정에 대해서, 실장되어 있는지의 여부를 판정하고 에러 어드레스로서 보냄으로써, 마스터(501)는 용이하게 에러 어드레스를 아는 것이 가능해지고, 예를 들면 디버그 시 등에 유효하게 된다.
프리페치 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 마스터(501)로부터의 어드레스 지정, 데이터에 대해서, 실장되어 있는지의 여부를 판정하고 에러 어드레스로서 보냄으로써, 마스터(501)는 용이하게 에러 어드레스를 아는 것이 가능해지고, 예를 들면 디버그 시 등에 유효하게 된다.
프리페치 데이터 판독 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 마스터(501)로부터의 어드레스 지정에 대해서, 실장되어 있는지의 여부를 판정하고 에러 어드레스로서 보냄으로써, 마스터(501)는 용이하게 에러 어드레스를 아는 것이 가능해지고, 예를 들면 디버그 시 등에 유효하게 된다.
〈제6 실시 형태〉
본 발명의 제6 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참조하면서 설명한다.
도 8은 본 발명의 제6 실시 형태의 외부 디바이스 액세스 장치 구성도이다.
처음에 외부 디바이스 액세스 장치(603)의 구성에 대해 설명한다.
외부 디바이스 액세스 장치(603)는 마스터(601)와, 어드레스 버스(650), 기입 데이터 입력 버스(651), 판독 데이터 출력 버스(652), R/W 신호 입력 버스(653), 에러 어드레스 버스(654)를 통해 접속하고, 외부 디바이스(602)와, 기입 어드레스 출력 버스(670), 기입 데이터 출력 버스(671), 판독 어드레스 출력 버스(672), 판독 데이터 입력 버스(673)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(603)는 기입 어드레스 격납부(610), 기입 데이터 격납부(611), 판독 어드레스 격납부(612), 판독 데이터 격납부(613), 어드레스 제어부(614)로 구성된다.
기입 어드레스 격납부(610)는 어드레스 제어부(614)로부터 기입 어드레스(660)와 기입 허가 신호(661)를 입력하고, 격납한 어드레스를 외부 디바이스(602)에 출력한다.
기입 데이터 격납부(611)는 마스터로부터, 기입 데이터 입력 버스(651)를 통한 기입 데이터와, 어드레스 제어부(614)로부터 기입 허가 신호(661)를 입력하고, 격납한 데이터를 외부 디바이스(602)에 출력한다.
판독 어드레스 격납부(612)는 어드레스 제어부(614)로부터 판독 어드레스(662)와, 판독 어드레스 허가 신호(663)를 입력하고, 격납한 어드레스를 외부 디바이스(602)에 출력한다.
판독 데이터 격납부(613)는 외부 디바이스로부터 판독 데이터 입력 버스(673)를 통한 판독 데이터와, 어드레스 제어부로부터의 판독 데이터 격납부 제어(664)와, 에러 어드레스(665)를 입력하고, 격납한 데이터 또는 에러 어드레스를 마스터(601)에 출력한다.
또, 판독 데이터 격납부(613)는 마스터(601)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(614)는 마스터로부터, 어드레스 버스(650)를 통한 어드레스와, R/W 신호 버스(653)를 통한 R/W 신호와, 기입 데이터 입력 버스(651)를 통한 기입 데이터를 입력하고, 기입 어드레스(660)와, 기입 허가 신호(661)를 기입 어드레스 격납부(610)에 출력하고, 기입 허가 신호(661)를 기입 데이터 격납부(611)에 출력하고, 판독 어드레스(662)와, 판독 어드레스 허가 신호(663)를 판독 어드레스 격납부(612)에 출력하고, 판독 데이터 격납부 제어(664)를 판독 데이터 격납부(613)에 출력하고, 에러 어드레스(665)를 판독 데이터 격납부(613)에 출력한다.
다음에 외부 디바이스 액세스 장치(603)의 동작에 대해 설명한다. 제1 발명을 실시하는 형태에서의 설명과 같이, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작이다.
통상 기입 동작은 마스터(601)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(603)에 어드레스 버스(650)로부터의 어드레스와, R/W 신호 버스(653)로부터의 R/W 신호가 어드레스 제어부(614)에 입력된다.
어드레스 제어부(614)에서는, R/W 신호와, 어드레스 버스(650)로부터의 어드레스가 판독 데이터 격납부(613)에 할당된 어드레스가 아닌 경우에는, 통상 기입 동작인 것을 인식하고, 기입 어드레스(660)와 기입 허가 신호(661)를 기입 어드레스 격납부(610)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(661)를 기입 데이터 격납부(611)에 출력하여 기입 데이터 버스(651)로부터의 데이터를 격납시킨다. 어드레스 버스(650)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우에는, 미실장인 것을 인식하고, 그 어드레스를 판독 데이터 격납부(613)에 격납한다.
어드레스와 데이터를 격납한 경우는, 외부 디바이스(602)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다. 에러 어드레스를 격납한 경우는, 마스터(601)가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
프리페치 동작은 마스터(601)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(603)에 어드레스 버스(650)로부터의 어드레스와, R/W 신호 버스(653)로부터의 R/W 신호와, 기입 데이터 버스(651)로부터의 데이터가 어드레스 제어부(614)에 입력된다.
어드레스 제어부(614)에서는, R/W 신호와, 어드레스 버스(650)로부터의 어드레스가 판독 데이터 격납부(613)에 할당된 어드레스인 경우는, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(651)로부터의 데이터를 판독 어드레스로서, 판독 어드레스(662)와, 판독 어드레스 허가 신호(663)를 판독 어드레스 격납부(612)에 출력하여 어드레스를 격납시킨다. 어드레스 버스(650)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우, 또는 기입 데이터 버스(651)로부터의 데이터를 어드레스로 했을 때의 어드레스가 실장되어 있지 않은 어드레스의 경우는, 미실장인 것을 인식하고, 그 어드레스를 에러 어드레스로서 에러 어드레스 격납부(615)에 격납한다.
어드레스를 격납한 경우는, 외부 디바이스가 받아들이고, 외부 디바이스(602)로부터의 판독 데이터를 판독 데이터 격납부(613)에 격납할 때까지 유지하고, 격납을 완료 후에 프리페치 동작을 완료한다. 에러 어드레스를 격납한 경우는, 마스터(601)가 받아들일 때까지 유지하고, 접수를 완료 후에 프리페치 동작을 완료한다.
프리페치 데이터 판독 동작은, 마스터(601)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(603)에 어드레스 버스(650)로부터의 어드레스와, R/W 신호 버스(653)로부터의 R/W 신호가 어드레스 제어부(614)에 입력된다.
어드레스 제어부(614)에서는, R/W 신호와, 어드레스 버스(650)로부터의 어드레스가 판독 데이터 격납부(613)에 할당된 어드레스인 경우는, 프리페치 데이터 판독 동작인 것을 인식하고, 판독 데이터 허가 신호(664)를 판독 데이터 격납부(613)에 출력하여, 판독 데이터 버스(652)를 통해 마스터(601)에 출력한다. 어드레스 버스(650)로부터의 어드레스가 실장되어 있지 않은 어드레스의 경우는, 미실장인 것을 인식하고, 미실장 정보로서 미실장 정보 격납부(615)에 격납한다.
어드레스를 격납한 경우는, 마스터(601)가 판독 데이터를 받아들일 때까지 판독 데이터를 유지하고, 접수를 완료 후에 프리페치리드 동작을 완료한다. 에러 어드레스를 격납한 경우는, 마스터(601)가 받아들일 때까지 유지하고, 접수를 완료 후에 프리페치 동작을 완료한다.
이들 동작을 갖는 것에 의한 이점으로서는, 통상 기입 동작에서는, 제1 발명을 실시하기 위한 형태 및 제5 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 판독 데이터 격납부(613)만으로 마스터(601)에 에러 어드레스를 보내는 것을 실현할 수 있기 때문에, 외부 디바이스 액세스 장치의 면적 증가를 억제하는 것이 가능해진다.
프리페치 동작에서는, 제1 발명을 실시하기 위한 형태 및 제5 발명을 실시하 기 위한 형태에 기재의 이점에 더하여, 판독 데이터 격납부(613)만으로 마스터(601)에 에러 어드레스를 보내는 것을 실현할 수 있기 때문에, 외부 디바이스 액세스 장치의 면적 증가를 억제하는 것이 가능해진다.
프리페치 데이터 판독 동작에서는, 제1 발명을 실시하기 위한 형태 및 제5 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 판독 데이터 격납부(613)만으로 마스터(601)에 에러 어드레스를 보내는 것을 실현할 수 있기 때문에, 외부 디바이스 액세스 장치의 면적 증가를 억제하는 것이 가능해진다.
〈제7 실시 형태〉
본 발명의 제7 실시 형태의 외부 디바이스 액세스 장치에 대해서, 도면을 참조하면서 설명한다.
도 9는 본 발명의 제7 실시 형태의 외부 디바이스 액세스 장치 구성도이다.
처음에 외부 디바이스 액세스 장치(703)의 구성에 대해 설명한다.
외부 디바이스 액세스 장치(703)는 마스터(701)와, 어드레스 버스(750), 기입 데이터 입력 버스(751), 판독 데이터 출력 버스(752), R/W 신호 입력 버스(753)를 통해 접속하고, 외부 디바이스(702)와, 기입 어드레스 출력 버스(770), 기입 데이터 출력 버스(771), 판독 어드레스 출력 버스(772), 판독 데이터 입력 버스(773)를 통해 접속된다.
또, 외부 디바이스 액세스 장치(703)는 기입 어드레스 격납부(710), 기입 데이터 격납부(711), 판독 어드레스 격납부(712), 판독 데이터 격납부(713), 어드레스 제어부(714), 격납 동작 상태 유지부(715)로 구성된다.
기입 어드레스 격납부(710)는 어드레스 제어부(714)로부터 기입 어드레스(760)와, 기입 허가 신호(761)를 입력하고, 격납한 어드레스를 외부 디바이스(702)에 출력한다.
기입 데이터 격납부(711)는 마스터로부터, 기입 데이터 입력 버스(751)를 통한 기입 데이터와, 어드레스 제어부(714)로부터 기입 허가 신호(761)를 입력하고, 격납한 데이터를 외부 디바이스(702)에 출력한다.
판독 어드레스 격납부(712)는 어드레스 제어부(714)로부터 판독 어드레스(762)와, 판독 어드레스 허가 신호(763)를 입력하고, 격납한 어드레스를 외부 디바이스(702)에 출력한다.
판독 데이터 격납부(713)는 외부 디바이스로부터 판독 데이터 입력 버스(773)를 통한 판독 데이터와, 어드레스 제어부로부터의 판독 데이터 허가 신호(764)를 입력하고, 격납한 데이터를 마스터(701)에 출력한다.
또, 판독 데이터 격납부(713)는 마스터(701)가 갖는 액세스 공간에 할당된 어드레스를 갖는다.
어드레스 제어부(714)는 마스터로부터, 어드레스 버스(750)를 통한 어드레스와, R/W 신호 버스(753)를 통한 R/W 신호와, 기입 데이터 입력 버스(751)를 통한 기입 데이터를 입력하고, 기입 어드레스(760)와, 기입 허가 신호(761)를 기입 어드레스 격납부(710)에 출력하고, 기입 허가 신호(761)를 기입 데이터 격납부(711)에 출력하고, 판독 어드레스(762)와 판독 어드레스 허가 신호(763)를 판독 어드레스 격납부(712)에 출력하고, 판독 데이터 허가 신호(764)를 판독 데이터 격납부(713) 와 격납 동작 상태 유지부(715)에 출력한다.
격납 동작 유지부(715)는 외부 디바이스로부터 판독 데이터 입력 버스(773)를 통한 판독 데이터와, 판독 어드레스 격납부(712)로부터의 어드레스와, 어드레스 제어부(714)로부터 판독 데이터 허가 신호(764)를 입력하고, 어드레스 제어부(714)에 격납 동작 상태(765)를 출력한다.
다음에 외부 디바이스 액세스 장치(703)의 동작에 대해서 설명한다. 제1 발명을 실시하는 형태에서의 설명과 같이, 통상 기입 동작, 프리페치 동작, 프리페치 데이터 판독 동작이다.
통상 기입 동작은 마스터(701)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(703)에 어드레스 버스(750)로부터의 어드레스와, R/W 신호 버스(753)로부터의 R/W 신호가 어드레스 제어부(714)에 입력된다.
어드레스 제어부(714)에서는, R/W 신호와, 어드레스 버스(750)로부터의 어드레스가 판독 데이터 격납부(713)에 할당된 어드레스는 아닌 것을 기초로, 통상 기입 동작인 것을 인식하고, 기입 어드레스(760)와, 기입 허가 신호(761)를 기입 어드레스 격납부(710)에 출력하여 어드레스를 격납시키고, 기입 허가 신호(761)를 기입 데이터 격납부(711)에 출력하여 기입 데이터 버스(751)로부터의 데이터를 격납시킨다.
격납한 어드레스와 데이터는, 외부 디바이스가 받아들일 때까지 유지하고, 접수를 완료 후에 통상 기입 동작을 완료한다.
프리페치 동작은 마스터(701)로부터의 기입 요구에 따라서, 외부 디바이스 액세스 장치(703)에 어드레스 버스(750)로부터의 어드레스와, R/W 신호 버스(753)로부터의 R/W 신호와, 기입 데이터 버스(751)로부터의 데이터가 어드레스 제어부(714)에 입력된다.
어드레스 제어부(714)에서는, R/W 신호와, 어드레스 버스(750)로부터의 어드레스가 판독 데이터 격납부(713)에 할당된 어드레스인 것을 기초로, 프리페치 동작인 것을 인식하고, 기입 데이터 버스(751)로부터의 데이터를 판독 어드레스로서, 판독 어드레스(762)와 판독 어드레스 허가 신호(763)를 판독 어드레스 격납부(712)에 출력하여 어드레스를 격납시킨다.
격납한 어드레스는 외부 디바이스(702)에 출력함과 동시에, 격납 동작 중인 것을 나타내기 위해서 격납 동작 상태 유지부(715)에도 출력하고, 격납 동작 중인 것을 유지시킨다. 출력한 어드레스는 외부 디바이스(702)가 받아들이고, 외부 디바이스(702)로부터의 판독 데이터를 판독 데이터 격납부(713)에 격납할 때까지 유지하고, 격납을 완료 후에, 격납 동작 상태 유지부(715)에 유지시키고 있던 격납 동작 중인 것을 취소하고, 프리페치 동작을 완료한다.
프리페치 데이터 판독 동작은 마스터(701)로부터의 판독 요구에 따라서, 외부 디바이스 액세스 장치(703)에 어드레스 버스(750)로부터의 어드레스와, R/W 신호 버스(753)로부터의 R/W 신호가 어드레스 제어부(714)에 입력된다.
어드레스 제어부(714)에서는, R/W 신호와, 어드레스 버스(750)로부터의 어드레스가 판독 데이터 격납부(713)에 할당된 어드레스인 것과, 격납 동작 상태 유지부(715)로부터의 격납 동작 상태(765)를 기초로, 프리페치 데이터 판독 동작인 것, 또한 이전에 마스터(701)가 요구한 프리페치 동작 중이 아닌 것을 인식한 경우는, 판독 데이터 허가 신호(764)를 판독 데이터 격납부(713)에 출력하고, 판독 데이터 버스(752)를 통해 마스터(701)에 출력한다.
마스터(701)가 판독 데이터를 받아들일 때까지 판독 데이터를 유지하고, 접수를 완료 후에 프리페치리드 동작을 완료한다.
프리페치 데이터 판독 동작인 것, 또한 이전에 마스터(701)가 요구한 프리페치 동작 중인 경우에는, 외부 디바이스 액세스 장치(703)는 마스터(701)로부터의 프리페치 데이터 판독 동작을 받아들이지 않고, 마스터(701)를 대기시킨다.
이들 동작을 갖는 것에 의한 이점으로서는, 프리페치 데이터 판독 동작에서는, 제1 발명을 실시하기 위한 형태에 기재의 이점에 더하여, 이전에 마스터(701)가 요구한 프리페치 동작 중인 경우에는, 프리페치 데이터 판독 동작을 받아들이지 않기 때문에, 미리 외부 디바이스(702)의 데이터를 판독 데이터 격납부(713)에 판독해 두기 전의 데이터를 판독하는 것을 막고, 마스터(701)가 요구하는 명령 순서대로 동작하는 것을 보장하는 것이 가능해진다.
또한, 본 발명의 구성은 상기에 상술된 구성에 한정되지 않는다. 예를 들면, 제2 실시 형태로부터 제7 실시 형태에 있어서, 도 1과 같이 1개의 마스터에 대해 복수의 외부 디바이스 액세스 장치와 복수의 외부 디바이스를 구비하는 구성이어도, 도 3과 같이 1개의 마스터에 대해 1개의 외부 디바이스 액세스 장치와 복수의 외부 디바이스를 구비하는 구성이어도 된다. 또, 외부 디바이스 액세스 장치는 기입 어드레스 격납부, 기입 데이터 격납부, 판독 어드레스 격납부, 판독 데이터 격납부, 어드레스 제어부, 상태 신호 격납부, 미실장 정보 격납부, 에러 어드레스 격납부, 격납 동작 상태 유지부를 복수 구비하고 있어도 된다.
본 발명에 관한 외부 디바이스 액세스 장치는, 마스터와 외부 디바이스간의 액세스에 관해서, 마스터의 상태에 의존하지 않는 액세스를 실현하여, 액세스 패널티를 저감하고, 마스터의 성능에의 영향을 저감할 수 있는 효과가 있고, 마스터와 외부 디바이스를 구비하는 시스템 LSI에 유용하다. 또 마스터에 대해서, 외부 디바이스의 구성에 의존하지 않고 외부 디바이스를 용이하게 확장할 수 있기 때문에, 시스템 LSI에 있어서 마스터를 범용적으로 이용하는 경우에는, 마스터를 개변할 필요가 생기지 않기 때문에, 개발비를 큰 폭으로 삭감할 수 있는 것이 유용하다.

Claims (8)

  1. 마스터로부터 외부 디바이스에의 액세스를 제어하는 외부 디바이스 액세스 장치로서,
    상기 마스터로부터의 외부 디바이스에의 기입 요구에 따라서, 기입 어드레스를 격납하기 위한 기입 어드레스 격납 수단과,
    상기 기입 요구에 따라서, 기입 데이터를 격납하기 위한 기입 데이터 격납 수단과,
    상기 마스터로부터 액세스 가능하고, 판독 어드레스를 격납하기 위한 판독 어드레스 격납 수단과,
    상기 마스터로부터 액세스 가능하고, 외부 디바이스로부터 판독된 데이터를 격납하기 위한 판독 데이터 격납 수단과,
    상기 마스터로부터의 기입 요구 또는 판독 요구와 어드레스 지정에 따라서, 외부 디바이스에의 액세스를 제어하는 제어 수단을 구비하고,
    상기 제어 수단은,
    상기 마스터로부터 외부 디바이스에의 기입 요구에 따라서, 마스터로부터의 기입 어드레스와 기입 데이터를 각각 기입 어드레스 격납 수단과 기입 데이터 격납 수단에 격납함과 동시에, 마스터에 수리 신호를 출력하고, 또한, 해당 기입 어드레스에 의해서 지정되는 외부 디바이스에 대해서, 해당 기입 데이터를 기입하고,
    마스터에 의해서 상기 판독 어드레스 격납 수단에 판독 어드레스가 격납되었 을 때, 해당 판독 어드레스에 의해서 지정되는 외부 디바이스로부터 데이터를 판독하고, 상기 판독 데이터 격납 수단에 격납하는 것을 특징으로 하는 외부 디바이스 액세스 장치.
  2. 청구항 1에 있어서, 상기 외부 디바이스로부터 출력되는 상태 신호를 격납하는 상태 신호 격납 수단을 더 구비하고,
    상기 제어부는, 또한,
    상기 기입 데이터 격납 수단에 격납된 데이터를 외부 디바이스에 기입함과 동시에, 상기 외부 디바이스로부터 출력되는 상기 상태 신호를 상기 상태 신호 격납 수단에 격납하고,
    상기 판독 어드레스 격납 수단에 격납된 어드레스에 의해서 지정되는 외부 디바이스로부터 데이터를 판독하여 상기 판독 데이터 격납 수단에 격납함과 동시에, 상기 외부 디바이스로부터 출력되는 상태 신호를 상기 상태 신호 격납 수단에 격납하고,
    상기 상태 신호 격납 수단은 격납하고 있는 상태 신호를 상기 마스터에 출력하는 것을 특징으로 하는 외부 디바이스 액세스 장치.
  3. 청구항 1에 있어서,
    상기 판독 어드레스 격납 수단 및 상기 판독 데이터 격납 수단 대신에, 그것들을 겸용하는 어드레스/데이터 격납 수단을 구비하는 것을 특징으로 하는 외부 디 바이스 액세스 장치.
  4. 청구항 1에 있어서,
    상기 기입 어드레스 또는 상기 판독 어드레스가, 미실장의 외부 디바이스의 어드레스인지의 여부를 나타내는 미실장 정보를 격납하기 위한 미실장 정보 격납 수단을 구비하고,
    상기 제어부는, 또한, 상기 기입 어드레스 격납 수단 또는 판독 어드레스 격납 수단에 격납된 기입 어드레스 또는 판독 어드레스에 의해서 지정되는 외부 디바이스가 미실장인지의 여부를 판정하고, 미실장인 경우에는, 상기 미실장 정보 격납 수단에 미실장 정보를 격납하고, 해당 미실장 정보를 상기 마스터에 통지하는 것을 특징으로 하는 외부 디바이스 액세스 장치.
  5. 청구항 1에 있어서,
    미실장의 외부 디바이스의 어드레스를 에러 어드레스로서 격납하기 위한 에러 어드레스 격납 수단을 더 구비하고,
    상기 제어부는, 또한, 상기 기입 어드레스 격납 수단 또는 판독 어드레스 격납 수단에 격납된 기입 어드레스 또는 판독 어드레스에 의해서 지정되는 외부 디바이스가 미실장인지의 여부를 판정하고, 미실장인 경우에는, 해당 어드레스를 에러 어드레스로서 상기 에러 어드레스 격납 수단에 격납하고, 해당 에러 어드레스를 상기 마스터에 통지하는 것을 특징으로 하는 외부 디바이스 액세스 장치.
  6. 청구항 1에 있어서,
    상기 제어부는, 또한, 상기 기입 어드레스 격납 수단 또는 판독 어드레스 격납 수단에 격납된 기입 어드레스 또는 판독 어드레스에 의해서 지정되는 외부 디바이스가 미실장인지의 여부를 판정하고, 미실장인 경우에는, 해당 어드레스를 에러 어드레스로서 상기 판독 데이터 격납 수단에 격납하고, 해당 에러 어드레스를 상기 마스터에 통지하는 것을 특징으로 하는 외부 디바이스 액세스 장치.
  7. 청구항 1에 있어서,
    상기 마스터로부터의 기입 요구에 따라서, 외부 디바이스로부터 판독 데이터 격납 수단에의 판독를 완료했는지의 여부를 나타내는 격납 동작 상태 신호를 격납하는 격납 동작 상태 유지 수단을 더 구비하고,
    상기 제어부는, 또한, 격납 동작 상태 신호에 기초하여, 상기 마스터로부터 판독 어드레스 격납 수단에의 기입을 규제하는 것을 특징으로 하는 외부 디바이스 액세스 장치.
  8. 마스터와,
    청구항 1 내지 청구항 7 중 어느 한 항에 기재된 외부 디바이스 액세스 장치와,
    상기 마스터로부터 외부 디바이스 액세스 장치를 통해 액세스되는 외부 디바 이스를 구비하는 시스템 LSI.
KR1020077025387A 2005-06-15 2006-06-06 외부 디바이스 액세스 장치 Ceased KR20070122228A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005175677 2005-06-15
JPJP-P-2005-00175677 2005-06-15

Publications (1)

Publication Number Publication Date
KR20070122228A true KR20070122228A (ko) 2007-12-28

Family

ID=37532167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025387A Ceased KR20070122228A (ko) 2005-06-15 2006-06-06 외부 디바이스 액세스 장치

Country Status (7)

Country Link
US (1) US7685351B2 (ko)
EP (1) EP1895425A4 (ko)
JP (2) JP4688822B2 (ko)
KR (1) KR20070122228A (ko)
CN (1) CN100587678C (ko)
TW (1) TW200708967A (ko)
WO (1) WO2006134804A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100108189A (ko) * 2008-01-28 2010-10-06 파나소닉 주식회사 직교 변환 장치 및 집적 회로
US20100318707A1 (en) * 2008-02-08 2010-12-16 Panasonic Corporation External device access apparatus, control method thereof, and system lsi
KR20120115854A (ko) * 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 리페어 방법과 이를 이용한 집적회로
CN103970687B (zh) * 2013-02-05 2017-11-10 中兴通讯股份有限公司 一种访问地址处理系统及方法
US9934117B2 (en) * 2015-03-24 2018-04-03 Honeywell International Inc. Apparatus and method for fault detection to ensure device independence on a bus
CN108153703A (zh) * 2016-12-05 2018-06-12 深圳市中兴微电子技术有限公司 一种外设访问方法和装置
EP4092556A1 (en) * 2021-05-20 2022-11-23 Nordic Semiconductor ASA Bus decoder

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2618624B1 (fr) * 1987-07-24 1992-04-30 Michel Servel Systeme de commutation de multiplex temporels hybrides a memoire tampon optimisee
US5003465A (en) * 1988-06-27 1991-03-26 International Business Machines Corp. Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device
JPH0512190A (ja) 1991-07-09 1993-01-22 Fujitsu Ltd 転送情報制御方式
US5768548A (en) * 1992-04-15 1998-06-16 Intel Corporation Bus bridge for responding to received first write command by storing data and for responding to received second write command by transferring the stored data
EP0574598A1 (de) * 1992-06-13 1993-12-22 International Business Machines Corporation Datenpufferspeicher
JPH06110823A (ja) 1992-09-28 1994-04-22 Fuji Xerox Co Ltd バス変換システムおよびバッファ装置
EP0601715A1 (en) * 1992-12-11 1994-06-15 National Semiconductor Corporation Bus of CPU core optimized for accessing on-chip memory devices
JPH08288965A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd スイッチングシステム
JP3061106B2 (ja) * 1996-02-28 2000-07-10 日本電気株式会社 バスブリッジおよびそれを備えた計算機システム
JP3206528B2 (ja) * 1997-11-17 2001-09-10 日本電気株式会社 バスブリッジ回路
JP3711432B2 (ja) * 1998-04-15 2005-11-02 セイコーエプソン株式会社 周辺処理装置およびその制御方法
US6366973B1 (en) * 1999-05-03 2002-04-02 3Com Corporation Slave interface circuit for providing communication between a peripheral component interconnect (PCI) domain and an advanced system bus (ASB)
US6546451B1 (en) * 1999-09-30 2003-04-08 Silicon Graphics, Inc. Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller
JP4097883B2 (ja) * 2000-07-04 2008-06-11 松下電器産業株式会社 データ転送装置および方法
JP4464029B2 (ja) 2001-04-19 2010-05-19 キヤノン株式会社 情報処理方法および制御プログラムおよび情報処理装置および周辺装置および応答方法および代理応答装置およびネットワークシステム
US20030093604A1 (en) * 2001-11-14 2003-05-15 Lee Terry Ping-Chung Method of error isolation for shared PCI slots
JP2004139361A (ja) * 2002-10-18 2004-05-13 Sony Corp ダイレクトメモリアクセス装置およびその制御方法
JP4089459B2 (ja) 2003-02-18 2008-05-28 日本電気株式会社 不在装置通知手段を備えた接続状態検出システム
KR100505689B1 (ko) * 2003-06-11 2005-08-03 삼성전자주식회사 송수신 흐름에 따라 공유 버퍼 메모리의 할당량을제어하는 송수신 네트워크 제어기 및 그 방법
US7213092B2 (en) * 2004-06-08 2007-05-01 Arm Limited Write response signalling within a communication bus

Also Published As

Publication number Publication date
CN100587678C (zh) 2010-02-03
CN101198940A (zh) 2008-06-11
JP4688822B2 (ja) 2011-05-25
US20090037779A1 (en) 2009-02-05
EP1895425A4 (en) 2009-03-18
WO2006134804A1 (ja) 2006-12-21
US7685351B2 (en) 2010-03-23
JPWO2006134804A1 (ja) 2009-01-08
TW200708967A (en) 2007-03-01
JP2010244580A (ja) 2010-10-28
EP1895425A1 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
US20070255872A1 (en) Bus system and semiconductor integrated circuit
KR20070122228A (ko) 외부 디바이스 액세스 장치
JP6005392B2 (ja) ルーティングのための方法及び装置
US8250260B2 (en) Method, arrangement, data processing program and computer program product for exchanging message data in a distributed computer system
WO2009098737A1 (ja) 外部デバイスアクセス装置、その制御方法及びシステムｌｓｉ
US8312216B2 (en) Data processing apparatus and data processing method
US6349370B1 (en) Multiple bus shared memory parallel processor and processing method
US20120254552A1 (en) Memory access remapping
US20080209085A1 (en) Semiconductor device and dma transfer method
US20010007114A1 (en) Control apparatus and control method
JPH11232213A (ja) 入出力装置におけるデータ転送方式
JP3897028B2 (ja) 情報処理システム、共有データ処理方法、共有データ処理プログラム
JPS592058B2 (ja) 記憶装置
JP2005107873A (ja) 半導体集積回路
JPH11184761A (ja) リードモディファイライト制御システム
JPH1011387A (ja) 情報処理装置
CN1610895A (zh) 一种用于把外部存储器访问转换成处理核心中局部存储器访问的方法和设备
JP2008123333A5 (ko)
JP3204185B2 (ja) Ｉ／ｏリード制御装置及び方法
JP3056169B2 (ja) データ送受信方式とその方法
JP2752834B2 (ja) データ転送装置
KR101192285B1 (ko) 통신시스템에서 모듈간 인터페이스 장치 및 방법
JP2000122968A (ja) 入出力キャッシュメモリ及びその制御方法
JP2001331370A (ja) マイクロコンピュータ
JPH10269170A (ja) バス接続装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20071101

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090728

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20091130

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090728

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I