KR20070084240A - 비휘발성 메모리 장치 및 이의 리프레싱 방법 - Google Patents

Abstract

본 발명은 행 및 열로 배열된 복수의 메모리 셀(100,200)을 가진 메모리 어레이(10,20)와, 메모리 셀의 행에 결합되는 비트 라인 도체(12,22)와, 복수의 비트 라인 도체(12,22)에 결합되는 입력단을 가지며, 복수의 비트 라인 도체(12,22) 상의 각각의 아날로그 신호 레벨에 대한 평균 레벨을 결정하도록 배치되는 평균화 회로(11,21)와, 평균화 회로(11,21)에 결합되며, 평균 레벨을 모니터링하고 평균 레벨이 사전결정된 성향을 나타내면 리프레시 명령을 출력하도록 배치되는 모니터링 회로(13,23)와, 모니터링 회로(13,23)에 결합되며, 리프레시 명령에 응답하여 복수의 메모리 셀(100,200) 중 적어도 하나의 선택을 리프레싱하도록 배치되는 리프레시 회로(15,25)를 포함하는 비휘발성 메모리 장치에 관한 것이다.

Description

비휘발성 메모리 장치 및 이의 리프레싱 방법{MEMORY DEVICE AND METHOD PROVIDING AN AVERAGE THRESHOLD BASED REFRESH MECHANISM}

본 발명은 비휘발성 메모리 장치에 관한 것으로, 보다 구체적으로는 EPROM, 플래시 메모리 등과 같은 전기적으로 프로그래밍 가능하고 소거가능한 비휘발성 반도체 메모리 장치에 관한 것이다. 또한 이러한 비휘발성 메모리 장치의 리프레싱 방법에 관한 것이기도 하다.

비휘발성 메모리 장치는 종래 기술에 알려져 있다. 예컨대, EPROM 또는 플래시 메모리는 통상적으로 재프로그래밍이 제한되는 데이터의 반영구 저장이 필요하였던 애플리케이션에서 사용되었다. 그러나, 현재 EPROM 및 플래시 메모리를 자기 디스크 및 다른 영구 저장 매체로 대체하려 함에 따라, 메모리의 신뢰성 및 이용가능성에 대한 요구가 높아진다.

이러한 알려진 메모리 장치는 행과 열로 이루어진 2차원 행렬을 형성하도록 배열된 복수의 메모리 셀을 가진 메모리 어레이를 포함한다. 여기서 각 메모리 셀은 게이트가 워드 라인(행)에 접속되고, 드레인은 비트 라인(열)에 접속되며, 소스 는 소스 라인에 접속된 플로팅 게이트 전계 효과 트랜지스터를 포함한다. 비트 라인은 전형적으로 계수 k의 열들로 그룹화되어 k 비트 길이를 가진 2진 워드를 형성한다. 동일한 워드 라인에 접속된 셀들은 플래시 메모리의 물리적 페이지를 형성하므로, 복수의 2진 워드를 포함하게 된다. 메모리 어레이는 소스 라인이 전기적으로 접속되는 페이지 세트에 의해 형성되는 섹터로 분할된다.

일반적으로, 이러한 메모리 장치의 각 메모리 셀은 기록 동안 영향을 받을 수 있고 판독 동안 감지될 수 있는 몇몇 보존된 물리량을 사용하여 약간의 데이터를 저장한다. 다수의 프로그래밍 가능한 메모리에서, 물리량은 전기적으로 절연된 전극 상의 전하이다. 예컨대, 플래시 메모리의 경우에, 트랜지스터는 일반적으로 플로팅 게이트로 지칭되는 추가 폴리실리콘 영역을 포함한다. 데이터는 이러한 플로팅 게이트 내의 사전정의된 전하량의 제한을 통해 기억된다. 보다 구체적으로, 유전체 영역을 통해 기판으로부터 플로팅 게이트로 전달되는 전하는 소스-드레인 채널의 도전율 및 전계 효과 트랜지스터의 임계 전압에 영향을 미친다. 물리적으로, 플로팅 게이트 내의 상이한 전하량의 제한 때문에, 임계 전압의 차이와 소스-드레인 전류의 차이는 서로 다른 로직 상태(예컨대, "0", "1",...; "로우", "하이",...)를 정의하는 데 사용될 수 있다. 그러나, 여기서 물리량은 예컨대, 자화가능 물질의 자화, 강유전성 물질의 분극, 저항 등을 포함하는 광범위한 의미로 이해되어야 한다.

각 메모리 셀은 물리량 값에 의존하는 전기적 신호를 생성하는 변환 메커니즘을 구비한다. 감지 메커니즘은 비트 라인에 전기적 신호를 공급한다. 보다 일 반적으로, 비트 라인은 숫자(digit), 전형적으로 2진 숫자, 즉, 비트를 나타내는 신호를 전달하는 라인으로 이해되어야 하지만, q>2인 q-ary 숫자를 배제하지는 않는다. 결과적인 비트 라인 상의 전기적 신호는 본질적으로 아날로그 신호, 즉, 연속적인 값의 범위 중 어느 하나를 가정할 수 있는 신호이다. 이는 아날로그 물리량을 사용하여 데이터를 나타내는 메모리 셀의 경우에 당연하지만, 교차 커플링 인버터를 가진 SRAM 셀과 같이 데이터를 불연속 상태로 저장하는 셀의 경우에도, 셀의 구동 강도가 비트 라인 상의 신호에 영향을 주는 다른 요인에 비해 비교적 낮으므로, 비트 라인 상의 전기적 신호는 흔히 아날로그 특성을 가진다.

따라서, 감지 회로는 비트 라인에 접속되어 비트 라인 상의 아날로그 전기적 신호를, 2개(이상)의 이산 로직 값 중 어느 값이 2개(이상)의 개별 범위 중 하나로부터의 신호 값을 출력함으로써 검출되었음을 나타내는 이산 로직 신호로 변환한다. 하나의 로직 값 또는 다른 로직 값 중 어느 것이 출력되어야 하는지를 구별하기 위해, 감지 회로는 비트 라인 상의 아날로그 전기적 신호와 기준 레벨을 비교한다. 비트 라인 상의 아날로그 전기적 신호가 기준 레벨 이상인지 이하인지 여부에 따라서, 감지 회로는 제 1 또는 제 2 로직 레벨을 각각 나타내는 디지털 신호를 출력한다. 이로써, 기준 레벨은 셀에 저장된 데이터와 관련이 없는 요인이 감지 결과에 영향을 주지 않도록 주의해서 설정되어야 한다.

"표준" 조건 하에서, 예컨대, 2-상태 메모리 셀은 마진이 기준 레벨 이하로 충분하면 소거되고, 마진이 기준 레벨 이상으로 충분하면 프로그래밍된다. 기술 발전 때문에, 플래시 메모리와 같은 메모리 장치는 점유된 실리콘 영역에 있어서 상당히 소형이므로, 동일한 실리콘 영역에 대해 상당히 큰 저장 용량을 가진다는 장점이 있다. 그러나, 감소하는 메모리 셀 크기 때문에, 긴 기억 주기 이후 및/또는 메모리 어레이의 동일한 위치 내의 메모리 셀에 대한 빈번한 판독, 기록 및 소거 액세스 이후에 결함이나 고장의 영향을 받기 쉽다. 예컨대, 플래시 메모리에서, 플로팅 게이트로부터 또는 플로팅 게이트로 전하가 누설된다. 따라서, 플로팅 게이트 트랜지스터 메모리 셀의 임계 전압은 변할 수 있다. 메모리 셀의 임계 전압의 변동은 부분적으로 노화 때문이지만, 각각의 메모리 셀 내에 동요(perturbation)를 생성하는 메모리 어레이의 인접 영역에서의 정규 동작(소거, 프로그래밍 또는 판독)으로 인한 압박과 같은 환경 조건 때문이기도 하다. 예컨대, 다른 페이지의 메모리 셀은 비트 라인에 직접 접속되고, 액세스 트랜지스터의 보호를 받지 않는다. 메모리 셀들은 사용자가 소거 및 프로그래밍 사이클을 수행하는 이웃하는 페이지의 셀에 인가되는 프로그래밍 전압을 그들의 드레인 상에 반복하여 수신하여, 그들의 플로팅 게이트에 트랩핑되는(trapped) 전하의 단계적인 변형을 야기할 것이다. 이러한 동요 때문에 임계 전압이 프로그래밍 레벨로부터 변할 때, 의도된 메모리 상태의 판독 신뢰도는 손상될 수 있다. 초기 단계에서, 이들 "소프트 에러(soft error)"는 메모리 장치의 정규 동작 동안에 쉽게 검출될 정도로 심각하지 않다. 그러나, 변동이 기준 레벨 이상으로 계속되도록 허용되면, 소프트 에러는 결국 판독 에러를 산출할 것이다.

따라서, 예컨대, 미국 특허 제 5,532,962 호에서, 플래시 메모리에 대한 리프레시 메커니즘은 모든 개별 메모리 셀의 임계 전압 중 어느 것이 각 워드를 프로 그래밍한 후 또는 다수의 워드 프로그래밍 사이클 이후 메모리 어레이에서 체크되는지에 따라 청구된다. 보다 구체적으로, 셀은 셀의 마진이 유지되는지를 판단하도록 테스트되어, 임의의 각 셀의 임계 전압이 허용된 기준값 이하로 떨어지면, 그 특정 메모리 영역 내의 모든 메모리 셀이 재프로그래밍된다. 그러나, 전체 메모리 어레이에서 이러한 유형의 체킹 프로세스의 단점은, 그 영역 내의 다른 셀은 여전히 괜찮지만, 리프레싱 동작을 제어하는 마이크로컨트롤러를 불필요하게 점유함으로써 메모리의 동작이 상당히 느려진다는 것이다. 또한, 이것은 이들 정확하게 기능하는 셀에 대한 가외의 마손(wear)을 야기하고 과프로그래밍(over-programming)도 야기할 수 있다.

미국 특허 제 6,714,453 호에서, 리프레시 메커니즘은 메모리 셀을 페이지 방식으로만(only page-wise) 리프레싱 또는 재프로그래밍하고, 플로팅 게이트 트랜지스터의 적어도 하나의 행에 의해 형성된 비휘발성 카운터를 증가시켜 리프레시 동작을 모니터링함으로써 상술한 단점을 해결하려하는 것으로 설명된다. 그러나, 이러한 해결책도 특히, 페이지 내의 한 셀이 오동작함에 따라 리프레시 동작을 끊임없이 야기하는 경우에 상술한 문제점으로 인해 손상된다.

따라서 본 발명의 목적은 비휘발성 메모리 장치 및 개선된 리프레시 메커니즘을 고려하는 이러한 장치의 리프레싱 방법을 제공하는 것이다.

본 발명의 제 1 측면에 따르면, 이러한 목적은 행 및 열로 배열된 복수의 메모리 셀을 가진 메모리 어레이와, 메모리 셀의 행에 결합되는 비트 라인 도체와, 복수의 비트 라인 도체에 결합되는 입력단을 가지며, 복수의 비트 라인 도체 상의 각각의 아날로그 신호 레벨에 대한 평균 레벨을 결정하도록 배치되는 평균화 회로와, 평균화 회로에 결합되며, 평균 레벨을 모니터링하고 평균 레벨이 사전결정된 성향을 나타내면 리프레시 명령을 출력하도록 배치되는 모니터링 회로와, 모니터링 회로에 결합되며, 리프레시 명령에 응답하여 복수의 메모리 셀 중 적어도 하나의 선택을 리프레싱하도록 배치되는 리프레시 회로를 포함하는 비휘발성 메모리 장치에 의해 달성된다.

이전의 모든 방안에서 리프레시 동작은 임의의 셀의 아날로그 메모리 셀 출력 성향에 의해 트리거링되었지만, 본 발명은 셀 그룹의 메모리 셀 콘텐츠의 평균 레벨이 사전결정된 성향을 나타내면 메모리 셀 그룹에서의 리프레싱 동작도 트리거링될 수 있다는 구현에 기초한다. 원칙적으로, 사전결정된 성향은 이러한 셀 그룹(또는 복수의 셀)의 임의의 비정상적인 검출가능 성향일 수 있다. 예컨대, 오동작중인 셀과 같이, 각각의 셀에 대해 너무 늦게 이루어지는 리프레싱의 결과는 대부분 결과적인 데이터 에러가 에러 정정 코드 또는 알고리즘(ECC)에 의해 정정될 수 있으므로 받아들여질 수 있다. 이러한 방법으로, 단일 오동작 셀로 인해 리프레시 빈도가 불필요하게 높아지는 것을 방지할 수 있다. 또한,높은 리프레시 빈도에 기인하는 메모리 셀의 조기 마손이 방지된다.

본 발명은 각 비트 라인 도체 상의 2진 비트 신호에 대한 정보를 출력하는 셀을 가진 메모리뿐만 아니라 q-ary 신호(q>2)를 출력하는 셀을 가진 메모리에도 적용될 수 있다. 후자의 경우에, 적어도 2개의 평균 레벨은 평균 회로에 의해 출력되고, 모니터링 회로에 의해 모니터링된다. 용어 비트 라인 도체는 q>2인 q 레벨로부터 선택된 신호를 전달할 수 있지만, 이러한 사양으로 유지될 것이다.

원칙적으로, 평균 레벨은 임의의 복수의 아날로그 신호 레벨로부터, 즉, 전체 페이지까지의 한 쌍의 메모리 셀로부터 유도될 수 있다. 바람직하게는, 예컨대, 8개의 비트, 64개의 비트, 128개의 비트 이상에 대한 비트 라인 도체와 같은 워드 내의 모든 비트에 대한 비트 라인 도체, 또는 메모리 행렬로부터의 실질적으로 모든 비트 라인 도체는 평균화하는 데 사용된다. 연속적으로 판독되는 다수의 페이지에 대해 평균화하는 것도 가능하다. 평균화를 위해 판독되는 셀이 많아질수록, 평균 레벨은 단일 셀 이동에 비해 더욱 강해질 것이다. 이와 달리, 다수의 평균화 셀은 ECC 용량이 초과하지 않으며 오류가 있는 데이터가 확실히 정정될 수 있도록, 셀의 오동작이 인식되지 않을 확률을 제한하기 위해 너무 커서는 안 된다.

평균화 회로 입력단은 복수의 비트 라인 도체에 직접 또는 간접적으로, 또는 양자 모두로 결합될 수 있다. (필요하다면) 이러한 수단에 의해, 복수의 비트 라인 도체 상의 아날로그 신호 레벨의 선택이 실행될 수 있다. 따라서, 가장 광범위한 의미의 평균 레벨은 비트 라인 상의 선택된 임의의 아날로그 신호 (서브) 세트의 평균 레벨을 포함한다. 특히, 2진 메모리 장치에서, "전체" 평균 레벨, 2진수 "1" 상태를 나타내는 아날로그 신호의 평균 "하이" 레벨 및 2진수 "0" 상태를 나타내는 아날로그 신호의 평균 "로우" 레벨은 이하에 보다 상세히 설명되는 바와 같이 모니터링될 수 있다. 또한, 이들 평균 레벨 중 하나 이상 및 전부는 이들의 상대적인 성향을 모니터링하기 위해 연속적으로 또는 병렬식으로 결정될 수 있다. 이러한 이론은 (q>2인 q-ary 숫자를 저장할 수 있는) 2개 이상의 로직 상태를 가진 메모리 셀에 간단히 전달될 수 있다. 이에 따라, 임의의 로직 상태 또는 상태 그룹을 나타내는 아날로그 신호의 평균 레벨은 리프레시 동작을 초기화하기 위해 선택될 수 있다.

본 발명의 제 1 측면의 다른 전개를 구성하는 제 2 측면에 따르면, 모니터링 회로는 사전결정된 임계치를 수신하고, 평균 레벨과 임계치를 비교하며, 비교 결과에 따라 리프레시 명령을 출력하도록 또한 배치된다.

따라서, 평균 레벨을 모니터링하는 한 가지 방법은 그 평균 레벨과 사전결정된 임계치를 비교하는 것이다. 예컨대, 임계치는 룩업 테이블로부터 획득된 다른 처리를 위한 디지털 값이거나, 아날로그 신호로서 직접 공급될 수 있다. 1 대신에 평균값의 차동 모니터링 및/또는 상이한 로직 상태에 할당되는 평균값 모니터링을 고려하는 몇몇 임계치가 제공될 수도 있다. 또한, 단일 임계치가 입력될 수 있고, 사전결정된 관계에 따라 다수의 임계치가 추론될 수 있다.

(평균화를 위해 선택된 신호에 따라) 상이한 방법으로 비교할 수 있다. 예컨대, 평균 레벨이 임계치 이하로 떨어지면 메모리 어레이의 범위가 재프로그래밍될 수 있도록 리프레시 명령이 출력될 수 있다. 다른 실시예에서, 제 1 로직 상태에 할당되는 제 1 평균 레벨이 제 1 임계치 이하로 떨어지고 제 2 로직 상태에 할당되는 제 2 평균 레벨이 제 2 임계치를 초과하면 리프레시 명령이 출력될 수 있다.

본 발명의 제 1 또는 제 2 측면의 다른 전개를 구성하는 제 3 측면에 따르면, 비휘발성 메모리 장치는 복수의 비트 라인 도체에 결합되고, 복수의 비트 라인 도체 상의 각각의 아날로그 신호 레벨 -적어도 하나의 사전결정된 로직 상태의 데이터 신호에 할당됨- 로부터 선택되도록 배치되는 선택 수단을 더 포함함하며, 이로써 평균화 회로는 선택 수단에 결합되고, 선택 수단에 의해 선택된 각각의 아날로그 신호 레벨에 대해 선택된 평균 레벨을 결정하도록 배치된다.

이러한 실시예에서, 평균화 회로는 선택 수단을 경유하여 복수의 비트 라인 도체에 간접적으로 결합된다. 이것은 다른 모니터링/비교를 위해 하나 이상의 선택된 로직 상태를 나타내는 아날로그 신호를 선택적으로 평균화하는 것을 고려한다.

본 발명의 제 3 측면의 다른 전개를 구성하는 제 4 측면에 따르면, 모니터링 회로는 선택된 평균 레벨과 복수의 모든 비트 라인 도체 상의 각각의 아날로그 신호 레벨에 대해 결정된 전체 평균 레벨을 비교하고, 그 비교 결과에 따라 리프레시 명령을 출력하도록 배치된다.

여기서 전체 평균 레벨과 하나의 선택된 평균 레벨 사이의 상대적인 성향이 모니터링된다. 전체 평균 레벨을 결정하기 위해, 복수의 모든 비트 라인 도체 상의 각각의 아날로그 신호 레벨은 선택 수단을 우회하거나 평균화 회로, 선택 회로의 배치 및 접속가능성에 따라 선택 수단을 통해 전달될 수 있다.

본 발명의 제 4 측면의 다른 전개를 구성하는 제 5 및 제 6 측면에 따른 2진 메모리의 경우에, 선택 수단은 "하이" 데이터 신호(로직 "1" 상태를 나타냄)에 할당되는 신호를 전달하는 비트 라인 도체 또는 "로우" 데이터 신호(로직 "0" 상태를 나타냄)에 할당되는 신호를 전달하는 비트 라인 도체를 선택할 수 있다. 결과적으로, 평균화 회로는 평균 "하이" 레벨 또는 평균 "로우" 레벨 및 "전체" 평균 레벨을 각각 결정하도록 배치된다. 모니터링 회로는 평균 "하이"/"로우" 레벨과 전체 평균 레벨을 비교하는데, 즉, 모니터링 회로는 사전결정된 임계치를 수신하도록 또한 배치될 수 있고, 예컨대, 평균 "하이" 레벨과 전체 평균 레벨 간의 차이 및 전체 평균 레벨과 평균 "로우" 레벨 간의 차이가 각각 사전결정된 임계치 이하로 떨어지면, 리프레시 명령이 출력될 수 있다.

본 발명의 제 3 측면의 다른 전개를 구성하는 제 7 측면에 따르면, 모니터링 회로는 선택된 평균 레벨과 다른 선택된 평균 레벨을 비교하고, 그 비교 결과에 따라 리프레시 명령을 출력하도록 배치된다.

여기서 예컨대, 2개의 서로 다른 로직 상태에 할당되는 선택된 평균 레벨들 간의 상대적인 성향이 모니터링된다. 아날로그 신호는 선택 회로의 배치에 따라 연속적 또는 병렬식으로 선택될 수 있다.

본 발명의 제 7 측면의 다른 전개를 구성하는 제 8 측면에 따른 플래시 메모리와 같은 비휘발성 2진 메모리 장치의 경우에, 선택 수단은 복수의 비트 라인 도체 상의 각각의 아날로그 신호 레벨 -"로우" 데이터 신호(로직 "0" 상태를 나타냄) 및 "하이" 데이터 신호(로직 "1" 상태를 나타냄)에 할당됨- 로부터 선택하도록 배치된다. 평균화 회로는 선택 수단에 의해 선택된 각각의 아날로그 신호 레벨에 대한 평균 "로우" 레벨 및 평균 "하이" 레벨을 결정하도록 배치된다. 모니터링 회로는 사전결정된 임계치를 수신하고, 평균 "하이" 레벨과 평균 "로우" 레벨 간의 차이가 임계치 이하로 떨어지면 리프레시 명령을 출력하도록 또한 배치된다.

본 발명의 제 1 내지 제 8 측면 중 어느 하나의 다른 전개를 구성하는 제 9 측면에 따르면, 비휘발성 메모리 장치는 비트 라인 도체에 결합되며, 각기 복수의 비트 라인 도체로부터의 각각의 아날로그 신호와 평균화 수단에 의한 평균 레벨 출력을 비교함으로써, 각각의 데이터 신호를 형성하도록 배치되는 감지 수단을 더 포함한다.

이것은 2004년 7월 27일과 2004년 4월 22일에 출원한 선출원들 제 EP04103588.2 및 동일한 소유자의 EP 04101675.9에서 제안된 바와 같이 고체 상태 메모리에 대한 비트 검출기 메커니즘을 야기한다. 이러한 메커니즘은 본질적으로 모든 가능한 워드의 선택된 서브세트로부터의 워드만이 사용되면 사용자 숫자(전형적으로 비트)를 채널 숫자(전형적으로 비트)로 변환하는 DC 프리 코딩 방식을 사용한다. 이들 워드는 각각의 로직 레벨에서 다수의 숫자(전형적으로 비트) 간의 순 차이가 0 내지 워드 내의 비트 라인 수인 사전결정된 범위의 서브 범위 내에 존재하도록 선택된다. 바람직하게, 2진 시스템의 경우에, 이들은 채널 비트의 절반이 로직 상태 "1"이고, 채널 비트의 다른 절반은 로직 상태 "0"이도록 선택된다. 평균화 수단은 결과적으로 "로우" 및 "하이" 데이터 신호에 할당되는 이상적인 아날로그 신호 레벨들 사이의 대략 중간에 배치되는 "전체" 평균 레벨 신호를 출력한다.

이러한 실시예에 따른 전체 평균 레벨은 리프레시 동작을 트리거링하는 데 이용될 수 있고, 감지 회로에 대한 기준 레벨(이하에 최적 검출 임계치로도 지칭됨)과 동일한 레벨로서 비트 라인 상의 아날로그 전기적 신호를 하나의 로직 값 또는 다른 (비트 검출)에 할당하는 데 이용될 수 있다. 이와 달리, 비트 검출에 대한 임의의 방법으로 최적 검출 임계치가 결정되면, 본 발명에 따른 메모리 리프레시 메커니즘을 적용하는 추가 하드웨어 비용은 거의 없다.

본 발명의 제 10 측면에 따른 이상의 목적은 복수의 메모리 셀로부터 아날로그 출력 신호를 수신하는 단계와, 메모리 셀로부터의 각각의 아날로그 출력 신호 레벨에 대한 평균 레벨을 결정하는 단계와, 평균 레벨을 모니터링하는 단계와, 평균 레벨이 사전결정된 성향을 나타내면 리프레시 명령을 출력하는 단계와, 리프레시 명령에 응답하여 복수의 메모리 셀 중 적어도 하나의 선택을 리프레싱하는 단계를 포함하는 비휘발성 메모리 장치의 리프레싱 방법에 의해 또한 달성된다.

본 발명의 이상 및 다른 목적, 특징 및 이점은 첨부하는 도면과 함께 후속하는 본 발명의 바람직한 실시예에 대한 설명으로부터 자명해질 것이다.

도 1은 본 발명의 제 1 실시예에 따른 메모리 장치의 블록도를 도시한다.

도 2는 본 발명의 제 2 실시예에 따른 메모리 장치의 블록도를 도시한다.

도 3은 리프레시 동작을 트리거링하는 사전결정된 임계 레벨 및 "전체" 평균 레벨 성향을 도시하는 도면이다.

도 4는 평균 "하이" 레벨 및 평균 "로우" 레벨 성향을 도시하는 도면이다.

도 5는 평균 "하이" 레벨 및 "전체" 평균 레벨 성향을 도시하는 도면이다.

도 6은 "전체" 평균 레벨 및 평균 "로우" 레벨 성향을 도시하는 도면이다.

도 1은 메모리 셀(100)(하나의 참조 번호로만 제공됨)의 행 및 열로 이루어진 행렬을 포함하는 메모리 어레이(10)를 가진 전자 회로를 도시한다. 셀(100)의 각 열은 각각의 비트 라인 도체(12)에 결합된다. 비트 라인 도체(12)는 각각의 감지 수단(감지 증폭기)(14)의 제 1 입력단 및 평균화 회로(11)의 입력단에 결합된다. 평균화 회로(11)는 감지 증폭기(14)의 제 2 입력단 및 모니터링 회로(13)의 제 1 입력단에 공통으로 결합된 출력단을 구비한다. 모니터링 회로(13)의 제 2 입력단은 화살표(19)로 나타낸 기준값의 입력용으로 도시된다. 모니터링 회로(13)의 출력단은 리프레시 회로(15)에 결합된다. 리프레시 회로는 알려진 방식으로 리프레시 동작을 실행하기 위해 메모리 어레이(10)에 결합된다. 감지 증폭기(14)는 워드 변환 회로(17)를 경유하여, 처리 회로(18)에 결합된 출력단을 구비한다. 전형적으로, 도 1의 전체 회로는 단일 반도체 집적 회로에 집적된다.

동작시에, 각 메모리 셀(100)은 각각의 2진 값에 대한 정보를 아날로그 물리적 특성 값의 형태, 예컨대, 전기적으로 절연된 전극에 존재하는 전하량 형태 또는 자기 물질의 자화 형태 등으로 저장한다. 예컨대, 셀의 행 또는 행의 일부로부터 정보가 판독되어야 할 때, 복수의 셀(100)은 회로(도시 생략)를 어드레싱함으로써 선택된다. 이에 응답하여, 선택된 셀은 전기적 신호에 따른 정보를 예컨대, 비트 라인 도체(12) 상의 전압의 형태로 인가한다. 셀로부터의 전기적 신호가 비트 라인 도체(12) 상의 전류이면, 비트 라인 도체(12)와 평균화 회로(11)와 감지 증폭기(14)의 제 1 입력단들 사이에 전류 복제 회로도 제공될 수 있다. 이어서 평균화 회로(11)는 감지 증폭기(14)의 제 2 입력단들에 각각 서로 동일한 기준 전류를 공급한다. 전류 복제 회로[전류 복제 회로가 어딘가에 도시되어 있는가? 그들은 왜 번호를 가지는가? 이 번호는 도 2의 번호 매김으로 개입된다.]는 예컨대, 이중 출력 전류 미러 회로로 구현될 수 있다.

본 실시예에 따르면, 평균화 회로(11)는 전기적 신호(전류 및/또는 전압)를 수신하고, 평균화 회로(11)에 접속된 모든 비트 라인 도체(12) 상의 전기적 신호의 평균값에 대응하는 전기적 신호를 출력한다. 이러한 평균 레벨은 한편으로는 입력 임계치(19)와 평균 레벨을 비교함으로써 평균 레벨의 성향을 모니터링하기 위해 모니터링 회로(13)에 공급된다. 다른 한편으로는, 평균화 회로(11)는 기준 레벨 선택 회로와 동시에 동작한다. 평균 레벨은 비트 라인 도체(12) 상의 아날로그 신호와 이 평균 레벨을 비교함으로써 데이터 신호를 형성하는 기준 레벨로서 감지 증폭기(14)에 공급된다. 이를 위해, (전체) 평균 레벨이 메모리에 저장된 콘텐츠의 영향을 많이 받지 않는다는 것을 확인하는 것이 중요하다. 따라서, 본질적으로 사용자 비트를 채널 비트로 변환하는 DC 프리 코딩 방식이 사용되어야 한다. 평균화 회로(11)는 메모리(10)에 저장된 워드 내의 비트 콘텐츠에 기초하여 비트 라인 도체(12) 상의 전기적 신호의 평균을 결정한다. 워드는 메모리 어드레스가 선택될 때 감지 증폭기(14)에 전기적 신호를 병렬로 인가하는 셀(100)의 콘텐츠에 의해 정 의된다. 메모리(10) 내의 모든 어드레싱 가능한 워드는 가능한 워드 서브세트로부터 바람직하게 선택되어, 각각의 워드는 실질적으로 0만큼 많은 로직 1을 포함한다. 예컨대, 9 비트 워드의 경우에, 로직 1이 3개 내지 6개인 워드가 420개 존재한다. 이들 워드 중 256개는 메모리(10) 내의 8 비트 데이터 워드를 나타내는 데 사용하기 위해 선택될 수 있다.

평균화 회로(11)는 출력 트랜지스터를 통해 감지 증폭기(14)의 제 2 입력단으로 총 입력 전류 -입력 전류는 공통 입력 트랜지스터에 공급됨- 를 n으로 나누어 미러링하는, 입/출력률이 1/n인 다중 출력 전류 미러를 포함할 수 있다. 입/출력률은 예컨대, 입력 트랜지스터를 출력 트랜지스터의 n배나 크게 하거나, 출력 트랜지스터와 크기가 동일한 n개의 입력 트랜지스터를 병렬로 사용함으로써 구현된다. 물론, 예컨대, 비트 라인 도체들(12)과 합산 노드 사이에 결합된 복수의 저항기 및 감지 증폭기(14)의 제 2 입력단들과 합산 노드 사이에 결합된 버퍼 증폭기를 가진 합산 회로를 사용하여, 전압 출력 신호에 대한 평균화도 구현될 수 있다.

이러한 실시예에서 모니터링 회로(13)는 예컨대, 차동 증폭기 회로, 교차 결합형 증폭기 회로(DRAM에서 사용함), 전류 모드 감지 증폭기 등을 포함하는 임의의 적합한 유형일 수 있다. 비교 결과가 예컨대, 평균화 회로(11)에 의해 제공된 평균 레벨 신호와 임계치 간의 차이가 부호를 변경하는 경우와 같이, 평균 레벨이 사전결정된 임계치(19) 이하로 떨어지거나 이를 초과함을 나타내면, 모니터링 회로(13)는 리프레싱 회로(15)에 리프레시 명령을 출력한다.

리프레싱 회로(15)는 메모리 셀(100)의 블록(들)이나 적어도 하나의 선택 또 는 메모리 어레이(10)를 소거한 후 다시 재프로그래밍하도록 배치될 수 있다. 보다 구체적으로, 예컨대, 감지 증폭기에서, 소거 후 동일한 메모리 (블록들)에 재기록하기 위해, 리프레시되어야 하는 메모리 (블록들)은 우선 판독되고, 현재 판독된 데이터는 임시 저장될 수 있다. 예컨대, 소스 소거 방법, 채널 소거 방법 또는 페이지 소거 방법이 적용될 수 있다.

감지 증폭기(14)는 비트 라인 도체(12) 상의 전기적 신호들이 각각 기준 레벨 이상인지 이하인지에 따라, 각각의 비트 라인 도체(12) 상의 전기적 신호와 평균 또는 기준 레벨 및 출력 로직 1 또는 0 신호를 비교한다. 감지 증폭기(14)도 예컨대, 차동 증폭기 회로, 교차 결합형 증폭기 회로, 전류 모드 감지 증폭기 등을 포함하는 이러한 용도에 적합한 임의의 유형일 수 있다.

변환 회로(17)는 감지 증폭기(14)로부터의 로직 1 및 0의 조합을 변환 데이터 워드, 특히 상술한 DC 프리 채널 코드로 변환한다. 처리 회로(18)는 회로에 특정한 데이터 처리 함수용으로 변환 데이터 워드를 사용한다.

도 2는 비트 라인(22)에 결합된 제 1 입력단을 가지는 선택 수단(26)을 더 포함하는 메모리 장치의 다른 실시예를 도시한다. 제 2 입력단은 감지 수단(24)의 출력단에 결합된다. 감지 수단 출력으로부터 수집된 논리 1 또는 0 신호는 평균화 수단(21)에 각각의 비트 라인 도체(22) 상의 아날로그 전기적 신호를 전달하거나 각각의 아날로그 신호를 차단하는 데 이용된다. 이러한 수단에 의해, 평균 레벨은 하나(또는 몇몇)의 선택된 로직 상태를 나타내는 아날로그 신호에 의해서만 형성된다. 따라서, 형성된 평균 "하이" 또는 평균 "로우" 레벨은 다른 모니터링을 위해 모니터링 수단으로 출력된다. 또한, "전체" 평균 레벨은 비트 선택 없이 모든 아날로그 신호를 전달함으로써(실제로 모든 로직 상태를 선택함으로써) 형성될 수 있다. 평균 레벨의 각 입력 쌍들 사이의 모니터링 회로(23)에서 비교할 수 있다. 또한, 이를 위해 임계치가 입력되고 이용될 수 있다.

도 3은 도 1에 따른 모니터링 회로(13)로 입력되는 임계치(점선) 및 "전체" 평균 전압 레벨(32)의 성향을 도시한다. 교점(34)에서, 즉, 평균 레벨(32)이 임계치에 도달하면, 리프레싱 회로(15)에 리프레시 명령이 전달된다. 가장 단순한 경우에, 이러한 태스크는 차동 증폭기에 의해 달성될 수 있다. 선(36)은 전하를 비정상적으로 빠르게 손실시키는 오동작 메모리 셀의 성향을 나타낸다. 이러한 본 발명에 따른 셀은 평균 전압 레벨(36)에 영향을 덜 줄 것이므로, 자신에게 리프레시를 호출하지 않을 것이다.

도 4에 따른 다른 해결책에서, 평균 "하이" 레벨(40)과 평균 "로우" 레벨(48) 사이의 간격(43)이 특정값(45) 이하로 떨어지면 메모리 범위를 재프로그래밍하는 것이 제안된다. 도 2에 따르면, 이러한 특정값은 각각의 입력을 통해 평균화 회로(23)에 임계치(29) 형태로 공급된다. 이러한 경우에 리프레시 명령은 평균 "하이" 레벨(40)에서 평균 "로우" 레벨(48)과 임계치(45)를 뺌으로써 획득될 수 있다. 이와 달리, 선(46)은 오동작 메모리 셀의 성향을 나타낸다.

도 5에 따른 또 다른 해결책에서, 평균 "하이" 레벨(50)과 전체 평균 레벨(52) 사이의 간격(53)이 사전결정된 임계치(55) 이하로 떨어지면 메모리 범위를 재프로그래밍하는 것이 제안된다. 이것은 이상의 변환 회로(27)에 의해 사용자 데 이터에 인가되는 상술한 DC 프리 채널 코드를 필요로 한다. 이 경우에 리프레시 명령은 평균 "하이" 레벨(50)에서 전체 평균 레벨(52)과 임계치(55)를 뺌으로써 획득될 것이다. 이와 달리, 선(56)은 오동작 메모리 셀의 성향을 나타낸다.

도 6에 도시된 또 다른 실시예에 따르면, 평균 "로우" 레벨(68)과 전체 평균 레벨(62) 사이의 간격(63)이 특정값(65) 이하로 떨어지면 메모리 범위를 재프로그래밍하는 것이 제안된다. 이것은 이상의 변환 회로(27)에 의해 사용자 데이터에 인가되는 DC 프리 채널 코드를 필요로 한다. 이 경우에 리프레시 명령은 전체 평균 레벨(62)에서 평균 "로우" 레벨(68)과 임계치(65)를 뺌으로써 획득될 것이다. 이와 달리, 선(56)은 오동작 메모리 셀의 성향을 나타낸다.

평균화 회로(11,21)는 메모리(10,20)에 저장된 워드 내의 비트 콘텐츠에 기초하여 비트 라인 도체(12,22) 상의 전기적 신호의 평균을 결정한다. 워드는 메모리 어드레스가 선택될 때 감지 증폭기(14,24)에 전기적 신호를 병렬로 인가하는 셀(100,200)의 콘텐츠에 의해 정의된다. 메모리(10,20) 내의 모든 어드레스 가능한 워드는 가능한 워드의 서브세트로부터 바람직하게 선택되어, 각 워드는 실질적으로 0만큼 많은 로직 1을 포함한다.

이러한 워드에 대한 각각의 비트가 프로그래밍될 때, 물리적 특성(전하, 자화 등)은 논리 1 또는 0 각각의 경우에 명목상 각각의 상이한 값으로 설정된다. 이들 공칭 값이 각각 판독되는 동안에 A1 또는 A0(A1>A0)의 비트 라인 신호값을 초래하면, 비트 라인의 평균은 다음과 같다.

(min*A1+(n-min)*A0)/n≤Average≤(max*A1+(n-max)*A0)/n

(여기서, "n"은 워드 내의 비트수이고, "min"은 로직 1의 값을 가지는 임의의 워드 내의 최소 비트수이며, "max"는 로직 0의 값을 가지는 임의의 워드 내의 최대 비트수이다). 특정 평균은 메모리 내로 프로그래밍되었던 특정 워드에 의존한다. 이러한 범위 내의 임의의 값은 평균 레벨로서 사용될 수 있다. 감지 동안에 이것은 로직 0에 대한 적어도 min*(A1-A0)/n의 마진 및 로직 1에 대한 (1-max/n)*(A1-A0)의 마진을 보장한다. 즉, min=3이고 max=6인 n=9의 예에서, 선택된 평균 기준 레벨과 로직 0 및 1 양자 사이에 (A1-A0)/3의 마진이 존재한다. 워드 크기 n이 커짐에 따라, 마진도 커질 수 있다. 다른 예에서, n=33이고 min=15이며 max=18인 경우에, 1은 32개의 사용자 비트를 저장할 수 있고, 전체 마진 (A1-A0)/2과 이미 거의 동일한 양측 상의 마진 (A1-A0)*15/33이 존재한다.

에러 또는 물리적 영향 때문에, 비트 라인 도체(12) 상의 아날로그 신호는 공칭 값 A1, A0로부터 변할 수 있다. 로직 1 및 0에 대한 신호 레벨이 구별할 수 있게 개별적인 한, 로직 1을 전달하는 모든 비트 라인 도체(12,22) 상의 신호의 공통 변동이나 로직 0을 전달하는 모든 비트 라인 도체(12,22) 상의 다른 공통 변동 또는 양자 모두는 감지 결과에 영향을 주지 않는다.

에러는 동일한 로직 신호를 나타내는 비트 라인 도체(12,22) 상의 신호에 서로 다른 변동이 있는 경우에만 증가할 수 있다. 단일 신호에서 이러한 유형의 변동에 대한 에러 마진은 (1-max/n)*(A1-A0) 및 min*(A1-A0)/n 이상이다. 이들 마진은 적합한 최소값 및 최대값을 가진 저장 워드 세트를 사용함으로써 적합해질 수 있다. n 및 0으로부터 각각 최대 및 최소값을 선택함으로써 마진이 증가하지만, 이용가능한 워드수는 감소한다. 마진은 로직 1 및 0 레벨의 지정된 허용가능한 변동에 기인하는 에러를 방지하는 데 필요한 최소 레벨로 바람직하게 설정된다.

일 실시예에서, 데이터 워드로부터의 비트 서브세트 S를 변환하여 인코딩 워드를 형성함으로써, 저장 워드로 사용하기 위한 인코딩 워드는 알고리즘적으로 형성되지만, 데이터 워드의 다른 비트는 아니다. 이 서브세트는 서브세트 내의 로직 0 및 로직 1 비트수의 순 차이 M(S)는 전체로서 데이터 워드 내의 로직 0 및 로직 1 비트수의 총 순 차이 M에 대하여 사전결정된 범위 내에 존재하도록 선택된다. 이 서브세트는 예컨대, 워드 내의 선택된 열 수까지 연속하는 비트열 개수를 가진 비트의 서브세트이다. 일 실시예에서, 범위는 총 순 차이의 절반 이상 및 이하인 사전결정된 간격의 범위이다. 순 차이 M=0인 데이터 워드를 생성하는 유사한 기술의 실시예는 미국 특허 제 4,309,694 호로부터 본래 알려져 있음에 유의해야 한다. 이러한 실시예에서, 이 기술은 평균 레벨의 선택을 위해서나, M은 거의 0이지만 반드시 0인 것은 아닌 더 큰 데이터 워드 세트를 선택하기 위해서도 개시되지 않는다.

다른 실시예에서, 비트 라인 도체(12,22)로부터의 신호는 평균을 취하기 전에 클리핑되어, 과도하게 큰 신호를 전달하는 비트 라인 도체는 평균에 대해 최대 이상 및/또는 최소 이하에 기여하지 않는다. 보다 일반적으로, 총합에 대한 기여와 신호에 대한 기여 간의 비율이 신호가 표준 범위 감소로부터의 편차임에 따라 더 작아지도록, 포화(여기서 사용된 포화는 클리핑을 포함함. 정의에 의하면 포화 함수의 기울기는 신호의 거리 함수로서 가장 민감한(표준) 범위까지 감소함.)가 사 용되어 비트 라인 도체로부터의 신호에 S 형태의 포화 함수를 적용한 결과의 평균을 취할 수 있다. 이를 위해 클리핑 또는 포화 회로(도시 생략)가 비트 라인 도체(12,22)와 평균화 회로(11,21)의 입력단 사이에 삽입될 수 있다.

다른 실시예에서, 메모리 어레이(10,20)는 2개 이상의 레벨, 예컨대, 4개의 레벨까지 프로그래밍될 수 있는 셀(100,200)을 포함할 수 있다. 따라서, 메모리 어레이(10,20) 내의 셀마다 다수의 정보가 저장될 수 있다. 이러한 실시예에서, 복수의 평균 또는 기준 레벨과의 비교는 비트 라인 도체(12,22)로부터의 출력 신호를 디지털화하는 데 사용된다. 본 발명에 따르면, 이들 평균 레벨 중 적어도 하나 및 바람직하게 모든 평균 레벨은 데이터 정보도 전달하는 복수의 비트 라인 도체(12,22)의 신호 레벨에 따라 선택된다. 이에 따라, 각각의 로직 상태에 할당된 복수의 아날로그 신호는 선택 수단(26)에 의해 선택될 수 있고, 각각의 중간 평균 레벨이 획득되고 모니터링될 수 있다.

처리 회로(18)로부터의 데이터 워드에 저장 워드를 할당하는 데 임의의 방식이 사용될 수 있으며, 반대의 경우도 또한 같다. 일 실시예에서, 룩업 테이블 메모리는 변환에 사용된다. 기록 변환 회로에서 제 1 룩업 테이블 메모리는 처리 회로(18)로부터의 데이터 워드에 의해 어드레싱되고, 룩업 테이블 메모리 내의 어드레싱 위치는 관련된 저장 워드를 포함한다. 이와 유사하게, 판독 변환 회로에서 제 2 룩업 테이블 메모리는 저장 워드에 의해 어드레싱되고, 룩업 테이블 메모리 내의 어드레싱 위치는 처리 회로(18)에 의해 사용할 관련된 데이터 워드를 포함한다. 이러한 실시예에서, 저장 워드 및 저장 워드와 데이터 워드 사이의 관계는 평 균 레벨(또는 레벨들)의 선택에 필요한 어떠한 조건이라도 만족시키는 저장 워드로부터 정선될(hand picked) 수 있다. 룩업 메모리의 함수는 룩업 메모리 내의 테이블에 의해 정의된 입/출력 관계를 실행하는 로직 회로에 의해 구현될 수 있다.

그러나, 룩업 메모리 함수를 가진 회로에 의한 변환은 추가 메모리 회로가 필요하다는 단점이 있다. 또한, 룩업 메모리는 불리한 판독 및/또는 기록 지연을 야기할 수 있다.

다른 실시예에서, 저장 워드는 알고리즘적으로 선택된다. 몇몇 방식이 사용될 수 있다. 한 방식에서, 저장 워드는 데이터 워드의 비트 중 선택된 제 1 부분을 복제하고 나머지 비트의 로직 역수를 저장 워드로 복제함으로써, 데이터 워드로부터 형성된다. 이 부분은 결과적인 저장 워드가 그 저장 워드에 대한 조건을 충족하도록 선택된다. 비트의 어떤 부분이 반전되는지를 나타내는 추가 정보는 부가되고, 추가 비트는 저장 워드에 부가된다.

본 발명은 특정 실시예로 설명되었지만, 본 발명이 다른 방식으로 구현될 수 있음을 알아야 한다. 예컨대, 로직 1 및 0의 역할이 교환될 수 있음은 명백하다. 이와 유사하게, 필요한 순 비트수를 포함하는 저장 워드만이 사용되면, 평균 레벨을 선택하는 데 사용되는 복수의 비트가 임의의 개수의 비트를 포함할 수 있음을 알아야 한다.

Claims (18)

1. 비휘발성 메모리 장치에 있어서,

   행 및 열로 배열된 복수의 메모리 셀(100,200)을 가진 메모리 어레이(10,20)와,

   상기 메모리 셀의 행에 결합되는 비트 라인 도체(12,22)와,

   상기 복수의 비트 라인 도체(12,22)에 결합되는 입력단을 가지며, 상기 복수의 비트 라인 도체(12,22) 상의 각각의 아날로그 신호 레벨에 대한 평균 레벨을 결정하도록 배치되는 평균화 회로(an averaging circuit)(11,21)와,

   상기 평균화 회로(11,21)에 결합되며, 상기 평균 레벨을 모니터링하고 상기 평균 레벨이 사전결정된 성향을 나타내면 리프레시 명령(a refresh command)을 출력하도록 배치되는 모니터링 회로(13,23)와,

   상기 모니터링 회로(13,23)에 결합되며, 상기 리프레시 명령에 응답하여 상기 복수의 메모리 셀(100,200) 중 적어도 하나의 선택을 리프레싱하도록 배치되는 리프레시 회로(15,25)를 포함하는

   비휘발성 메모리 장치.
2. 제 1 항에 있어서,

   상기 모니터링 회로(13,23)는 사전결정된 임계치(19,29)를 수신하고, 상기 평균 레벨과 상기 임계치(19,29)를 비교하며, 상기 비교 결과에 따라 상기 리프레시 명령을 출력하도록 또한 배치되는

   비휘발성 메모리 장치.
3. 제 1 항에 있어서,

   상기 복수의 비트 라인 도체(22)에 결합되며, 상기 복수의 비트 라인 도체(22) 상의 각각의 아날로그 신호 레벨 -적어도 하나의 사전결정된 로직 상태의 데이터 신호에 할당됨- 로부터 선택하도록 배치되는 선택 수단(26)을 더 포함하되,

   상기 평균화 회로(21)는 상기 선택 수단(26)에 결합되고, 상기 선택 수단(26)에 의해 선택된 각각의 아날로그 신호 레벨에 대한 선택된 평균 레벨을 결정하도록 배치되는

   비휘발성 메모리 장치.
4. 제 3 항에 있어서,

   상기 모니터링 회로(23)는 상기 선택된 평균 레벨과 상기 모든 복수의 비트 라인 도체(12,22) 상의 각각의 아날로그 신호 레벨에 대해 결정된 전체 평균 레벨을 비교하고, 상기 비교 결과에 따라 상기 리프레시 명령을 출력하도록 배치되는

   비휘발성 메모리 장치.
5. 제 4 항에 있어서,

   상기 선택 수단(26)은 상기 복수의 비트 라인 도체(22) 상의 각각의 아날로그 신호 레벨 -"하이(high)" 데이터 신호에 할당됨- 로부터 선택하도록 배치되고,

   상기 평균화 회로(21)는 상기 선택 수단(26)에 의해 선택된 각각의 아날로그 신호 레벨에 대한 평균 "하이" 레벨을 결정하도록 배치되며,

   상기 모니터링 회로(23)는 사전결정된 임계치(29)를 수신하고, 상기 평균 "하이" 레벨과 상기 전체 평균 레벨 간의 차이가 상기 임계치(29) 이하로 떨어지면 상기 리프레시 명령을 출력하도록 또한 배치되는

   비휘발성 메모리 장치.
6. 제 4 항에 있어서,

   상기 선택 수단(26)은 상기 복수의 비트 라인 도체(22) 상의 각각의 아날로그 신호 레벨 -"로우(low)" 데이터 신호에 할당됨- 로부터 선택하도록 배치되고,

   상기 평균화 회로(21)는 상기 선택 수단(26)에 의해 선택된 각각의 아날로그 신호 레벨에 대한 평균 "로우" 레벨을 결정하도록 배치되며,

   상기 모니터링 회로(23)는 사전결정된 임계치(29)를 수신하고, 상기 전체 평균 레벨과 상기 평균 "로우" 레벨 간의 차이가 상기 임계치(29) 이하로 떨어지면 상기 리프레시 명령을 출력하도록 또한 배치되는

   비휘발성 메모리 장치.
7. 제 3 항에 있어서,

   상기 모니터링 회로(23)는 상기 선택된 평균 레벨과 다른 선택된 평균 레벨을 비교하고, 상기 비교 결과에 따라 상기 리프레시 명령을 출력하도록 배치되는

   비휘발성 메모리 장치.
8. 제 7 항에 있어서,

   상기 선택 수단(26)은 상기 복수의 비트 라인 도체(22) 상의 각각의 아날로그 신호 레벨 -"로우" 데이터 신호 및 "하이" 데이터 신호에 할당됨- 로부터 선택하도록 배치되고,

   상기 평균화 회로(21)는 상기 선택 수단(26)에 의해 선택된 각각의 아날로그 신호 레벨에 대한 평균 "로우" 레벨 및 평균 "하이" 레벨을 결정하도록 배치되며,

   상기 모니터링 회로(23)는 사전결정된 임계치(29)를 수신하고, 상기 평균 "하이" 레벨과 상기 평균 "로우" 레벨 간의 차이가 상기 임계치(29) 이하로 떨어지면 상기 리프레시 명령을 출력하도록 또한 배치되는

   비휘발성 메모리 장치.
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,

   상기 비트 라인 도체(12,22)에 결합되며, 각기 복수의 비트 라인 도체(12,22)로부터의 각각의 아날로그 신호와 상기 평균화 수단에 의한 상기 평균 레벨 출력을 비교함으로써 각각의 데이터 신호를 형성하도록 배치되는 감지 수단(14,24)을 더 포함하는

   비휘발성 메모리 장치.
10. 비휘발성 메모리 장치를 리프레싱하는 방법에 있어서,

    복수의 메모리 셀로부터 아날로그 출력 신호를 수신하는 단계와,

    상기 메모리 셀로부터의 각각의 아날로그 출력 신호 레벨에 대한 평균 레벨을 결정하는 단계와,

    상기 평균 레벨을 모니터링하는 단계와,

    상기 평균 레벨이 사전결정된 성향을 나타내면 리프레시 명령을 출력하는 단계와,

    상기 리프레시 명령에 응답하여 상기 복수의 메모리 셀 중 적어도 하나의 선택을 리프레싱하는 단계를 포함하는

    비휘발성 메모리 장치의 리프레싱 방법.
11. 제 10 항에 있어서,

    사전결정된 임계치(19,29)를 수신하는 단계를 더 포함하되,

    상기 모니터링하는 단계는 상기 평균 레벨과 상기 임계치(19,29)를 비교하는 단계를 포함하고, 상기 리프레시 명령은 상기 비교 결과에 따라 출력되는

    비휘발성 메모리 장치의 리프레싱 방법.
12. 제 10 항에 있어서,

    상기 복수의 메모리 셀로부터 수신된 상기 아날로그 출력 신호 -적어도 하나의 사전결정된 로직 상태의 데이터 신호에 할당됨- 로부터 선택하는 단계를 더 포함함으로써, 상기 평균 레벨은 상기 선택된 아날로그 출력 신호에 대해 결정되는

    비휘발성 메모리 장치의 리프레싱 방법.
13. 제 12 항에 있어서,

    상기 모니터링하는 단계는 상기 선택된 평균 레벨과 상기 모든 복수의 메모리 셀로부터의 각각의 아날로그 출력 신호 레벨에 대해 결정된 전체 평균 레벨을 비교하는 단계를 포함하고, 상기 리프레시 명령은 상기 비교 결과에 따라 출력되는

    비휘발성 메모리 장치의 리프레싱 방법.
14. 제 13 항에 있어서,

    사전결정된 임계치(29)를 수신하는 단계를 더 포함하되,

    "하이" 데이터 신호에 할당되는 상기 아날로그 출력 신호가 선택되고, 평균 "하이" 레벨은 상기 선택된 아날로그 출력 신호에 대해 결정되며, 상기 모니터링하는 단계는 상기 평균 "하이" 레벨과 상기 전체 평균 레벨 간의 차이를 결정하는 단계를 포함하고, 상기 리프레시 명령은 상기 차이가 상기 임계치(29) 이하로 떨어지면 출력되는

    비휘발성 메모리 장치의 리프레싱 방법.
15. 제 13 항에 있어서,

    사전결정된 임계치(29)를 수신하는 단계를 더 포함하되,

    "로우" 데이터 신호에 할당되는 상기 아날로그 출력 신호가 선택되고, 평균 "로우" 레벨은 상기 선택된 아날로그 출력 신호에 대해 결정되며, 상기 모니터링하는 단계는 상기 전체 평균 레벨과 상기 평균 "로우" 레벨 간의 차이를 결정하는 단계를 포함하고, 상기 리프레시 명령은 상기 차이가 상기 임계치(29) 이하로 떨어지면 출력되는

    비휘발성 메모리 장치의 리프레싱 방법.
16. 제 12 항에 있어서,

    상기 모니터링하는 단계는 상기 선택된 평균 레벨과 다른 선택된 평균 레벨을 비교하는 단계를 포함하고, 상기 리프레시 명령은 상기 비교 결과에 따라 출력되는

    비휘발성 메모리 장치의 리프레싱 방법.
17. 제 16 항에 있어서,

    사전결정된 임계치(29)를 수신하는 단계를 더 포함하되,

    "로우" 데이터 신호 및 "하이" 데이터 신호에 할당되는 상기 아날로그 출력 신호가 선택되고, 평균 "로우" 레벨 및 평균 "하이" 레벨은 각각 상기 선택된 아날로그 출력 신호에 대해 결정되며, 상기 모니터링하는 단계는 상기 평균 "하이" 레벨과 상기 평균 "로우" 레벨 간의 차이를 결정하는 단계를 포함하고, 상기 리프레시 명령은 상기 차이가 상기 임계치(29) 이하로 떨어지면 출력되는

    비휘발성 메모리 장치의 리프레싱 방법.
18. 제 10 항 내지 제 17 항 중 어느 한 항에 있어서,

    각기 상기 메모리 셀로부터의 각각의 아날로그 출력 신호 레벨과 상기 평균 레벨을 비교함으로써, 각각의 데이터 신호를 형성하는 단계를 더 포함하는

    비휘발성 메모리 장치의 리프레싱 방법.

Images