[go: up one dir, main page]

KR20070075532A - Capacitor Manufacturing Method of Semiconductor Device - Google Patents

Capacitor Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR20070075532A
KR20070075532A KR1020060003906A KR20060003906A KR20070075532A KR 20070075532 A KR20070075532 A KR 20070075532A KR 1020060003906 A KR1020060003906 A KR 1020060003906A KR 20060003906 A KR20060003906 A KR 20060003906A KR 20070075532 A KR20070075532 A KR 20070075532A
Authority
KR
South Korea
Prior art keywords
storage node
forming
film
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060003906A
Other languages
Korean (ko)
Inventor
최형복
박종범
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060003906A priority Critical patent/KR20070075532A/en
Publication of KR20070075532A publication Critical patent/KR20070075532A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지노드 분리 공정 후 잔류하는 스토리지노드 잔유물로 인한 스토리지노드의 마이크로 브릿지를 방지하는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계; 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 제2절연막을 형성하는 단계; 상기 트렌치홀을 포함하는 상기 제2절연막의 표면을 따라 스토리지노드를 형성하는 단계; 상기 스토리지노드 분리 공정을 진행하여 상기 트렌치홀의 내부에만 상기 스토리지노드를 형성하되, 상기 제2절연막의 소정 영역 상에 상기 스토리지노드 잔유물이 잔류하는 단계; 상기 트렌치홀을 매립하는 두께의 치밀화방지막을 형성하는 단계; 상기 치밀화방지막을 제거하면서 상기 스토리지노드 잔유물과 제2절연막도 동시에 제거하는 단계; 및 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계를 포함하며, 이에 따라 본 발명은 MIM 실린더형 캐패시터 형성시 필연적으로 발생하고 있는 스토리지노드의 마이크로-브릿지를 현저히 감소시켜 안정적인 수율 확보가 가능한 효과가 있다.The present invention provides a method for manufacturing a capacitor of a semiconductor device suitable for preventing micro bridges of the storage node due to the remaining storage node residue after the storage node separation process, the method for manufacturing a capacitor of the semiconductor device of the present invention for this purpose Forming a first insulating layer thereon; Forming a storage node contact plug penetrating the first insulating layer; Forming a second insulating layer having a trench hole to open an upper portion of the storage node contact plug on the first insulating layer; Forming a storage node along a surface of the second insulating layer including the trench hole; Forming the storage node only in the trench hole by performing the storage node separation process, wherein the storage node remains on a predetermined region of the second insulating layer; Forming a densification prevention film having a thickness filling the trench holes; Simultaneously removing the storage node residue and the second insulating layer while removing the densification layer; And sequentially forming a dielectric film and a plate electrode on the storage node. Accordingly, the present invention significantly reduces the micro-bridges of the storage node inevitably generated when forming a MIM cylindrical capacitor, thereby ensuring stable yield. It works.

Description

반도체 소자의 캐패시터 제조 방법{METHOD FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE}METHODS FOR FORMING CAPACITOR IN SEMICONDUCTOR DEVICE

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도,1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art;

도 2a 및 도 2b는 마이크로-브릿지가 발생한 모습을 나타낸 TEM 사진,2a and 2b is a TEM photograph showing the appearance of micro-bridges,

도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도,3A to 3E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention;

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

31 : 반도체 기판 32 : 층간절연막31 semiconductor substrate 32 interlayer insulating film

33 : 스토리지노드콘택플러그 34 : 식각정지막33: storage node contact plug 34: etch stop

35 : 스토리지노드 산화막 36 : 트렌치홀35: storage node oxide layer 36: trench holes

37 : 베리어 메탈 38 : TiN 스토리지노드37: Barrier Metal 38: TiN Storage Node

39 : 캡핑막 40 : POM 마스크39: capping film 40: POM mask

41 : 절연막 42 : 유전막41 insulating film 42 dielectric film

43 : 플레이트 전극43: plate electrode

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly, to a method of manufacturing capacitors in semiconductor devices.

반도체 메모리 장치의 최소 선폭이 감소하고 집적도가 증가하면서 캐패시터가 형성되는 면적도 점차 좁아져 가고 있다. 이렇듯 캐패시터가 형성되는 면적이 좁아지더라도 셀 내 캐패시터는 셀당 최소한 요구하는 캐패시턴스를 확보하여야 한다. 이와 같이, 좁은 면적 상에 높은 캐패시턴스를 가지는 캐패시터를 형성하기 위해 스토리지노드를 실린더형(Cylinder)형, 콘케이브(Concave)형 등으로 입체화하거나, 스토리지노드(Storage Node)와 플레이트 전극을 금속막으로 형성하는 방법(MIM; Metal-Insulator-Metal)이 제안되었다.As the minimum line width of semiconductor memory devices decreases and the degree of integration increases, the area in which capacitors are formed is gradually narrowing. In this way, even if the area where the capacitor is formed is narrow, the capacitor in the cell must ensure the minimum required capacitance per cell. As such, in order to form a capacitor having a high capacitance on a small area, the storage node is formed into a cylinder type, a concave type, or the like, or the storage node and the plate electrode are formed of a metal film. Forming method (MIM; Metal-Insulator-Metal) has been proposed.

현재, 128Mbit 이상의 집적도를 갖는 DRAM에서 통상적인 MIM(Metal-Insulator-Metal) 스택 TiN 스토리지노드(Storage Node)를 위한 콘택 플러그를 형성하는 방법은 다음과 같다.Currently, a method of forming a contact plug for a conventional metal-insulator-metal (MIM) stack TiN storage node in a DRAM having an integration density of 128 Mbit or more is as follows.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to the prior art.

도 1a에 도시된 바와 같이, 반도체 기판(11)의 상부에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노드콘택홀에 매립되는 스토리지노드콘택플러그(13)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(12) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행되며, 층간절연막(12)은 다층 구조이다.As shown in FIG. 1A, after forming the interlayer insulating film 12 on the semiconductor substrate 11, a storage node contact hole penetrating through the interlayer insulating film 12 is formed, and is buried in the storage node contact hole. The storage node contact plug 13 is formed. Here, although not shown, before the interlayer insulating film 12 is formed, a transistor and a bit line process including a word line are normally performed, and the interlayer insulating film 12 has a multilayer structure.

다음으로, 스토리지노드콘택플러그(13)가 매립된 층간절연막(12) 상에 식각정지막(14), 스토리지노드 산화막(15)을 차례로 형성한다.Next, the etch stop layer 14 and the storage node oxide layer 15 are sequentially formed on the interlayer insulating layer 12 having the storage node contact plug 13 embedded therein.

이어서, 스토리지노드 산화막(15)과 식각정지막(14)을 차례로 식각하여 스토리지노드콘택플러그(13)의 상부를 오픈하는 트렌치홀(16)을 형성한다.Subsequently, the storage node oxide layer 15 and the etch stop layer 14 are sequentially etched to form a trench hole 16 that opens the upper portion of the storage node contact plug 13.

다음으로, TiN 스토리지노드를 형성하기 전, 베리어 메탈(17)을 형성한다. 베리어 메탈(17)은 티타늄실리사이드(TiSix)를 사용하며, 코발트(Co), 또는 지르코늄(Zr)을 사용할 수 있다.Next, before forming the TiN storage node, the barrier metal 17 is formed. The barrier metal 17 uses titanium silicide (TiSi x ), and may use cobalt (Co) or zirconium (Zr).

상기와 같이, 베리어 메탈(17)을 형성함으로써, 스토리지노드콘택플러그(13)와 후속 TiN 스토리지노드가 접촉할 접촉 면의 저항을 낮춰준다.As described above, by forming the barrier metal 17, the resistance of the contact surface to be contacted by the storage node contact plug 13 and the subsequent TiN storage node is lowered.

계속해서, 트렌치홀(16)을 포함하는 스토리지노드 산화막(15)의 표면을 따라 스토리지노드로 사용될 TiN을 증착한다.Subsequently, TiN to be used as the storage node is deposited along the surface of the storage node oxide layer 15 including the trench hole 16.

이어서, 트렌치홀(16)을 제외한 스토리지노드 산화막(15) 표면의 TiN을 에치백(Etch back)하여 TiN 스토리지노드(18)를 형성한다.Subsequently, the TiN storage node 18 is formed by etching back TiN on the surface of the storage node oxide layer 15 except for the trench hole 16.

상기한 바와 같이, 스토리지노드 분리 공정시 TiN을 에치백으로 제거할 때, 연마재나 식각된 입자 등의 불순물이 실린더 형태의 TiN 스토리지노드(18)의 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지가 좋은 포토레지스트로 트렌치홀(16)의 내부를 모두 채운 후에 진행하는 것이 바람직하다.As described above, when TiN is removed by the etch back during the storage node separation process, impurities such as abrasives and etched particles may adhere to the interior of the TiN storage node 18 in the form of a cylinder. It is desirable to proceed after filling the inside of the trench hole 16 with a good photoresist.

계속해서, 트렌치홀(16) 내부에 잔류하는 포토레지스트를 스트립한다.Subsequently, the photoresist remaining inside the trench hole 16 is stripped.

한편, 스토리지노드 분리 공정 후, 스토리지노드 산화막(15)의 표면에 미세한 TiN 스토리지노드 잔유물(18a)이 잔류한다. 이 때, TiN 스토리지노드 잔유물(18a)은 후속 공정시 TiN 스토리지노드의 마이크로-브릿지를 유발하여 소자의 특성을 저하시키는 요인이 된다.Meanwhile, after the storage node separation process, fine TiN storage node residues 18a remain on the surface of the storage node oxide layer 15. At this time, the TiN storage node residue 18a may cause micro-bridges of the TiN storage node in a subsequent process, thereby causing deterioration of device characteristics.

도 1b에 도시된 바와 같이, TiN 스토리지노드(18) 정렬, 오버레이 키(Overlay key) 등에서 발생하는 TiN 디펙트를 제거하기 위하여 캡핑 산화막(Capping oxide, 19)으로 PE-TEOS를 증착하고 포토레지스트 코팅을 실시하여 셀이 형성될 영역을 제외한 영역을 오픈하고(Peri Open Mask, POM), 오픈된 영역의 산화막을 습식 식각한 후 습식 케미컬을 사용하여 웨이퍼 상에 잔류하는 TiN 스토리지노드(18a)을 제거하여 디펙트 발생을 억제한다. As shown in FIG. 1B, PE-TEOS is deposited with a capping oxide 19 and photoresist coated to remove TiN defects generated from TiN storage node 18 alignment, overlay key, and the like. To remove the TiN storage node 18a remaining on the wafer using a wet chemical after wet etching the oxide layer of the open region by using a Peri Open Mask (POM). To suppress the occurrence of defects.

한편, 상기한 PE-TEOS 증착 메카니즘은 다음과 같다. 먼저, TEOS(Tetra-Ethyl-Oxy-Silane, Si(OC2H5)4 를 공급)를 증착한다. TEOS는, 먼저 800sccm을 플로우시키고, O2를 600sccm 공급하여 실리콘산화막을 형성한다. 그리고나서, RF 파워(플라즈마 여기용)를 인가한다.On the other hand, the above-described PE-TEOS deposition mechanism is as follows. First, TEOS (Tetra-Ethyl-Oxy-Silane, Si (OC 2 H 5 ) 4 supplied) is deposited. TEOS first flows 800 sccm and supplies 600 sccm of O 2 to form a silicon oxide film. Then RF power (for plasma excitation) is applied.

그런데, TiN 스토리지노드(18) 에치 백 후 TiN 스토리지노드 잔유물(18a)에 상기한 조건이 인가되면, 추정하는 메카니즘이 TiN 스토리지노드 잔유물(18a)과 TEOS 에서 공급되는 Si, TEOS 안에 들어있는 에틸 등이 RF 환경에 노출되면서 표면에 꼬이게 된다. 이는 나중에 풀 딥 아웃 공정 후 실린더형 스토리지노드 사이에 끼게 된다. 이를 방지하기 위해 RF 파워를 낮춰봐도 상기 문제점은 계속되고, RF 파워를 변화시키면 TEOS의 스텝 커버리지도 바뀌어서 공정 단계를 새로 셋-업 해야하는 부가적인 문제도 생긴다.However, if the above conditions are applied to the TiN storage node residues 18a after the TiN storage node 18 is etched back, the estimating mechanism is based on the TiN storage node residues 18a, Si supplied from TEOS, and ethyl contained in TEOS. It is twisted to the surface when exposed to this RF environment. It is later sandwiched between cylindrical storage nodes after a full dip out process. In order to prevent this, even if the RF power is lowered, the problem continues, and changing the RF power also changes the step coverage of the TEOS, which causes an additional problem of having to set up a new process step.

도 1c에 도시된 바와 같이, 실린더 형성을 위하여 불산(HF) 계열의 풀 딥 아웃(Full dip out)을 사용하여 스토리지노드 산화막을 제거한다. 스토리지노드 산화막 제거 후에도 TiN 스토리지노드 잔유물(18b)은 제거되지 않고, 인접하는 TiN 스토리지노드 간의 입구를 연결하게 되어, 마이크로-브릿지가 발생한다. 이 때, TiN 스토리지노드 잔유물(18b)은 TiN 스토리지노드 잔유물(18a)과 PE-TEOS 챔버 내에서 플라즈마와 반응하여 생성된 케미컬에 용해되지 않는 물질이다.As illustrated in FIG. 1C, the storage node oxide layer is removed by using a full dip out of a hydrofluoric acid (HF) series to form a cylinder. Even after the storage node oxide film is removed, the TiN storage node residue 18b is not removed, but connects the inlets between adjacent TiN storage nodes, thereby generating micro-bridges. At this time, the TiN storage node residue 18b is a material that does not dissolve in the chemical generated by reacting with the plasma in the TiN storage node residue 18a and the PE-TEOS chamber.

이어서, 도시하지 않았지만, TiN 스토리지노드(18) 상에 유전박막과 상부 전극을 순차적으로 형성하여 캐패시터를 완성한다.Subsequently, although not shown, the dielectric thin film and the upper electrode are sequentially formed on the TiN storage node 18 to complete the capacitor.

도 2a 및 도 2b는 마이크로-브릿지가 발생한 모습을 나타낸 TEM 사진이다.2A and 2B are TEM photographs showing the appearance of micro-bridges.

도 2a 및 도 2b를 참조하면, 인접하는 실린더형 스토리지노드 간의 마이크로-브릿지(A)가 발생하여 서로 연결된 것을 알 수 있다.2A and 2B, it can be seen that micro-bridges A between adjacent cylindrical storage nodes are generated and connected to each other.

상술한 종래 기술은 TiN 스토리지노드(18) 에치 백 후에 미세한 TiN 잔류물(18a)이 남게 되는데, 이 후 캡핑막(PE-TEOS) 증착시 이 잔류물이 PE-TEOS 챔버 내에서 플라즈마와 만나서 케미컬에 용해되지 않는(insoluble) 치밀한(densification) 물질로 변화시켜, 웨이퍼 상에 수만∼수십만의 스토리지노드 마이크로-브릿지(Micro bridge)가 발견된다. In the above-described prior art, fine TiN residue 18a remains after the etch back of the TiN storage node 18. Then, when the capping film (PE-TEOS) is deposited, the residue encounters the plasma in the PE-TEOS chamber and the chemicals. By changing to insoluble densification materials, tens of thousands to hundreds of thousands of storage node micro bridges are found on a wafer.

이러한 스토리지노드 마이크로-브릿지와 같은 디펙트들은 향후 디바이스 집 적 공정 완료 후, 듀얼 브릿지 페일(Dual bridge fail)을 형성하기 때문에 MIM 실린더 집적시 반드시 제거해야 할 디펙트이며, 이를 해결하지 못할 경우 MIM 실린더형을 적용하는 디바이스의 완성을 기대할 수 없는 문제가 있다.These defects, such as storage node micro-bridges, form a dual bridge fail after the completion of the device integration process, and must be removed when MIM cylinders are integrated. There is a problem that can not expect completion of the device to apply the type.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드 분리 공정 후 잔류하는 스토리지노드 잔유물로 인한 스토리지노드의 마이크로 브릿지를 방지하는데 적합한 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and an object of the present invention is to provide a method for manufacturing a capacitor of a semiconductor device suitable for preventing microbridges of a storage node due to storage node residues remaining after the storage node separation process. have.

상기 목적을 달성하기 위한 일특징적인 본 발명의 반도체 소자의 캐패시터 제조 방법은 반도체 기판 상부에 제1절연막을 형성하는 단계, 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계, 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 제2절연막을 형성하는 단계, 상기 트렌치홀을 포함하는 상기 제2절연막의 표면을 따라 스토리지노드를 형성하는 단계, 상기 스토리지노드 분리 공정을 진행하여 상기 트렌치홀의 내부에만 상기 스토리지노드를 형성하되, 상기 제2절연막의 소정 영역 상에 상기 스토리지노드 잔유물이 잔류하는 단계, 상기 트렌치홀을 매립하는 두께의 치밀화방지막을 형성하는 단계, 상기 치밀화방지막을 제거하면서, 상기 스토리지노드 잔유물과 제2절연막 도 동시에 제거하는 단계, 및 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor of a semiconductor device, the method including: forming a first insulating layer on an upper surface of a semiconductor substrate, forming a storage node contact plug penetrating the first insulating layer; Forming a second insulating layer having a trench hole for opening an upper portion of the storage node contact plug on an insulating layer, forming a storage node along a surface of the second insulating layer including the trench hole, and separating the storage node Forming a storage node only inside the trench hole, wherein the residue of the storage node remains on a predetermined region of the second insulating layer, and forming a densification preventing layer having a thickness filling the trench hole, wherein the densification is performed. The storage node residue and the second insulating film are simultaneously removed while removing the barrier layer. The method comprising, and forming the upper part of the storage node, a dielectric film and plate electrode.

또한, 본 발명은 셀영역 및 주변회로영역이 정의된 반도체 기판 상부에 제1절연막을 형성하는 단계, 상기 셀영역 및 상기 주변회로영역 상에 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계, 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 제2절연막을 형성하는 단계, 상기 트렌치홀의 내부 표면을 따라 스토리지노드를 형성하는 단계, 상기 제2절연막 및 스토리지노드 상에 적어도 상기 트렌치홀을 매립하는 두께의 치밀화방지막 형성하는 단계, 상기 주변회로영역을 페리 오픈 마스크 공정을 통해 패터닝하는 단계, 상기 치밀화방지막을 제거하면서, 상기 제2절연막도 동시에 제거하는 단계, 및 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계를 포함한다.The present invention also provides a method of forming a first insulating layer on a semiconductor substrate in which a cell region and a peripheral circuit region are defined, and forming a storage node contact plug penetrating the first insulating layer on the cell region and the peripheral circuit region. Forming a second insulating layer having a trench hole for opening an upper portion of the storage node contact plug on the first insulating layer, forming a storage node along an inner surface of the trench hole, and forming the second insulating layer and the storage node Forming a densification barrier layer having a thickness of at least the trench hole on the substrate; patterning the peripheral circuit region through a ferry open mask process; removing the densification barrier layer and simultaneously removing the second insulating layer; and And sequentially forming a dielectric film and a plate electrode on the storage node.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 캐패시터 제조 방법을 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)을 형성한 후, 층간절연막(32)을 관통하는 스토리지노드콘택홀을 형성하고, 이 스토리지노 드콘택홀에 매립되는 스토리지노드콘택플러그(33)를 형성한다. 여기서, 도시되지 않았지만, 층간절연막(32) 형성 전에는 통상정으로 워드라인을 포함하는 트랜지스터, 비트라인 공정이 진행된다. 층간절연막(32)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phopho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 다층막으로 이용할 수 있다.As shown in FIG. 3A, after the interlayer insulating layer 32 is formed on the semiconductor substrate 31, a storage node contact hole penetrating through the interlayer insulating layer 32 is formed and filled in the storage node contact hole. The storage node contact plug 33 is formed. Although not shown, the transistor including the word line and the bit line process are normally performed before the interlayer insulating film 32 is formed. The interlayer insulating film 32 includes a BSG (Boro-Silicate-Glass) film, a BPSG (Boro-Phopho-Silicate-Glass) film, a PSG (Phospho-Silicate-Glass) film, a TEOS (Tetra-Ethyl-Ortho-Silicate) film, A high density plasma (HDP) oxide film, a spin on glass (SOG) film, or an advanced planarization layer (APL) film may be used. In addition to the oxide film, an inorganic or organic low dielectric film may be used as the multilayer film.

그리고, 스토리지노드콘택플러그(33)는 스토리지노드콘택홀을 채울 때까지 전면에 플러그용 폴리실리콘막을 증착한 후, 전면 식각(Etch Back) 또는 화학적·기계적 연마(Chemical Mechanical Polising; CMP) 공정으로 평탄화하여 형성한다.In addition, the storage node contact plug 33 deposits a polysilicon film for the plug on the front surface until the storage node contact hole is filled, and is then planarized by an etching back or chemical mechanical polishing (CMP) process. To form.

다음으로, 스토리지노드콘택플러그(33)가 매립된 층간절연막(32) 상에 식각정지막(34), 스토리지노드 산화막(35)을 차례로 형성한다.Next, an etch stop layer 34 and a storage node oxide layer 35 are sequentially formed on the interlayer insulating layer 32 having the storage node contact plug 33 embedded therein.

여기서, 식각정지막(34)은 후속 스토리지노드 산화막의 건식 식각시 하부 구조의 어택을 방지하기 위한 식각 베리어(Etch barrier) 역할을 하는 것으로 100∼2000Å의 두께를 갖는 질화막으로 형성하며, 스토리지노드 산화막(35)은 스토리지노드가 형성될 3차원 구조를 제공하기 위한 것으로, 단일 산화막 또는 다중 CVD 산화막으로 형성하며, 식각정지막(34)과 스토리지노드 산화막(35)의 총 두께가 6000∼30000Å 되도록 조절한다.Here, the etch stop layer 34 serves as an etch barrier to prevent attack of the underlying structure during the dry etching of the subsequent storage node oxide layer, and is formed of a nitride layer having a thickness of 100 to 2000Å, and the storage node oxide layer. Reference numeral 35 is to provide a three-dimensional structure in which the storage node is to be formed, and is formed of a single oxide film or multiple CVD oxide films, and the total thickness of the etch stop film 34 and the storage node oxide film 35 is controlled to be 6000 to 30000 m 3. do.

이어서, 스토리지노드 산화막(35)과 식각정지막(34)을 차례로 식각하여 스토리지노드콘택플러그(33)의 상부를 오픈하는 트렌치홀(36)을 형성한다.Subsequently, the storage node oxide layer 35 and the etch stop layer 34 are sequentially etched to form a trench hole 36 that opens an upper portion of the storage node contact plug 33.

위와 같은 트렌치홀(36) 형성시 포토레지스트 패턴을 이용하여 스토리지노드 산화막(35) 상에 마스크를 형성한 후, 마스크를 식각 베리어로 스토리지노드 산화막(35)을 건식 식각하고, 마스크 제거 후에 식각정지막(34)을 선택적으로 건식 식각하여 형성한다. 한편, 스토리지노드 산화막(35)의 높이가 증가하는 경우에는 식각 공정을 용이하게 진행하기 위해 스토리지노드 산화막(35)의 건식 식각시 폴리실리콘 하드마스크를 도입할 수 있다.When the trench hole 36 is formed, a mask is formed on the storage node oxide layer 35 using the photoresist pattern, and the etching is performed by dry etching the storage node oxide layer 35 using the mask as an etch barrier, and then etching stops after removing the mask. The film 34 is formed by selectively dry etching. Meanwhile, when the height of the storage node oxide layer 35 is increased, a polysilicon hard mask may be introduced during dry etching of the storage node oxide layer 35 to facilitate the etching process.

다음으로, TiN 스토리지노드를 형성하기 전, 베리어 메탈(37)을 형성한다. 본 발명의 실시예에서 베리어 메탈(37)은 티타늄실리사이드(TiSix)를 사용하며, 코발트실리사이드(CoSix), 또는 지르코늄실리사이드(ZrSix)를 사용할 수 있다.Next, before forming the TiN storage node, the barrier metal 37 is formed. In the embodiment of the present invention, the barrier metal 37 may use titanium silicide (TiSi x ), and cobalt silicide (CoSi x ) or zirconium silicide (ZrSi x ) may be used.

티타늄실리사이드는 먼저, 트렌치홀(36)을 포함하는 전면에 PVD 또는 CVD 방법으로 티타늄(Ti)을 증착한 후, 어닐(Anneal)을 진행하여 티타늄실리사이드를 형성하고, 미반응 티타늄은 습식 스트립(Wet Strip)으로 제거하여 형성한다. 여기서, 베리어 메탈(37)인 티타늄실리사이드는 스토리지노드콘택플러그(33)로 사용된 폴리실리콘의 실리콘(Si)과 티타늄(Ti)이 반응하여 형성된 것으로, 스토리지노드콘택플러그(33) 주변의 절연물질에서는 형성되지 않는다.Titanium silicide first deposits titanium (Ti) on the entire surface including the trench hole 36 by PVD or CVD, and then performs annealing to form titanium silicide, and unreacted titanium is a wet strip. Strip) to form. Here, titanium silicide, which is the barrier metal 37, is formed by reacting silicon (Si) and titanium (Ti) of polysilicon used as the storage node contact plug 33, and an insulating material around the storage node contact plug 33. Is not formed.

상기와 같이, 베리어 메탈(37)을 형성함으로써, 스토리지노드콘택플러그(33)와 후속 TiN 스토리지노드가 접촉할 접촉 면의 저항을 낮춰준다.As described above, by forming the barrier metal 37, the resistance of the contact surface to be contacted by the storage node contact plug 33 and the subsequent TiN storage node is lowered.

계속해서, 트렌치홀(36)을 포함하는 스토리지노드 산화막(35)의 표면을 따라 스토리지노드로 사용될 TiN을 증착한다. 이 때, TiN은 CVD 또는 ALD로 형성하며, 50∼1000Å의 두께로 형성한다.Subsequently, TiN to be used as the storage node is deposited along the surface of the storage node oxide layer 35 including the trench hole 36. At this time, TiN is formed by CVD or ALD, and is formed to a thickness of 50 to 1000 GPa.

이어서, TiN 상에 적어도 트렌치홀(36)을 매립하는 두께의 포토레지스트를 도포한다. 이 때, 포토레지스트는 후속 스토리지노드 분리 공정(Storage Node Isolation)시 트렌치홀(36)의 내부를 보호하기 위한 보호막 역할을 하는 것이다.Subsequently, at least a photoresist having a thickness filling the trench hole 36 is applied onto TiN. In this case, the photoresist serves as a protective film for protecting the inside of the trench hole 36 in a subsequent storage node isolation process.

다음으로, 포토레지스트를 에치백(Etch back) 하여 스토리지노드 산화막(35) 표면 상의 포토레지스트를 제거한다. 따라서, 포토레지스트는 트렌치홀(36)의 내부에만 잔류하고, 이로 인해 TiN은 트렌치홀(36)을 제외한 나머지 부분, 즉 스토리지노드 산화막(35) 표면에 형성된 부분이 노출된다. Next, the photoresist is etched back to remove the photoresist on the surface of the storage node oxide film 35. Accordingly, the photoresist remains only inside the trench hole 36, and thus, TiN exposes portions other than the trench hole 36, that is, portions formed on the surface of the storage node oxide layer 35.

계속해서, 포토레지스트를 에치백하여 잔류시킨 후, 트렌치홀(36)을 제외한 스토리지노드 산화막(35) 표면의 TiN을 에치백하여 TiN 스토리지노드(38)를 형성한다.Subsequently, after the photoresist is etched back and left, TiN on the surface of the storage node oxide film 35 except for the trench hole 36 is etched back to form a TiN storage node 38.

상기한 바와 같이, 스토리지노드 분리 공정시 TiN을 에치백으로 제거할 때, 연마재나 식각된 입자 등의 불순물이 실린더 형태의 TiN 스토리지노드(38)의 내부에 부착되는 등의 우려가 있으므로, 스텝커버리지가 좋은 포토레지스트로 트렌치홀(36)의 내부를 모두 채운 후에 진행하는 것이 바람직하다.As described above, when the TiN is removed by the etch back during the storage node separation process, impurities such as abrasives and etched particles may be attached to the inside of the cylindrical TiN storage node 38. It is preferable to proceed after filling the inside of the trench hole 36 with a good photoresist.

계속해서, 트렌치홀(36) 내부에 잔류하는 포토레지스트를 스트립한다.Subsequently, the photoresist remaining inside the trench hole 36 is stripped.

한편, 스토리지노드 분리 공정 후, 스토리지노드 산화막(35)의 표면에 미세한 TiN 스토리지노드 잔유물(38a)이 남게한다. TiN 스토리지노드 잔유물(38a)은 후속 공정시 TiN 스토리지노드의 마이크로-브릿지를 유발하여 소자의 특성을 저하시키는 요인이 된다.Meanwhile, after the storage node separation process, fine TiN storage node residues 38a remain on the surface of the storage node oxide layer 35. The TiN storage node residue 38a causes the micro-bridges of the TiN storage node in a subsequent process to deteriorate device characteristics.

도 3b에 도시된 바와 같이, TiN 스토리지노드 잔유물(38a)을 포함하면서, 트렌치홀(36)을 매립하는 두께의 캡핑막(39)을 증착한다. 이 때, 캡핑막(39)은 플라즈마 환경이 아닌 상태에서 증착하는 언도프드 실리콘산화막(Undoped Si Oxide)을 사용한다.As shown in FIG. 3B, a capping layer 39 having a thickness filling the trench hole 36 is deposited while including the TiN storage node residue 38a. At this time, the capping film 39 uses an undoped silicon oxide film (Undoped Si Oxide) that is deposited in a state that is not a plasma environment.

이 때, 플라즈마를 이용하여 형성된 실리콘 산화막을 사용하면, 도펀트가 함유된 산화막 예컨대, PSG, BPSG, BSG와 같은 물질을 캡핑막으로 사용하는 경우(도 4참조), 상기한 산화막 내에 함유된 도펀트에 의해서 딥 아웃 공정시 습식 베쓰(Wet bath) 내에서 도펀트와 TiN 스토리지노드 잔유물(38a)간의 전기적-공전력(Electro static force)을 발생시켜, 스토리지노드 기울임(leaning) 현상이 웨이퍼 전면에 다량 발생하게 된다.At this time, if a silicon oxide film formed using plasma is used, an oxide film containing a dopant, for example, a material such as PSG, BPSG, or BSG is used as the capping film (see FIG. 4). By generating an electro-static force between the dopant and the TiN storage node residues 38a in the wet bath during the dip-out process, so that the storage node tilting is generated on the entire surface of the wafer. do.

그러므로, 본 발명에서는 캡핑막으로 플라즈마를 사용하지 않는 언도프드 실리콘산화막을 사용하여, 스토리지노드의 마이크로 브릿지가 0∼0.12개/chip 으로 스토리지노드 마이크로 브릿지의 발생을 효과적으로 억제할 수 있다. Therefore, in the present invention, by using an undoped silicon oxide film that does not use plasma as the capping film, the storage node microbridges can be effectively suppressed with 0 to 0.12 microchips per storage node.

도 3c에 도시된 바와 같이, 캡핑막(39) 증착 후, POM(Peri open mask) 공정, 즉 셀 영역을 제외한 영역을 오픈하기 위하여 셀영역의 캡핑막 상에 POM 마스크(40)를 증착하여 웨이퍼의 셀 영역 이외의 영역에 존재하는 TiN을 제거한다.As shown in FIG. 3C, after the capping layer 39 is deposited, a POM mask 40 is deposited on the capping layer of the cell region to open a region other than the cell region, that is, a POM (Peri open mask) process. TiN present in regions other than the cell region is removed.

도 3d에 도시된 바와 같이, 풀 딥 아웃(Full dip out) 공정을 진행하여 캡핑막(39), TiN 스토리지노드 잔유물(38a) 및 스토리지노드 산화막(35)을 제거하여, 실린더형 TiN 스토리지노드(38)를 형성한다.As shown in FIG. 3D, a full dip out process is performed to remove the capping layer 39, the TiN storage node residue 38a, and the storage node oxide layer 35 to form a cylindrical TiN storage node ( 38).

이 때, TiN 스토리지노드 잔유물(38a)는 플라즈마 내에서 치밀화되지 않을 경우 풀 딥 아웃 케미스트리에서 용해되기 때문에, 풀 딥 아웃 공정에서 제거된다.At this time, since the TiN storage node residue 38a is dissolved in the full dip out chemistry when not densified in the plasma, it is removed in the full dip out process.

도 3e에 도시된 바와 같이, 내벽 및 외벽이 모두 드러나는 실린더형 TiN 스토리지노드(38) 상에 유전막(42) 및 플레이트 전극(43)을 차례로 증착한다. As shown in FIG. 3E, the dielectric film 42 and the plate electrode 43 are sequentially deposited on the cylindrical TiN storage node 38 where both the inner and outer walls are exposed.

유전막(42)은 MOCVD 또는 ALD를 사용하여 알루미늄산화막(Al2O3) 또는 하프늄산화막(HfO2)을 단일 또는 이들의 혼합막으로 형성하며 50∼400Å의 두께를 갖도록 한다.The dielectric film 42 forms an aluminum oxide film (Al 2 O 3 ) or a hafnium oxide film (HfO 2 ) as a single film or a mixture thereof using MOCVD or ALD, and has a thickness of 50 to 400 Å.

플레이트 전극(43)은 스퍼터링법, CVD 또는 ALD를 사용하여 TiN, Ru 및 폴리실리콘막 중에서 선택된 어느 한 물질을 사용하며, 500∼3000Å의 두께로 형성한다.The plate electrode 43 uses a material selected from TiN, Ru, and polysilicon films by sputtering, CVD, or ALD, and is formed to a thickness of 500 to 3000 mm 3.

한편, 주변회로영역에는 셀영역의 유전막(42) 및 플레이트 전극(43) 증착 전에 절연막(41)을 증착한다.In the peripheral circuit region, the insulating layer 41 is deposited before the deposition of the dielectric layer 42 and the plate electrode 43 in the cell region.

상술한 바와 같이, 스토리지노드 분리 공정 후, 스토리지노드 산화막 상에 잔류하는 스토리지노드 잔유물을 제거하기 위해, 플라즈마 상태가 아닌 상태에서 증착되는 언도프드 실리콘산화막을 캡핑막으로 증착하여, 풀 딥 아웃 공정으로 캡핑막을 제거하면서, TiN 스토리지노드 잔유물을 제거하여 스토리지노드의 마이크로-브릿지를 현저하게 감소시킬 수 있다.As described above, after removing the storage node, the undoped silicon oxide film deposited in a non-plasma state is deposited as a capping film to remove the remaining storage node residues on the storage node oxide film. While removing the capping layer, the TiN storage node residues can be removed to significantly reduce the micro-bridges of the storage node.

또한, 캡핑막을 제거할 때, 스토리지노드 산화막도 풀 딥 아웃 공정으로 제거하므로, 실린더형 캐패시터의 디펙트 레벨을 현저히 감소시켜, 안정적인 수율 확보를 도모할 수 있다.In addition, when the capping film is removed, the storage node oxide film is also removed by a full dip out process, so that the defect level of the cylindrical capacitor can be significantly reduced, thereby ensuring stable yield.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 MIM 실린더형 캐패시터 형성시 필연적으로 발생하고 있는 스토리지노드의 마이크로-브릿지를 현저히 감소시켜 안정적인 수율 확보가 가능한 효과가 있다.The present invention described above has the effect of remarkably reducing the micro-bridge of the storage node that is inevitably generated when forming the MIM cylindrical capacitor, thereby ensuring stable yield.

Claims (20)

반도체 기판 상부에 제1절연막을 형성하는 단계;Forming a first insulating layer on the semiconductor substrate; 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug penetrating the first insulating layer; 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 제2절연막을 형성하는 단계;Forming a second insulating layer having a trench hole to open an upper portion of the storage node contact plug on the first insulating layer; 상기 트렌치홀의 내부 표면을 따라 스토리지노드를 형성하는 단계;Forming a storage node along an inner surface of the trench hole; 상기 제2절연막 및 스토리지노드 상에 적어도 상기 트렌치홀을 매립하는 두께의 치밀화방지막 형성하는 단계;Forming a densification preventing film having a thickness filling at least the trench hole on the second insulating layer and the storage node; 상기 치밀화방지막을 제거하면서, 상기 제2절연막도 동시에 제거하는 단계; 및Simultaneously removing the second insulating film while removing the densification film; And 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the storage node 를 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device comprising a. 제1항에 있어서,The method of claim 1, 상기 치밀화방지막은 도펀트가 함유되지 않은 물질막을 사용하는 반도체 소자의 캐패시터 제조 방법.The densification prevention film is a capacitor manufacturing method of a semiconductor device using a material film containing no dopant. 제2항에 있어서,The method of claim 2, 상기 치밀화방지막은 언도프드 실리콘산화막을 사용하는 반도체 소자의 캐패시터 제조 방법.The densification prevention film is a capacitor manufacturing method of a semiconductor device using an undoped silicon oxide film. 제3항에 있어서,The method of claim 3, 상기 치밀화방지막은 3000Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The densification prevention film is a capacitor manufacturing method of a semiconductor device to form a thickness of 3000Å. 제1항에 있어서,The method of claim 1, 상기 스토리지노드를 형성하는 단계는,Forming the storage node, 상기 트렌치홀을 갖는 제2절연막의 단차를 따라 스토리지노드용 전도막을 형성하는 단계; 및Forming a conductive film for a storage node along a step of the second insulating film having the trench hole; And 에치 백을 실시하여 상기 스토리지노드용 전도막을 분리하는 단계를 더 포함하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device further comprising the step of separating the conductive film for the storage node by performing an etch back. 제1항에 있어서,The method of claim 1, 상기 치밀화방지막을 제거하는 단계는,Removing the densification prevention film, 불산 용액으로 딥-아웃하여 제거하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device that is removed by dip-out with hydrofluoric acid solution. 제1항에 있어서,The method of claim 1, 상기 스토리지노드는, CVD 또는 ALD로 형성하는 반도체 소자의 캐패시터 제조 방법.And the storage node is formed of CVD or ALD. 제7항에 있어서,The method of claim 7, wherein 상기 스토리지노드는, 30∼1000Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The storage node is a capacitor manufacturing method of a semiconductor device to form a thickness of 30 ~ 1000Å. 제8항에 있어서,The method of claim 8, 상기 스토리지노드는, TiN으로 형성하는 반도체 소자의 캐패시터 제조 방법.And the storage node is formed of TiN. 제1항에 있어서,The method of claim 1, 상기 플레이트 전극은 TiN, Ru 또는 폴리실리콘막을 사용하는 반도체 소자의 캐패시터 제조 방법.The plate electrode is a capacitor manufacturing method of a semiconductor device using a TiN, Ru or polysilicon film. 셀영역 및 주변회로영역이 정의된 반도체 기판 상부에 제1절연막을 형성하는 단계;Forming a first insulating layer on the semiconductor substrate in which the cell region and the peripheral circuit region are defined; 상기 셀영역 및 상기 주변회로영역 상에 상기 제1절연막을 관통하는 스토리지노드콘택플러그를 형성하는 단계;Forming a storage node contact plug on the cell region and the peripheral circuit region to penetrate the first insulating layer; 상기 제1절연막 상에 상기 스토리지노드콘택플러그 상부를 개방시키는 트렌치홀을 갖는 제2절연막을 형성하는 단계;Forming a second insulating layer having a trench hole to open an upper portion of the storage node contact plug on the first insulating layer; 상기 트렌치홀의 내부 표면을 따라 스토리지노드를 형성하는 단계;Forming a storage node along an inner surface of the trench hole; 상기 제2절연막 및 스토리지노드 상에 적어도 상기 트렌치홀을 매립하는 두께의 치밀화방지막 형성하는 단계;Forming a densification preventing film having a thickness filling at least the trench hole on the second insulating layer and the storage node; 상기 주변회로영역을 페리 오픈 마스크 공정을 통해 패터닝하는 단계;Patterning the peripheral circuit region through a ferry open mask process; 상기 치밀화방지막을 제거하면서, 상기 제2절연막도 동시에 제거하는 단계; 및Simultaneously removing the second insulating film while removing the densification film; And 상기 스토리지노드 상부에 유전막과 플레이트 전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the storage node 를 포함하는 반도체 소자의 캐패시터 제조 방법.Capacitor manufacturing method of a semiconductor device comprising a. 제11항에 있어서,The method of claim 11, 상기 치밀화방지막은 도펀트가 함유되지 않은 물질막을 사용하는 반도체 소 자의 캐패시터 제조 방법.The densification prevention film is a capacitor manufacturing method of a semiconductor device using a material film containing no dopant. 제12항에 있어서,The method of claim 12, 상기 치밀화방지막은 언도프드 실리콘산화막을 사용하는 반도체 소자의 캐패시터 제조 방법.The densification prevention film is a capacitor manufacturing method of a semiconductor device using an undoped silicon oxide film. 제13항에 있어서,The method of claim 13, 상기 치밀화방지막은 3000Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The densification prevention film is a capacitor manufacturing method of a semiconductor device to form a thickness of 3000Å. 제11항에 있어서,The method of claim 11, 상기 스토리지노드를 형성하는 단계는,Forming the storage node, 상기 트렌치홀을 갖는 제2절연막의 단차를 따라 스토리지노드용 전도막을 형성하는 단계; 및Forming a conductive film for a storage node along a step of the second insulating film having the trench hole; And 에치 백을 실시하여 상기 스토리지노드용 전도막을 분리하는 단계를 더 포함하는 반도체 소자의 캐패시터 제조 방법.The method of manufacturing a capacitor of a semiconductor device further comprising the step of separating the conductive film for the storage node by performing an etch back. 제11항에 있어서,The method of claim 11, 상기 치밀화방지막을 제거하는 단계는,Removing the densification prevention film, 불산 용액으로 딥-아웃하여 제거하는 반도체 소자의 캐패시터 제조 방법.A method for manufacturing a capacitor of a semiconductor device that is removed by dip-out with hydrofluoric acid solution. 제11항에 있어서,The method of claim 11, 상기 스토리지노드는, CVD 또는 ALD로 형성하는 반도체 소자의 캐패시터 제조 방법.And the storage node is formed of CVD or ALD. 제17항에 있어서,The method of claim 17, 상기 스토리지노드는, 30∼1000Å의 두께로 형성하는 반도체 소자의 캐패시터 제조 방법.The storage node is a capacitor manufacturing method of a semiconductor device to form a thickness of 30 ~ 1000Å. 제18항에 있어서,The method of claim 18, 상기 스토리지노드는, TiN으로 형성하는 반도체 소자의 캐패시터 제조 방법.And the storage node is formed of TiN. 제11항에 있어서,The method of claim 11, 상기 플레이트 전극은 TiN, Ru 또는 폴리실리콘막을 사용하는 반도체 소자의 캐패시터 제조 방법.The plate electrode is a capacitor manufacturing method of a semiconductor device using a TiN, Ru or polysilicon film.
KR1020060003906A 2006-01-13 2006-01-13 Capacitor Manufacturing Method of Semiconductor Device Withdrawn KR20070075532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003906A KR20070075532A (en) 2006-01-13 2006-01-13 Capacitor Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003906A KR20070075532A (en) 2006-01-13 2006-01-13 Capacitor Manufacturing Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR20070075532A true KR20070075532A (en) 2007-07-24

Family

ID=38500613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003906A Withdrawn KR20070075532A (en) 2006-01-13 2006-01-13 Capacitor Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR20070075532A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951682B2 (en) 2008-08-29 2011-05-31 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951682B2 (en) 2008-08-29 2011-05-31 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device

Similar Documents

Publication Publication Date Title
KR101095780B1 (en) Semiconductor device and manufacturing method thereof
JP5387928B2 (en) Method for forming conductive material, method for selectively forming conductive material, method for forming platinum, and method for forming conductive structure
US6602756B2 (en) Semiconductor device and its manufacture
KR100549951B1 (en) Capacitor Formation Method Using Etch Stopping Film in Semiconductor Memory
KR100555445B1 (en) Storage electrode of ferroelectric capacitor & method of capacitor manufacturing thereof
US7504300B2 (en) Method for fabricating semiconductor memory device having cylinder type storage node
JP5063061B2 (en) Method for manufacturing capacitor of semiconductor element
KR100656283B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100414872B1 (en) Semiconductor device and fabricating method of the same
US7582525B2 (en) Method for fabricating capacitor of semiconductor memory device using amorphous carbon
KR100744653B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR100798805B1 (en) Capacitor Manufacturing Method of Semiconductor Device
KR20070075532A (en) Capacitor Manufacturing Method of Semiconductor Device
KR100722999B1 (en) Capacitor Manufacturing Method of Semiconductor Device
US20060141700A1 (en) Method for fabricating semiconductor memory device having recessed storage node contact plug
KR100688058B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device Using Amorphous Carbon
KR100780611B1 (en) Capacitor Manufacturing Method of Semiconductor Memory Device Using Amorphous Carbon
KR100479606B1 (en) Method for fabricating capacitor in semiconductor device
TWI419265B (en) A semiconductor structure and the forming method thereof
KR20060031991A (en) Capacitor Manufacturing Method of Semiconductor Device
KR100622610B1 (en) Capacitor of semiconductor device and manufacturing method thereof
KR20060074989A (en) Method of manufacturing semiconductor memory device using chemical penetration barrier
KR20050116482A (en) Semiconductor device and method for fabrication thereof
KR20040059767A (en) Method for fabricating capacitor with ruthenium bottom electrode
KR20060075927A (en) Semiconductor memory device and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060113

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid