[go: up one dir, main page]

KR20070075164A - 발광소자와 그 제조방법 - Google Patents

발광소자와 그 제조방법 Download PDF

Info

Publication number
KR20070075164A
KR20070075164A KR1020060003611A KR20060003611A KR20070075164A KR 20070075164 A KR20070075164 A KR 20070075164A KR 1020060003611 A KR1020060003611 A KR 1020060003611A KR 20060003611 A KR20060003611 A KR 20060003611A KR 20070075164 A KR20070075164 A KR 20070075164A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
substrate
emitting cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020060003611A
Other languages
English (en)
Other versions
KR101203138B1 (ko
Inventor
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020060003611A priority Critical patent/KR101203138B1/ko
Publication of KR20070075164A publication Critical patent/KR20070075164A/ko
Application granted granted Critical
Publication of KR101203138B1 publication Critical patent/KR101203138B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/814Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • H10H20/831Electrodes characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/84Coatings, e.g. passivation layers or antireflective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142Two-dimensional arrangements, e.g. asymmetric LED layout

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 발광 소자는 기판상에 제1반도체층, 상기 제1반도체층의 일 영역에 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 포함하는 복수개의 발광셀과, 일 발광셀의 제1반도체층과, 인접한 타 발광셀의 제2반도체층이 전기적으로 연결되는 연결전극이 마련되며, 금속범프들을 통해 서브마운트 기판에 플립 본딩된 상기 발광셀들과, 상기 기판과 상기 발광셀들 간에 상기 연결 전극을 제외한 면에 형성된 반사 방지층을 포함하므로, 활성층에서 발광된 광이 기판쪽으로 반사되도록 반사율을 극대화시켜 발광효율이 증대되는 이점이 있다.
발광 소자, 발광 셀, 금속범프, 반사층, 반사방지층

Description

발광소자와 그 제조방법 { Luminous device and the method therefor }
도 1은 종래의 플립칩 구조의 발광소자를 설명하기 위한 개념 단면도,
도 2는 본 발명에 따른 플립칩용 발광 셀의 일실시예를 도시한 일부 단면도,
도 3 내지 도 12는 본 발명에 따른 플립칩용 발광 소자를 제조하는 제조 과정을 도시한 도면들이다.
< 도면의 주요 부호에 대한 간단한 설명 >
100 : 발광 셀 110 : 기판
120 : 버퍼층 130 : 제1반도체층
131 : 전극 140 : 활성층
150 : 제2반도체층 151 : 투명전극
160: 반사방지층 170 : 금속배선
180 : 금속범프 200 : 서브 마운트 기판
210 : 기판 220 : 유전체막
230 : 전극층 250 : 반사층
본 발명은 발광 소자에 관한 것으로서, 보다 상세하게는 플립 칩(Flip chip) 형태의 발광 소자와 그 제조방법에 관한 것이다.
발광 다이오드는 반도체의 p-n접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)을 만들어 내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 다이오드는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 다이오드가 기존의 전구 또는 형광등에 비해 소비전력이 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다.
도 1은 종래의 플립 칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다. 도 1을 참조하면, 발광셀은 소정의 기판(10) 상에 제1전극(12)과 제2전극(14)을 형성한다. 제1전극(12) 상에는 P형 연결전극(미도시)을 형성하고, 제2전극(14) 상에는 N형 연결전극(미도시)를 형성한다. 다음, 발광 셀을 서브마운트 기판(20)에 본딩하되, 제1전극(12)은 P형 연결전극을 매개로 제1범프(22)에, 제2전극(14)은 N형 연결전극을 매개로 제2범프(24)에 본딩한다.
그러나, 이러한 종래의 플립칩 구조의 발광 소자는 발광셀에서 발광된 빛이 기판(10)을 통해 반사되어 서브마운트 기판(20)쪽으로 흡수되어 광효율이 감소되는 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해소시키기 위해 안출된 것으로서, 본 발명의 목적은 발광소자에서 생성되는 빛을 외부로 효과적으로 방출하는 발광 소자 및 그 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 기판 상에 제1반도체층, 상기 제1반도체층의 일 영역에 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 포함하는 복수개의 발광셀과, 일 발광셀의 제1반도체층과, 인접한 타 발광셀의 제2반도체층이 전기적으로 연결되는 연결전극이 마련되며, 금속범프들을 통해 서브마운트 기판에 플립 본딩된 상기 발광셀들과, 상기 기판과 상기 발광셀들 간에 상기 연결 전극을 제외한 면에 형성된 반사 방지층을 포함하는 발광소자를 제공한다.
상기 반사방지층은 파장/(4×굴절율)의 두께로 형성되는 것이 바람직하다.
상기 서브 마운트 기판에는 반사층이 구비되는 것이 바람직하다.
또한, 본 발명은 기판 상에 제1반도체층, 상기 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 구비하는 복수개의 발광셀들을 형성하고, 인접한 두개의 발광셀들을 전기적으로 연결시키고, 상기 서브 마운트 기판에 반사층을 형성고, 상기 발광셀에 금속범프를 형성하여 상기 서브마운트 기판에 플립본딩하는 것을 포함하는 발광소자 제조 방법을 제공한다.
상기 기판을 상기 발광셀들로부터 분리하여, 상기 제1반도체층을 노출시키는 것을 더 포함하는 것이 바람직하다.
상기 노출된 제1반도체층들의 표면을 부분 식각하여 거칠어진 표면을 형성하는 것을 더 포함하는 것이 바람직하다.
그리고, 금속 리드들을 갖는 리드 프레임 및 상기 리드 프레임 상에 위치하며 상술한 발광소자를 포함하되 상기 발광소자와 상기 금속리드들이 전기적으로 연결된 패키지를 제공한다.
이하에서는 도면을 참조하여 본 발명에 따른 발광 소자의 일실시예를 상세하게 설명한다.
도 2는 본 발명에 따른 플립칩용 발광 셀의 일실시예를 도시한 일부 단면도이고, 도 3 내지 도 12는 본 발명에 따른 플립칩용 발광 소자를 제조하는 제조 과정을 도시한 도면들이다.
이들 도면에 도시된 바와 같이, 본 발명에 따른 발광소자는 플립칩용으로서, 발광 셀(100)은 기판(110) 상에 형성된 버퍼층(120)과, 버퍼층(120) 상에 형성된 제1반도체층(130)과, 제1반도체층(130)의 일부에 형성된 활성층(140)과, 활성층(140) 상에 형성된 제2반도체층(150) 그리고, 반사방지층(160)을 포함한다. 여기서, 제1반도체층(130)은 N형 반도체층이고, 제2반도체층(150)은 P형 반도체층인 것이 바람직하다.
상기 기판(110)은 발광 다이오드를 제작하기 위한 통상의 웨이퍼로서, Al₂O ₃, SiC, ZnO, Si, GaAs, GaP, LiAl₂O₃, BN, AIN 및 GaN 중 적어도 어느 하나를 사용할 수 있다. 상기 기판(110)은 그 위에 형성될 반도체층의 격자상수를 고려하여 선택된다. 예컨대, 기판(110)상에 GaN 계열의 반도체층이 형성될 경우, 기판(110)은 사파이어로 제조될 수 있다.
상기 기판(110) 상에는 후술될 제1반도체층(130) 형성시 완충역할을 하는 버퍼층(120)을 형성할 수 있다. 상기 버퍼층(120)은 결정 성장시에 상기 기판(110)과 후속층들의 격자 부정합을 줄일 수 있다. 상기 버퍼층(120)은 AlN, GaN 등의 질화물로 형성될 수 있다. 또한, 상기 버퍼층(120)은 셀 단위로 서로 이격될 수 있으나, 이에 한정하는 것은 아니며, 상기 버퍼층(120)이 절연 물질 또는 반절연(Semi-insulating) 물질로 형성된 경우 서로 연속적일 수 있다. 하지만, 상기 버퍼층(120)은 형성되지 않을 수도 있으므로, 본 실시예에서 이를 한정하는 것은 아니다.
상기 제1 반도체층(130; 이하 'N형 반도체층'으로 칭함.)은 전자가 생성되는 층으로, N형 반도체 층(130)은 N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, 상기 N형 반도체층(130)은 N형 불순물이 주입된 GaN막을 사용하는 것이 바람직하다. 그러나 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 AlxGa1 - xN(0≤x≤1)막을 포함하는 N형 반도체층(130)을 형성할 수 있다.
상기 제2반도체층(150; 이하 'P형 반도체층'으로 칭함.)은 정공이 생성되는 층으로, P형 반도체층(150)은 P형 클래드층과 P형 화합물 반도체층으로 형성될 수 있다. 이때, 상기 P형 반도체층(150)은 P형 불순물이 주입된 AlGaN을 사용한다. 본 실시예에서는 P형 AlxGa1 - xN(0≤x≤1)막을 포함하는 P형 반도체층(150)을 형성한다. 뿐만 아니라 P형 반도체층 막으로 InGaN막을 사용할 수 있다.
그리고, 상기 N형 반도체층(130) 및 P형 반도체층(150)은 다층막으로 형성할 수도 있다.
상기 활성층(140)은 전자 및 정공이 재결합되는 영역으로서, 상기 N형 반도체층(130) 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막이 사용될 수 있다. 장벽층와 우물층은 2원 화합물인 GaN, InN, AIN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), AlxGa1 - xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1-x-yN(0≤x,y,x+y≤1)을 사용할 수 있다. 물론, 상기 2원 내지 4원 화합물에 소정의 불순물을 주입하여 상기 N형 반도체층(130) 및 P형 반도체층(150)을 형성할 수도 있다. 여기서, 상기 활성층(140)은 이를 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 상기 활성층(140)은 목표로 하는 파장에 따라 포함되는 물질을 조절하는 것이 바람직하다.
상기 활성층(140)은 상기 N형 반도체층(130) 일부 상에 위치하며, 상기 P형 반도체층(150)은 상기 활성층(140)상에 위치한다. 이에 따라, 상기 N형 반도체층(130)의 일부는 상기 활성층(140) 및 P형 반도체층(150)에 의해 상부면이 덮히고, 나머지 일부는 노출된다.
한편, 상기 반사방지층(160)은 상기 활성층(140)에서 발광된 빛이 후술될 서 브마운트 기판(200)쪽으로 발광되어야 하므로 파장/(4×굴절율)의 두께로 형성되어 광이 상기 기판(110)쪽으로 반사되는 것을 방지하는 역할을 한다. 상기 반사방지층(160)은 상술한 기판(110), 버퍼층(120), N형 반도체층(130), 활성층(140) 그리고, P형 반도체층(150)이 순차적으로 적층된 후 발광셀(100)로 분리된 상태에서 기판(110)과 발광셀(100)의 측면에 형성된다.
상기 P형 반도체층(150) 상에는 P형 반도체층(150)의 저항을 줄이기 위해 별도의 투명전극(151)을 더 형성한다. 투명전극(151)은 투명 전도체로서 ITO(인디움-틴 산화막)이거나 ITO산화물이 될 수 있다. 또한, 투명전극(151) 상에는 도시되지 않은 반사금속층이 형성될 수 있다. 상기 반사금속층은 단일막 또는 다층막으로 형성될 수 있다. 상기 반사금속층은 은(Ag)으로 형성될 수 있으며, 은(Ag)의 확산을 방지하기 위한 장벽금속층들이 상기 반사금속층 상하에 추가로 형성될 수 있다. 상기 반사금속층은 상기 활성층(140)에서 발생된 광을 상기 기판(110)쪽으로 반사시킨다.
상기 N형 반도체층(130) 상에도 전극(131)을 더 포함할 수 있다. 그리고, N형 반도체층(130)과 P형 반도체층(160) 상에는 접합 저항을 줄여 전류의 공급을 원활하게 하기 위해 별도의 오믹 금속층을 더 형성할 수 있다
발광셀(100)의 상기 투명전극(151)과 인접한 발광셀(100)의 전극(131)은 연결전극(170)을 통해 발광셀(100)들을 전기적으로 연결한다.
상기 연결전극(170)이 연결된 상기 투명전극(151)의 상측에는 상기 연결전극(170) 상에 금속범프(180)가 형성된다. 상기 금속범프(180)는 후술될 서브마운트 기판(200) 상에 접합되어 발광셀(100)에서 발생된 열을 전달한다.
상기 서브 마운트 기판(200)은 다수의 N영역과 P영역이 정의된 기판(210)과, 상기 기판(210) 표면에 형성된 유전체막(220)과, 인접한 N영역과 P영역을 각기 하나로 연결하는 다수의 전극층(230)과 그리고, 반사층(250)을 포함한다.
상기 기판(210)은 전기 전도성 및 열전도성을 갖는 다양한 막질을 사용할 수 있다. 기판(210)이 전도성 물질이면, 기판(210)에는 최소한 두께가 50μm인 절연막이 형성되거나, 후술될 유전체막(220)이 전류가 전혀 흐르지 않는 절연물질을 사용할 수 있다.
상기 유전체막(220)은 전류가 1㎛이하로 흐르는 모든 유전물질을 사용한다. 또한, 유전체막(220)은 다층으로 형성할 수 있다. 본 실시예에서는 유전체막(220)으로 SiO2, MgO 및 SiN 중 적어도 어느 하나를 사용할 수 있다.
상기 전극층(230)은 전기 전도성이 우수한 금속을 사용할 수 있다.
상기 반사층(250)은 상기 전극층(210) 상에 형성된다. 상기 반사층(250)은 상기 금속범프(180)와 연결되지 않도록 불연속적으로 형성된다.
이하에서는 상술한 구조를 갖는 본 발명의 발광소자의 제조방법에 따른 제조과정을 상세하게 설명한다.
도 3을 참조하면, 기판(110) 상에 버퍼층(120), N형 반도체층(130), 활성층(140) 그리고, P형 반도체층(150)이 순차적으로 적층된다. 이때, 상술한 물질들은 유기금속 화학증착법(MOCVD), 분자선 성장법(Molecular Beam Epitaxy;MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy;HVPE) 등 다양한 증착 및 성장 방법을 통해 형성할 수 있다.
다음, 도 4를 참조하면, 적층된 N형 반도체층(130), 활성층(140), P형 반도체층(150) 그리고, 버퍼층(120)의 일부를 제거하여 발광 셀(100) 간을 분리한다. 이를 위해 상기 P형 반도체층(150) 상에는 마스크 패턴(미도시)을 형성한 후, 마스크 패턴에 의해 노출된 영역의 N형 반도체층(130), 활성층(140), P형 반도체층(150) 및 버퍼층(120)을 식각하여 다수의 발광 셀(100)을 전기적으로 분리한다. 이를 통해 기판(110) 상에는 다수의 패턴이 형성된 발광 셀(100)이 형성된다. 버퍼층(120)이 절연 또는 반절연 물질인 경우 버퍼층(120)의 식각을 생략할 수 있다.
다음, 식각공정을 통해 상기 P형 반도체층(150)의 일부와 N형 반도체층(130) 및 활성층(140)의 일부를 제거하여 N형 반도체층(130)의 일부를 노출한다. 다시 설명하면, P형 반도체층(150) 상에 식각 마스크 패턴을 형성한 후, 건식/습식 식각공정을 실시하여 노출된 영역의 P형 반도체층(150) 및 활성층(140)을 제거하여 N형 반도체층(130)의 일부 영역을 노출시킨다.
도 5를 참조하면, 분리된 발광셀(100)에는 반사방지층(160)이 도포된다. 여기서, N형 반도체층(130)과 P형 반도체층(150)에 도포된 반사방지층(160)은 제거된다. 따라서, 반사방지층(160)은 기판(110)의 노출된 면과 발광셀(100)의 측면에 형성된다.
도 6을 참조하면, 상기 반사방지층(160)이 제거된 N형 반도체층(130)과 P형 반도체층(150)에 전극(131)과 투명전극(151)을 형성한다.
투명전극(151)의 형성은 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각 공정을 실시하여 P형 반도체층(150)을 노출시킬 감광막 패턴(미도시)을 형성한다. 그 후, 전체 구조상에 투명전극(151)을 형성하고, P형 반도체층(150)의 상부에 형성된 제1금속층(151)을 제외한 나머지 영역의 투명전극(151) 및 감광막 패턴을 제거하여 형성한다. 전극(131) 역시 이와 같은 리프트-오프(Lift-off) 공정을 사용하여 형성될 수 있다.
도 7을 참조하면, 에어브리지(Air bridge) 공정 또는 스텝커버(Step-cover) 공정을 통해 각기 인접한 발광셀의 N형 반도체층(130)과 P형 반도체층(150) 을 전기적으로 연결하는 연결전극(170)을 형성한다.
에어브리지 공정을 설명하면, 일 발광셀 전극(131)의 일부 영역과 인접한 타 발광셀의 개구부에 의해 노출된 투명전극(151)의 일부를 노출시키는 제1감광막 패턴을 형성한다. 그 후 전체 구조상에 제1금속막을 형성하여 노출된 전극(131)과 투명전극(151)을 전기적으로 연결한다. 이 후, 다시 전체 구조상에 금속배선과 동일한 패턴 형상을 갖는 제2감광막 패턴을 형성하고, 그 상부에 제2금속막을 형성한다. 상기의 제1감광막 패턴과 제2감광막 패턴을 제거하면 금속배선 영역을 제외한 영역의 금속막들이 제거되어 전극(131)과 투명전극(151)을 연결하도록 공중에 뜬 배선이 되는 금속배선이 형성된다.
두 전극을 서로 연결하는 다른 방법인 스텝커버 공정을 설명하면, 전 영역을 유전체(Dielectric) 재료로 도포하고 그 위에 감광막 패턴을 형성하여 일 발광셀의 전극(131)의 일부분과 인접한 타 발광셀의 투명전극(151)의 일부분을 현상한다. 그 뒤 서로 연결할 영역의 유전체를 식각하고, 금속막을 도포하여 연결한 후 감광막 패턴을 제거한다. 그러면, 인접한 두 전극간에 전기적 배선이 형성된다.
다음, 도 8을 참조하면 투명전극(151)의 상측에 위치한 연결전극(170) 상에 금속범프(180)를 형성한다. 금속범프(180)는 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각 공정을 실시하여 형성한다. 상기 금속범프(180)는 서브 마운트 기판(200)과 연결전극(170)이 접촉되지 않도록 상대적으로 높은 높이를 갖도록 단차를 형성한다.
한편 도 9를 참조하면, 서브마운트 기판(200)은 N영역과 P영역이 정의된 기판(210)의 전체 구조상에 유전체막(220)을 형성한다. 상기 기판(210)은 열전도도가 50W/m.k이상을 갖는 재질로 형성되어 상기 금속범프(180)를 통한 열방출 효과를 증대시킬 수 있도록 한다. (도 9에 대한 내용이므로 도 10과는 맞지 않을 것으로 사료됩니다. )
다음, 상기 유전체막(220) 상에 N영역과 P영역을 각기 한쌍으로 연결하는 전극층(230)을 형성한다. 상기 전극층(230)은 금속층으로서 스크린 인쇄방법으로 형성하거나, 마스크 패턴을 이용한 증착공정을 이용하여 형성한다.
그 후, 서브 마운트 기판(200)에는 반사층(250)을 형성한다. 상기 반사층(250)은 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각 공정을 실시하여 형성한다. 이때, 상기 반사층(250)은 상기 연결전극(170)상에 형성된 상기 금속범프(180)와 연결되지 않도록 불연속적으로 형성한다. 또한, 상기 반사층 (250)은 반사도가 우수한 Al이나 Ag로 형성되는 것이 바람직하다. 다시 설명하면, 상기 반사층(250)은 상기 서브 마운트 기판(200)이 상기 발광셀(100)의 금속범프(180)와 플립본딩되었을 때 상기 금속범프(180)와 접속되지 않도록 금속범프(180)와 이격되게 위치되도록 형성한다.
이후, 도 10에 도시된 바와 같이, 앞서 설명한 발광 셀(100)과 서브 마운트 기판(200)을 본딩하여 발광소자를 제작한다. 금속범프(180)는 서브마운트 기판(200)에 본딩한다. 또한, 발광소자는 금속 범프(180)와 플립 본딩된 후 발광 셀(100)들 사이의 빈 공간과 발광 셀(100)들과 서브마운트 기판(200) 사이의 빈 공간을 에폭시 수지와 같은 투명물질(190)로 채울 수 있다.
플립 본딩된 발광 소자는 도 11에 도시된 바와 같이, 레이저 리프트-오프(Laser lift-off) 기술로 기판(110) 사용하여 제거될 수 있다. 이때, 버퍼층(120)도 함께 제거된다. 그 결과 서브 마운트 기판(200)에 대향하는 쪽의 패터닝 된 N형 반도체층(130)들이 노출된다. 기판(110)의 제거로 기판(110)에 의한 광 손실을 방지할 수 있어 광추출 효율을 개선할 수 있다.
또한, 도 12에 도시된 바와 같이, 노출된 N형 반도체층(130)들의 표면을 식각하여 거칠어진 표면을 갖는 발광소자를 제공한다. 식각 공정은 식각 마스크를 이용한 건식 식각 또는 PEC(Photoelectrochemical) 식각 기술을 이용하여 수행될 수 있다. 이러한 발광소자는 N형 반도체층(130a)의 거칠어진 표면에 의해, N형 반도체층(130)과 공기(외부)의 계면에서 발생하는 전반사에 기인한 광손실을 방지할 수 있어, 광추출 효율을 개선할 수 있다.
한편, 도면에는 도시되지 않았으나, 상기 서브마운트 기판(200)은 절단하여 개별 칩 단위의 플립 본딩된 발광 소자를 제공할 수 있다. 그리고, 이와 같은 발광소자는 금속리드들을 갖는 리드 프레임에 탑재되는 패키징 공정을 통해 패키지로 제조될 수 있다.
상술한 바와 같이, 본 발명에 따르면 발광소자는 서브마운트 기판에 형성된 반사층에 의해 활성층에서 발광된 광이 기판쪽으로 반사되도록 반사율을 극대화시켜 발광효율이 증대되는 이점이 있다.
또한, 기판에는 반사방지층이 형성되어 기판쪽으로 발광된 광이 서브마운트 기판 쪽으로 반사되는 것을 방지하는 이점이 있다.
이에 더하여, 상술한 바와 같은 발광소자를 탑재함으로써, 발광효율이 증대된 패키지를 제공할 수 있는 이점이 있다.

Claims (10)

  1. 기판 상에 제1반도체층, 상기 제1반도체층의 일 영역에 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 포함하는 복수개의 발광셀과,
    일 발광셀의 제1반도체층과, 인접한 타 발광셀의 제2반도체층이 전기적으로 연결되는 연결전극이 마련되며,
    금속범프들을 통해 서브마운트 기판에 플립 본딩된 상기 발광셀들과,
    상기 기판과 상기 발광셀들 간에 상기 연결 전극을 제외한 면에 형성된 반사 방지층을 포함하는 발광소자.
  2. 청구항 1에 있어서,
    상기 반사방지층은 파장/(4×굴절율)의 두께로 형성된 것을 특징으로 하는 발광소자.
  3. 청구항 1에 있어서,
    상기 서브 마운트 기판에는 반사층이 구비된 것을 특징으로 하는 발광소자.
  4. 청구항 3에 있어서,
    상기 반사층은 상기 금속범프들과 이격되게 불연속적으로 배치된 것을 특징으로 하는 발광소자.
  5. 청구항 1에 있어서,
    상기 복수개의 발광셀들은 각각의 발광셀 사이를 채우는 투명물질을 더 포함하는 것을 특징으로 하는 발광소자.
  6. 기판 상에 제1반도체층, 상기 제1반도체층의 일 영역 상에 형성된 제2반도체층 및 상기 제1반도체층과 상기 제2반도체층 사이에 개재된 활성층을 구비하는 복수개의 발광셀들을 형성하고,
    인접한 두개의 발광셀들을 전기적으로 연결시키고,
    상기 발광셀에는 전기적으로 연결되는 면을 제외한 부분에 반사방지층을 형성하고,
    상기 발광셀에 금속범프를 형성하여 서브마운트 기판에 플립본딩하는 것을 포함하는 발광소자 제조방법.
  7. 청구항 6에 있어서,
    상기 기판을 상기 발광셀들로부터 분리하여, 상기 제1반도체층을 노출시키는 것을 더 포함하는 발광소자 제조방법.
  8. 청구항 7에 있어서,
    상기 노출된 제1반도체층들의 표면을 부분 식각하여 거칠어진 표면을 형성하는 것을 더 포함하는 발광소자 제조방법.
  9. 금속 리드들을 갖는 리드 프레임; 및
    상기 리드 프레임 상에 위치하며 청구항 1 내지 6항 중 어느 한 항의 발광소자를 포함하되 상기 발광소자와 상기 금속리드들이 전기적으로 연결된 패키지.
  10. 청구항 9에 있어서,
    상기 리드 프레임과 상기 발광 소자 사이에 개재된 서브마운트 기판을 더 포함하는 것을 특징으로 하는 패키지.
KR1020060003611A 2006-01-12 2006-01-12 발광소자와 그 제조방법 Expired - Fee Related KR101203138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060003611A KR101203138B1 (ko) 2006-01-12 2006-01-12 발광소자와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060003611A KR101203138B1 (ko) 2006-01-12 2006-01-12 발광소자와 그 제조방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020110030677A Division KR101115538B1 (ko) 2011-04-04 2011-04-04 발광소자와 그 제조방법
KR1020110129453A Division KR101337613B1 (ko) 2011-12-06 2011-12-06 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070075164A true KR20070075164A (ko) 2007-07-18
KR101203138B1 KR101203138B1 (ko) 2012-11-20

Family

ID=38500355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003611A Expired - Fee Related KR101203138B1 (ko) 2006-01-12 2006-01-12 발광소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101203138B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017394B1 (ko) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101380040B1 (ko) * 2012-09-11 2014-04-01 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드 발광다이오드
KR101457203B1 (ko) * 2013-02-12 2014-10-31 서울바이오시스 주식회사 복수개의 반도체 적층 구조를 갖는 발광 다이오드
KR20150004569A (ko) * 2013-07-03 2015-01-13 엘지이노텍 주식회사 발광 소자
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822545B2 (ja) 2002-04-12 2006-09-20 士郎 酒井 発光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017394B1 (ko) * 2008-09-30 2011-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101380040B1 (ko) * 2012-09-11 2014-04-01 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드 발광다이오드
KR101457203B1 (ko) * 2013-02-12 2014-10-31 서울바이오시스 주식회사 복수개의 반도체 적층 구조를 갖는 발광 다이오드
KR20150004569A (ko) * 2013-07-03 2015-01-13 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR101203138B1 (ko) 2012-11-20

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
JP5362704B2 (ja) オプトエレクトロニクス半導体ボディおよびその製造方法
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
KR101115535B1 (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR100991939B1 (ko) 발광다이오드 및 그의 제조방법
KR100652133B1 (ko) 플립칩 구조의 발광 소자
KR20060066870A (ko) 발광 소자
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
US11329195B2 (en) Semiconductor light-emitting device
KR101203138B1 (ko) 발광소자와 그 제조방법
CN116053381A (zh) 倒装发光二极管及其制备方法
KR20160036862A (ko) 발광 소자 제조 방법 및 그것에 의해 제조된 발광 소자
KR101154511B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20150000387A (ko) 발광소자 및 그 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20050127388A1 (en) Light-emitting device and forming method thereof
KR101171331B1 (ko) 발광 소자
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR101115538B1 (ko) 발광소자와 그 제조방법
KR102237148B1 (ko) 발광소자 제조방법
KR100644215B1 (ko) 발광소자와 그 제조방법
KR101337613B1 (ko) 발광소자와 그 제조방법
KR20180000973A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060112

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110111

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060112

Comment text: Patent Application

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20110404

Patent event code: PA01071R01D

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20111206

Patent event code: PA01071R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120111

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120817

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150924

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160907

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170911

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200825