KR20070063976A - Light emitting device of flip chip structure and manufacturing method thereof - Google Patents
Light emitting device of flip chip structure and manufacturing method thereof Download PDFInfo
- Publication number
- KR20070063976A KR20070063976A KR20050124442A KR20050124442A KR20070063976A KR 20070063976 A KR20070063976 A KR 20070063976A KR 20050124442 A KR20050124442 A KR 20050124442A KR 20050124442 A KR20050124442 A KR 20050124442A KR 20070063976 A KR20070063976 A KR 20070063976A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- semiconductor layer
- emitting cell
- type semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 229920005989 resin Polymers 0.000 claims abstract description 48
- 239000011347 resin Substances 0.000 claims abstract description 48
- 239000002245 particle Substances 0.000 claims abstract description 42
- 229910052709 silver Inorganic materials 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 22
- 230000008901 benefit Effects 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 description 40
- 239000002184 metal Substances 0.000 description 40
- 239000000463 material Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- -1 Si 3 O 4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010199 LiAl Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000454 electroless metal deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Led Device Packages (AREA)
Abstract
본 발명은 베이스 기판의 일면에 n형 반도체층과 p형 반도체층을 포함하는 발광 셀이 형성된 발광 셀 블록, 상기 발광 셀 블록이 플립칩 본딩되는 서브 마운트 기판 및 상기 발광 셀 블록과 서브 마운트 기판 사이의 공간에 충진된 언더필 수지층을 포함하고, 상기 언더필 수지층은 상기 반도체층으로부터의 빛을 난반사하는 반사 입자를 포함하는 것을 특징으로 하는 발광 소자 및 이의 제조 방법을 제공한다. 상기 반사 입자는 Al, Ag 또는 AlN을 포함하는 것을 특징으로 한다.The present invention provides a light emitting cell block including a light emitting cell including an n-type semiconductor layer and a p-type semiconductor layer on one surface of a base substrate, a sub-mount substrate on which the light-emitting cell block is flip chip bonded, and between the light-emitting cell block and the sub-mount substrate. And an underfill resin layer filled in a space of the underfill resin layer, wherein the underfill resin layer includes reflective particles that diffusely reflect light from the semiconductor layer. The reflective particles are characterized in that it comprises Al, Ag or AlN.
본 발명은 발광층에서 방출되는 빛을 난반사하는 반사 입자를 포함하는 수지를 이용하여 언더필 수지층을 형성함으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 갖고, 발광 소자의 광을 균일하게 방출할 수 있는 장점이 있다. The present invention forms an underfill resin layer using a resin containing reflective particles diffusely reflecting light emitted from a light emitting layer, thereby preventing light from being absorbed and smoothly reflecting light, thereby having high luminance and luminous efficiency, and uniformizing light of a light emitting device. There is an advantage that can be released easily.
Description
도 1은 종래 일반적인 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도.1 is a conceptual cross-sectional view for explaining a light emitting device having a conventional general flip chip structure.
도 2는 일반적인 언더필(underfill) 공정을 설명하기 위한 개념도.2 is a conceptual diagram illustrating a general underfill process.
도 3은 본 발명에 따른 발광 소자를 설명하기 위한 개념 단면도.3 is a conceptual cross-sectional view for explaining a light emitting device according to the present invention;
도 4a 내지 도 4f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.4A to 4F are cross-sectional views illustrating a manufacturing process of the first embodiment according to the present invention.
도 5a 내지 도 5e는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.5A to 5E are cross-sectional views illustrating a manufacturing process of the second embodiment according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
20, 25 : 베이스 기판 30 : n형 반도체층20, 25: base substrate 30: n-type semiconductor layer
40 : 활성층 50 : p형 반도체층40: active layer 50: p-type semiconductor layer
60, 65 : 금속 범프 70 : 언더필 수지층60, 65: metal bump 70: underfill resin layer
75 : 반사 입자 80 : 절연층75: reflective particles 80: insulating layer
90 : 배선 100 : 발광 셀 블록90
200 : 서브 마운트 기판 210 : 기판200: sub-mount substrate 210: substrate
220, 225 : 본딩 패드 230 : 전극층220, 225: bonding pad 230: electrode layer
240 : 본딩층240: bonding layer
본 발명은 플립칩(Flip-Chip) 구조의 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 언더필(underfill) 기술을 이용하여 외부로부터 발광 소자를 보호할 수 있는 발광 소자 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다. A light emitting diode (LED) refers to a device that makes a small number of carriers (electrons or holes) injected using a pn junction structure of a semiconductor and emits a predetermined light by recombination thereof. GaAs, AlGaAs, GaN Various colors may be realized by configuring a light emitting source by changing a compound semiconductor material such as InGaN, AlGaInP, or the like.
이러한 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명용, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.Such a light emitting device has a smaller power consumption and a longer life than conventional light bulbs or fluorescent lamps, can be installed in a narrow space, and exhibits strong vibration resistance. These light emitting devices are used as display devices and backlights, and because they have excellent characteristics in terms of power consumption reduction and durability, they are expected to be widely applied to general lighting, large LCD-TV backlights, automotive headlights, and general lighting. For this purpose, the light emission efficiency of the light emitting device needs to be improved, the heat dissipation problem must be solved, and the high brightness and high power of the light emitting device must be achieved.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 반도체 발광 소자에 대한 관심이 날로 높아지고 있다. In order to solve this problem, the interest in flip-chip type semiconductor light emitting devices is increasing day by day.
도 1은 종래 일반적인 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도로, 소정의 기판(1) 상에 n형 반도체층(5), 활성층(6), p형 반도체층(7)을 순차적으로 형성한 발광 셀을 별도의 서브 마운트 기판(2)에 플립칩 본딩하여 발광 소자를 제작한다. 이 때, 서브 마운트 기판(2)의 제 1 및 제 2 전극(3, 4)에 p형 솔더(8) 및 n형 솔더(9)를 통해 상기 발광 셀의 p형 반도체층(7)과 n형 반도체층(5)을 본딩한다. 1 is a conceptual cross-sectional view illustrating a light emitting device having a conventional general flip chip structure, in which an n-
이러한 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있다. The light emitting device of the flip chip structure has a high heat dissipation efficiency than the conventional light emitting device, and there is almost no light shielding, so that the light efficiency is increased by more than 50% compared to the conventional light emitting device.
일반적으로 반도체 디바이스의 플립칩 실장 기술에 있어서, 반도체 칩과 기판 사이에 수지 부재로 충진하는 언더필(underfill) 기술이 알려져 있다. 즉, 도 2에 도시한 바와 같이 반도체 칩(11)을 기판(12) 위에 페이스 다운(face-down)에 의해 실장하고 디스펜서(14)를 이용하여 솔더(13) 범프된 칩(11)과 기판(12) 간을 수지 부재(15)로 충진한다. 이로 인해 칩(11)과 기판(12)을 연결하는 솔더(13) 및 연결 부위는 수지(15)에 의해 보호된다. In general, in the technique of flip chip mounting of a semiconductor device, an underfill technique for filling a resin member between a semiconductor chip and a substrate is known. That is, as illustrated in FIG. 2, the
대한민국 공개특허 제2004-0083897호에서는 플립칩 본딩을 함에 있어서 열압착에 초음파를 부가하여 공정을 신속하게 처리할 수 있는 플립칩 패키지 방법 및 이를 이용한 발광 다이오드의 패키징 구조를 개시하고 있다. 특히, 플립칩 본딩 단 계에서 LED 칩이 본딩된 기판에서 LED 칩과 기판 사이의 연결 공간을 수지로 충진함으로써 상기 언급한 언더필 기술을 적용한 발광 다이오드 패키지에 대해 이미 개시되어 있다. Korean Patent Laid-Open Publication No. 2004-0083897 discloses a flip chip package method capable of rapidly processing a process by adding ultrasonic waves to thermocompression in flip chip bonding, and a packaging structure of a light emitting diode using the same. In particular, a light emitting diode package using the aforementioned underfill technology is already disclosed by filling a connection space between the LED chip and the substrate with a resin in a substrate where the LED chip is bonded in a flip chip bonding step.
그러나 이와 같은 구조의 발광 소자는 발광층에서 생성된 광자의 많은 양이 언더필 수지층의 내부에서 흡수 소멸된다. 즉, 발광층에서 방출되는 빛이 발광층을 둘러싸는 언더필 수지층에 의해 흡수 소멸되기 때문에 발광 소자의 외부로 잘 빠져나가지 못하고 광출력이 저하되는 단점이 있다. However, in the light emitting device having such a structure, a large amount of photons generated in the light emitting layer is absorbed and disappeared inside the underfill resin layer. That is, since the light emitted from the light emitting layer is absorbed and extinguished by the underfill resin layer surrounding the light emitting layer, the light output does not easily escape to the outside of the light emitting device.
본 발명은 상기의 문제점을 해결하기 위한 것으로, 언더필 기술을 이용하여 발광 셀 블록과 서브 마운트 기판의 본딩부를 외부로부터 보호하고 발광 소자의 방출열에 의한 열팽창 변형을 저감하여 신뢰성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다. The present invention is to solve the above problems, by using an underfill technology to protect the bonding portion of the light emitting cell block and the sub-mount substrate from the outside and to reduce the thermal expansion deformation caused by the heat of the light emitting device to improve the reliability And it aims to provide the manufacturing method thereof.
본 발명의 다른 목적은 발광층에서 방출되는 빛을 난반사하는 반사 입자를 포함하는 수지를 이용하여 언더필 수지층을 형성함으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 갖고, 발광 소자의 광을 균일하게 방출할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것이다. Another object of the present invention is to form an underfill resin layer using a resin containing reflective particles diffusely reflecting the light emitted from the light emitting layer, thereby preventing the absorption of light and smooth reflection of the light to have a high brightness and luminous efficiency, It is to provide a light emitting device capable of uniformly emitting light and a method of manufacturing the same.
본 발명은 상술한 목적을 달성하기 위하여 베이스 기판의 일면에 n형 반도체층과 p형 반도체층을 포함하는 발광 셀이 형성된 발광 셀 블록, 상기 발광 셀 블록이 플립칩 본딩되는 서브 마운트 기판 및 상기 발광 셀 블록과 서브 마운트 기판 사이의 공간에 충진된 언더필 수지층을 포함하고, 상기 언더필 수지층은 상기 반도체층으로부터의 빛을 난반사하는 반사 입자를 포함하는 것을 특징으로 하는 발광 소자를 제공한다. The present invention provides a light emitting cell block in which a light emitting cell including an n-type semiconductor layer and a p-type semiconductor layer is formed on one surface of a base substrate, a sub-mount substrate on which the light emitting cell block is flip chip bonded, and the light emission. An underfill resin layer filled in a space between a cell block and a sub-mount substrate, wherein the underfill resin layer includes reflective particles that diffusely reflect light from the semiconductor layer.
본 발명의 발광 소자는 상기 베이스 기판의 일면에 서로 이격된 발광 셀이 다수개 형성되고, 상기 일 발광 셀의 n형 반도체층과 그에 인접한 다른 일 발광 셀의 p형 반도체층이 연결될 수 있으며, 상기 일 발광 셀의 n형 반도체층과 그에 인접한 다른 일 발광 셀의 p형 반도체층을 연결하기 위한 배선을 더 포함할 수 있다. In the light emitting device of the present invention, a plurality of light emitting cells spaced apart from each other may be formed on one surface of the base substrate, and an n-type semiconductor layer of the one light emitting cell and a p-type semiconductor layer of another light emitting cell adjacent thereto may be connected. The electronic device may further include wiring for connecting the n-type semiconductor layer of one light emitting cell and the p-type semiconductor layer of another light emitting cell adjacent thereto.
상기 반사 입자는 Al, Ag 또는 AlN을 포함할 수 있다. 상기 반사 입자는 구형 또는 각형의 형상이고, 0.1 내지 100㎛의 크기인 것이 바람직하다. The reflective particles may include Al, Ag or AlN. The reflective particles are spherical or rectangular in shape, and preferably have a size of 0.1 to 100 µm.
또한 상기 발광 셀 블록의 플립칩 본딩되는 부분을 제외한 영역에 절연층을 더 포함할 수 있다. In addition, an insulating layer may be further included in an area excluding a flip chip bonded portion of the light emitting cell block.
본 발명은 베이스 기판의 상면에 n형 반도체층 및 p형 반도체층을 형성하여 발광 셀 블록을 마련하는 단계, 별도의 서브 마운트 기판에 상기 발광 셀 블록을 플립칩 본딩하는 단계 및 상기 발광 셀 블록과 상기 서브 마운트 기판 사이의 공간을 반사 입자를 포함하는 수지로 충진하여 언더필 수지층을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다. The present invention provides a light emitting cell block by forming an n-type semiconductor layer and a p-type semiconductor layer on an upper surface of a base substrate, flip chip bonding the light emitting cell block on a separate sub-mount substrate, and the light emitting cell block; It provides a method for manufacturing a light emitting device comprising the step of filling the space between the sub-mount substrate with a resin containing reflective particles to form an underfill resin layer.
상기 발광 셀 블록을 마련하는 단계는, 상기 n형 반도체층 및 p형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계 및 브리지 배선을 통해 일 발광 셀의 n형 반도체층과 그에 인접한 다른 일 발광 셀의 p형 반도체층을 연결하는 단계를 더 포함할 수 있으며, 상기 브리지 배선은 브리지(Bridge) 공정 또는 스 탭 커버(Step Cover) 공정을 통해 일 발광 셀의 n형 반도체층과 인접한 다른 일 발광 셀의 p형 반도체층을 연결할 수 있다. The preparing of the light emitting cell block may include removing a portion of the n-type semiconductor layer and a p-type semiconductor layer to form a plurality of light emitting cells, and forming an n-type semiconductor layer of one light emitting cell and another adjacent one through the bridge wiring. The method may further include connecting a p-type semiconductor layer of one light emitting cell, and the bridge wiring may be connected to another n-type semiconductor layer of one light emitting cell through a bridge process or a step cover process. The p-type semiconductor layer of one light emitting cell may be connected.
이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, a light emitting device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you.
도 3은 본 발명에 따른 발광 소자를 설명하기 위한 개념 단면도이다. 3 is a conceptual cross-sectional view for describing a light emitting device according to the present invention.
도면을 참조하면, 발광 소자는 베이스 기판(20) 상에 발광층, 즉 순차적으로 형성된 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 포함하고, 상기 베이스 기판(20)과 플립칩 본딩되는 서브마운트 기판을 포함한다. 상기 서브 마운트 기판은 별도의 기판(210) 상에 상기 발광층의 p형 반도체층(50), n형 반도체층(30)과 그에 각각 본딩될 p형 본딩 패드(220), n형 본딩 패드(225)를 포함하고, 금속 범프(60, 65)를 이용하여 상기 발광층은 상기 서브 마운트 기판의 본딩 패드(220, 225)에 접속된다. Referring to the drawings, the light emitting device includes a light emitting layer on the
또한 본 발명의 발광 소자는 상기 발광층이 형성된 베이스 기판(20)과 서브 마운트 기판 사이의 공간에 발광층으로부터의 빛을 난반사하는 반사 입자(75)를 포함하는 수지를 이용하여 충진한 언더필 수지층(70)을 포함한다. 상기 반사 입자(75)는 발광층으로부터 방출되는 광을 난반사시켜 광의 흡수 없이 외부로 방출시키 는 역할을 한다. 이를 위해 상기 반사 입자(75)는 빛에 대해 반사율이 50% 이상인 물질을 10% 이상 포함하는 것이 바람직하다. 반사 입자(75)의 형태는 구형 또는 각형을 비롯하여 다양한 형상으로 이루어질 수 있으며, 0.1 내지 100㎛의 크기로 형성될 수 있다. 상기 반사 입자(75)는 Al, Ag 또는 AlN을 포함할 수 있다. 또한, 효율적인 난반사를 위해 상기 반사 입자(75)는 나노 입자인 것이 바람직하다.The light emitting device of the present invention also includes an
이와 같은 본 발명의 발광 소자는 언더필(underfill) 기술을 이용하여 발광층이 형성된 베이스 기판과 서브 마운트 기판 사이의 공간에 수지로 충진함으로써 물리적 또는 화학적인 외부 환경으로부터 보호할 뿐만 아니라 온도 변화에 따른 열팽창 변형에 대한 보강재로서의 역할도 하기 때문에 발광 소자의 신뢰성을 향상시키고 수명을 연장시킬 수 있다. The light emitting device of the present invention uses underfill technology to fill the space between the base substrate and the sub-mount substrate on which the light emitting layer is formed with a resin, thereby protecting from physical or chemical external environment as well as thermal expansion deformation due to temperature change. Since it also serves as a reinforcing material for, it is possible to improve the reliability of the light emitting device and to extend its life.
또한 본 발명의 발광 소자는 발광층으로부터의 빛이 언더필 수지층에 흡수 소멸되지 않고, 상기 언더필 수지층의 내부에 포함된 반사 입자에 의해 난반사되어 외부로 빠져나가기 때문에 향상된 발광 효율을 얻을 수 있다. 또한 언더필 수지층 내부에 균일하게 분포된 반사 입자가 발광층으로부터 방출되는 광을 넓게 확산시키기 때문에, 불필요한 발광 패턴을 형성하는 일 없이 넓은 범위로 균일하게 광을 방출할 수 있다. In addition, in the light emitting device of the present invention, light emitted from the light emitting layer is not absorbed and extinguished in the underfill resin layer, and is diffusely reflected by the reflective particles included in the underfill resin layer to escape to the outside, thereby obtaining improved light emission efficiency. In addition, since the reflective particles uniformly distributed in the underfill resin layer diffuse widely the light emitted from the light emitting layer, light can be uniformly emitted in a wide range without forming unnecessary light emitting patterns.
도 4a 내지 도 4f는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도들이다. 4A to 4F are cross-sectional views illustrating a manufacturing process of the first embodiment according to the present invention.
도 4a를 참조하면, 베이스 기판(20) 상에 발광층, 즉 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)을 순차적으로 형성한다. Referring to FIG. 4A, a light emitting layer, that is, an n-
상기의 베이스 기판(20)으로는 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, ZnO, LiAl2O3 등의 투명 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 상기 베이스 기판(20) 상에 n형 반도체층(30)을 형성하기 전에 사파이어 기판과의 격자 부정합도를 줄이기 위하여, AlN 또는 GaN을 포함하는 버퍼층(미도시)을 형성할 수도 있다. The
n형 반도체층(30)은 전자가 생성되는 층으로서, n형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 n형 AlxGa1 - xN(0≤x≤1)을 포함하는 n형 반도체층(30)을 형성한다. 또한, p형 반도체층(50)은 정공이 생성되는 층으로서, p형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 p형 AlxGa1 - xN(0≤x≤1)을 포함하는 p형 반도체층(50)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 n형 반도체층(30) 및 p형 반도체층(50)은 다층막으로 형성할 수도 있다. The n-
활성층(40)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(40)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(40)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.The
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.The above-described material layers may include metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), plasma chemical vapor deposition (PCVD), molecular beam growth (MBE), and molecular beam growth (MBE). It is formed through various deposition and growth methods including beam epitaxy) and hydride vapor phase epitaxy (HVPE).
이후, 도 4b에 도시한 바와 같이 소정의 식각 공정을 통해 p형 반도체층(50), 활성층(40) 및 n형 반도체층(30)의 일부를 제거하여 발광 셀 간을 분리한다. 그리고 소정의 식각 공정을 통해 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출한다. Thereafter, as shown in FIG. 4B, a portion of the p-
이는 상술한 바에 한정되지 않고, 공정상 편의를 위해 다양하게 변경될 수 있다. 즉, 먼저 p형 반도체층(50) 및 활성층(40)의 일부를 제거하여 n형 반도체층(30)의 일부를 노출한 후, 다수 개의 발광 셀을 형성하기 위해 노출된 n형 반도체층(30)의 소정 영역을 베이스 기판(20)이 노출되도록 제거할 수도 있다.This is not limited to the above, and may be variously changed for convenience of process. That is, a portion of the n-
또한, 도 4c에 도시한 바와 같이 p형 반도체층(50) 상에 p형 금속 범프(60)를 형성하고, 노출된 n형 반도체층(30) 상에 n형 금속 범프(65)를 형성한다. 상기 p형 및 n형 금속 범프(60, 65)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있고, 이들의 합금을 사용할 수 있다. In addition, as shown in FIG. 4C, a p-
또한, 상기 p형 및 n형 금속 범프(60, 65)가 형성된 부분을 제외한 영역에 SiO2, Si3O4, Al2O3 등의 절연 물질을 이용하여 절연층(80)을 형성한다. 상기 절연층 (80)은 이후 언더필 수지층(70)에 포함되는 반사 입자(75)가 금속인 경우에, 전기적 안정을 위해 형성하는 것이 바람직하다. 물론 언더필 수지층(70)에 포함될 반사 입자(75)로 AlN과 같은 절연성 물질을 사용하는 경우에 절연층(80)의 형성을 생략할 수도 있다. In addition, the insulating
이로써, 베이스 기판(20) 상에 다수개의 발광 셀이 형성된 발광 셀 블록(100)이 제조된다. 이러한 발광 셀 블록(100)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 예를 들어, 상기 p형 반도체층(50) 상부에 광의 반사를 위한 반사층을 더 형성할 수 있으며, p형 반도체층(50) 또는 노출된 n형 반도체층(30) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다. 또한 본 실시예는 금속 범프(60, 65)를 먼저 형성한 후 절연층(80)을 형성하였으나, 이에 한정되지 않고 금속 범프(60, 65)가 형성될 부분을 제외한 소정 영역에 먼저 절연층(80)을 형성한 후, 금속 범프(60, 65)를 형성할 수도 있다. As a result, the light emitting
다음으로 도 4d에 도시한 바와 같은 서브 마운트 기판(200)을 마련한다. 서브 마운트 기판(200)은 기판(210)과, 상기 발광 셀 블록(100)의 일 발광 셀의 n형 반도체층(30)과 인접한 다른 발광 셀의 p형 반도체층(50)을 연결하는 다수 개의 전극층(230)을 포함한다. 또한, 일 가장자리에 형성된 p형 본딩 패드(220)와, 다른 일 가장자리에 형성된 n형 본딩 패드(225)를 더 포함한다. Next, a
이 때 기판(210)으로는 열전도성이 우수한 SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 본 실시예에서는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용 한다. 물론 이에 한정되지 않고, 열전도율이 크며 전기 전도성이 우수한 금속성 물질을 사용할 수 있다. 이 경우에는 기판(20) 상에 별도의 절연층 형성이 필요하다. In this case, SiC, Si, Ge, SiGe, AlN, metal, or the like having excellent thermal conductivity is used as the
상기 전극층(230)과 p형 본딩 패드(220) 및 n형 본딩 패드(225)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다. The
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩한다.Thereafter, the light emitting
도 4e는 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200)이 본딩된 것을 도시한 것으로, 금속 범프(60, 65)를 통해 본딩하되 발광 셀 블록(100)의 일 발광 셀의 p형 반도체층(50)과 인접한 다른 발광 셀의 n형 반도체층(30)이 금속 범프(60, 65)와 서브 마운트 기판(200)의 전극층(230)을 통해 전기적으로 연결되도록 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(60)는 서브 마운트 기판(200)의 p형 본딩 패드(220)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(65)는 서브 마운트 기판(200)의 n형 본딩 패드(225)에 접속된다. 4E illustrates that the light emitting
이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속범프(60, 65)와 하부 본딩 패드(220, 225)와의 접속은 다양한 본딩 방법을 통해 본딩된다. At this time, the bonding may be performed using heat or ultrasonic waves, or simultaneously using heat and ultrasonic waves. The connection between the metal bumps 60 and 65 and the
또한, 발광 셀의 상부에 n형 및 p형 금속범프(60, 65)가 형성되지 않고, 서브 마운트 기판에 각각의 금속범프(60, 65)가 형성될 수도 있다. In addition, the n-type and p-type metal bumps 60 and 65 may not be formed on the light emitting cell, and the metal bumps 60 and 65 may be formed on the sub-mount substrate.
이와 같이 발광 셀 블록(100)과 서브 마운트 기판(200)을 금속 범프(60, 65) 를 이용하여 전기적으로 접속한 후, 금속 범프(60, 65)의 산화를 방지하고 발광 셀블록(100)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있도록 언더필(underfill) 공정을 진행한다. 이 때, 상기 언더필 공정을 위한 부재로 투명 에폭시 수지와 같은 수지에 Al, Ag 또는 AlN을 포함하는 반사 입자를 혼합하여 진행한다. 즉, 본 발명의 발광 소자는 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200) 사이에 형성되는 언더필 수지층(70)의 내부에 상기 반사 입자(75)가 균일하게 혼합되어 분포한다. 상기 반사 입자(75)는 발광층으로부터 방출되는 광을 난반사시켜 광의 흡수 없이 외부로 방출시키는 역할을 하며, 구형 또는 각형으로 0.1 내지 100㎛의 크기로 형성될 수 있다. 또한, 효율적인 난반사를 위해 상기 반사 입자(75)는 나노 입자인 것이 바람직하다.As such, after the light emitting
도 4f를 참조하면, 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200) 사이의 공간에 반사 입자(75)가 균일하게 혼합된 언더필 부재를 주입한 후 경화시켜 언더필 수지층(70)을 형성한다. 본 실시예는 먼저 발광 셀 블록(100)과 서브 마운트 기판(200)을 플립칩 본딩한 후 언더필 공정을 진행하였으나, 이에 한정되지 않고, 플립칩 본딩 전에 미리 반사 입자(75)가 균일하게 혼합된 액체 상태의 언더필 부재를 서브 마운트 기판(200)에 디스펜싱하고 금속 범프(60, 65)가 형성된 발광 셀 블록(100)을 플립칩 본딩하여 금속 범프(60, 65)에 의해 전기적으로 접속시키고 언더필 부재를 경화시켜 언더필 수지층(70)을 형성할 수도 있다. Referring to FIG. 4F, an underfill member in which
이러한 언더필 수지층(70)으로 인해 상기 발광 셀 블록(100)과 상기 서브 마운트 기판(200)의 본딩부를 외부로부터 보호하고 발광 소자의 방출열에 의한 열팽 창 변형을 저감하여 신뢰성을 향상시킬 수 있다.Due to the
또한 본 실시예는 상기 언더필 수지층(70)의 내부에 반사 입자(75)를 포함하여, 발광층으로부터의 빛이 상기 반사 입자(75)에 충돌하고 난반사되어 외부로 빠져나가기 때문에 향상된 발광 효율을 얻을 수 있다. 또한 언더필 수지층(70) 내부에 균일하게 분포된 반사 입자(75)가 발광층으로부터 방출되는 광을 넓게 확산시키기 때문에, 불필요한 발광 패턴을 형성하는 일 없이 넓은 범위로 균일하게 광을 방출할 수 있다. In addition, the present embodiment includes
이로써, 다수의 발광 셀을 포함하는 발광 셀 블록이 서브 마운트 기판 상에 플립칩 본딩되고, 상기 발광 셀 블록과 상기 서브 마운트 기판 사이의 공간에 반사 입자를 포함하는 수지로 충진된 언더필 수지층이 형성된 플립칩 구조의 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있으며, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하고 교류 전원에서도 구동할 수 있다. As a result, a light emitting cell block including a plurality of light emitting cells is flip-chip bonded on a sub-mount substrate, and an underfill resin layer filled with a resin containing reflective particles is formed in a space between the light-emitting cell block and the sub-mount substrate. A light emitting device having a flip chip structure can be manufactured. The light emitting cells may be variously connected in series, in parallel, or in parallel and according to a desired purpose, and may be used for lighting by being driven at a proper voltage and current, and may also be driven by AC power.
본 실시예는 발광 셀 블록과 서브 마운트 기판의 플립칩 본딩시 금속 범프를 이용하여 인접한 발광 셀의 n형 반도체층과 p형 반도체층이 전기적으로 연결되도록 한다. In the present embodiment, the n-type semiconductor layer and the p-type semiconductor layer of adjacent light emitting cells are electrically connected to each other using metal bumps during flip chip bonding of the light emitting cell block and the sub-mount substrate.
그러나 이에 한정되지 않고, 발광 셀 블록의 제조시 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층과 p형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩할 수도 있다. 이에 대해 하기 설명되는 제 2 실시예에 있어서 상 기 제 1 실시예의 경우와 중복되는 설명은 생략한다.However, the present invention is not limited thereto, and the bridge wiring electrically connecting the n-type semiconductor layer and the p-type semiconductor layer of adjacent light emitting cells through a bridge process or a step cover during manufacturing of the light emitting cell block. After the formation, the chip may be flip-chip bonded to the sub-mount substrate. On the other hand, in the second embodiment described below, a description overlapping with the case of the first embodiment will be omitted.
도 5a 내지 도 5e는 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.5A to 5E are cross-sectional views illustrating a manufacturing process of the second embodiment.
도 5a를 참조하면, 베이스 기판(20) 상에 n형 반도체층(30), 활성층(40) 및 p형 반도체층(50)이 순차적으로 형성된 다수개의 발광 셀을 형성한다. Referring to FIG. 5A, a plurality of light emitting cells in which an n-
이후, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 n형 반도체층(30)과 p형 반도체층(50)을 연결한다. 즉, 일 발광 셀의 노출된 n형 반도체층(30)과 이와 인접한 다른 일 발광 셀의 p형 반도체층(50)을 배선(90)으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 n형 반도체층(30)과 p형 반도체층(50) 간을 전기적으로 연결하는 도전성 배선(90)을 형성한다. Thereafter, the n-
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다. The bridge process described above is also referred to as an air bridge process, by using a photo process between the chips to be connected to each other by using a photo process to form a photoresist pattern, and then forming a material such as metal on the first thin film by a method such as vacuum deposition, Again, a conductive material containing gold is applied to a predetermined thickness by a method such as electroplating, electroplating or metal deposition. Subsequently, when the photoresist pattern is removed with a solution such as solvent, the lower portion of the conductive material is removed and only the bridge-shaped conductive material is formed in the space.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤 덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다. In addition, the step cover process applies a photoresist between the chips to be connected to each other by using a photo process, and develops, leaving only the portions to be connected to each other and covering the other portions with a photoresist pattern, and by electroplating, electroless plating or metal deposition thereon. A conductive material comprising gold is applied to a certain thickness. Subsequently, when the photoresist pattern is removed with a solution such as a solvent, all portions other than the conductive material are covered and only the covered portions remain to electrically connect the chips to be connected.
상기의 배선(90)으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다. 예를 들어, Au, Ag, Ni, Cr, Pt, Pd, Ti, W, Ta 또는 그 합금으로 형성할 수 있다. As the
또한 발광 셀의 상부에 다수 개의 금속 범프를 형성하고, 발광 셀 블록(100)의 일 가장자리에 위치한 발광 셀의 p형 반도체층(50)과 다른 일 가장자리에 위치한 발광 셀의 n형 반도체층(30) 상에 각각 p형 금속 범프(60) 및 n형 금속 범프(65)를 형성한다. In addition, a plurality of metal bumps are formed on the light emitting cell, and the n-
또한, 상기 배선(90)과 금속 범프(60, 65)가 형성된 부분을 제외한 영역에 SiO2, Si3O4, Al2O3 등의 절연 물질을 이용하여 절연층(80)을 형성한다. 상기 절연층(80)은 이후 언더필 수지층(70)에 포함되는 반사 입자(75)가 금속인 경우에 전기적 안정을 위해 형성하는 것이 바람직하다. 물론 언더필 수지층(70)에 포함될 반사 입자(75)로 AlN과 같은 절연성 물질을 사용하는 경우에 상기 절연층(80)의 형성을 생략할 수도 있다. In addition, the insulating
이로써, 베이스 기판(20) 상에 다수개의 발광 셀이 형성된 발광 셀 블록(100)이 제조된다. 이러한 발광 셀 블록(100)의 제조 공정은 상술한 방법에 한정되 지 않고 공정상 편의를 위해 다양하게 변경되거나 다양한 물질막이 더 추가될 수 있다. 예를 들어, 상기 다수개의 발광 셀을 형성한 후 상기 금속 범프(60, 65)와 배선(90)이 형성될 영역에 별도의 전극을 형성하고 전극을 제외한 영역에 절연층(80)을 형성한 후, 상기 전극 상에 금속 범프(60, 65)와 배선(90)을 형성할 수도 있다. As a result, the light emitting
다음으로, 상기 발광 셀 블록(100)과 본딩될 별도의 서브 마운트 기판(200)을 마련한다. 도 5c를 참조하면, 서브 마운트 기판(200)은 기판(210)과, 기판(210) 상부에 형성된 다수의 본딩층(240)을 포함한다. 또한, 일 가장자리에 위치한 p형 본딩 패드(220)와, 다른 일 가장자리에 위치한 n형 본딩 패드(225)를 더 포함한다. Next, a separate
이후, 앞서 설명한 발광 셀 블록(100)과, 서브 마운트 기판(200)을 플립칩 본딩한다. Thereafter, the light emitting
도 5d를 참조하면 상기 발광 셀 블록(100)을 상기 서브 마운트 기판(200)에 플립칩 본딩하되, 발광 셀 상부에 형성된 금속 범프(60, 65)에 의해 본딩한다. 발광 셀 블록(100) 내의 일 가장자리에 위치한 p형 금속 범프(60)는 서브 마운트 기판(200)의 p형 본딩 패드(220)에 접속되고, 타 가장자리에 위치한 n형 금속 범프(65)는 서브 마운트 기판(200)의 n형 본딩 패드(225)에 접속된다. 이 때, 열 또는 초음파를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. Referring to FIG. 5D, the light emitting
본 실시예는 플립칩 본딩 이전에 브리지 배선(90)을 통해 이미 전기적 연결이 완료된 상태이므로, 플립칩 본딩시 전기 연결을 위해 별도의 패턴을 형성하거나, 그에 따라 정확한 얼라인을 고려해야 하는 등의 번거로움을 줄일 수 있는 장점 이 있다. In this embodiment, since the electrical connection is already completed through the
이와 같이 발광 셀 블록(100)을 서브 마운트 기판(200)에 플립칩 본딩한 후, 도 5e에 도시한 바와 같이 발광 셀 블록(100)과 서브 마운트 기판(200) 사이에 반사 입자(75)를 포함한 언더필 수지층(70)을 형성한다. 이로 인해 금속 범프(60, 65)의 산화를 방지하고 발광 셀 블록(100)과 서브 마운트 기판(200)이 전기적 접속 상태를 안정되게 유지할 수 있으며, 상기 반사 입자(75)로 인해 발광층으로부터 방출되는 광을 외부로 효과적으로 반사시킬 수 있다.After the flip-chip bonding of the light emitting
이로써, 다수의 발광 셀들이 도전성 배선에 의해 연결되어 서브 마운트 기판 상에 플립칩 본딩되고, 상기 발광 셀 블록과 서브 마운트 기판 사이의 공간에 반사 입자를 포함하는 수지로 충진된 언더필 수지층이 형성된 플립칩 구조의 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있으며, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하고 교류 전원에서도 구동할 수 있다. As a result, a plurality of light emitting cells are connected by conductive wiring to be flip chip bonded on the sub-mount substrate, and a flip-flop underfill resin layer filled with a resin containing reflective particles is formed in a space between the light-emitting cell block and the sub-mount substrate. A light emitting device having a chip structure can be manufactured. The light emitting cells may be variously connected in series, in parallel, or in parallel and according to a desired purpose, and may be used for lighting by being driven at a proper voltage and current, and may also be driven by AC power.
본 발명의 기술적 요지는 상술한 설명에 한정되지 않고 다양한 실시예가 가능하며, 여러 가지 구조와 방법으로 제조될 수 있다. 예를 들어, 상술한 바와 같이 다수 개의 발광 셀이 웨이퍼 레벨에서 연결된 형태가 아닌 개개의 발광 셀이 서브 마운트 기판 상에 플립칩 본딩되어 동일한 공정을 통해 발광 셀과 서브 마운트 기판 사이에 반사 입자를 포함하는 언더필 수지층이 형성된 발광 소자를 제조할 수 있다. The technical spirit of the present invention is not limited to the above description, and various embodiments are possible, and may be manufactured in various structures and methods. For example, as described above, individual light emitting cells, which are not in the form of a plurality of light emitting cells connected at the wafer level, are flip chip bonded onto the sub-mount substrate to include reflective particles between the light-emitting cell and the sub-mount substrate through the same process. The light emitting element in which the underfill resin layer was formed can be manufactured.
본 발명에 의한 발광 소자 및 이의 제조 방법은 언더필 기술을 이용하여 발광층이 형성된 베이스 기판과 서브 마운트 기판 사이의 공간에 수지로 충진함으로써 물리적 또는 화학적인 외부 환경으로부터 보호할 뿐만 아니라 온도 변화에 따른 열팽창 변형에 대한 보강재로서의 역할도 하기 때문에 소자의 신뢰성을 향상시키고 수명을 연장시킬 수 있다. The light emitting device and the method of manufacturing the same according to the present invention use an underfill technology to fill the space between the base substrate and the sub-mount substrate on which the light emitting layer is formed with a resin to protect from physical or chemical external environment as well as to deform thermal expansion according to temperature change. It also serves as a reinforcing material for the device, thereby improving the reliability of the device and extending its life.
특히 본 발명은 발광층에서 방출되는 빛을 난반사하는 반사 입자를 포함하는 언더필 수지층을 형성함으로써, 광의 흡수를 막고 광의 반사를 원활히 하여 높은 휘도와 발광 효율을 얻을 수 있다. 뿐만 아니라 언더필 수지층 내부에 균일하게 분포된 반사 입자가 발광층으로부터 방출되는 광을 넓게 확산시키기 때문에, 넓은 범위로 균일하게 광을 방출할 수 있는 장점이 있다.In particular, the present invention forms an underfill resin layer including reflective particles that diffusely reflects light emitted from the light emitting layer, thereby preventing absorption of light and smoothly reflecting light, thereby obtaining high luminance and luminous efficiency. In addition, since the reflective particles uniformly distributed in the underfill resin layer widely diffuse the light emitted from the light emitting layer, there is an advantage in that light can be uniformly emitted in a wide range.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050124442A KR20070063976A (en) | 2005-12-16 | 2005-12-16 | Light emitting device of flip chip structure and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050124442A KR20070063976A (en) | 2005-12-16 | 2005-12-16 | Light emitting device of flip chip structure and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110116109A Division KR101260000B1 (en) | 2011-11-08 | 2011-11-08 | Flip chip Light-emitting device and Method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070063976A true KR20070063976A (en) | 2007-06-20 |
Family
ID=38363813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20050124442A Ceased KR20070063976A (en) | 2005-12-16 | 2005-12-16 | Light emitting device of flip chip structure and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070063976A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8541801B2 (en) | 2008-12-30 | 2013-09-24 | Samsung Electronics Co., Ltd. | Light-emitting-device package and a method for producing the same |
US9391238B2 (en) | 2013-01-29 | 2016-07-12 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
WO2016186376A1 (en) * | 2015-05-19 | 2016-11-24 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device and manufacturing method thereof |
US9887329B2 (en) | 2010-02-09 | 2018-02-06 | Nichia Corporation | Light emitting device and method for manufacturing light emitting device |
KR20200018365A (en) * | 2014-03-06 | 2020-02-19 | 에피스타 코포레이션 | Light emitting device |
CN118782697A (en) * | 2024-09-11 | 2024-10-15 | 罗化芯显示科技开发(江苏)有限公司 | A packaging structure of a light emitting element and a method for preparing the same |
-
2005
- 2005-12-16 KR KR20050124442A patent/KR20070063976A/en not_active Ceased
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8541801B2 (en) | 2008-12-30 | 2013-09-24 | Samsung Electronics Co., Ltd. | Light-emitting-device package and a method for producing the same |
EP2383807A4 (en) * | 2008-12-30 | 2014-06-18 | Samsung Electronics Co Ltd | LIGHT EMITTING DEVICE ENVELOPE AND METHOD FOR PRODUCING SAME |
US9887329B2 (en) | 2010-02-09 | 2018-02-06 | Nichia Corporation | Light emitting device and method for manufacturing light emitting device |
US10230034B2 (en) | 2010-02-09 | 2019-03-12 | Nichia Corporation | Light emitting device and method for manufacturing light emitting device |
US9391238B2 (en) | 2013-01-29 | 2016-07-12 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
KR20200018365A (en) * | 2014-03-06 | 2020-02-19 | 에피스타 코포레이션 | Light emitting device |
WO2016186376A1 (en) * | 2015-05-19 | 2016-11-24 | 엘지전자 주식회사 | Display apparatus using semiconductor light-emitting device and manufacturing method thereof |
CN118782697A (en) * | 2024-09-11 | 2024-10-15 | 罗化芯显示科技开发(江苏)有限公司 | A packaging structure of a light emitting element and a method for preparing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8017967B2 (en) | Light-emitting element including a fusion-bonding portion on contact electrodes | |
KR100652133B1 (en) | Flip chip structured light emitting device | |
KR101260000B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
EP2551903B1 (en) | Light emitting device package and lighting system including the same | |
KR100568269B1 (en) | Gallium nitride based light emitting diode for flip-chip bonding and manufacturing method thereof | |
US7560294B2 (en) | Light emitting element and method of making same | |
US7897981B2 (en) | Light emitting device and method of manufacturing the same | |
US9324904B2 (en) | Semiconductor light emitting device and light emitting apparatus | |
US10644194B2 (en) | Light-emitting device, light-emitting device package, and light-emitting module | |
CN102272951A (en) | Multi-Chip LED Module | |
US20060001035A1 (en) | Light emitting element and method of making same | |
WO2009064330A2 (en) | Wire bond free wafer level led | |
US9337403B2 (en) | Light emitting device package | |
KR101230617B1 (en) | Light emitting diode and Method of manufacturing the same | |
KR20140111511A (en) | Method of manufacturing Light Emitting diode package | |
KR20070063976A (en) | Light emitting device of flip chip structure and manufacturing method thereof | |
KR101221643B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR100646636B1 (en) | Light emitting device and manufacturing method thereof | |
KR20140146354A (en) | Semiconductor light emitting device and package | |
KR100675268B1 (en) | A semiconductor light emitting device having a flip chip structure in which a plurality of light emitting cells are arranged and a method of manufacturing the same | |
KR20170124281A (en) | Light emitting device package | |
KR100670929B1 (en) | Light emitting device of flip chip structure and manufacturing method thereof | |
KR101115533B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR100646635B1 (en) | Single light emitting device of a plurality of cells and a method of manufacturing the same | |
US20230327048A1 (en) | Light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051216 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20101130 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20051216 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20111107 Patent event code: PE09021S01D |
|
A107 | Divisional application of patent | ||
PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20111108 Patent event code: PA01071R01D |
|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20120501 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20111107 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
J201 | Request for trial against refusal decision | ||
PJ0201 | Trial against decision of rejection |
Patent event date: 20120530 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20120501 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20131129 Appeal identifier: 2012101005220 Request date: 20120530 |
|
AMND | Amendment | ||
PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20120628 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20120530 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20120103 Patent event code: PB09011R02I |
|
B601 | Maintenance of original decision after re-examination before a trial | ||
PB0601 | Maintenance of original decision after re-examination before a trial |
Comment text: Report of Result of Re-examination before a Trial Patent event code: PB06011S01D Patent event date: 20120726 |
|
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120530 Effective date: 20131129 |
|
PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20131202 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20120530 Decision date: 20131129 Appeal identifier: 2012101005220 |