[go: up one dir, main page]

KR20070063808A - Phase change memory device and manufacturing method thereof - Google Patents

Phase change memory device and manufacturing method thereof Download PDF

Info

Publication number
KR20070063808A
KR20070063808A KR1020050124042A KR20050124042A KR20070063808A KR 20070063808 A KR20070063808 A KR 20070063808A KR 1020050124042 A KR1020050124042 A KR 1020050124042A KR 20050124042 A KR20050124042 A KR 20050124042A KR 20070063808 A KR20070063808 A KR 20070063808A
Authority
KR
South Korea
Prior art keywords
film
phase change
electrode
contact
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050124042A
Other languages
Korean (ko)
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050124042A priority Critical patent/KR20070063808A/en
Publication of KR20070063808A publication Critical patent/KR20070063808A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

A phase change memory device and its manufacturing method are provided to reduce effectively the current necessary for a phase change by reducing a contact area between a phase changeable layer and an upper electrode using a porous hemi-spherical Al2O3 layer. A lower pattern is formed on a semiconductor substrate(21). A first electrode is formed on the resultant structure to contact the lower pattern. A phase changeable layer(24a) is formed on the first electrode. A porous hemi-spherical Al2O3 layer(25a) is formed on the phase changeable layer. The porous hemi-spherical Al2O3 layer is capable of exposing partially the phase changeable layer to the outside. A second electrode is formed on the resultant structure.

Description

상변환 기억 소자 및 그의 제조방법{Phase change RAM device and method of manufacturing the same}Phase change RAM device and method of manufacturing the same

도 1은 종래의 상변환 기억 소자를 도시한 단면도. 1 is a cross-sectional view showing a conventional phase change memory element.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. 2A to 2E are cross-sectional views illustrating processes for manufacturing a phase change memory device according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 상변환 기억 소자를 도시한 단면도. 3 is a sectional view showing a phase change memory device according to another embodiment of the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 반도체기판 22 : 층간절연막21 semiconductor substrate 22 interlayer insulating film

23 : 하부전극 24 : 상변환 물질막23: lower electrode 24: phase change material film

24a : 상변환막 25 : Al막24a: phase change film 25: Al film

25a : Al2O3막 26 : 접촉막25a: Al2O3 film 26: contact film

27 : 도전막 27a : 상부전극27 conductive film 27a upper electrode

본 발명은 상변환 기억 소자에 관한 것으로, 보다 상세하게는, 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase change memory element, and more particularly, to a phase change memory element that can be driven with low current and a method of manufacturing the same.

기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다. The memory device is a volatile random access memory (RAM) device that loses input information when the power is cut off, and a nonvolatile ROM (Read Only Memory) that maintains the storage state of the input information even when the power is cut off. ROM) devices are largely classified. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory such as EEPROM (Elecrtically Erasable and Programmable ROM). .

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, although the DRAM has a very good memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased. In addition, the flash memory requires a higher operating voltage than a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서, 최근에 상변환 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies have been conducted to develop a new memory device having the characteristics of the nonvolatile memory device and having a simple structure. As an example, a phase change memory device (Phase) has recently been developed. Change RAM) has been proposed.

이러한 상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다. The phase change memory device utilizes a difference in resistance between crystalline and amorphous phases due to the phase change of the phase conversion film interposed between the electrodes from the crystalline state to the amorphous state through the current flow between the lower electrode and the upper electrode. Determine the information stored in

다시말해, 상변환 기억 소자는 상변환막으로서 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 쓰기 및 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. In other words, the phase conversion memory element uses a chalcogenide film as a phase conversion film. The chalcogenide film is a compound film composed of germanium (Ge), stevidium (Sb), and tellurium (Te). The phase change occurs between the amorphous state and the crystalline state due to the applied current, that is, Joule heat, and at this time, the resistivity of the phase change film having a crystalline state in which the resistivity of the phase change film having the amorphous state is crystalline. From the higher, the current flowing through the phase change film in the write and read modes is sensed to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'.

도 1은 종래의 상변환 기억 소자를 도시한 단면도로서, 이를 설명하면 다음과 같다. 1 is a cross-sectional view illustrating a conventional phase change memory device, which will be described below.

도시된 바와 같이, 반도체기판(1) 상에 게이트들(4)이 형성되어져 있고, 상기 게이트(4) 양측의 기판 표면 내에는 접합영역(도시안됨)이 형성되어 있다. 상기 게이트들(4)을 덮도록 기판(1) 전면 상에 층간절연막(5)이 형성되어져 있고, 상변환 셀이 형성될 영역과 접지전압(Vss)이 인가될 영역의 층간절연막 부분들 내에는 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어져 있다. As shown, gates 4 are formed on the semiconductor substrate 1, and a junction region (not shown) is formed in the substrate surface on both sides of the gate 4. An interlayer insulating film 5 is formed on the entire surface of the substrate 1 to cover the gates 4, and in the interlayer insulating film portions of the region where the phase change cell is to be formed and the region where the ground voltage Vss is to be applied. The first tungsten plug 6a and the second tungsten plug 6b are formed, respectively.

상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 층간절연막(5) 상에 제1산화막(7)이 형성되어져 있으며, 자세하게 도시되지는 않았으나, 상변환 셀이 형성될 영역에는 제1텅스텐플러그(6a)와 콘택하게 도트(dot)형 금속패드(8)가 형성되어 있고, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하게 바(bar)형 접지라인(Vss line; 9)이 형성되어 있다. The first oxide film 7 is formed on the interlayer insulating film 5 including the first and second tungsten plugs 6a and 6b, and although not shown in detail, the first tungsten film is formed in the region where the phase change cell is to be formed. A dot-type metal pad 8 is formed in contact with the plug 6a, and a bar-type ground line Vss line is in contact with the second tungsten plug 6b in an area to which a ground voltage is to be applied. 9) is formed.

금속패드(8) 및 접지라인(9)을 포함한 제1산화막(7) 상에는 제2산화막(10)이 형성되어져 있으며, 상변환 셀이 형성될 영역의 제2산화막(10) 내에는 금속패드(8)와 콘택하게 플러그 형태의 하부전극(11)이 형성되어 있다. 상기 하부전극(11)과 콘택하게 제2산화막(10) 상에는 패턴 형태로 상변환막(12)과 상부전극(13)이 적층되어져 있고, 이를 통해, 플러그 형태의 하부전극(11)과 그 위에 적층된 상변환막(12) 및 상부전극(13)으로 구성되는 상변환 셀이 구성되어 있다. 그리고, 상기 상변환 셀을 덮도록 제2산화막(10) 상에 제3산화막(14)이 형성되어 있으며, 상기 제3산화막(14) 상에는 상부전극(13)과 콘택하는 금속배선(15)이 형성되어 있다.The second oxide film 10 is formed on the first oxide film 7 including the metal pad 8 and the ground line 9, and the metal pad (10) is formed in the second oxide film 10 in the region where the phase change cell is to be formed. A lower electrode 11 in the form of a plug is formed in contact with 8). The phase conversion film 12 and the upper electrode 13 are stacked on the second oxide film 10 in contact with the lower electrode 11 in a pattern form, and thus, the plug-type lower electrode 11 and the upper electrode 13 are stacked thereon. The phase change cell comprised of the laminated phase change film 12 and the upper electrode 13 is comprised. The third oxide film 14 is formed on the second oxide film 10 to cover the phase change cell, and the metal wiring 15 contacting the upper electrode 13 is formed on the third oxide film 14. Formed.

한편, 이러한 상변환 기억 소자에 있어서, 상변환막의 안정적인 상변화를 위해서는 높은 전류 흐름, 예컨데, 1㎃ 이상이 요구되며, 따라서, 종래에는 상변환막과 전극간에 접촉 면적을 가능한 작게 하여 두 접촉면에서 전류 밀도가 급격하게 증가되는 주울열을 일으키도록 하였다. 이때, 트랜지스터를 통한 전류를 줄이면서 주울열 효율을 높이기 위해서는 상변환막과 하부전극의 접촉 면적을 가능한 작게 하는 것이 필요하며, 그래서, 상변환막의 상변화시 전류 밀도를 높여야 한다. On the other hand, in such a phase-change memory element, high current flow, for example, 1 mA or more is required for stable phase change of the phase-conversion film. Therefore, conventionally, the contact area between the phase-conversion film and the electrode is made as small as possible in both contact surfaces. The current density was to cause Joule heat to increase rapidly. At this time, in order to reduce the current through the transistor and increase the Joule heat efficiency, it is necessary to make the contact area between the phase change film and the lower electrode as small as possible, and thus, increase the current density during the phase change of the phase change film.

그런데, 현재의 노광 기술 및 식각 기술의 한계로 인해 상기 상변환막과 전극간 접촉 면적을 줄이는데 한계가 있다. However, due to limitations of current exposure techniques and etching techniques, there is a limit in reducing the contact area between the phase change film and the electrodes.

또한, 도 1에 도시된 종래의 상변환 기억 소자에 따르면, 상변환막(12)은 하부전극(11)은 물론 상부전극(13)과도 접촉하고 있기는 하지만, 두 접촉면 모두를 상변이 영역으로 이용할 수 없으며, 그래서, 통상은 하부전극(11)과 접촉하고 있는 상변환막 부분을 상변이 영역으로 이용하고 있다. In addition, according to the conventional phase change memory device shown in FIG. 1, although the phase change film 12 is in contact with the upper electrode 13 as well as the lower electrode 11, both contact surfaces are used as the phase change region. Therefore, the portion of the phase change film in contact with the lower electrode 11 is usually used as the phase change region.

따라서, 상기 상변환막(12)의 상변화는 하부전극(11)과의 접촉 저항에 의존하게 되는데, 전술한 바와 같이, 현재로선 상기 하부전극(11)과 상변환막(13)간 접촉 면적을 안정적으로 형성하기 어려우며, 그래서, 접촉 저항의 변화율이 크게 되어 신뢰성이 낮게 된다. Therefore, the phase change of the phase change film 12 depends on the contact resistance with the lower electrode 11. As described above, the contact area between the lower electrode 11 and the phase change film 13 is presently described. Is difficult to form stably, and therefore, the rate of change of contact resistance becomes large, resulting in low reliability.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which can be driven with low current without being affected by the limitations of exposure and etching techniques.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부패턴을 구비한 반도체기판; 상기 하부패턴과 콘택하도록 형성된 제1전극; 상기 제1전극 상에 형성된 상변환막; 상기 상변환막 상에 그의 일부분를 노출시키도록 형성된 다공성의 반구형 Al2O3막; 및 상기 다공서의 반구형 Al2O3막을 포함한 상변환막 상에 형성된 제2전극;을 포함하는 상변환 기억 소자를 제공한다. In order to achieve the above object, the present invention, a semiconductor substrate having a lower pattern; A first electrode formed to contact the lower pattern; A phase change film formed on the first electrode; A porous hemispherical Al 2 O 3 film formed to expose a portion thereof on the phase change film; And a second electrode formed on the phase change film including the porous hemispherical Al 2 O 3 film.

여기서, 상기 제1전극은 하부 패턴을 덮도록 기판 상에 형성된 층간절연막 내에 플러그 형태로 형성되고, 상기 상변환막은 제1전극 및 이에 인접한 층간절연막 상에 배치되는 패턴 형태로 형성된다. Here, the first electrode is formed in a plug shape in an interlayer insulating film formed on the substrate to cover the lower pattern, and the phase change film is formed in a pattern shape disposed on the first electrode and the interlayer insulating film adjacent thereto.

상기 제2전극은 표면 평탄화가 이루어진 단일 도전막으로 이루어지거나, 또는, 다공성의 반구형 Al2O3막을 포함한 상변환막 상에 형성되어 평탄화를 이루는 TiN의 접촉막과 상기 접촉막 상에 형성된 도전막의 적층막으로 이루어진다. The second electrode may be formed of a single conductive film having a surface planarization, or may be a laminated film of a TiN contact film formed on a phase change film including a porous hemispherical Al2O3 film and planarized, and a conductive film formed on the contact film. Is done.

또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부패턴이 구비된 반도체기판 상에 제1전극을 형성하는 단계; 상기 제1전극 상에 상변환막을 형성하는 단계; 상기 상변환막 상에 그의 일부분을 노출시키는 다공성의 반구형 Al2O3막을 형성하는 단계; 및 상기 다공성의 반구형 Al2O3막을 포함한 상변환막 상에 제2전극을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다. In addition, in order to achieve the above object, the present invention, forming a first electrode on a semiconductor substrate having a lower pattern; Forming a phase conversion film on the first electrode; Forming a porous hemispherical Al 2 O 3 film exposing a portion thereof on the phase change film; And forming a second electrode on the phase change film including the porous hemispherical Al 2 O 3 film.

여기서, 상기 제1전극을 형성하는 단계는, 하부패턴이 구비된 반도체기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부패턴을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀 내에 도전막을 매립시키는 단계;를 포함한다. The forming of the first electrode may include forming an interlayer insulating film on a semiconductor substrate having a lower pattern; Etching the interlayer insulating layer to form a contact hole exposing a lower pattern; And embedding a conductive film in the contact hole.

상기 다공성의 반구형 Al2O3막을 형성하는 단계는, 상기 상변환막 상에 Al막을 형성하는 단계; 및 상기 Al막을 전해질 양극 산화시키는 단계;를 포함하며, 이때, 상기 Al막은 100∼200Å 두께로 형성한다. The forming of the porous hemispherical Al 2 O 3 film may include forming an Al film on the phase change film; And electrolytic anodic oxidation of the Al film, wherein the Al film is formed to a thickness of 100 to 200 Å.

상기 Al막을 전해질 양극 산화시키는 단계는, Al막이 형성된 기판 결과물을 전해질 용액내에 담근 채로 Al막에 양의 전압을 인가함과 아울러 전해질 용액내에 상기 기판과 이격해서 음극을 배치시켜 양의 산화 반응이 일어나도록 수행한다. The electrolyte anodizing of the Al film may include applying a positive voltage to the Al film while immersing an Al film-formed substrate in an electrolyte solution, and placing a negative electrode spaced apart from the substrate in the electrolyte solution to generate a positive oxidation reaction. Do so.

상기 전해질 용액으로는 옥살산, 인산 및 황산 중에서 어느 하나의 산성 용액을 이용하며, 상기 음극은 백금 또는 탄소로 이루어진다. As the electrolyte solution, an acidic solution of any one of oxalic acid, phosphoric acid and sulfuric acid is used, and the negative electrode is made of platinum or carbon.

상기 제2전극은 표면 평탄화가 이루어진 단일 도전막으로 형성하거나, 또는, 다공성의 반구형 Al2O3막을 포함한 상변환막 상에 평탄화를 이루는 TiN의 접촉막과 상기 접촉막 상에 형성된 도전막의 적층막으로 형성한다. The second electrode may be formed of a single conductive film having surface planarization, or may be formed of a laminated film of a TiN contact film that is planarized and a conductive film formed on the contact film on a phase change film including a porous hemispherical Al2O3 film. .

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 2A through 2E are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 2a를 참조하면, 트랜지스터를 포함하는 하부패턴(도시안됨)이 구비된 반도체기판(21)을 마련한 후, 상기 하부패턴을 덮도록 기판(21) 전면 상에 층간절연막(22)을 형성한다. 그런다음, 공지의 공정에 따라 상기 층간절연막(22) 내에 하부패턴을 노출시키는 콘택홀을 형성한 후, 상기 콘택홀 내에 도전막을 매립시켜 플러그 형태의 제1전극, 즉, 하부전극(23)을 형성한다. Referring to FIG. 2A, after the semiconductor substrate 21 including a lower pattern (not shown) including a transistor is provided, an interlayer insulating layer 22 is formed on the entire surface of the substrate 21 to cover the lower pattern. Then, a contact hole for exposing a lower pattern is formed in the interlayer insulating film 22 according to a known process, and then a conductive film is embedded in the contact hole to form a plug-type first electrode, that is, the lower electrode 23. Form.

도 2b를 참조하면, 플러그 형태의 하부전극(23)을 포함한 층간절연막(22) 상에 상변환 물질막(24)과 Al막(25)을 차례로 형성한다. 여기서, 상기 상변환 물질막(24)으로서는 Ge-Sb-Te, Ge-Bi-Te, Al, In, Sn 또는 Bi 중에서 적어도 하나 이상이 도핑된 Sb-Te, Ag, In 또는 Sn 중에서 적어도 하나 이상이 도핑된 Bi-Te를 적용한다. 상기 Al막(25)은 200Å 이하, 바람직하게, 100∼200Å 두께로 형성한다. Referring to FIG. 2B, the phase change material layer 24 and the Al layer 25 are sequentially formed on the interlayer insulating layer 22 including the plug-type lower electrode 23. Here, the phase change material film 24 may include at least one of Sb-Te, Ag, In, or Sn doped with at least one of Ge-Sb-Te, Ge-Bi-Te, Al, In, Sn, or Bi. This doped Bi-Te is applied. The Al film 25 is 200 kPa or less, preferably 100 to 200 kPa thick.

도 2c를 참조하면, Al막이 형성된 기판 결과물을 전해질 용액 내에 담근 상태로, 상기 Al막을 전해질 양극 산화시켜 상변환 물질막(24) 상에 상기 상변환 물질막(24)의 소정 부분들을 노출시키는 다공성의 반구형 Al2O3막(25a)를 형성한다.Referring to FIG. 2C, a porous substrate for exposing predetermined portions of the phase change material layer 24 on the phase change material layer 24 by electrolytically anodizing the Al layer with the Al resultant substrate resulted in the electrolyte solution. A hemispherical Al2O3 film 25a is formed.

여기서, 상기 Al막의 전해질 양극 산화는 Al막이 형성된 기판 결과물을 전해질 용액 내에 담근 상태에서 상기 Al막에 양의 전압을 인가함과 아울러 전해질 용 액 내에 상기 기판 결과물과 이격해서 백금 또는 탄소로 이루어진 음의 전극을 배치시켜 양의 산화 반응이 일어나도록 하는 방식으로 수행하며, 이때, 상기 전해질 용액으로서는 옥살산, 인산 또는 황산과 같은 산성 용액을 이용한다. Here, the electrolyte anodic oxidation of the Al film is performed by applying a positive voltage to the Al film while immersing the substrate product in which the Al film is formed in the electrolyte solution, and negatively formed of platinum or carbon by being spaced apart from the substrate product in the electrolyte solution. The electrode is placed in such a manner that a positive oxidation reaction occurs, wherein an acidic solution such as oxalic acid, phosphoric acid or sulfuric acid is used as the electrolyte solution.

도 2d를 참조하면, 다공성의 반구형 Al2O3막(25a)을 포함한 상변환 물질막(24) 상에 TiN으로 이루어진 접촉막(26)을 형성한다. 여기서, 상기 접촉막(26)은 다공성의 반구형 Al2O3막 내부에 매립이 쉽게 이루어지도록 하는 것에 의해 평탄화를 달성하기 위해 형성해주는 것이다. 그 다음, 상기 접촉막(26) 상에 제2전극용, 즉, 상부전극용 도전막(27)을 형성한다. Referring to FIG. 2D, a contact film 26 made of TiN is formed on the phase change material film 24 including the porous hemispherical Al2O3 film 25a. In this case, the contact layer 26 is formed to achieve planarization by easily embedding the porous hemispherical Al2O3 film. Next, a conductive film 27 for a second electrode, that is, an upper electrode, is formed on the contact film 26.

도 2e를 참조하면, 도전막(27)과 접촉막(26)을 식각하여 상기 막들(27, 26)의 적층막으로 이루어진 상부전극(27a)을 형성한 후, 다공성의 반구형 Al2O3막(25a)을 식각하고, 연이어, 상변환 물질막을 식각하여 상변환막(24a)을 형성하며, 이 결과로서, 하부전극(23)과 상변환막(24a) 및 상부전극(27a)으로 구성되는 상변환 셀을 구성한다. Referring to FIG. 2E, the conductive layer 27 and the contact layer 26 are etched to form the upper electrode 27a formed of the laminated layers of the layers 27 and 26, and then the porous hemispherical Al 2 O 3 layer 25a is formed. And then, the phase change material film is etched to form a phase change film 24a. As a result, a phase change cell composed of the lower electrode 23, the phase change film 24a, and the upper electrode 27a. Configure

이후, 도시하지는 않았으나, 금속배선 공정을 포함한 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다. Thereafter, although not shown, a series of known subsequent processes including a metallization process are sequentially performed to complete the manufacture of the phase change memory device according to the present invention.

상기한 바와 같이 제조되는 본 발명에 따른 상변환 기억 소자는 상변환막 상에 존재하는 다공성의 반구형 Al2O3막에 의해 상기 상변환막과 상부전극간 접촉면적이 줄어들게 되므로, 상변환막의 상변화는 실질적으로 상기 상부전극과의 계면에서 이루어지게 되며, 이때, 접촉면적이 매우 작아서 상변화에 필요한 전류를 현저히 낮출 수 있게 된다. In the phase change memory device according to the present invention manufactured as described above, since the contact area between the phase change film and the upper electrode is reduced by the porous hemispherical Al2O3 film on the phase change film, the phase change of the phase change film is substantially This is achieved at the interface with the upper electrode, and in this case, the contact area is so small that it is possible to significantly lower the current required for the phase change.

따라서, 본 발명은 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자를 매우 용이하게 구현할 수 있다. Accordingly, the present invention can very easily implement a phase change memory device capable of driving with a low current without being affected by the limitations of exposure and etching techniques.

한편, 전술한 본 발명이 일실시예에서는 다공성의 반구형 Al2O3막 상에 접촉막을 형성하여 평탄화를 달성한 후 도전막을 형성하여 상기 접촉막과 도전막의 적층막으로 상부전극을 형성하였지만, 본 발명의 다른 실시예로서, 도 3에 도시된 바와 같이, 접촉막의 형성없이 다공성의 반구형 Al2O3막(25) 상에 표면 평탄화가 이루어진 도전막을 형성하여 상기 도전막의 단일막으로 이루어진 상부전극(27a)을 형성할 수 있다. Meanwhile, in the embodiment of the present invention described above, a contact film is formed on a porous hemispherical Al2O3 film to achieve planarization, and then a conductive film is formed to form an upper electrode as a laminated film of the contact film and the conductive film. As an example, as shown in FIG. 3, a conductive film having surface planarization is formed on the porous hemispherical Al2O3 film 25 without forming a contact film, thereby forming an upper electrode 27a formed of a single film of the conductive film. have.

또한, 도시하지는 않았으나, 전술한 실시예들에서는 하부전극을 플러그의 형태로, 그리고, 상변환막을 패턴의 형태로 형성하였으나, 또 다른 실시예로서 상기 하부전극은 패턴의 형태로 형성하고, 상기 상변환막을 플러그의 형태로 형성할 수 있다. In addition, although not shown, in the above-described embodiments, the lower electrode is formed in the form of a plug, and the phase conversion film is formed in the form of a pattern. As another embodiment, the lower electrode is formed in the form of a pattern, and the upper The conversion film can be formed in the form of a plug.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.Hereinbefore, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and those skilled in the art to which the present invention pertains have many modifications and variations without departing from the spirit of the present invention. It will be appreciated that it can be added.

이상에서와 같이, 본 발명은 다공성의 반구형 Al2O3막을 이용해 상변환막과 상부전극간 접촉면적을 줄이기 때문에 상기 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있다. As described above, since the present invention reduces the contact area between the phase change film and the upper electrode by using a porous hemispherical Al2O3 film, it is possible to effectively lower the current required for the phase change of the phase change film.

또한, 본 발명은 Al2O3막의 형성을 통해 상변환막과 상부전극간 접촉면적을 줄이기 때문에 노광 및 식각 기술의 한계 영향을 받지 않고도 낮은 전류로 구동 가능한 상변환 기억 소자를 매우 용이하고도 신뢰성있게 구현할 수 있다. In addition, since the present invention reduces the contact area between the phase change film and the upper electrode by forming an Al 2 O 3 film, it is possible to easily and reliably implement a phase change memory device that can be driven at a low current without being affected by the limitations of exposure and etching techniques. have.

Claims (15)

하부패턴을 구비한 반도체기판; A semiconductor substrate having a lower pattern; 상기 하부패턴과 콘택하도록 형성된 제1전극; A first electrode formed to contact the lower pattern; 상기 제1전극 상에 형성된 상변환막; A phase change film formed on the first electrode; 상기 상변환막 상에 그의 일부분를 노출시키도록 형성된 다공성의 반구형 Al2O3막; 및 A porous hemispherical Al 2 O 3 film formed to expose a portion thereof on the phase change film; And 상기 다공서의 반구형 Al2O3막을 포함한 상변환막 상에 형성된 제2전극;A second electrode formed on the phase change film including the porous hemispherical Al2O3 film; 을 포함하는 것을 특징으로 하는 상변환 기억 소자. Phase change memory device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제1전극은 하부 패턴을 덮도록 기판 상에 형성된 층간절연막 내에 플러그 형태로 형성되고, 상기 상변환막은 제1전극 및 이에 인접한 층간절연막 상에 배치되는 패턴 형태로 형성된 것을 특징으로 하는 상변환 기억 소자.The first electrode is formed in a plug shape in an interlayer insulating film formed on a substrate so as to cover a lower pattern, and the phase change film is formed in a pattern form disposed on the first electrode and an interlayer insulating film adjacent thereto. device. 제 1 항에 있어서, The method of claim 1, 상기 제2전극은 표면 평탄화가 이루어진 단일 도전막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.And the second electrode is made of a single conductive film having surface planarization. 제 1 항에 있어서, The method of claim 1, 상기 제2전극은 다공성의 반구형 Al2O3막을 포함한 상변환막 상에 형성되어 평탄화를 이루는 접촉막과 상기 접촉막 상에 형성된 도전막의 적층막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.And the second electrode comprises a contact film formed on a phase change film including a porous hemispherical Al2O3 film for flattening and a laminated film of a conductive film formed on the contact film. 제 4 항에 있어서, The method of claim 4, wherein 상기 접촉막은 TiN막으로 이루어진 것을 특징으로 하는 상변환 기억 소자. And the contact film is made of a TiN film. 하부패턴이 구비된 반도체기판 상에 제1전극을 형성하는 단계; Forming a first electrode on a semiconductor substrate having a lower pattern; 상기 제1전극 상에 상변환막을 형성하는 단계; Forming a phase conversion film on the first electrode; 상기 상변환막 상에 그의 일부분을 노출시키는 다공성의 반구형 Al2O3막을 형성하는 단계; 및 Forming a porous hemispherical Al 2 O 3 film exposing a portion thereof on the phase change film; And 상기 다공성의 반구형 Al2O3막을 포함한 상변환막 상에 제2전극을 형성하는 단계;Forming a second electrode on the phase change film including the porous hemispherical Al 2 O 3 film; 를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. A method for manufacturing a phase change memory device comprising a. 제 6 항에 있어서, The method of claim 6, 상기 제1전극을 형성하는 단계는, 하부패턴이 구비된 반도체기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 하부패턴을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀 내에 도전막을 매립시키는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. The forming of the first electrode may include forming an interlayer insulating film on a semiconductor substrate having a lower pattern; Etching the interlayer insulating layer to form a contact hole exposing a lower pattern; And embedding a conductive layer in the contact hole. 제 6 항에 있어서, The method of claim 6, 상기 다공성의 반구형 Al2O3막을 형성하는 단계는, 상기 상변환막 상에 Al막을 형성하는 단계; 및 상기 Al막을 전해질 양극 산화시키는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. The forming of the porous hemispherical Al 2 O 3 film may include forming an Al film on the phase change film; And electrolytic anodizing the Al film. 제 8 항에 있어서, The method of claim 8, 상기 Al막은 100∼200Å 두께로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. And the Al film is formed to a thickness of 100 to 200 microseconds. 제 6 항에 있어서, The method of claim 6, 상기 Al막을 전해질 양극 산화시키는 단계는, 상기 Al막이 형성된 기판 결과물을 전해질 용액내에 담근 채로, 상기 Al막에 양의 전압을 인가함과 아울러 상기 전해질 용액내에 상기 기판과 이격해서 음극을 배치시켜 양의 산화 반응이 일어나도록 수행하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. Electrolytic anodic oxidation of the Al film may include applying a positive voltage to the Al film and placing a negative electrode spaced apart from the substrate in the electrolyte solution while soaking the substrate product on which the Al film is formed in an electrolyte solution. A method for manufacturing a phase change memory device, characterized in that to perform an oxidation reaction. 제 10 항에 있어서, The method of claim 10, 상기 전해질 용액은 옥살산, 인산 및 황산으로 구성된 그룹으로부터 선택되는 어느 하나의 산성 용액인 것을 특징으로 하는 상변환 기억 소자의 제조방법. And the electrolyte solution is any one acid solution selected from the group consisting of oxalic acid, phosphoric acid and sulfuric acid. 제 10 항에 있어서, The method of claim 10, 상기 음극은 백금 또는 탄소로 이루어진 것을 특징으로 하는 상변환 기억 소자의 제조방법. And the cathode is made of platinum or carbon. 제 6 항에 있어서, The method of claim 6, 상기 제2전극은 표면 평탄화가 이루어진 단일 도전막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. And the second electrode is formed of a single conductive film having surface planarization. 제 6 항에 있어서, The method of claim 6, 상기 제2전극은 다공성의 반구형 Al2O3막을 포함한 상변환막 상에 평탄화를 이루는 접촉막과 상기 접촉막 상에 형성된 도전막의 적층막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. And the second electrode is formed of a laminated film of a contact film to be planarized on a phase change film including a porous hemispherical Al2O3 film and a conductive film formed on the contact film. 제 14 항에 있어서, The method of claim 14, 상기 접촉막은 TiN막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.And the contact film is formed of a TiN film.
KR1020050124042A 2005-12-15 2005-12-15 Phase change memory device and manufacturing method thereof Withdrawn KR20070063808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050124042A KR20070063808A (en) 2005-12-15 2005-12-15 Phase change memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124042A KR20070063808A (en) 2005-12-15 2005-12-15 Phase change memory device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20070063808A true KR20070063808A (en) 2007-06-20

Family

ID=38363660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124042A Withdrawn KR20070063808A (en) 2005-12-15 2005-12-15 Phase change memory device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20070063808A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012789B2 (en) 2008-02-19 2011-09-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012789B2 (en) 2008-02-19 2011-09-06 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100668846B1 (en) Manufacturing method of phase change memory device
KR100668824B1 (en) Phase change memory device and its manufacturing method
JP4953697B2 (en) Phase change memory element and manufacturing method thereof
US8525298B2 (en) Phase change memory device having 3 dimensional stack structure and fabrication method thereof
US7799596B2 (en) Phase change memory device and method for manufacturing the same
JP2006344948A (en) Phase transformation memory element and its manufacturing method
KR100842903B1 (en) Phase change memory device and manufacturing method thereof
KR100980295B1 (en) Manufacturing method of phase change memory device
US20060266991A1 (en) Phase change memory device and method for manufacturing the same
KR20080002490A (en) Phase change memory device and manufacturing method thereof
KR100650719B1 (en) Phase change memory device and its manufacturing method
KR20070063808A (en) Phase change memory device and manufacturing method thereof
KR100997785B1 (en) Phase change memory device and its manufacturing method
KR100997783B1 (en) Phase change memory device and manufacturing method thereof
KR100680976B1 (en) Phase change memory device and manufacturing method thereof
KR100728985B1 (en) Phase change memory device and manufacturing method thereof
KR101096436B1 (en) Phase change memory device and manufacturing method thereof
KR101052866B1 (en) Phase change memory device and manufacturing method thereof
KR100728984B1 (en) Phase change memory device and manufacturing method thereof
KR101069280B1 (en) Method of manufacturing phase change RAM device
KR101006515B1 (en) Phase change memory device and its manufacturing method
KR20070036940A (en) Phase change memory device and manufacturing method thereof
KR20060122266A (en) Phase change memory device and manufacturing method thereof
KR20070063810A (en) Phase change memory device and manufacturing method thereof
KR20060001088A (en) Phase change memory device and its manufacturing method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051215

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid