[go: up one dir, main page]

KR20070052911A - 적층형 패키지 - Google Patents

적층형 패키지 Download PDF

Info

Publication number
KR20070052911A
KR20070052911A KR1020050110707A KR20050110707A KR20070052911A KR 20070052911 A KR20070052911 A KR 20070052911A KR 1020050110707 A KR1020050110707 A KR 1020050110707A KR 20050110707 A KR20050110707 A KR 20050110707A KR 20070052911 A KR20070052911 A KR 20070052911A
Authority
KR
South Korea
Prior art keywords
rearrangement
chips
metal
stacked
substrate
Prior art date
Application number
KR1020050110707A
Other languages
English (en)
Other versions
KR100808586B1 (ko
Inventor
한권환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050110707A priority Critical patent/KR100808586B1/ko
Publication of KR20070052911A publication Critical patent/KR20070052911A/ko
Application granted granted Critical
Publication of KR100808586B1 publication Critical patent/KR100808586B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

개시된 적층형 패키지는, 기판과, 기판 상에 적층되며, 재배열층이 마련된 다수의 재배열 칩과, 다수의 재배열 칩 양측에 각각 결합되며, 다수의 재배열 칩을 서로 전기적으로 연결하기 위하여 다수의 재배열층 각각에 접촉된 다수의 솔더 볼이 마련된 배선 칩 및 기판과 다수의 재배열 칩을 전기적으로 연결하는 와이어를 포함함으로써, 적층되는 다수의 재배열 칩 사이를 전기적으로 연결하기 위하여 각각의 재배열 칩 사이에 본딩 공간을 형성하지 않아도 되므로 그만큼 두께가 감소하는 장점이 있으며, 따라서 적층되는 재배열 칩의 수도 증가할 수 있어 적층형 패키지의 고용량, 고성능화 및 본딩을 개별적으로 하지 않아도 되므로 공정 수율이 향상되는 효과를 제공한다.

Description

적층형 패키지{Stack type package}
도 1은 종래의 적층형 패키지를 나타낸 단면도,
도 2는 본 발명의 일 실시예에 따른 적층형 패키지를 나타낸 단면도,
도 3은 도 2의 배선 칩을 나타낸 평면도,
도 4a 내지 도 4f는 도 2의 배선 칩을 제조하는 방법을 순차적으로 나타낸 단면도,
도 5는 본 발명의 또 다른 실시예에 따른 적층형 패키지를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
100,200... 적층형 패키지 110... 기판
120... 재배열 칩 121... 재배열층
130... 배선 칩 136... 솔더 볼
본 발명은 적층형 패키지에 관한 것으로서, 특히 전체적인 패키지 두께를 줄일 수 있는 적층형 패키지에 관한 것이다.
최근 전자 산업의 발전으로 거의 대부분의 전자 제품에 반도체를 사용하게 되면서 다양한 크기와 형태를 가진 반도체 패키지가 요구되고 있다.
특히 소형 가전이나 모바일 제품군에서 사용되는 반도체의 경우 실장 면적을 최소화해야 하며, 고성능 반도체의 성능에 부합하는 고성능 반도체 패키지가 요구되고 있다.
이러한 요구를 만족하며, 고집적화하기 위해 도 1과 같이 수직으로 칩을 적층하는 적층형 패키지가 출현하였다.
이 적층형 패키지(60)는 기판(10) 상에 다수의 칩(20)이 접착 테입(30)을 매개로 적층되며, 칩(20) 양단부에 마련된 칩 패드(21)를 통해 기판과 전기적으로 연결되도록 와이어(40) 본딩된다.
그런데, 이와 같은 구조의 적층형 패키지(60)는 동일한 칩(20)을 적층하는 경우, 칩 패드(21)가 상층에 적층되는 칩(20)에 의하여 가려지기 때문에, 와이어(40) 본딩을 위해서 적층되는 칩(20)들 간에 일정한 간격의 공간이 필요하여, 결국 적층형 패키지(60)의 전체 두께가 두꺼워져 적층되는 칩(20)의 개수에 한계가 있게 되고, 적층되는 칩(20) 마다에 와이어(40) 본딩을 해야 하기 때문에, 공정 수율이 칩을 적층할수록 낮아지는 문제점이 있다.
미설명 부호 50은 EMC이다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, 패키지 전체의 두께를 줄이고, 공정 수율을 향상시킬 수 있는 개선된 적층형 패키지를 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 적층형 패키지는, 기판; 상기 기판 상에 적층되며, 재배열층이 마련된 다수의 재배열 칩; 상기 다수의 재배열 칩 양측에 각각 결합되며, 상기 다수의 재배열 칩을 서로 전기적으로 연결하기 위하여 상기 다수의 재배열층 각각에 접촉된 다수의 솔더 볼이 마련된 배선 칩; 및 상기 기판과 상기 다수의 재배열 칩을 전기적으로 연결하는 와이어를 포함한 것이 바람직하다.
그리고 본 발명의 또 다른 적층형 패키지는, 기판; 상기 기판 상에 다수의 범프를 매개로 전기적으로 연결되며, 재배열층이 마련된 다수의 재배열 칩; 및 상기 다수의 재배열 칩 양측에 각각 결합되며, 상기 다수의 재배열 칩을 서로 전기적으로 연결하기 위하여 상기 다수의 재배열층 각각에 접촉된 다수의 솔더 볼이 마련된 배선 칩을 포함한 것이 바람직하다.
여기서, 상기 배선 칩은 웨이퍼 상에 다수의 열로 금속 배선이 마련되고, 상기 금속 배선 상에 서로 이격되게 다수의 솔더 볼이 마련된 것이 바람직하다.
또한, 상기 배선 칩은, 웨이퍼 상에 시드 메탈을 증착하는 단계; 상기 시드 메탈 상에 포토 레지스트의 코팅 및 패터닝하는 단계; 상기 포토 레지스트의 패터닝된 부분에 메탈을 도금하는 단계; 상기 메탈이 도금된 부분 이외의 시드 메탈과 포토 레지스트를 에칭하는 단계; 상기 노출된 웨이퍼 상 및 상기 메탈의 일부분이 노출되도록 솔더 마스크를 코팅하는 단계; 및 상기 노출된 메탈 상에 솔더 볼을 형성하는 단계에 의하여 마련된 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 적층형 패키지를 나타낸 단면도이다.
도면을 참조하면, 적층형 패키지(100)는 기판(110)과, 이 기판(100)에 적층된 다수의 재배열 칩(120)과, 다수의 재배열 칩(120) 사이를 전기적으로 연결하기 위한 배선 칩(130) 및 기판(110)과 다수의 재배열 칩(120)을 전기적으로 연결하는 와이어(140)를 포함한다.
재배열 칩(120)에는 센터 패드(122)와 연결된 전도성 물질로 된 다수의 재배열층(121)이 에지 부분으로 연장되게 마련된다.
배선 칩(130)은 도 3과 같이 웨이퍼(131) 상에 다수의 열로 금속 배선(134)이 마련되고, 이 금속 배선(134) 상에 일정한 간격으로 다수의 솔더 볼(136)이 마련된다.
이 배선 칩(130)은 도 4a 내지 도 4f에 도시된 바와 같은 순차적인 공정으로 제조되는데, 먼저 도 4a와 같이 웨이퍼(131) 상에 시드 메탈(132)을 증착한다.
다음으로, 도 4b와 같이 이 시드 메탈(132) 상에 포토 레지스트(133)를 코팅한 후, 패터닝을 한다.
그런 후, 도 4c와 같이 포토 레지스트(133)의 패터닝에 의하여 외부로 노출된 시드 메탈(132) 상에 Cu, Ni, Au 등의 메탈(134)을 도금한다.
이렇게 메탈(134)이 도금되면, 도 4d와 같이 포토 레지스트(133) 및 이 포토 레지스트(133) 하부의 시드 메탈(132)을 에칭한다.
다음으로, 도 4e와 같이 메탈(132)의 일부분이 외부로 노출되도록 웨이퍼(131) 상 및 메탈(134) 상부 일부분에 솔더 마스크(135)를 코팅한다.
마지막으로, 도 4f와 같이 외부로 노출된 메탈(134) 상에 솔더 볼(136)을 마련한다.
이와 같은 공정에 의하여 마련된 배선 칩(130)에서, 솔더 볼(136) 하부의 메탈(134)은 도 3에서의 금속 배선(134)을 일컫는다.
이 배선 칩(130)은 기판(110) 상에 적층된 다수의 재배열 칩(120) 양측에 결합하여, 각각의 재배열층(121)과 솔더 볼(136)이 접촉하게 함으로써, 각각의 재배열 칩(120)이 서로 전기적으로 연결되게 한다.
그리고 전기적으로 연결된 다수의 재배열 칩(120)과 기판(110) 사이를 전기적으로 연결하기 위하여 최상부 재배열 칩(120)의 재배열층(121)과 기판(110)을 와이어(140) 본딩하고, EMC(미도시)에 의하여 다수의 재배열 칩(120)과 와이어(140)를 밀봉한다.
도 5는 본 발명의 또 다른 실시예를 나타낸 것으로써, 다수의 재배열 칩(120)을 서로 적층하고, 이 적층된 다수의 재배열 칩(120) 양측에 도 3에 도시된 배선 칩(130)을 결합하여 다수의 재배열 칩(120) 사이를 전기적으로 연결하고, 이 배선 칩(130)이 결합된 다수의 재배열 칩(120)을 거꾸로 돌려 재배열층(121)이 아래를 향하도록 한 후, 기판(110) 상에 범프(150)를 매개로 적층한다.
즉, 상기 두개의 실시예는 기판(110)과 다수의 재배열 칩(120) 사이를 와이어(140) 본딩 또는 범프(150)로의 연결함에 차이가 있게 된다.
이와 같은 구성의 적층형 패키지에 의하면, 적층되는 다수의 재배열 칩 사이를 전기적으로 연결하기 위하여 각각의 재배열 칩 사이에 본딩 공간을 형성하지 않아도 되므로 그만큼 두께가 감소하는 장점이 있으며, 따라서 적층되는 재배열 칩의 수도 증가할 수 있어 고용량, 고성능화된 적층형 패키지를 만들 수 있게 되고, 본딩을 개별적으로 하지 않아도 되므로 공정 수율이 향상된다.
미설명 부호 123은 퓨즈 박스이다.
상술한 바와 같이 본 발명의 적층형 패키지에 의하면, 적층되는 다수의 재배열 칩 사이를 전기적으로 연결하기 위하여 각각의 재배열 칩 사이에 본딩 공간을 형성하지 않아도 되므로 그만큼 두께가 감소하는 장점이 있으며, 따라서 적층되는 재배열 칩의 수도 증가할 수 있어 적층형 패키지의 고용량, 고성능화 및 본딩을 개별적으로 하지 않아도 되므로 공정 수율이 향상되는 효과를 제공한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (4)

  1. 기판;
    상기 기판 상에 적층되며, 재배열층이 마련된 다수의 재배열 칩;
    상기 다수의 재배열 칩 양측에 각각 결합되며, 상기 다수의 재배열 칩을 서로 전기적으로 연결하기 위하여 상기 다수의 재배열층 각각에 접촉된 다수의 솔더 볼이 마련된 배선 칩; 및
    상기 기판과 상기 다수의 재배열 칩을 전기적으로 연결하는 와이어를 포함한 것을 특징으로 하는 적층형 패키지.
  2. 기판;
    상기 기판 상에 다수의 범프를 매개로 전기적으로 연결되며, 재배열층이 마련된 다수의 재배열 칩; 및
    상기 다수의 재배열 칩 양측에 각각 결합되며, 상기 다수의 재배열 칩을 서로 전기적으로 연결하기 위하여 상기 다수의 재배열층 각각에 접촉된 다수의 솔더 볼이 마련된 배선 칩을 포함한 것을 특징으로 하는 적층형 패키지.
  3. 제1항 또는 제2항에 있어서,
    상기 배선 칩은 웨이퍼 상에 다수의 열로 금속 배선이 마련되고, 상기 금속 배선 상에 서로 이격되게 다수의 솔더 볼이 마련된 것을 특징으로 하는 적층형 패 키지.
  4. 제1항 또는 제2항에 있어서,
    상기 배선 칩은,
    웨이퍼 상에 시드 메탈을 증착하는 단계;
    상기 시드 메탈 상에 포토 레지스트의 코팅 및 패터닝하는 단계;
    상기 포토 레지스트의 패터닝된 부분에 메탈을 도금하는 단계;
    상기 메탈이 도금된 부분 이외의 시드 메탈과 포토 레지스트를 에칭하는 단계;
    상기 노출된 웨이퍼 상 및 상기 메탈의 일부분이 노출되도록 솔더 마스크를 코팅하는 단계; 및
    상기 노출된 메탈 상에 솔더 볼을 형성하는 단계에 의하여 마련된 것을 특징으로 하는 적층형 패키지.
KR1020050110707A 2005-11-18 2005-11-18 적층형 패키지 KR100808586B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110707A KR100808586B1 (ko) 2005-11-18 2005-11-18 적층형 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110707A KR100808586B1 (ko) 2005-11-18 2005-11-18 적층형 패키지

Publications (2)

Publication Number Publication Date
KR20070052911A true KR20070052911A (ko) 2007-05-23
KR100808586B1 KR100808586B1 (ko) 2008-02-29

Family

ID=38275416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110707A KR100808586B1 (ko) 2005-11-18 2005-11-18 적층형 패키지

Country Status (1)

Country Link
KR (1) KR100808586B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118474A (ja) 1997-06-16 1999-01-12 Nec Corp 多層基板の製造方法
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
JP4165256B2 (ja) * 2003-03-05 2008-10-15 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電子機器

Also Published As

Publication number Publication date
KR100808586B1 (ko) 2008-02-29

Similar Documents

Publication Publication Date Title
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US7145228B2 (en) Microelectronic devices
US8283767B1 (en) Dual laminate package structure with embedded elements
US7531381B2 (en) Manufacturing method of a quad flat no-lead package structure
US20090134507A1 (en) Adhesive on wire stacked semiconductor package
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
JP2012253392A (ja) モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法
US7763982B2 (en) Package substrate strip, metal surface treatment method thereof and chip package structure
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
US20120299199A1 (en) Stacked wafer level package having a reduced size
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
KR20100050976A (ko) 반도체 패키지 및 그의 제조 방법
US20200066682A1 (en) Semiconductor package and method of manufacturing the same
US7224055B2 (en) Center pad type IC chip with jumpers, method of processing the same and multi chip package
US20120299169A1 (en) Stacked wafer level package having a reduced size
KR100808586B1 (ko) 적층형 패키지
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
US9966364B2 (en) Semiconductor package and method for fabricating the same
KR100451510B1 (ko) 적층 칩 패키지의 제조 방법
KR20090097725A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR20070000179A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051118

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060915

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20051118

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070831

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080219

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080225

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20110126

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee