[go: up one dir, main page]

KR20070035733A - Molecular Device and Manufacturing Method Thereof - Google Patents

Molecular Device and Manufacturing Method Thereof Download PDF

Info

Publication number
KR20070035733A
KR20070035733A KR1020050090471A KR20050090471A KR20070035733A KR 20070035733 A KR20070035733 A KR 20070035733A KR 1020050090471 A KR1020050090471 A KR 1020050090471A KR 20050090471 A KR20050090471 A KR 20050090471A KR 20070035733 A KR20070035733 A KR 20070035733A
Authority
KR
South Korea
Prior art keywords
electrode
lower electrode
upper electrode
gate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050090471A
Other languages
Korean (ko)
Inventor
윤홍식
여인석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050090471A priority Critical patent/KR20070035733A/en
Publication of KR20070035733A publication Critical patent/KR20070035733A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701Organic molecular electronic devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

분자 소자 및 그 제조 방법을 제공한다. 이 소자는 게이트 전극과, 상기 게이트 전극과 절연되어 상기 게이트 전극 상,하부에 각각 형성된 상부전극 및 하부 전극을 포함하고, 상기 상부 전극 및 상기 하부 전극 사이에 나노 갭을 가지며 상기 상부 전극 및 상기 하부 전극에 각 단부가 연결된 금속 브릿지가 형성되어 있고, 상기 나노 갭에는 상기 금속 브릿지를 연결하는 분자 채널층이 형성되어 있다.A molecular device and a method of manufacturing the same are provided. The device includes a gate electrode and an upper electrode and a lower electrode which are insulated from the gate electrode and formed on and under the gate electrode, respectively, and have a nano gap between the upper electrode and the lower electrode, and the upper electrode and the lower electrode. A metal bridge is formed at each end of the electrode, and a molecular channel layer connecting the metal bridge is formed at the nanogap.

상기 금속 브릿지는 상부전극 및 하부전극이 형성된 결과물을 금 또는 금속 나노 입자가 함유된 용액에 접촉되게하여 두 전극에 소정의 전압을 인가하여 상부전극과 하부전극을 나노입자로 연결하여 형성할 수 있고, 상기 분자 채널층은 말단에 금속과 자기 결합하는 반응기를 가지는 분자가 함유된 용액을 나노 갭에 떨어뜨려 형성할 수 있다.The metal bridge may be formed by connecting the upper electrode and the lower electrode with nanoparticles by applying a predetermined voltage to the two electrodes by contacting a resultant product in which the upper electrode and the lower electrode are formed with gold or metal nanoparticles. The molecular channel layer may be formed by dropping a solution containing a molecule having a reactor that self-bonds with a metal in a nanogap.

분자소자, 나노입자, 자기결합, 나노갭 Molecular devices, nanoparticles, magnetic coupling, nanogap

Description

분자 소자 및 그 제조 방법{MOLECULAR DEVICE AND METHOD OF FABRICATING THE SAME}Molecular device and its manufacturing method {MOLECULAR DEVICE AND METHOD OF FABRICATING THE SAME}

도 1은 종래기술에 따른 분자 소자를 나타낸 도면.1 shows a molecular device according to the prior art.

도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 분자 소자를 나타낸 도면.2A and 2B show molecular elements according to a preferred embodiment of the present invention.

도 3a 내지 도 3h는 본 발명의 바람직한 실시예에 따른 분자 소자의 제조 방법을 나타낸 도면.3A to 3H illustrate a method of manufacturing a molecular device according to a preferred embodiment of the present invention.

본 발명은 화합물 분자를 이용하는 분자 소자 및 그 제조 방법에 관한 것으로, 더 구체적으로는 나노 갭을 이용한 분자 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a molecular device using a compound molecule and a method of manufacturing the same, and more particularly to a molecular device using a nano gap and a method of manufacturing the same.

포토 리소그라피 공정을 이용하여 반도체 기판에 패턴을 형성하는 반도체 장치의 제조 기술은 장치의 고집적화에 따라 패턴의 크기가 수 나노 수준에 도달하여 집적도의 향상이 제한되는 한계에 부딪히고 있다. 반도체 장치 제조 기술의 한계를 극복하여 최근에는 분자의 자기 조립성(Self-Assembly)을 이용한 분자 소자가 개발되고 있다.BACKGROUND OF THE INVENTION In the manufacturing technology of a semiconductor device that forms a pattern on a semiconductor substrate using a photolithography process, the size of the pattern reaches several nanoscales due to the high integration of the device, and thus the limitation of the improvement in the degree of integration is encountered. Recently, molecular devices using self-assembly of molecules have been developed.

분자 소자는 반도체 특성을 가지는 유기 분자들로 이루어진 채널이 소오스와 드레인 사이에 형성되어 게이트 전극에 인가되는 전압에 의해 채널 영역에서 전자의 흐름이 제어되는 소자로서, 종래의 반도체 장치에 비해 높은 집적도를 가지기 위해서는 나노 스케일의 채널층을 형성하는 기술이 요구된다.A molecular device is a device in which a channel composed of organic molecules having semiconductor characteristics is formed between a source and a drain, and the flow of electrons in the channel region is controlled by a voltage applied to the gate electrode. In order to have it, a technique for forming a nanoscale channel layer is required.

도 1은 자기조립 단분자막(SAM; Self-Assembly Monolayer)를 채널층으로 가지는 단분자막 전계효과 트랜지스터를 나타낸 도면이다.FIG. 1 is a diagram illustrating a monolayer field effect transistor having a self-assembled monolayer (SAM) as a channel layer.

도 1을 참조하면, 종래의 단분자막 전계효과 트랜지스터는 소오스 전극(202), 드레인 전극(209), 자기조립 단분자막으로 이루어진 채널층(208), 게이트 절연막(206) 및 게이트 전극(204)을 포함하여 이루어진다. 상기 소오스 전극(202)은 반도체 기판(201)의 상부에 소정의 패턴으로 형성되고, 채널층(208)과 소오스 전극(202) 사이에 추가적인 소오스 전극(207)이 형성되기도 한다. 게이트 전극(204)은 소오스 전극(202)의 일부 활성 영역(205)만 개방된 구조를 가지고, 층간 절연막(203)에 의해 소오스 전극(202)와 게이트 전극(204)가 절연된다.Referring to FIG. 1, a conventional monolayer field effect transistor includes a source electrode 202, a drain electrode 209, a channel layer 208 formed of a self-assembled monolayer, a gate insulating layer 206, and a gate electrode 204. Is done. The source electrode 202 is formed in a predetermined pattern on the semiconductor substrate 201, and an additional source electrode 207 may be formed between the channel layer 208 and the source electrode 202. The gate electrode 204 has a structure in which only a portion of the active region 205 of the source electrode 202 is opened, and the source electrode 202 and the gate electrode 204 are insulated by the interlayer insulating layer 203.

상술한 종래의 분자 소자는 소오스 전극(202)와 드레인 전극(209)보다 넓은 폭의 게이트 전극을 형성하는 것이 요구되고, 소오스 전극(202)과 드레인 전극(209) 간의 채널층(208)의 길이가 게이트 전극(204), 게이트 절연막(206) 및 층간 절연막(203)의 두께 의존성을 가진다. 따라서, 다수의 박막을 증착하여 소오스 전극(202), 게이트 전극(204) 및 드레인 전극(209)의 패터닝 과정 등 복잡한 제조 공정이 요구되며, 단위 소자의 크기가 크다. 또한, 채널층(208)의 두께 감소의 한계로 분자 채널을 통한 전하의 이동이 제한된다.The above-described conventional molecular element is required to form a gate electrode having a wider width than the source electrode 202 and the drain electrode 209, and the length of the channel layer 208 between the source electrode 202 and the drain electrode 209. The thickness dependency of the gate electrode 204, the gate insulating film 206, and the interlayer insulating film 203 is obtained. Therefore, a complex manufacturing process such as patterning the source electrode 202, the gate electrode 204, and the drain electrode 209 by depositing a plurality of thin films is required, and the unit device has a large size. In addition, the limitation of the thickness reduction of the channel layer 208 limits the transfer of charge through the molecular channel.

본 발명이 이루고자 하는 기술적 과제는 반도체 특성을 가지는 유기 분자를 채널층으로 사용하되, 채널의 길이가 최소화될 수 있는 구조의 분자 소자 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a molecular device having a structure in which an organic molecule having semiconductor characteristics is used as a channel layer and a channel length can be minimized.

본 발명이 이루고자 하는 다른 기술적 과제는 구조가 단순하며, 단위 소자의 점유 면적이 작은 분자 소자 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a molecular device having a simple structure and a small occupying area of a unit device and a method of manufacturing the same.

상기 기술적 과제를 달성하기 위하여 본 발명은 나노 갭을 가지는 금속 브릿지 및 상기 나노 갭을 연결하는 분자 채널층을 가지는 분자 소자를 제공한다. 이 소자는 게이트 전극과, 상기 게이트 전극과 절연되어 상기 게이트 전극 상,하부에 각각 형성된 상부전극 및 하부 전극을 포함한다. 상기 상부 전극 및 상기 하부 전극 사이에 나노 갭을 가지며 상기 상부 전극 및 상기 하부 전극에 각 단부가 연결된 금속 브릿지가 형성되어 있고, 상기 나노 갭에는 상기 금속 브릿지를 연결하는 분자 채널층이 형성되어 있다. 상기 금속 브릿지 및 상기 분자 채널과 상기 게이트 전극 사이에 게이트 절연막이 개재되어, 상기 금속 브릿지와 상기 게이트 전극의 단락을 방지한다.In order to achieve the above technical problem, the present invention provides a molecular device having a metal bridge having a nanogap and a molecular channel layer connecting the nanogap. The device includes a gate electrode and an upper electrode and a lower electrode which are insulated from the gate electrode and formed above and below the gate electrode, respectively. A metal bridge having a nanogap between the upper electrode and the lower electrode and connected at each end to the upper electrode and the lower electrode is formed, and a molecular channel layer connecting the metal bridge is formed at the nanogap. A gate insulating film is interposed between the metal bridge and the molecular channel and the gate electrode to prevent a short circuit between the metal bridge and the gate electrode.

이 소자의 제조 방법은 반도체 기판에 하부 전극을 형성하고, 상기 하부 전극 상에 하부 전극과 절연된 게이트 전극 및 상기 게이트 전극과 절연된 상부 전극을 형성하는 것을 포함한다. 상기 게이트 전극의 측벽에 게이트 절연막을 형성하고, 상기 게이트 절연막에 상기 상부 전극 및 상기 하부 전극에 각 단부가 연결된 금속 브릿지를 형성한다. 상기 금속 브릿지는 상기 상부 전극과 상기 하부 전극 사이에 나노 갭을 가지도록 형성한다. 상기 나노 갭에 분자 채널층을 형성하여 상기 금속 브릿지를 연결한다. 상기 하부 전극 및 상기 상부 전극에 연결된 금속 브릿지는 각각 트랜지스터의 소오스 및 드레인이 될 수 있고, 상기 분자 채널층은 상기 금속 브릿지의 나노 갭에 형성되어 나노 스케일의 트랜지스터 채널을 이룬다.The manufacturing method of the device includes forming a lower electrode on a semiconductor substrate, and forming a gate electrode insulated from the lower electrode and an upper electrode insulated from the gate electrode on the lower electrode. A gate insulating film is formed on sidewalls of the gate electrode, and metal bridges having respective ends connected to the upper electrode and the lower electrode are formed on the gate insulating film. The metal bridge is formed to have a nano gap between the upper electrode and the lower electrode. A molecular channel layer is formed in the nanogap to connect the metal bridges. A metal bridge connected to the lower electrode and the upper electrode may be a source and a drain of a transistor, respectively, and the molecular channel layer is formed in the nanogap of the metal bridge to form a nanoscale transistor channel.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.

도 2a는 본 발명의 일 실시예에 따른 분자 소자의 평면도이고, 도 2b는 도 2a의 I-I'를 따라 취해진 단면도이다.FIG. 2A is a plan view of a molecular device according to an embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along the line II ′ of FIG. 2A.

도 2a 및 도 2b를 참조하면, 본 발명에 따른 분자 소자는 하부 전극(10)과 상기 하부 전극(10) 상부에 형성된 상부 전극(18)을 포함한다. 상기 하부 전극(10)은 일방향으로 신장되고, 상기 상부 전극(18)은 상기 하부 전극(18)과 교차하여 상기 하부 전극(10)과 다른 방향으로 신장될 수 있다.2A and 2B, the molecular device according to the present invention includes a lower electrode 10 and an upper electrode 18 formed on the lower electrode 10. The lower electrode 10 may extend in one direction, and the upper electrode 18 may extend in a direction different from the lower electrode 10 to cross the lower electrode 18.

상기 하부 전극(10)과 상기 상부 전극(18) 사이에 게이트 전극(14)가 개재된다. 상기 게이트 전극(14)의 하부 및 상부에 각각 제 1 절연막(12) 및 제 2 절연막(14)가 형성되고, 상기 게이트 전극(14)의 측벽에는 게이트 절연막(22)이 형성된다. 상기 게이트 전극(14)은 상기 상부 전극(18)과 평행하게 신장될 수 있다. 그러나, 상기 게이트 전극(14)은 상기 하부 전극(18)과 평행하게 신장될 수도 있다.A gate electrode 14 is interposed between the lower electrode 10 and the upper electrode 18. First and second insulating layers 12 and 14 are formed on the lower and upper portions of the gate electrode 14, and gate insulating layers 22 are formed on sidewalls of the gate electrode 14. The gate electrode 14 may extend in parallel with the upper electrode 18. However, the gate electrode 14 may extend in parallel with the lower electrode 18.

상기 하부 전극(10)과 상기 상부 전극(18)을 연결하는 금속 브릿지(24)가 상기 하부 전극(10) 및 상기 상부 전극(18)에 각 단부가 연결되어 상기 게이트 절연막(22)에 형성된다. 상기 금속 브릿지(24)는 상기 하부 전극(10) 및 상기 상부 전극(18)의 서로 대향하는 면에 연결되고, 상기 하부 전극(10)에 연결된 부분과 상기 상부 전극(18)에 연결된 부분이 이격된 나노 갭(G)을 가진다.Metal bridges 24 connecting the lower electrode 10 and the upper electrode 18 are connected to the lower electrode 10 and the upper electrode 18, and end portions thereof are formed on the gate insulating layer 22. . The metal bridge 24 is connected to opposite surfaces of the lower electrode 10 and the upper electrode 18, and a portion connected to the lower electrode 10 and a portion connected to the upper electrode 18 are separated from each other. Nano gaps (G).

상기 나노 갭(G)에 분자 채널층(26)이 형성된다. 상기 분자 채널층(26)은 반도체 특성을 가지는 분자로서 자기조립 단분자막으로 이루어질 수 있다. 상기 분자 채널층(26)은 π-공액 결합(π-conjugated bond)으로 연결되어 전자 비편재화가 용이한 구조를 가지는 유기 분자로서, 말단에는 금 전극 또는 금속 전극과 반응하여 단분자 막을 용이하게 형성하는 티올기 혹은 티올기의 전구체 및 이와 유사한 반응성 기를 가지는 π-공액성 화합물로 형성할 수 있다. A molecular channel layer 26 is formed in the nanogap G. The molecular channel layer 26 may be formed of a self-assembled monolayer as a molecule having semiconductor characteristics. The molecular channel layer 26 is an organic molecule having a structure that is easily delocalized by being connected by a π-conjugated bond, and easily forms a monomolecular film by reacting with a gold electrode or a metal electrode at an end thereof. It can be formed of a π-conjugated compound having a thiol group or a precursor of a thiol group and a reactive group similar thereto.

상기 금속 브릿지(24)는 상기 하부 전극(10)과 상기 상부 전극(18) 사이의 갭에 금속 나노 입자를 정전기 포획(electrostatic trapping)을 통해 형성된 것으로, 주울 열(Joul Heating)을 이용하여 상기 금속 브릿지(24)를 끊어 나노 갭(G)을 형성할 수 있다. 상기 금속 브릿지(24)는 금 또는 기타 금속 및 도전체의 나노 입 자를 사용하여 형성할 수 있다.The metal bridge 24 is formed by electrostatic trapping of the metal nanoparticles in the gap between the lower electrode 10 and the upper electrode 18, and the metal by Joule heating (Joul Heating) The nano gap G may be formed by breaking the bridge 24. The metal bridge 24 may be formed using nanoparticles of gold or other metals and conductors.

본 발명에서 분자 소자는 단위 소자로 제조될 수 있고, 상기 하부 전극(10)과 상기 상부 전극(18)을 각각 복수개의 평행한 라인 형상으로 구성하여 하부 전극과 상부 전극이 교차하는 각 지점에 단위 분자 소자가 결합된 어레이 구조를 형성할 수도 있다.In the present invention, the molecular element may be manufactured as a unit element, and the lower electrode 10 and the upper electrode 18 may be configured in a plurality of parallel line shapes, respectively, to unit each point where the lower electrode and the upper electrode cross each other. It is also possible to form an array structure in which molecular elements are combined.

도 3a 내지 도 3h는 본 발명의 일 실시예에 따른 분자 소자의 형성 방법을 설명하기 위한 도면들이다.3A to 3H are diagrams for describing a method of forming a molecular device according to an embodiment of the present invention.

도 3a를 참조하면, 하부 전극(10)을 형성한다. 상기 하부 전극(10)은 소정의 기판 상에 형성될 수 있으며, 분자 소자의 어레이를 구성하는 경우 복수개의 평행한 라인 형상으로 형성할 수 있다.Referring to FIG. 3A, the lower electrode 10 is formed. The lower electrode 10 may be formed on a predetermined substrate, and when forming an array of molecular elements, the lower electrode 10 may be formed in a plurality of parallel line shapes.

도 3b를 참조하면, 상기 하부 전극(10) 상에 제 1 절연막(12) 게이트 전극(14), 제 2 절연막(16) 및 상부 전극(18)을 형성한다. 어레이를 구성하는 경우 상기 제 1 절연막(12), 상기 게이트 전극(14), 상기 제 2 절연막(16) 및 상기 상부 전극(18)은 차례로 적층되어 상기 하부 전극(10)의 상부를 가로지르도록 형성할 수 있으며, 라인 형상으로 복수개를 형성할 수 있다.Referring to FIG. 3B, the first insulating layer 12, the gate electrode 14, the second insulating layer 16, and the upper electrode 18 are formed on the lower electrode 10. When the array is configured, the first insulating layer 12, the gate electrode 14, the second insulating layer 16, and the upper electrode 18 are sequentially stacked to cross the upper portion of the lower electrode 10. It can form, and it can form a plurality in line shape.

도 3c를 참조하면, 상기 게이트 전극(14)의 측벽을 산화하여 측벽 산화막(20)을 형성한다. 상기 게이트 전극(14)은 산화에 의해 산화막을 형성할 수 있는 물질로 형성하며, 상기 하부 전극(10) 및 상기 상부 전극(18)은 상기 게이트 전극(14)에 비해 산화율이 낮은 금속으로 형성할 수 있다. 상기 측벽 산화막(20)이 상기 게이트 전극(14)을 구성하는 원소와 결합되어, 상기 게이트 전극(14)의 폭이 줄어들 수 있다.Referring to FIG. 3C, the sidewalls of the gate electrode 14 are oxidized to form the sidewall oxide layer 20. The gate electrode 14 is formed of a material capable of forming an oxide film by oxidation, and the lower electrode 10 and the upper electrode 18 may be formed of a metal having a lower oxidation rate than that of the gate electrode 14. Can be. The sidewall oxide layer 20 may be combined with an element constituting the gate electrode 14 to reduce the width of the gate electrode 14.

도 3d를 참조하면, 상기 측벽 산화막(20)을 제거하여 상기 게이트 전극(14)의 측벽을 노출시킨다. 이 때, 상기 측벽 산화막(20)과 함께 상기 제 1 절연막(12) 및 상기 제 2 절연막(16)의 일부분, 즉 상기 게이트 전극(14)와 접하지 않은 부분의 상기 제 1 절연막(12) 및 상기 제 2 절연막(16)도 제거된다. 상기 제 1 절연막(12) 및 상기 제 2 절연막(16)이 제거되어 상기 하부 전극(10)과 상기 상부 전극(18)의 일부분이 노출된다. 상기 하부 전극(10)과 상기 상부 전극(18)의 서로 대향하는 면이 노출된다.Referring to FIG. 3D, the sidewall oxide layer 20 is removed to expose the sidewall of the gate electrode 14. At this time, the first insulating film 12 and the portion of the first insulating film 12 and the second insulating film 16 together with the sidewall oxide film 20, that is, the portion not being in contact with the gate electrode 14, and The second insulating film 16 is also removed. The first insulating layer 12 and the second insulating layer 16 are removed to expose a portion of the lower electrode 10 and the upper electrode 18. Opposing surfaces of the lower electrode 10 and the upper electrode 18 are exposed.

도 3e를 참조하면, 상기 노출된 게이트 전극(14)의 측벽에 게이트 절연막(22)을 형성한다. 상기 게이트 절연막(22)는 상기 게이트 전극(14)의 측벽을 산화하여 형성할 수 있다. 이 때, 상기 하부 전극(10) 및 상기 상부 전극(18)의 노출된 표면도 산화될 수도 있으나, 게이트 절연막(22) 형성 후 세정을 통해 제거할 수 있다.Referring to FIG. 3E, a gate insulating layer 22 is formed on sidewalls of the exposed gate electrode 14. The gate insulating layer 22 may be formed by oxidizing sidewalls of the gate electrode 14. In this case, the exposed surfaces of the lower electrode 10 and the upper electrode 18 may also be oxidized, but may be removed by cleaning after the gate insulating layer 22 is formed.

도 3f를 참조하면, 상기 게이트 절연막(22)이 형성된 결과물을 금속 나노 입자(24')가 함유된 용액과 접촉되도록 하여, 상기 하부 전극(10) 및 상기 상부 전극(18)에 소정의 전압(V1, V2)을 인가하면, 나노 입자가 상기 하부 전극(10) 및 상기 상부 전극(18)에 정전기 포획(Electostatic trapping)되고, 포획된 금속 나노 입자들이 연결되어 금속 브릿지(24)가 형성된다. 이 때, 상기 하부 전극(10) 및 상기 상부 전극(18)에 직류전원 또는 교류 전원을 연결하는 경우도 가능하다. 예컨대, 금 나노 입자(Au nonoparticle)가 함유된 용액을 기판에 떨어뜨리고, 상기 하부 전 극(10) 및 상기 상부 전극(18) 사이에 1 MHz의 AC 전원을 인가하여 금속 브릿지(24)를 형성할 수 있다.Referring to FIG. 3F, the resultant in which the gate insulating layer 22 is formed is brought into contact with a solution containing the metal nanoparticles 24 ′, and a predetermined voltage (V) is applied to the lower electrode 10 and the upper electrode 18. When V1 and V2 are applied, nanoparticles are electrostatically trapped on the lower electrode 10 and the upper electrode 18, and the captured metal nanoparticles are connected to form a metal bridge 24. In this case, a DC power source or an AC power source may be connected to the lower electrode 10 and the upper electrode 18. For example, a solution containing Au nonoparticles is dropped onto a substrate, and a metal bridge 24 is formed by applying an AC power of 1 MHz between the lower electrode 10 and the upper electrode 18. can do.

이와 달리, 금속 원소가 함유된 수용액의 전기분해를 통해 상기 하부 전극(10) 및 상기 상부 전극(18)에 금속 원소가 흡착되도록하여 상기 금속 브릿지(24)를 형성할 수도 있다.Alternatively, the metal bridge 24 may be formed by adsorbing the metal element to the lower electrode 10 and the upper electrode 18 through electrolysis of an aqueous solution containing the metal element.

도 3g를 참조하면, 상기 금속 브릿지(24)가 형성된 결과물을 세정하고, 상기 하부 전극(10) 및 상기 상부 전극(18)에 소정의 전압(V3, V4)을 인가하여 주울 열에 의해 상기 금속 브릿지(24)를 끊는다. 상기 금속 브릿지(24)는 나노 스케일의 단면을 가질 수 있기 때문에, 상기 하부 전극(10)과 상기 상부 전극(18) 사이에 비교적 낮은 전압을 인가하더라도 끊어질 수 있다. 상기 금속 브릿지(24)가 끊어짐과 동시에 상기 금속 브릿지(24)를 통하여 흐르는 전류의 흐름이 중단되고, 상기 금속 브릿지(24)에 나노 갭(G)이 형성된다.Referring to FIG. 3G, the resultant in which the metal bridge 24 is formed is washed, and predetermined voltages V3 and V4 are applied to the lower electrode 10 and the upper electrode 18, and the metal bridge is heated by Joule heat. Hang up (24). Since the metal bridge 24 may have a nanoscale cross section, it may be broken even when a relatively low voltage is applied between the lower electrode 10 and the upper electrode 18. At the same time as the metal bridge 24 is cut off, the flow of current flowing through the metal bridge 24 is stopped, and a nano gap G is formed in the metal bridge 24.

도 3f를 참조하면, 상기 나노 갭(G)이 형성된 결과물을 반도체 특성을 지니는 유기 분자(26'_가 함유된 용액과 접촉되도록 하여, 상기 나노 갭(G)을 연결하는 분자 채널층(26)을 형성한다. 이 때, 상기 유기 분자는 자기조립 단분자막으로서, π-공액 결합(π-conjugated bond)으로 연결되어 전자 비편재화가 용이한 구조를 가지는 유기 분자일 수 있다. 상기 유기 분자는 상기 하부 전극(10)과 상기 상부 전극(18) 사이에 소정의 전압을 인가하여 정전기 트랩을 통해 상기 나노 갭(G)을 연결하거나, 말단에는 금 전극 또는 금속 전극과 반응하여 단분자 막을 용이하게 형성하는 티올기 혹은 티올기의 전구체 및 이와 유사한 반응성 기를 가지는 π-공 액성 화합물인 경우에는 자기 결합(Self-Assemply)에 의해 상기 금속 브릿지(24)에 결합되어 상기 나노 갭(G)을 연결할 수 있다. 말단에 반응성 기를 가지지 않는 화합물인 경우에는 상기 금속 브릿지(24)에 티올기, 티올기 전구체 혹은 이와 유사한 반응성 기를 코팅하면, 반도체 특성을 가지는 유기 분자가 상기 나노 갭(G)을 연결할 수 있다.Referring to FIG. 3F, a molecular channel layer 26 connecting the nanogap G by contacting the resultant product having the nanogap G with a solution containing the organic molecules 26 ′ _ having semiconductor characteristics is formed. In this case, the organic molecules are self-assembled monolayers, and may be organic molecules having a structure that is connected by a π-conjugated bond to facilitate electron delocalization. A predetermined voltage is applied between the electrode 10 and the upper electrode 18 to connect the nanogap G through an electrostatic trap, or the terminal easily reacts with a gold electrode or a metal electrode to easily form a monomolecular film. In the case of a π-conjugated compound having a thiol group or a precursor of a thiol group and similar reactive groups, the nano-gap G may be connected to the metal bridge 24 by a self-assembly.If no reactive group is a single compound when coating thiol group, a thiol group or the like reactive precursor to the metal bridge 24 it may be an organic molecule having a semiconductor characteristic that connect the nano-gap (G).

상술한 것과 같이, 본 발명은 사진 식각 공정 또는 증착에 의해 형성할 수 있는 갭보다 작은 나노 갭을 가지는 금속 브릿지를 형성하고, 상기 나노 갭에 반도체 특성을 가지는 분자 채널을 형성하여, 채널의 길이가 최소화될 수 있는 구조의 분자 소자를 제조할 수 있다.As described above, the present invention forms a metal bridge having a nanogap smaller than the gap that can be formed by a photolithography process or deposition, and forming a molecular channel having semiconductor characteristics in the nanogap, so that the length of the channel Molecular devices having a structure that can be minimized can be manufactured.

본 발명에 따른 분자 소자는 서로 교차하는 두 전극과, 두 전극 가운데 어느 하나에 평행한 제 3의 전극을 형성하여 교차하는 두 전극 사이에 단위 소자를 형성할 수 있기 때문에 단위 소자의 점유 면적이 작은 분자 소자를 형성할 수 있고, 더 나아가 단위 소자들로 이루어진 어레이를 용이하게 구성할 수 있다.The molecular element according to the present invention has a small occupied area because the unit element can be formed between two electrodes crossing each other and a third electrode parallel to either one of the two electrodes to cross the two electrodes. Molecular devices can be formed, and further, an array of unit devices can be easily constructed.

Claims (11)

게이트 전극;A gate electrode; 상기 게이트 전극과 절연되어 상기 게이트 전극 상,하부에 각각 형성된 상부전극 및 하부 전극;An upper electrode and a lower electrode insulated from the gate electrode and formed on upper and lower portions of the gate electrode, respectively; 상기 상부 전극 및 상기 하부 전극 사이에 나노 갭을 가지며 상기 상부 전극 및 상기 하부 전극에 각 단부가 연결된 금속 브릿지;A metal bridge having a nano gap between the upper electrode and the lower electrode and having respective ends connected to the upper electrode and the lower electrode; 상기 나노 갭에 형성되어 상기 금속 브릿지를 연결하는 분자 채널층; 및A molecular channel layer formed in the nanogap to connect the metal bridges; And 상기 금속 브릿지 및 상기 분자 채널과 상기 게이트 전극 사이에 개재된 게이트 절연막을 포함하는 분자 소자.And a gate insulating layer interposed between the metal bridge and the molecular channel and the gate electrode. 청구항 1에 있어서,The method according to claim 1, 상기 상부 전극 및 상기 하부 전극은 각각 라인 형상을 가지되, 서로 다른 방향으로 신장된 것을 특징으로 하는 분자 소자.The upper electrode and the lower electrode has a line shape, respectively, characterized in that extending in different directions. 청구항 2에 있어서,The method according to claim 2, 상기 게이트 전극은 상기 상부 전극 또는 상기 하부 전극과 평행하게 신장된 것을 특징으로 하는 분자 소자.And the gate electrode extends in parallel with the upper electrode or the lower electrode. 청구항 2에 있어서,The method according to claim 2, 상기 금속 브릿지는 상기 상부 전극과 상기 하부 전극의 교차부에 형성된 것을 특징으로 하는 분자 소자.And the metal bridge is formed at the intersection of the upper electrode and the lower electrode. 청구항 1에 있어서,The method according to claim 1, 상기 분자 채널층은 자기조립 단분자막이고,The molecular channel layer is a self-assembled monolayer, 상기 금속 브릿지는 나노 갭을 이루는 단부에 티올이 코팅된 금(Au)인 것을 특징으로 하는 분자 소자.The metal bridge is a molecular device, characterized in that the gold (Au) coated with a thiol at the end forming the nano-gap. 반도체 기판에 일방향으로 신장된 하부 전극을 형성하는 단계;Forming a lower electrode extending in one direction on the semiconductor substrate; 상기 하부 전극과 교차하는 게이트 전극 및 상부 전극, 그리고 상기 게이트 전극과 하부 전극, 그리고 상기 게이트 전극과 상기 상부 전극 사이에 개재된 절연막을 형성하는 단계;Forming an insulating film interposed between the gate electrode and the upper electrode, the gate electrode and the lower electrode, and the gate electrode and the upper electrode; 상기 게이트 전극의 측벽에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on sidewalls of the gate electrode; 상기 상부 전극 및 상기 하부 전극 사이에 나노 갭을 가지며 상기 상부 전극 및 상기 하부 전극에 각 단부가 연결된 금속 브릿지를 상기 게이트 절연막 상에 형성하는 단계; 및Forming a metal bridge on the gate insulating layer, the metal bridge having a nano gap between the upper electrode and the lower electrode and having respective ends connected to the upper electrode and the lower electrode; And 상기 나노 갭에 분자 채널층을 형성하여 상기 금속 브릿지를 연결하는 단계를 포함하는 분자 소자 제조 방법.Forming a molecular channel layer in the nanogap to connect the metal bridges. 청구항 6에 있어서,The method according to claim 6, 상기 게이트 전극 및 상기 상부 전극을 형성하는 단계는,Forming the gate electrode and the upper electrode, 상기 하부 전극이 형성된 기판의 전면에 제 1 절연막, 게이트 도전막, 제 2 절연막 및 상부 도전막을 차례로 적층하는 단계; 및Sequentially stacking a first insulating film, a gate conductive film, a second insulating film, and an upper conductive film on the entire surface of the substrate on which the lower electrode is formed; And 상기 상부 도전막, 상기 제 2 절연막, 상기 게이트 도전막 및 상기 제 1 절연막을 패터닝하는 단계를 포함하는 분자 소자 제조 방법.And patterning the upper conductive film, the second insulating film, the gate conductive film, and the first insulating film. 청구항 6에 있어서,The method according to claim 6, 상기 게이트 절연막을 형성하는 단계 이전에,Before forming the gate insulating film, 상기 게이트 전극의 측벽을 산화하여 측벽 산화막을 형성하는 단계; 및Oxidizing a sidewall of the gate electrode to form a sidewall oxide film; And 상기 제 1 및 제 2 절연막 패턴의 가장자리와 상기 측벽 산화막을 제거하여 게이트 전극의 측벽과, 상기 상부 전극 및 상기 하부 전극의 서로 대향하는 면의 일부를 노출시키는 단계를 더 포함하되,Removing the edges of the first and second insulating layer patterns and the sidewall oxide layer to expose sidewalls of the gate electrode and portions of opposite surfaces of the upper electrode and the lower electrode, 상기 금속 브릿지는 상기 상부 전극 및 상기 하부 전극의 노출된 대향하는 면에 연결되는 것을 특징으로 하는 분자 소자 제조 방법.And said metal bridge is connected to exposed opposing surfaces of said upper electrode and said lower electrode. 청구항 6에 있어서,The method according to claim 6, 상기 금속 브릿지를 형성하는 단계는,Forming the metal bridge, 상기 하부 전극 및 상기 상부 전극의 교차부를 금속 나노 크리스탈이 포함된 용액에 담그는 단계;Dipping the intersection of the lower electrode and the upper electrode in a solution containing a metal nanocrystal; 상기 상부 전극 및 상기 하부 전극에 전압을 인가하여 상기 상부 전극과 상 기 하부 전극을 연결하는 나노 브릿지를 형성하는 단계; 및Applying a voltage to the upper electrode and the lower electrode to form a nanobridge connecting the upper electrode and the lower electrode; And 상기 하부 전극 및 상기 상부 전극의 교차부를 금속 나노 크리스탈이 포함된 용액으로 부터 분리하는 단계;Separating the intersection of the lower electrode and the upper electrode from a solution containing a metal nanocrystal; 상기 상부 전극과 상기 하부 전극 사이에 전압을 인가하여 상기 나노 브릿지가 단선된 나노 갭을 형성하는 단계를 포함하는 분자 소자 제조 방법.And applying a voltage between the upper electrode and the lower electrode to form a nano gap in which the nano bridge is disconnected. 청구항 6에 있어서,The method according to claim 6, 상기 금속 브릿지를 형성하는 단계는,Forming the metal bridge, 상기 하부 전극 및 상기 상부 전극의 교차부를 금속 이온을 포함하는 전해액에 담그는 단계;Dipping the intersection of the lower electrode and the upper electrode in an electrolyte containing metal ions; 상기 상부 전극 및 상기 하부 전극에 전압을 인가하여 상기 상부 전극과 상기 하부 전극을 연결하는 나노 브릿지를 형성하는 단계; 및Forming a nanobridge connecting the upper electrode and the lower electrode by applying a voltage to the upper electrode and the lower electrode; And 상기 하부 전극 및 상기 상부 전극의 교차부를 상기 전해액으로 부터 분리하는 단계;Separating an intersection of the lower electrode and the upper electrode from the electrolyte solution; 상기 상부 전극과 상기 하부 전극 사이에 전압을 인가하여 상기 나노 브릿지가 단선된 나노 갭을 형성하는 단계를 포함하는 분자 소자 제조 방법.And applying a voltage between the upper electrode and the lower electrode to form a nano gap in which the nano bridge is disconnected. 청구항 6에 있어서,The method according to claim 6, 상기 분자 채널층은 말단에 금속 친화기를 가지는 분자가 함유된 용액을 상기 나노 갭에 접촉하여 상기 나노 갭을 연결하여 형성하는 것을 특징으로 하는 분 자 소자 제조 방법.The molecular channel layer is a method of manufacturing a molecular device, characterized in that to form a solution containing a molecule having a metal affinity group at the end by contacting the nanogap to connect the nanogap.
KR1020050090471A 2005-09-28 2005-09-28 Molecular Device and Manufacturing Method Thereof Withdrawn KR20070035733A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090471A KR20070035733A (en) 2005-09-28 2005-09-28 Molecular Device and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090471A KR20070035733A (en) 2005-09-28 2005-09-28 Molecular Device and Manufacturing Method Thereof

Publications (1)

Publication Number Publication Date
KR20070035733A true KR20070035733A (en) 2007-04-02

Family

ID=38158206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090471A Withdrawn KR20070035733A (en) 2005-09-28 2005-09-28 Molecular Device and Manufacturing Method Thereof

Country Status (1)

Country Link
KR (1) KR20070035733A (en)

Similar Documents

Publication Publication Date Title
US7413973B2 (en) Method for manufacturing nano-gap electrode device
KR102144995B1 (en) Nanopore device including graphene nanopore and method of fabricating the same
CN100440534C (en) Semiconductor device and manufacturing method thereof
JP5678129B2 (en) Field effect transistor, intermediate
US9786851B2 (en) Transistor with trapeziod shaped carbon namotubes
KR20100047846A (en) Method of forming nanotube vertical field effect transistor
JP5674220B2 (en) Nanodevice and manufacturing method thereof
CN114597260B (en) An electrically controllable single-molecule switch device and preparation method thereof
CN101252148A (en) Non-volatile electronic memory device and method of making the same
CN103794494B (en) The method manufacturing dynamo-electric transistor
US6958270B2 (en) Methods of fabricating crossbar array microelectronic electrochemical cells
US20030092214A1 (en) Method and configuration for reducing the electrical contact resistance in organic field-effect transistors by embedding nanoparticles to produce field boosting at the interface between the contact material and the organic semiconductor material
US7964443B2 (en) Method of forming a crossed wire molecular device including a self-assembled molecular layer
US7569416B2 (en) Forming closely spaced electrodes
US9596762B2 (en) Method of fabricating a circuit board
KR20070035733A (en) Molecular Device and Manufacturing Method Thereof
KR100844987B1 (en) Molecular Device Structures and Manufacturing Method Thereof
KR100496432B1 (en) Self-assembled monolayer field-effect transistors and methods of manufacturing the same
US20100051909A1 (en) Molecular electronic devices and methods of fabricating same
JP4156880B2 (en) Field effect transistor
JP2001267552A (en) Single electron tunneling device
KR100925144B1 (en) Method of self-assembling electronic circuitry and circuits formed thereby
JPH02156673A (en) Transistor using fine powder for channel and manufacture thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050928

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid