[go: up one dir, main page]

KR20060133611A - 디지털/아날로그 변환기 - Google Patents

디지털/아날로그 변환기 Download PDF

Info

Publication number
KR20060133611A
KR20060133611A KR1020050053299A KR20050053299A KR20060133611A KR 20060133611 A KR20060133611 A KR 20060133611A KR 1020050053299 A KR1020050053299 A KR 1020050053299A KR 20050053299 A KR20050053299 A KR 20050053299A KR 20060133611 A KR20060133611 A KR 20060133611A
Authority
KR
South Korea
Prior art keywords
divided
voltage
divided voltage
output
digital
Prior art date
Application number
KR1020050053299A
Other languages
English (en)
Other versions
KR100735493B1 (ko
Inventor
김병훈
최원태
이연중
박찬우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050053299A priority Critical patent/KR100735493B1/ko
Priority to JP2006065801A priority patent/JP2007006448A/ja
Priority to TW095114002A priority patent/TWI321001B/zh
Priority to US11/379,428 priority patent/US7375669B2/en
Publication of KR20060133611A publication Critical patent/KR20060133611A/ko
Application granted granted Critical
Publication of KR100735493B1 publication Critical patent/KR100735493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지털/아날로그 변환기에 관한 것으로, 종래의 디지털/아날로그 변환기에 분압 전압 발생부 및 분압 전압 선택부를 각각 추가함으로써, 10비트 이상의 고해상도의 신호를 처리하고, IC의 크기를 줄일 수 있는 이점이 있다.
본 발명에 의한 디지털/아날로그 변환기는, 전압분배에 의해 기준 전원의 전압을 분압하는 제 1 분압 전압 발생부; 입력되는 디지털 신호를 디코딩한 선택 신호로 출력하는 디코더부; 상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부로부터 발생된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 1 분압 전압 선택부; 상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 1차 분압 전압 선택부로부터 출력된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 2 분압 전압 선택부; 상기 제 2 분압 전압 선택부로부터 출력되는 복수의 분압 전압을 분압하는 제 2 분압 전압 발생부; 상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 발생부로부터 발생된 분압 전압 중 소정 전압을 선택하는 제 3 분압 전압 선택부; 및 상기 제 3 분압 전압 선택부로부터 선택된 소정 전압을 출력하는 전압 출력부;를 포함한다.
디지털/아날로그 변환기, 분압 전압 발생부, 분압 전압 선택부, 소형화

Description

디지털/아날로그 변환기{DIGITAL/ANALOG CONVERTER}
도 1은 종래 기술에 의한 8비트 해상도의 디지털 신호를 처리하는 디지털/아날로그의 변환기의 구성을 나타낸 블록도
도 2는 종래 기술에 의한 10비트 해상도의 디지털 신호를 처리하는 디지털/아날로그 변환기의 구성을 나타내는 블록도
도 3은 본 발명에 따른 디지털/아날로그 변환기의 일실시예의 구성을 나타낸 블록도
<도면의 주요 부호에 대한 설명>
301 : 제 1 분압 전압 발생부 302 : 제 1 분압 전압 선택부
303 : 디코더부 303a: 제 1 디코더
303b: 제 2 디코더 303c: 제 3 디코더
304 : 제 2 분압 전압 선택부 305 : 제 2 분압 전압 발생부
305a: 출력 버퍼 305b: 저항열
306 : 제 3 분압 전압 선택부 307 : 전압 출력부
307a: 출력 버퍼
본 발명은 디지털/아날로그 변환기에 관한 것으로, 8비트의 해상도를 가진 디지털 신호를 처리하는 종래의 디지털/아날로그 변환기에 분압 전압 발생부 및 분압 전압 선택부를 각각 추가함으로써, 10비트 이상의 고해상도를 가진 디지털 신호를 처리할 수 있을 뿐 아니라, 디지털/아날로그 변환기의 크기를 소형화시켜 디지털/아날로그 변환기가 탑재되는 IC의 크기를 줄일 수 있는 디지털/아날로그 변환기에 관한 것이다.
디지털/아날로그 변환기는 디지털 부호화된 양을 그에 대응하는 아날로그량으로 변환하는 장치로서, 이미지 센싱을 하는 과정에서 사용자가 디지털 제어코드를 입력하여, 이미지의 밝기에 따라 저장되는 디지털 데이터 값의 범위를 정해 주어, 이를 아날로그 신호로 변환하는데 주로 이용된다.
일반적으로, 널리 사용되고 있는 디지털/아날로그변환기에는 저항열을 사용하는 방식과 커패시터를 사용하는 방식, 그리고 전류셀을 사용하는 방식 등이 있다.
그런데 이와같은 종래의 방식들은 입력 신호의 비트수가 증가함에 따라 전체 회로의 면적이 크게 증가되는 문제점이 있다. 예를 들면, 저항열을 사용하는 방식의 경우, 입력 신호의 비트 수가 8비트에서 10비트로 2비트 증가하게 되면, 디지털/아날로그 변환에 필요한 저항의 수는 28=256개에서 210=1024개로 상당히 증가하게 되고, 이에 따라 필요한 스위치의 개수도 상당히 증가하게 된다. 이처럼 2비트의 입력 신호의 증가로 인해서 디지털/아날로그 변환기의 전체 면적은 대략 4배 정도 증가하게 된다. 이러한 면적의 증가는 다른 방식의 디지털/아날로그 변환기에서도 동일하게 발생된다. 또한, 반도체 제작시, 회로 면적의 증가는 비용의 증가를 의미하므로, 저비용 디지털/아날로그 변환기를 설계하기 위해서는 입력 신호비트의 증가에도 전체 회로 면적이 크게 증가하지 않는 새로운 구조의 디지털/아날로그 변환기가 필요하다.
도 1은 종래 기술에 의한 8비트 해상도의 디지털 신호를 처리하는 디지털/아날로그의 변환기의 구성을 나타낸 블록도이다.
도 1에서 도시한 바와 같이, 종래 기술에 의한 8비트의 해상도를 가진 디지털 신호를 처리하는 디지털/아날로그의 변환기는, 전압분배에 의해 기준 전원의 전압(VDD)을 분압하는 제 1 분압 전압 발생부(101), 입력되는 디지털 신호를 디코딩한 선택 신호로 출력하는 디코더부(103), 상기 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부(101)로부터 발생된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 1 분압 전압 선택부(102), 상기 출력된 선택 신호에 기초하여 상기 제 1차 분압 전압 선택부로부터 출력된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 2 분압 전압 선택부(104), 상기 제 2 분압 전압 선택부로부터 선택된 소정 전압을 출력하는 전압 출력부(105)로 구성된다.
상기 제 1 분압 전압 발생부(101)는, 직렬로 접속되는 257(28+1)개의 저항으 로 구성되고, 그 일단에는 기준 전원전압(VDD)이 공급되며, 그 타단에는 회로의 그라운드(GND)에 접속되어 있다. 또한, 각 저항(R0∼R256) 사이의 접속점, 즉, 제 1 분압 전압 발생부(101)의 각 저항 사이에 형성된 노드로부터 각각 소정의 분압 전압{VR(1)∼VR(256)}이 출력된다.
예컨대, 저항 R1과 저항 R2 사이의 접속점을 첫번째 노드라고 하고 직렬로 접속된 257개의 저항의 전체 저항값을 Rtot 라고 한다면, 첫번째 노드로부터 N번째인 노드에서 출력되는 분압 전압{VR(n)}은 Vn=(R0+R1+‥+Rn-1)/Rtot×VDD로 나타낼 수 있다(단, n=1∼256).
상기 제 1 분압 전압 선택부(102)는, 256개의 스위치(S/W1∼S/W256)를 구비하고, 상기 256개의 스위치(S/W1∼S/W256)는 모두 트랜지스터로 구성되어 있으며, 상기 각각의 스위치(S/W1∼S/W256)는 상기 제 1 분압 전압 발생부(101)에 형성된 노드에 각각 접속된다.
따라서, 상기 제 1 분압 전압 선택부(102)는, 후술할 디코더부(303)로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부(101)에서 발생한 256개의 분압 전압 중 16개의 분압 전압을 선택하여 출력하게 된다.
상기 제 2 분압 전압 선택부(104)는, 16개의 스위치(S/W1a∼S/W16a)를 구비하고, 상기 16개의 스위치(S/W1a∼S/W16a)는 트랜지스터로 구성되어 있다. 상기 16개의 스위치(S/W1a∼S/W16a)는, 상기 제 1 분압 전압 발생부(101)에 형성된 노드 중에서, 상기 제 1 분압 전압 선택부(102)로부터 선택되는 16개의 노드에 각각 접속된다.
따라서, 상기 제 2 분압 전압 선택부(104)는, 후술할 디코더부(103)에서 출력한 선택 신호에 기초하여 상기 제 1 분압 전압 선택부(102)에서 선택된 16개의 분압 전압 중 원하는 1개의 전압을 선택하여 출력하게 된다.
상기 디코더부(103)에는 외부로부터 8비트의 디지털 신호가 입력된다. 상기 디코더부(103)는, 외부로부터 입력되는 8비트의 디지털 신호 중에서, 상위 4비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 1 디코더(103a), 하위 4비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 2 디코더(103b)로 구성된다.
따라서, 상기 제 1 디코더(103a)로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 선택부(102)는, 상기 제 1 분압 전압 발생부(101)로부터 발생된 256개의 분압 전압 중 우선 16개의 분압 전압을 선택한다.
또한, 상기 제 2 디코더(103b)로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 선택부(104)는, 상기 제 1 분압 전압 선택부(102)로부터 선택된 16개의 분압 전압 중 원하는 1개의 전압을 선택한다.
상기 전압 출력부(105)는, 상기 제 2 분압 전압 선택부(104)에 의해 선택된 1개의 전압을 버퍼링하여 출력하는 출력 버퍼(105a)로 구성되어 있다.
따라서, 상기 제 2 분압 전압 선택부(104)에 의해 선택된 전압은 상기 출력 버퍼(105a)를 통해 출력 단자로 출력된다. 이에 따라, 외부로부터 입력되는 8비트 의 디지털 신호에 대응하는 아날로그 신호의 출력 전압이, 8비트 해상도의 디지털 신호를 처리하는 디지털/아날로그 변환기의 출력 단자를 통해 출력된다.
여기서, 상기 전압 출력부(105)에 출력 버퍼(105a)를 사용한 이유는, 상기 출력 버퍼(105a)의 특성에 의하여 사용자가 원하는 전압 및 원하는 구동 속도를 구현할 수 있을 뿐 아니라, 분배된 전압의 흔들림을 방지할 수 있기 때문이다.
한편, 도 2는 종래 기술에 의한 10비트 해상도의 디지털 신호를 처리하는 디지털/아날로그 변환기의 구성을 나타내는 블록도이다.
도 2에서 도시한 바와 같이, 종래 기술에 의한 10비트의 해상도를 가진 디지털 신호를 처리하는 디지털/아날로그의 변환기는, 전압분배에 의해 기준 전원의 전압(VDD)을 분압하는 제 1 분압 전압 발생부(201), 입력되는 디지털 신호를 디코딩한 선택 신호로 출력하는 디코더부(203), 상기 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부(201)로부터 발생된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 1 분압 전압 선택부(202), 상기 출력된 선택 신호에 기초하여 상기 제 1차 분압 전압 선택부로부터 출력된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 2 분압 전압 선택부(204), 상기 제 2 분압 전압 선택부로부터 선택된 소정 전압을 출력하는 전압 출력부(205)로 구성된다.
10비트 해상도의 디지털 신호를 처리하므로 도 1의 제 1 분압 전압 발생부(101)와는 달리, 상기 제 1 분압 전압 발생부(201)는, 직렬로 접속되는 1025(210+1) 개의 저항으로 구성되고, 그 일단에는 기준 전원전압(VDD)이 공급되며, 그 타단에는 회로의 그라운드(GND)에 접속되어 있다. 또한, 각 저항(R0∼R1024) 사이의 접속점, 즉, 제 1 분압 전압 발생부(201)의 각 저항 사이에 형성된 노드로부터 각각 소정의 분압 전압{VR(1)∼VR(1024)}이 출력된다.
예컨대, 저항 R1과 저항 R2 사이의 접속점을 첫번째 노드라고 하고 직렬로 접속된 1025개의 저항의 전체 저항값을 Rtot 라고 한다면, 첫번째 노드로부터 N번째인 노드에서 출력되는 분압 전압{VR(n)}은 Vn=(R0+R1+‥+Rn-1)/Rtot×VDD로 나타낼 수 있다(단, n=1∼1024).
상기 제 1 분압 전압 선택부(202)도, 도 1의 제 1 분압 전압 선택부(102)와는 달리, 1024개의 스위치(S/W1∼S/W1024)를 구비하고, 상기 1024개의 스위치(S/W1∼S/W1024)는 모두 트랜지스터로 구성되어 있으며, 상기 각각의 스위치(S/W1∼S/W1024)는 상기 제 1 분압 전압 발생부(201)에 형성된 노드에 각각 접속된다.
따라서, 상기 제 1 분압 전압 선택부(202)는, 후술할 디코더부(203)로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부(201)에서 발생한 1024개의 분압 전압 중 32개의 분압 전압을 선택하여 출력하게 된다.
상기 제 2 분압 전압 선택부(204)는, 32개의 스위치(S/W1a∼S/W32a)를 구비하고, 상기 32개의 스위치(S/W1a∼S/W32a)는 트랜지스터로 구성되어 있다. 상기 32개의 스위치(S/W1a∼S/W32a)는, 상기 제 1 분압 전압 발생부(201)에 형성된 노드 중에서, 상기 제 1 분압 전압 선택부(202)로부터 선택되는 32개의 노드에 각각 접속된다.
따라서, 상기 제 2 분압 전압 선택부(204)는, 후술할 디코더부(203)에서 출력한 선택 신호에 기초하여 상기 제 1 분압 전압 선택부(202)에서 선택된 32개의 분압 전압 중 원하는 1개의 전압을 선택하여 출력하게 된다.
상기 디코더부(203)에는 외부로부터 10비트의 디지털 신호가 입력된다. 상기 디코더부(203)는, 외부로부터 입력되는 10비트의 디지털 신호 중에서, 상위 5비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 1 디코더(203a), 하위 5비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 2 디코더(203b)로 구성된다.
따라서, 상기 제 1 디코더(203a)로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 선택부(202)는, 상기 제 1 분압 전압 발생부(201)로부터 발생된 1024개의 분압 전압 중 우선 32개의 분압 전압을 선택한다.
또한, 상기 제 2 디코더(203b)로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 선택부(204)는, 상기 제 1 분압 전압 선택부(202)로부터 선택된 32개의 분압 전압 중 원하는 1개의 전압을 선택한다.
상기 전압 출력부(205)는, 상기 제 2 분압 전압 선택부(204)에 의해 선택된 1개의 전압을 버퍼링하여 출력하는 출력 버퍼(205a)로 구성되어 있다.
따라서, 상기 제 2 분압 전압 선택부(204)에 의해 선택된 전압은 상기 출력 버퍼(205a)를 통해 출력 단자로 출력된다. 이에 따라, 외부로부터 입력되는 10비트 의 디지털 신호에 대응하는 아날로그 신호의 출력 전압이, 10비트 해상도의 디지털 신호를 처리하는 디지털/아날로그 변환기의 출력 단자를 통해 출력된다.
또한, 도 1과 마찬가지로, 상기 전압 출력부(205)에 출력 버퍼(205a)를 사용함으로써, 사용자가 원하는 전압 및 원하는 구동 속도를 구현할 수 있게 되고, 분배된 전압의 흔들림을 방지할 수 있게 된다.
그러나, 상술한 바와 같은 종래의 8비트 해상도의 디지털 신호를 처리하는 디지털/아날로그 변환기에 있어서는, 8비트 해상도에 적당한 분압 전압 발생부 및 분압 전압 선택부가 구성되어 있어, 10비트 이상의 고해상도 디지털 신호를 처리할 수 없는 문제점이 있었다.
또한, 상술한 바와 같은, 종래의 10비트 이상의 고해상도 디지털 신호를 처리하는 디지털/아날로그 변환기에 있어서는, 10비트 이상의 고해상도를 얻을 수 있으나, 분압 전압 발생부를 구성하는 저항 및 분압 전압 선택부를 구성하는 스위치의 수가 증가하여 회로의 면적이 커지는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 8비트 해상도의 디지털 신호를 처리하는 종래의 디지털/아날로그 변환기에, 분압 전압 발생부 및 분압 전압 선택부를 각각 추가함으로써, 10비트 이상의 고해상도를 가진 디지털 신호를 처리할 수 있을 뿐 아니라, 디지털/아날로그 변환기의 크기를 소형화시켜 디지털/아날로그 변환기가 탑재되는 IC의 크기를 줄일 수 있는 디지털/아날 로그 변환기를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 디지털/아날로그 변환기는, 전압분배에 의해 기준 전원의 전압을 분압하는 제 1 분압 전압 발생부; 입력되는 디지털 신호를 디코딩한 선택 신호로 출력하는 디코더부; 상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부로부터 발생된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 1 분압 전압 선택부; 상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 1차 분압 전압 선택부로부터 출력된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 2 분압 전압 선택부; 상기 제 2 분압 전압 선택부로부터 출력되는 복수의 분압 전압을 분압하는 제 2 분압 전압 발생부; 상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 발생부로부터 발생된 분압 전압 중 소정 전압을 선택하는 제 3 분압 전압 선택부; 및 상기 제 3 분압 전압 선택부로부터 선택된 소정 전압을 출력하는 전압 출력부;를 포함한다.
여기서, 상기 제 1 분압 전압 발생부는, 직렬로 연결된 복수의 저항 소자로 구성되는 것을 특징으로 한다.
또한, 상기 제 1 분압 전압 선택부는, 상기 제 1 분압 전압 발생부에 형성된 복수의 노드에 접속되는 복수의 스위치로 구성되는 것을 특징으로 한다.
또한, 상기 제 2 분압 전압 선택부는, 상기 제 1 분압 전압 발생부에 형성된 노드 중에서, 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드 및 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드에 인접하는 노드에 접속되는 복수의 스위치로 구성되는 것을 특징으로 한다.
이때, 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드의 전압을 하이(High) 전압으로 선택하고, 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드와 인접하는 노드의 전압을 로우(LOW) 전압으로 선택하는 것을 특징으로 한다.
그리고, 상기 제 2 분압 전압 발생부는, 상기 복수의 분압 전압이 각각 입력되는 복수의 출력 버퍼와 직렬로 연결된 복수의 저항 소자로 구성되는 것을 특징으로 한다.
이때, 상기 출력 버퍼는, 상기 복수의 분압 전압이 부입력으로 궤환되는 것을 특징으로 한다.
이때, 상기 복수의 저항소자는, 각각 동일한 저항값을 갖는 것을 특징으로 한다.
그리고, 상기 제 3 분압 전압 선택부는, 상기 제 2 분압 전압 발생부에 형성된 복수의 노드에 접속되는 복수의 스위치로 구성되는 것을 특징으로 한다.
또한, 상기 전압 출력부는, 상기 제 3 분압 전압 선택부에 의해 선택된 소정 전압을 버퍼링하여 출력하는 출력 버퍼로 구성되는 것을 특징으로 한다.
이때, 상기 출력 버퍼는, 상기 소정 전압이 부입력으로 궤환되는 것을 특징으로 한다.
또한, 상기 복수의 스위치는, 각각 트랜지스터로 구현하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 일실시예에 대하여 보다 상세히 설명하기로 한다.
도 3은 본 발명에 따른 디지털/아날로그 변환기의 일실시예의 구성을 나타낸 블록도를 나타낸 것이다.
도 3에서 도시한 바와 같이, 본 발명에 의한 디지털/아날로그 변환기는 전압분배에 의해 기준 전원의 전압(VDD)을 분압하는 제 1 분압 전압 발생부(301), 입력되는 디지털 신호를 디코딩한 선택 신호로 출력하는 디코더부(303), 상기 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부(301)로부터 발생된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 1 분압 전압 선택부(302), 상기 출력된 선택 신호에 기초하여 상기 제 1차 분압 전압 선택부로부터 출력된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 2 분압 전압 선택부(304), 상기 제 2 분압 전압 선택부로부터 출력되는 복수의 분압 전압을 분압하는 제 2 분압 전압 발생부(305), 상기 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 발생부로부터 발생된 분압 전압 중 소정 전압을 선택하는 제 3 분압 전압 선택부(306), 상기 제 3 분압 전압 선택부로부터 선택된 소정 전압을 출력하는 전압 출력부(307)로 구성된다.
상기 제 1 분압 전압 발생부(301)는, 직렬로 접속되는 257개의 저항으로 구 성되고, 그 일단에는 기준 전원전압(VDD)이 공급되며, 그 타단에는 회로의 그라운드(GND)에 접속되어 있다. 또한, 각 저항(R0∼R256) 사이의 접속점, 즉, 제 1 분압 전압 발생부(301)의 각 저항 사이에 형성된 노드로부터 각각 소정의 분압 전압{VR(1)∼VR(256)}이 출력된다.
예컨대, 저항 R1과 저항 R2 사이의 접속점을 첫번째 노드라고 하고 직렬로 접속된 257개의 저항의 전체 저항값을 Rtot 라고 한다면, 첫번째 노드로부터 N번째인 노드에서 출력되는 분압 전압{VR(n)}은 Vn=(R0+R1+‥+Rn-1)/Rtot×VDD로 나타낼 수 있다(단, n=1∼256).
상기 제 1 분압 전압 선택부(302)는, 256개의 스위치(S/W1∼S/W256)를 구비하고, 상기 256개의 스위치(S/W1∼S/W256)는 모두 트랜지스터로 구성되어 있으며, 상기 각각의 스위치(S/W1∼S/W256)는 상기 제 1 분압 전압 발생부(301)에 형성된 노드에 각각 접속된다.
따라서, 상기 제 1 분압 전압 선택부(302)는, 후술할 디코더부(303)로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부(301)에서 발생한 256개의 분압 전압 중 16개의 분압 전압을 선택하여 출력하게 된다.
종래에는 10비트 해상도의 디지털 신호를 처리하는 경우, 기준 전원 전압을 분압하는데 있어서 1024(210 )개의 저항과 1024개의 스위치가 필요했으나, 본 발명 의 경우, 8비트의 해상도를 가진 디지털 신호를 처리할 때 요구되는 257(28+1)개의 저항과 256개의 스위치만 있으면 되므로, 디지털/아날로그 변환기가 탑재되는 IC의 크기를 줄일 수 있게 되어, 점점 더 소형화되는 현 기술 추세에 부합하게 된다.
상기 제 2 분압 전압 선택부(304)는, 32개의 스위치(S/W1a∼S/W32a)를 구비하고, 상기 32개의 스위치(S/W1a∼S/W32a)는 트랜지스터로 구성되어 있다. 상기 32개의 스위치(S/W1a∼S/W32a)는, 상기 제 1 분압 전압 발생부(301)에 형성된 노드 중에서, 상기 제 1 분압 전압 선택부(302)로부터 선택되는 16개의 노드 및 상기 16개의 노드와 인접하는 노드 중 상기 16개의 노드가 가지는 분압 전압보다 낮은 전압을 가지는 노드에 각각 접속된다.
따라서, 상기 제 2 분압 전압 선택부(304)는, 후술할 디코더부(303)에서 출력한 선택 신호에 기초하여 상기 제 1 분압 전압 선택부(302)에서 선택된 16개의 분압 전압 중 1개의 분압 전압을 하이(High) 전압으로 선택하고, 상기 선택된 분압 전압을 가지는 노드와 인접한 노드의 분압 전압을 로우(Low) 전압으로 선택함으로써, 두개의 분압 전압을 출력하게 된다.
상기 디코더부(303)에는 외부로부터 10비트의 디지털 신호가 입력된다. 상기 디코더부(303)는, 외부로부터 입력되는 10비트의 디지털 신호 중에서, 상위 Ⅰ 4비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 1 디코더(303a), 상위 Ⅱ 4비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 2 디코더(303b), 나머지 하위 2비트의 디지털 신호를 디코딩한 선택 신호로 출력하는 제 3 디코더(303c)로 구성된다.
따라서, 상기 제 1 디코더(303a)로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 선택부(302)는, 상기 제 1 분압 전압 발생부(301)로부터 발생된 256개의 분압 전압 중 우선 16개의 분압 전압을 선택한다.
또한, 상기 제 2 디코더(303b)로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 선택부(304)는, 상기 제 1 분압 전압 선택부(302)로부터 선택된 16개의 분압 전압 중 1개의 분압 전압을 하이 전압으로 선택하고, 상기 선택된 분압 전압을 가지는 노드와 인접한 노드의 분압 전압을 로우 전압으로 선택한다.
아울러, 상기 제 3 디코더(303c)로 부터 출력된 선택 신호에 기초하여 후술할 제 3 분압 전압 선택부(306)는, 상기 제 2 분압 전압 발생부(305)로부터 발생된 분압 전압 중 원하는 1개의 전압을 선택한다.
상기 제 2 분압 전압 발생부(305)는, 상기 제 2 분압 전압 선택부(304)로 부터 선택된 하이 전압과 로우 전압이 각각 입력되는 출력 버퍼(305a)와 직렬로 연결된 4개의 저항열(305b)로 구성되고, 상기 저항열(305b)을 구성하는 각각의 저항은 동일한 저항값(R)을 갖는다. 또한, 상기 저항열(305b)을 구성하는 각 저항 사이의 접속점, 즉, 제 2 분압 전압 발생부(305)의 각 저항 사이에 형성된 노드로부터 각각 소정의 분압 전압(VRa∼VRd)이 출력된다.
여기서, 동일한 저항값(R)을 갖는 4개의 저항으로 구성된 저항열(305b)로 상기 제 2 분압 전압 발생부(305)를 구성함으로써, 제 1 분압 전압 발생부(301)에서 발생되는 256개의 분압 전압을 동일한 크기로 4등분한 것과 같은 결과를 가져오게 되므로 1024개의 저항으로 제 1 전압 발생부(301)를 구성한 것과 동일한 효과를 가져오게 된다. 따라서, 본 발명에 따르면, 종래의 10비트 해상도를 가지기 위한 디지털/아날로그 변환기의 크기보다 그 크기를 더 소형화 시킬 수 있는 장점을 가지게 된다.
또한, 상기 출력 버퍼(305a)는, 입력되는 하이 전압 또는 로우 전압이 부입력으로 궤환되며, 전류 패스(path)는 형성시키지 않으면서 전압만을 전달하는 역할을 수행하므로, 제 1 분압 전압 발생부(301)의 각 노드의 전압을 유지 시킴으로써 사용자가 원하는 전압과 동일한 전압을 후술할 전압 출력부(306)를 통해 출력시킨다.
즉, 만약 상기 출력 버퍼(305a) 없이 상기 저항열(305b)만으로 제 2 전압 분압 발생부(305)를 구성한다면, 상기 저항열(305b)을 구성하는 복수의 저항으로 인해 전류 패스가 형성되어, 상기 저항열(305b)로 전류가 흐르게 됨으로써, 제 1 분압 전압 발생부(301)의 각 노드의 전압을 유지 시킬 수가 없게 되며, 이에 따라, 사용자가 원하는 전압과 동일한 전압을 출력시킬 수 없게 되는 문제가 발생하게 된다.
상기 제 3 분압 전압 선택부(306)는, 4개의 스위치(S/W1b∼S/W4b)를 구비하고, 상기 4개의 스위치(S/W1b∼S/W4b)는 모두 트랜지스터로 구성되어 있으며, 상기 각각의 스위치(S/W1b∼S/W4b)는 상기 제 2 분압 전압 발생부(305)에 형성된 노드에 각각 접속된다.
따라서, 상기 제 3 분압 전압 선택부(306)는, 디코더부(303)의 제 3 디코더(303c)로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 발생부(305)에서 발생한 4개의 분압 전압 중 원하는 1개의 전압을 선택하여 출력하게 된다.
상기 전압 출력부(307)는, 상기 제 3 분압 전압 선택부(306)에 의해 선택된 1개의 전압을 버퍼링하여 출력하는 출력 버퍼(307a)로 구성되어 있다.
따라서, 상기 제 3 분압 전압 선택부(306)에 의해 선택된 전압은 상기 출력 버퍼(307a)를 통해 출력 단자로 출력된다. 이에 따라, 외부로부터 입력되는 10비트의 디지털 신호에 대응되는 아날로그 신호의 출력 전압은, 본 발명에 따른 디지털/아날로그 변환기의 출력 단자를 통해 출력된다.
또한, 종래와 마찬가지로, 상기 전압 출력부(307)에 출력 버퍼(307a)를 사용함으로써, 사용자가 원하는 전압 및 원하는 구동 속도를 구현할 수 있게 되고, 분배된 전압의 흔들림을 방지할 수 있게 된다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 디지털/아날로그 변환기에 의하면, 8비트 해상도의 디지털 신호를 처리하는 종래의 디지털/아날로그 변환기에, 분압 전압 발생부 및 분압 전압 선택부를 각각 추가함으로써, 10비트 이상의 고해상도를 가진 디지털 신호를 처리할 수 있을 뿐 아니라, 디지털/아날로그 변환기의 크기가 소형화되어 디지털/아날로그 변환기가 탑재되는 IC의 크기를 줄일 수 있는 효과가 있다.

Claims (12)

  1. 전압분배에 의해 기준 전원의 전압을 분압하는 제 1 분압 전압 발생부;
    입력되는 디지털 신호를 디코딩한 선택 신호로 출력하는 디코더부;
    상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 발생부로부터 발생된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 1 분압 전압 선택부;
    상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 1 분압 전압 선택부로부터 출력된 분압 전압 중 복수의 분압 전압을 선택하여 출력하는 제 2 분압 전압 선택부;
    상기 제 2 분압 전압 선택부로부터 출력되는 복수의 분압 전압을 분압하는 제 2 분압 전압 발생부;
    상기 디코더부로부터 출력된 선택 신호에 기초하여 상기 제 2 분압 전압 발생부로부터 발생된 분압 전압 중 소정 전압을 선택하는 제 3 분압 전압 선택부; 및
    상기 제 3 분압 전압 선택부로부터 선택된 소정 전압을 출력하는 전압 출력부;를 포함하는 디지털/아날로그 변환기.
  2. 제 1항에 있어서,
    상기 제 1 분압 전압 발생부는, 직렬로 연결된 복수의 저항 소자로 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
  3. 제 1항에 있어서, 상기 제 1 분압 전압 선택부는,
    상기 제 1 분압 전압 발생부에 형성된 복수의 노드에 접속되는 복수의 스위치로 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
  4. 제 1항에 있어서, 상기 제 2 분압 전압 선택부는,
    상기 제 1 분압 전압 발생부에 형성된 노드 중에서, 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드 및 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드와 인접하는 노드에 접속되는 복수의 스위치로 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
  5. 제 4항에 있어서,
    상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드의 전압을 하이(High) 전압으로 선택하고, 상기 제 1 분압 전압 선택부로부터 선택된 복수의 노드와 인접하는 노드의 전압을 로우(Low) 전압으로 선택하는 것을 특징으로 하는 디지털/아날로그 변환기.
  6. 제 1항에 있어서, 상기 제 2 분압 전압 발생부는,
    상기 복수의 분압 전압이 각각 입력되는 복수의 출력 버퍼와 직렬로 연결된 복수의 저항 소자로 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
  7. 제 6항에 있어서,
    상기 출력 버퍼는, 상기 복수의 분압 전압이 부입력으로 궤환되는 것을 특징으로 하는 디지털/아날로그 변환기.
  8. 제 6항에 있어서,
    상기 복수의 저항소자는, 각각 동일한 저항값을 갖는 것을 특징으로 하는 디지털/아날로그 변환기.
  9. 제 1항에 있어서, 상기 제 3 분압 전압 선택부는,
    상기 제 2 분압 전압 발생부에 형성된 복수의 노드에 접속되는 복수의 스위치로 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
  10. 제 1항에 있어서,
    상기 전압 출력부는, 상기 제 3 분압 전압 선택부에 의해 선택된 소정 전압을 버퍼링하여 출력하는 출력 버퍼로 구성되는 것을 특징으로 하는 디지털/아날로그 변환기.
  11. 제 10항에 있어서,
    상기 출력 버퍼는, 상기 소정 전압이 부입력으로 궤환되는 것을 특징으로 하 는 디지털/아날로그 변환기.
  12. 제 3항, 제 4항, 제 9항 중 어느 한 항에 있어서,
    상기 복수의 스위치는, 각각 트랜지스터로 구현하는 것을 특징으로 하는 디지털/아날로그 변환기.
KR1020050053299A 2005-06-21 2005-06-21 디지털/아날로그 변환기 KR100735493B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050053299A KR100735493B1 (ko) 2005-06-21 2005-06-21 디지털/아날로그 변환기
JP2006065801A JP2007006448A (ja) 2005-06-21 2006-03-10 デジタル／アナログ変換器
TW095114002A TWI321001B (en) 2005-06-21 2006-04-19 Digital/ analog converter
US11/379,428 US7375669B2 (en) 2005-06-21 2006-04-20 Digital/analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053299A KR100735493B1 (ko) 2005-06-21 2005-06-21 디지털/아날로그 변환기

Publications (2)

Publication Number Publication Date
KR20060133611A true KR20060133611A (ko) 2006-12-27
KR100735493B1 KR100735493B1 (ko) 2007-07-04

Family

ID=37572825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053299A KR100735493B1 (ko) 2005-06-21 2005-06-21 디지털/아날로그 변환기

Country Status (4)

Country Link
US (1) US7375669B2 (ko)
JP (1) JP2007006448A (ko)
KR (1) KR100735493B1 (ko)
TW (1) TWI321001B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102123423B1 (ko) * 2019-01-22 2020-06-17 (주)세미솔루션 가변 해상도 기능이 적용된 고속 전류 구동 dac

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066766A1 (en) * 2007-01-31 2010-03-18 Nxp, B.V. Method and apparatus for gamma correction of display signals
KR100850311B1 (ko) * 2007-03-14 2008-08-04 삼성전기주식회사 디지털/아날로그 컨버터
JP5325587B2 (ja) * 2009-01-19 2013-10-23 新日本無線株式会社 Ｄ／ａ変換回路
US8884798B2 (en) * 2012-09-05 2014-11-11 Atmel Corporation Binary divarication digital-to-analog conversion
CN102857227B (zh) * 2012-09-21 2015-06-17 重庆电力高等专科学校 Da转换数据位数扩展电路
US9065479B2 (en) 2013-03-15 2015-06-23 Analog Devices Global Digital to analog converter with an intra-string switching network
US20140306689A1 (en) * 2013-04-10 2014-10-16 Texas Instruments, Incorporated High resolution current pulse analog measurement
TWI518669B (zh) * 2014-03-12 2016-01-21 聯詠科技股份有限公司 伽瑪電壓產生裝置及產生伽瑪電壓的方法
US9590648B2 (en) 2014-11-07 2017-03-07 John Howard La Grou Multi-path digital-to-analog converter
US9871530B1 (en) 2016-12-11 2018-01-16 John Howard La Grou Multi-path analog-to-digital and digital-to-analog conversion of PDM signals
US10256782B2 (en) 2017-04-25 2019-04-09 John Howard La Grou Multi-path power amplifier

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997892A (en) * 1973-07-27 1976-12-14 Trw Inc. Digital to analog converter with improved companding
US4543560A (en) * 1984-02-17 1985-09-24 Analog Devices, Incorporated Two-stage high resolution digital-to-analog converter
DE3781277D1 (de) * 1987-10-09 1992-09-24 Ibm Geraet zur aufloesungsausdehnung eines n-bit-ohmschen digital-analog-umsetzers in einen (n+p)-bit-digital-analog-umsetzer.
DE69222893T2 (de) * 1991-06-18 1998-03-05 Fujitsu Ltd Digital-Analog-Umsetzer mit Widerstandsnetzwerken
US5396245A (en) * 1993-01-21 1995-03-07 Linear Technology Corporation Digital to analog converter
US5495245A (en) * 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
JPH10117144A (ja) 1996-10-08 1998-05-06 Nec Ic Microcomput Syst Ltd Ａ／ｄコンバータ
US5703588A (en) * 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
KR19980065270A (ko) * 1997-01-07 1998-10-15 김광호 저항열을 이용한 디지탈-아날로그 변환기
US5940020A (en) * 1997-10-09 1999-08-17 Tritech Microelectronics, Ltd Digital to analog converter with a reduced resistor count
US5877717A (en) * 1997-12-15 1999-03-02 Industrial Technology Research Institute D/A converter with a Gamma correction circuit
KR19990066248A (ko) * 1998-01-23 1999-08-16 구본준 전압분배방식의 디/에이 변환기
US5999115A (en) * 1998-04-20 1999-12-07 Motorola, Inc. Segmented DAC using PMOS and NMOS switches for improved span
KR100282447B1 (ko) * 1998-08-18 2001-02-15 김영환 비선형 디지탈/아날로그 변환기
KR100304955B1 (ko) * 1998-08-20 2001-09-24 김영환 디지털/아날로그변환기
KR100282443B1 (ko) * 1998-09-15 2001-02-15 김영환 디지탈/아날로그 컨버터
KR20010026158A (ko) 1999-09-03 2001-04-06 구자홍 디지털/아날로그 컨버터
KR100384787B1 (ko) * 2000-07-20 2003-05-22 주식회사 하이닉스반도체 디지털-아날로그 변환기
JP2002141803A (ja) 2000-10-31 2002-05-17 Fujitsu Ltd Ｄ／ａ変換装置
KR100477158B1 (ko) 2001-12-18 2005-03-17 매그나칩 반도체 유한회사 디지털-아날로그 변환기를 구비한 씨모스 이미지 센서
US7161517B1 (en) * 2005-06-29 2007-01-09 Himax Technologies, Inc. Digital-to-analog converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102123423B1 (ko) * 2019-01-22 2020-06-17 (주)세미솔루션 가변 해상도 기능이 적용된 고속 전류 구동 dac

Also Published As

Publication number Publication date
US7375669B2 (en) 2008-05-20
JP2007006448A (ja) 2007-01-11
KR100735493B1 (ko) 2007-07-04
US20060284752A1 (en) 2006-12-21
TW200701655A (en) 2007-01-01
TWI321001B (en) 2010-02-21

Similar Documents

Publication Publication Date Title
JP2007006448A (ja) デジタル／アナログ変換器
JP2007049679A (ja) デジタル／アナログ変換器
US7365670B2 (en) Digital-to-analog converter
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
US8274417B2 (en) Coarse digital-to-analog converter architecture for voltage interpolation DAC
US20070030192A1 (en) Time division sampling digital to analog converter for driving flat panel display, method of implementing the same, and data driver circuit using the same
US9614542B2 (en) DAC with sub-DACs and related methods
US7602326B2 (en) Digital-to-analog converter having resistor string with ranges to reduce circuit elements
JP2008533513A (ja) アクティブマトリクス配列装置
US7109904B2 (en) High speed differential resistive voltage digital-to-analog converter
US7893857B2 (en) Analog to digital converter using successive approximation
US5212482A (en) Digital-to-analog converter having an externally selectable output voltage range
JP2598138B2 (ja) Ｄ／ａ変換器
KR100789700B1 (ko) 가분할 저항 셀을 구비하는 ｄａｃ
US6999016B2 (en) D/A converter and semiconductor device
JP2006014125A (ja) Ｄ／ａ変換器、及びｄ／ａ変換器を用いた駆動回路
US5929798A (en) High speed and low power digital/analog (D/A) converter using dual current cell arrays
US5629702A (en) Analog to digital converter
EP0681372B1 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
US7609191B2 (en) Digital/analog converting driver and method
US7256722B2 (en) D/A converter
JP2005252663A (ja) 電流セルマトリクス型ディジタル・アナログ変換器
KR100301041B1 (ko) 플래쉬방식아날로그/디지털변환장치
JP2007336540A (ja) デジタルアナログ変換器
US9973204B1 (en) Resistor string digital to analog converter

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050621

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060929

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070628

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070628

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee