KR20060113219A

KR20060113219A - 유기전계발광장치

Info

Publication number: KR20060113219A
Application number: KR1020050036471A
Authority: KR
Inventors: 문지영
Original assignee: (주)에스엔제이인터내셔널
Priority date: 2005-04-30
Filing date: 2005-04-30
Publication date: 2006-11-02

Abstract

유기전계발광장치가 개시된다. 유기전계발광장치를 구성하는 화소 구동부와 유기전계발광소자는 각각 별도의 기판에 형성된다. 즉, 화소 구동부는 단결정 실리콘 기판 상에 형성되고, 유기전계발광소자는 투명 기판 상에 형성된다. 유기전계발광소자는 배면 발광 구조를 가지면서 애노드 전극 및 캐소드 전극은 화소 구동부가 형성된 반도체 기판과 전기적으로 연결된다. 화소 구동부와 유기전계발광소자의 애노드 전극 및 캐소드 전극과의 전기적 연결은 단결정 실리콘 기판 상에 형성된 패드에 구비된 범프에 의해 구현된다.

Description

유기전계발광장치{Organic Electroluminescence Display Device}

도 1은 종래 기술에 따른 능동 매트릭스형 유기전계발광장치를 도시한 단면도이다.

도 2는 본 발명의 바람직한 실시예에 따른 화소 회로를 도시한 회로도이다.

도 3은 본 발명의 바람직한 실시예에 따른 유기전계발광소자의 레이 아웃을 도시한 평면도이다.

도 4a는 본 발명의 바람직한 실시예에 따라 상기 도 3에 도시된 화소를 A-A' 방향으로 절단한 경우의 단면도이다.

도 4b는 본 발명의 바람직한 실시예에 따라 상기 도 3의 화소를 B-B' 방향으로 절단한 단면도이다.

도 5는 본 발명의 바람직한 실시예에 따라, 단결정 실리콘 기판상에 상기 도 2의 화소 구동부의 형성을 설명하기 위한 단면도이다.

도 6은 본 발명의 바람직한 실시예에 따른 유기전계발광장치의 구조를 도시한 단면도이다.

* 도면의 주요부분에 대한 부호의 설명 *

101 : 화소 구동부 310 : 발광 영역

312 : 하부 전극 라인 314 : 상부 전극 라인

316 : 하부 전극 패드 318 : 상부 전극 패드

500 : 단결정 실리콘 기판 501A,501B : 범프

본 발명은 유기전계발광장치에 관한 것으로, 더욱 상세하게는 능동 매트릭스형 유기전계발광장치에 관한 것이다.

유기전계발광장치는 자발광 특성을 가지는 디스플레이 장치로서, 구동 방식에 따라 수동 매트릭스형과 능동 매트릭스형으로 구분된다.

수동 매트릭스형은 기판 상에 애노드 전극을 형성하고, 상기 애노드 전극 상에 유기막을 형성하며, 상기 유기막상에 캐소드 전극을 형성하는 제조 방법을 사용한다. 애노드 전극과 캐소드 전극은 서로 수직으로 교차하여 형성되며, 애노드 전극과 캐소드 전극이 교차하는 영역에서 유기막은 발광 동작을 수행한다. 그러나 수동 매트릭스형은 유기막을 발광시키기 위해 순간적으로 높은 전압을 인가하여야하며, 유기막의 발광을 일정 기간동안 유지할 수 있는 능동 소자 및 수동 소자를 구비하지 않는 단점을 가진다. 따라서, 수동 매트릭스형이 소정의 영상을 디스플레이하기 위해서는 높은 전압차를 애노드와 캐소드 전극에 인가하여야 한다. 높은 전압의 인가에 의해 유기막의 수명은 단축되며, 높은 전력 소모가 발생하는 문제가 발생한다.

능동 매트릭스형은 유기막을 발광시키기 위해 화소 내부에 능동 회로가 포함 된다. 즉, 발광 동작이 수행되는 화소를 선택하기 위한 주사 신호가 인가되고, 주사 신호에 선택된 화소에 데이터 신호를 인가한다. 발광 동작에 요구되는 구동 전류는 인가된 데이터 신호에 의해 발생하며, 상기 데이터 신호는 화소내에 구비된 저장 수단에 의해 발광 동작이 수행되는 동안 유지된다.

능동 매트릭스형 유기전계발광장치는 유기전계발광소자를 구동하는 방법에 따라 전압 기입형 및 전류 기입형으로 나누어진다.

전압 기입형은 유기전계발광소자의 구동 전류를 발생시키는 데이터 신호가 전압 신호이며, 전류 기입형은 유기전계발광소자의 구동 전류를 발생시키는 데이터 신호가 전류 신호이다.

도 1을 참조하면, 기판(100) 상에 완충막(105)이 형성된다. 상기 완충막(105)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막 또는 이들의 다중층일 수 있다.

상기 완충막(105) 상에 반도체층(110)이 형성된다. 상기 반도체층(110)은 비정질 실리콘막 또는 비정질 실리콘막을 결정화한 다결정 실리콘막일 수 있다. 상기 반도체층(110) 상에 게이트 절연막(115)이 형성된다. 상기 게이트 절연막(115)은 실리콘 산화막, 실린콘 질화막, 실리콘 산질화막 또는 이들의 다중층일 수 있다.

상기 게이트 절연막(115) 상에 상기 반도체층(110)에 중첩되는 게이트 전극(121)이 형성되며, 상기 게이트 전극(121) 및 반도체층(110) 상에는 제1 층간 절연 막(127)이 형성된다. 또한, 상기 제1 층간 절연막(127) 내에 상기 반도체층(110)의 양 단부를 노출시키는 콘택홀들이 형성된다. 상기 콘택홀은 도전물로 매립되어 소스 전극(132)과 드레인 전극(131)으로 형성된다.

계속해서, 상기 소스 전극(132), 드레인 전극(131) 및 제1 층간 절연막(127)을 완전히 도포하는 패시베이션막(140) 및 평탄화막(141)이 형성된다. 상기 패시베이션막(140)은 외부로부터 수분 등을 차단하는 실리콘 질화막으로 구성된다. 또한, 상기 평탄화막(141)은 단차를 완화할 수 있는 폴리이미드막 또는 폴리아크릴막이 사용된다.

이어서, 상기 평탄화막(140) 및 패시베이션막(141)을 패터닝하여 플러그(151)를 형성한다. 또한, 상기 플러그(151)는 도전물로 형성된다. 계속해서, 플러그 상에 투명 전극(161)이 형성된다. 상기 투명 전극(161)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 형성된다.

상기 투명 전극(161) 상에는 화소 정의막(163)이 형성되며, 화소 정의막(163)은 패터닝되어 투명 전극(161)의 일부영역은 노출된다. 노출된 투명 전극(161) 상에는 전공 주입/수송층(165)이 형성된다. 또한, 상기 정공 주입/수송층(165) 상에는 발광층(173)이 구비된다.

발광층(173) 상부에는 전자 주입/수송층(175)이 형성되며, 전자 주입/수송층(175) 상에는 대향 전극(177)이 형성된다. 상기 대향 전극(177)은 발광층(173)에 의해 발생되는 빛을 반사시키기 위해 Mg, Ca, Al, Ag, Ba 또는 이들의 합금을 이용하여 형성된다.

상술한 유기전계발광장치는 배면 발광 구조를 가진다. 배면 발광의 경우, 하나의 화소에 능동 회로가 개재되므로, 발광 면적이 적은 것이 단점이다. 또한, 능동 소자인 트랜지스터는 비정질 실리콘 또는 다결정 실리콘 상에 형성되므로, 지속적인 트랜지스터의 동작에 의해 문턱 전압의 변화를 초래한다.

이를 보상하기 위해 문턱 전압을 보상하는 회로를 화소의 능동회로에 개재할 수 있겠으나, 이는 발광 면적의 감소를 가져오는 단점을 가진다.

이를 극복하기 위해 대향 전극의 두께를 감소시키고, 투명 전극 하부에 반사막을 형성하여 전면 발광 구조를 취할 수도 있겠으나, 대향 전극의 두께의 감소는 발광 동작에 요구되는 전류의 공급을 제한하는 요소가 된다.

따라서, 능동형 유기전계발광장치에서, 트랜지스터의 특성의 변동이 실질적으로 없고, 데이터 신호를 발광층에 전달할 수 있는 새로운 유기전계발광장치가 요구된다할 것이다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 단결정 실리콘상에서 능동 회로를 구성하여, 유기전계발광소자를 동작시키는 유기전계발광장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명은, 발광 영역 및 상기 발광 영역에 연결된 패드를 가지는 유기전계발광소자; 및 단결정 실리콘 기판 상에 형성되고, 상기 유기전계발광소자를 구동하기 위한 화소구동회로가 형성되며, 상기 유기전계발광소 자의 패드에 전기적으로 연결되는 화소 구동부를 포함하는 유기전계발광장치를 제공한다.

본 발명에 따를 경우, 화소 구동부는 유기전계발광소자가 형성되는 기판과는 별도의 단결정 실리콘 기판에 형성되어 우수한 전기적 특성을 유지할 수 있다.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.

실시예

도 2를 참조하면, 상기 화소 회로는 화소 구동부(101) 및 유기전계발광소자 OLED를 가진다. 화소 구동부(101)는 스위칭 트랜지스터 M1, 구동 트랜지스터 M2, 발광 트랜지스터 M3 및 커패시터 C를 가지며, 각각의 트랜지스터와 커패시터는 단결정 실리콘 기판 상에서 형성된다.

주사 신호 SCAN[n]이 로우 레벨로 인가되면, 스위칭 트랜지스터 M1은 턴온되고, 데이터 신호 DATA[m]은 커패시터 C 및 구동 트랜지스터 M2의 게이트 단자에 인가된다. 구동 트랜지스터 M2는 소스와 게이트 단자의 전압차에 따라 구동 전류 Idr를 발생한다. 구동 트랜지스터 M2의 소스와 게이트 단자의 전압차 Vsg는 커패시터 C의 양단의 전압차로 저장된다.

이어서, 주사 신호 SCAN[n]이 하이 레벨로 변하고, 발광제어 신호 EMI[n]이 로우 레벨이 되면, 발광 트랜지스터 M3은 턴온된다. 상기 발광 트랜지스터 M3의 턴온에 의해, 구동 트랜지스터 M2는 구동 전류 Idr을 발생한다. 구동 전류 Idr 발생 시 구동 트랜지스터 M2는 포화 영역에서 동작시킴이 바람직하다. 구동 전류 Idr은 유기전계발광소자 OLED는 발광 동작을 개시한다.

또한, 본 발명에 따른 화소 회로는 발광 트랜지스터 M3가 구비되지 않고, 구동 트랜지스터 M2와 유기전계발광소자 OLED가 직접 연결될 수도 있으며, 전류 기입형으로 구성될 수도 있다.

또한, 상기 도 2에서의 화소 구동부는 PMOS로 구성된 것으로 도시되나, 본 발명에 따르면, 화소 구동부는 NMOS 또는 CMOS로 구성될 수 있으며, 반도체 제조 공정에 따라 바이폴라 트랜지스터 및 커패시터로 형성될 수도 있다.

도 3을 참조하면, 하나의 화소 영역(300)은 발광 영역(310), 하부 전극 라인(312), 상부 전극 라인(314), 하부 전극 패드(316) 및 상부 전극 패드(318)을 가진다.

발광 영역(310)에는 유기전계발광소자 OLED가 형성된다. 또한, 유기전계발광소자 OLED의 하부 전극 라인(314)은 하부 전극 패드(316)까지 신장되어 형성된다. 유기전계발광소자 OLED의 상부 전극 라인(314)은 상부 전극 패드(318)까지 신장되어 형성된다. 상기 하부 전극 패드(312) 및 상부 전극 패드(318)는 단결정 기판상에 반도체 제조 공정에 의해 형성된 반도체 회로의 범프(bump)가 접촉된다.

상기 하부 전극 라인(312) 및 상부 전극 라인(314)은 도전성 물질로 이루어진다.

상기 하부 전극 라인(312)은 발광 영역에 형성된 하부 전극 물질과 동일 물질임이 바람직하며, 상기 상부 전극 라인(314)은 발광 영역에 형성된 상부 전극 물질과 동일 물질로 형성됨이 바람직하다.

도 4a를 참조하면, 기판(400) 상에 하부 전극(402)이 형성된다. 상기 하부 전극(402)은 투명 전극이며, ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 막으로 형성된다. 상기 하부 전극(402) 상에 화소정의막(404)이 형성되며, 상기 화소 정의막(404)은 패터닝되며, 상기 하부 전극(402)의 일부 영역을 노출시키는 화소정의막 패턴이 형성된다. 상기 하부 전극(402)의 상기 화소정의막 패턴 사이로 노출된 영역은 개구 영역으로 정의된다.

또한, 개구 영역 상에 적어도 발광층(408)을 구비하는 유기 기능막이 형성된다. 상기 발광층(408)이 형성되기 전에 개구 영역 상에 정공주입/수송층(406)이 형성될 수 있다. 또한, 발광층(408)이 형성된 후, 상기 발광층(408) 상부 영역에 전자주입/수송층(410)이 형성될 수 있다.

계속해서, 전자주입/수송층(410) 상에 대향 전극(412)이 형성된다. 상기 대향 전극(412)은 빛을 반사시킬 수 있는 도전 물질로 구성된다. 따라서, 상기 대향 전극(412)은 Mg, Ca, Al, Ag, Ba 또는 이들의 합금을 이용하여 형성하되, 그 두께를 조절하여 빛을 반사시킬 수 있도록 형성한다.

또한, 상기 대향 전극(412) 상부는 절연막(414)이 형성된다. 상기 절연막 (414)은 외부의 기체나 수분으로부터 유기 기능막을 보호하는 역할을 수행한다.

하부 전극(406)은 상기 도 3의 하부 전극 라인(312)과 전기적으로 연결되며, 대향 전극(412)은 상기 도 3의 상부 전극 라인(314)과 전기적으로 연결된다. 또한, 유기전계발광소자 OLED가 형성되는 상기 도 4a에서 유기전계발광소자 OLED의 애노드 전극은 하부 전극(406)에 해당하며, 유기전계발광소자 OLED의 캐소드 전극은 대향 전극(412)에 해당한다.

도 4b를 참조하면, 기판(400) 상에 화소정의막 패턴(404), 절연막(414), 하부 전극 라인(312), 상부 전극 라인(314), 하부 전극 패드(316) 및 상부 전극 패드(318)가 형성된다.

화소정의막 패턴(404)은 유기 기능막이 형성되는 영역을 정의한다. 전극 패드들이 형성되는 영역은 발광 영역의 외부에 형성된다. 따라서, 발광 영역 외부는 화소정의막 패턴(404)으로 전면 도포된다. 또한, 실시의 형태에 따라서, 화소정의막 패턴(404) 대신, 절연물로 구성된 별도의 막질이 형성될 수 있다.

상기 화소정의막(404) 하부에는 하부 전극 라인(312)이 형성된다. 상기 하부 전극 라인(312)은 발광 영역에서 형성된 하부 전극이 발광 영역 외부로 신장된 것이며, 발광 영역의 하부 전극과 전기적으로 단락된다. 바람직하게는 상기 하부 전극 라인(312)을 이루는 물질은 발광 영역의 하부 전극과 동일 물질로 이루어짐이 바람직하다.

또한, 상기 화소정의막 패턴(404)의 상부에는 절연막(414)이 형성되며, 상기 절연막(414) 하부에는 상부 전극 라인(314)이 형성된다. 상기 상부 전극 라인(314)은 발광 영역의 대향 전극과 전기적으로 단락된다.

하부 전극 패드(316)는 화소정의막 패턴(404)과 절연막(414)을 관통하여 하부 전극 라인(312)과 연결된다. 하부 전극 패드(316)와 하부 전극 라인(312)과의 전기적 연결은 통상의 리소그래피 공정을 통해 달성된다.

즉, 하부 전극 패드(316)가 형성되는 영역에 대해 포토레지스트를 도포하고, 노광을 통해 이를 패터닝한 다음, 식각을 통해 하부 전극 라인(312)이 노출되도록 한다. 계속해서, 식각을 통해 형성된 홀에 도전체를 매립하여, 하부 전극 패드(316)를 형성할 수 있다.

또한, 상부 전극 패드(318)는 절연막(414)을 관통하여 상부 전극 라인(314)과 연결된다. 상부 전극 패드(318)와 상부 전극 라인(314)과의 전기적 연결은 통상의 리소그래피 공정을 통해 달성된다. 즉, 상부 전극 패드(318)가 형성되는 영역에 대해 포토레지스트를 도포하고, 노광을 통해 이를 패터닝한 다음, 식각을 통해 상부 전극 라인(314)이 노출되도록 한다. 계속해서, 식각을 통해 형성된 홀에 도전체를 매립하여, 상부 전극 패드(314)를 형성할 수 있다.

상기 도 4b에서는 하부 전극 라인(312)과 상부 전극 라인(314)이 서로 층을 달리하여 형성되는 것으로 도시되었으나, 실시의 형태에 따라 하부 전극 라인 및 상부 전극 라인은 동일한 층에서 형성될 수도 있다.

도 5를 참조하면, 단결정 실리콘 기판(500) 상에 액티브 영역을 정의하기 위한 트렌치(502A,502B)를 형성한다. 상기 트렌치(502A,502B)는 절연물로 이루어지며, 상기 절연물은 실리콘 산화물로 구성된다.

트렌치에(502A,502B) 의해 정의된 액티브 영역에 트랜지스터가 형성된다.

먼저, 액티브 영역 상에 유전막(504)이 형성되며, 상기 유전막(504) 상에 도전성 게이트(506)가 형성된다. 상기 도전성 게이트(506)는 도전체로 구성되며, 바람직하게는 다결정 실리콘으로 이루어진다. 또한, 유전막(504)과 도전성 게이트(506)의 측벽을 따라 스페이서(508)가 형성된다. 이외에도 이온 주입 공정시 도전성 게이트(506)를 보호하기 위하 하드 마스크층이 상기 도전성 게이트(506) 상부에 형성될 수도 있다.

계속해서, 스페이서(508)와 트렌치(502A,502B) 사이의 이격 공간에는 고농도 도핑 영역(510A,510B)이 형성된다. 도핑되는 물질에 따라, 상기 트랜지스터는 N형 또는 P형으로 도전 타입이 결정된다.

상술한 바대로 트랜지스터가 완성된 경우, 상기 트랜지스터를 완전히 매립하는 절연막(미도시)을 도포한다. 도포된 절연막은 패터닝되며, 절연막 표면에는 외부와의 전기적 연결이 가능한 패드가 형성된다.

상기 도 5에서는 하나의 트랜지스터를 형성하는 과정만이 도시되었으나, 상기 도 2에 도시된 화소 구동부는 상술한 바에 따라 통상의 반도체 제조 공정을 통해 단결정 실리콘 기판 상에서 형성될 수 있음은 당업자에게 자명한 사항이다.

또한, 상기 도 5에서 도시되지 아니하였지만, 절연막 상부의 패드 상에는 외부와의 전기적 접촉을 달성하기 위한 범프(bump)가 형성된다. 이외에도 반도체의 제조공정에 따라 화소 구동 회로를 이루는 다수의 트랜지스터들은 층을 달리하여 형성될 수 있다. 이 경우, 절연막은 다수의 층간 절연막들로 형성될 수 있다.

도 6을 참조하면, 상기 도 4b에서 도시된 단면도 상에 상기 도 5에 도시된 반도체 기판이 전기적으로 결합된다. 즉, 유기전계발광소자의 하부 전극 패드와 상부 전극 패드는 상기 도 5에 따라 형성된 단결정 실리콘 기판상의 화소 구동부와 전기적으로 연결된다. 화소 구동부와 유기전계발광소자의 전기적 연결은 단결정 실리콘 기판상에 형성된 범프에 의해 수행된다. 상기 범프는 단결정 실리콘 기판 상에 구비될 수 있으나, 경우에 따라서는 유기전계발광소자가 형성된 하부 전극 패드 및 상부 전극 패드의 상부에 형성될 수도 있다.

즉, 능동 매트릭스형 유기전계발광장치의 화소 구동부는 단결정 실리콘 기판상에서 통상의 반도체 제조 공정을 통해 형성되고, 화소 구동부를 통해 전달되는 데이터 신호에 따라 발광동작을 수행하는 유기전계발광소자는 투명 기판상에 형성된다.

또한, 화소 구동부와 유기전계발광소자와의 전기적 연결은 범프를 통해 달성된다. 단결정 실리콘 기판 상에 형성되는 트랜지스터의 문턱 전압은 온도 또는 외부의 영향에 대해 특성의 변화가 없음은 당업자에게 알려진 사실이다. 또한, 이러 한 능동 회로들을 단결정 실리콘 기판 상에 형성하고, 발광을 수행하는 유기전계발광소자를 투명 기판상에 형성하는 경우, 우수한 발광 특성을 유지할 수 있다.

상기와 같은 본 발명에 따르면, 유기전계발광소자를 구동하기 위한 화소 구동부를 별도의 반도체 기판 상에 형성하고, 유기전계발광소자는 배면 발광 구조를 가지면서 애노드 전극 및 캐소드 전극은 화소 구동부가 형성된 반도체 기판과 전기적으로 연결된다. 따라서, 화소 구동부가 가지는 특성의 저하를 방지할 수 있으며, 유기전계발광소자는 하나의 화소에 대해 높은 발광 면적을 가질 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

발광 영역 및 상기 발광 영역에 연결된 패드를 가지는 유기전계발광소자; 및

단결정 실리콘 기판 상에 형성되고, 상기 유기전계발광소자를 구동하기 위한 화소구동회로가 형성되며, 상기 유기전계발광소자의 패드에 전기적으로 연결되는 화소구동부를 포함하는 유기전계발광장치.
제1항에 있어서, 상기 유기전계발광소자는 배면 발광 구조를 가지는 것을 특징으로 하는 유기전계발광장치.
제2항에 있어서, 상기 단결정 실리콘 기판 상에 형성된 화소구동부는 범프를 통해 상기 유기전계발광소자의 패드에 연결되는 것을 특징으로 하는 유기전계발광장치.
제3항에 있어서, 상기 화소구동부는 전류 기입형 또는 전압 기입형인 것을 특징으로 하는 유기전계발광장치.
제4항에 있어서, 상기 유기전계발광소자는,

인가되는 데이터 신호에 따라, 발광동작을 수행하기 위한 발광영역;

상기 유기전계발광소자의 애노드 전극에 연결되는 하부 전극 라인;

상기 하부 전극 라인과 전기적으로 연결되는 하부 전극 패드;

상기 유기전계발광소자의 캐소드 전극에 연결되는 상부 전극 라인; 및

상기 상부 전극 라인과 전기적으로 연결되는 상부 전극 패드를 포함하는 것을 특징으로 하는 유기전계발광장치.