[go: up one dir, main page]

KR20060110146A - Unit pixel of CMOS image sensor with asymmetric reset transistor structure - Google Patents

Unit pixel of CMOS image sensor with asymmetric reset transistor structure Download PDF

Info

Publication number
KR20060110146A
KR20060110146A KR1020050032374A KR20050032374A KR20060110146A KR 20060110146 A KR20060110146 A KR 20060110146A KR 1020050032374 A KR1020050032374 A KR 1020050032374A KR 20050032374 A KR20050032374 A KR 20050032374A KR 20060110146 A KR20060110146 A KR 20060110146A
Authority
KR
South Korea
Prior art keywords
dose
reset transistor
unit pixel
implanted
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020050032374A
Other languages
Korean (ko)
Inventor
민대성
Original Assignee
(주) 픽셀플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 픽셀플러스 filed Critical (주) 픽셀플러스
Priority to KR1020050032374A priority Critical patent/KR20060110146A/en
Priority to PCT/KR2006/001246 priority patent/WO2006112626A1/en
Publication of KR20060110146A publication Critical patent/KR20060110146A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 노이즈 증가로 인한 이미지 질 저하와 임플란트 손상을 막기 위하여 포토다이오드와 소스 팔로워(source follow) 트랜지스터의 게이트를 연결하는 부유확산(Floating diffusion) 형성 방법에서 부유확산(Floating diffusion)은 리셋 트랜지스터의 소스영역에 해당되는데, 이러한 소스 영역과 드레인 영역이 비대칭으로 구성되는 리셋 트랜지스터를 구비하는 이미지 센서의 단위픽셀에 관한 것으로, 상기 단위픽셀을 구성하는 리셋 트랜지스터는 헤비 이온(Heavy ion)으로 제1 도즈(dose)로 임플란트(implant)된 드레인 영역; 및 상기 드레인 영역의 제1 도즈(dose) 보다 낮은 제2 도즈(dose)로 임플란트(implant)된 소스 영역;을 포함하고, 상기 소스 영역과 상기 드레인 영역이 비대칭적인 구성을 갖는 것을 특징으로 하고, 상기 리셋 트랜지스터의 드레인 영역에는 LDD 임플란트가 주입되나 포토다이오드와 소스 팔로워 트랜지스터를 연결하기 위한 소스영역(부유확산(floating diffusion)과 동일 의미)에는 LDD 임플란트가 주입되지 않고 비대칭적인 구성을 갖는 것을 특징으로 한다. According to the present invention, in the floating diffusion forming method of connecting the gate of the photodiode and the source follower transistor to prevent image degradation and implant damage due to noise increase, the floating diffusion of the reset transistor The source region corresponds to a unit pixel of an image sensor including a reset transistor having an asymmetrical source and drain regions. The reset transistor constituting the unit pixel is a heavy ion having a first dose. a drain region implanted with dose; And a source region implanted with a second dose lower than a first dose of the drain region, wherein the source region and the drain region have an asymmetrical configuration. The LDD implant is implanted into the drain region of the reset transistor, but the LDD implant is not implanted into the source region for connecting the photodiode and the source follower transistor (the same meaning as floating diffusion), and has an asymmetric configuration. do.

본 발명에 의하면, 리셋 트랜지스터의 소스영역에 드레인 영역보다 낮은 도즈(dose)를 주입함으로써 픽셀 패턴 노이즈를 저감시킴으로써 이미지 질을 크게 향상시킬 수 있다. According to the present invention, the image quality can be greatly improved by reducing the pixel pattern noise by injecting a dose lower than the drain region into the source region of the reset transistor.

Description

비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀{Unit pixel of CMOS image sensor having asymmetry Reset TR structure}Unit pixel of CMOS image sensor having asymmetry Reset TR structure

도 1은 3TR 구조의 이미지 센서의 픽셀구조를 도시한 것이다.1 illustrates a pixel structure of an image sensor having a 3TR structure.

도 2는 종래의 리셋 트랜지스터의 물리적 구조를 도시한 것이다. 2 shows the physical structure of a conventional reset transistor.

도 3a는 본 발명에 의한 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀의 물리적 구조의 일실시예를 도시한 것이다.FIG. 3A illustrates an embodiment of a physical structure of a unit pixel of a CMOS image sensor having an asymmetric reset transistor structure according to the present invention.

도 3b는 본 발명에 의한 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀의 물리적 구조의 다른 일실시예를 도시한 것이다. 3B illustrates another embodiment of a physical structure of a unit pixel of a CMOS image sensor having an asymmetric reset transistor structure according to the present invention.

본 발명은 이미지 센서에 관한 것으로, 특히 3-트랜지스터(TR) 구조의 단위 픽셀에 관한 것이다.The present invention relates to an image sensor, and more particularly, to a unit pixel of a three-transistor (TR) structure.

씨모스(CMOS) 이미지 센서를 구성하는 픽셀의 구조는 일반적으로 3-TR, 4-TR 구조로 이루어진다.The pixel structure of the CMOS image sensor is generally composed of a 3-TR and 4-TR structure.

도 1은 3-TR 구조의 단위 픽셀을 도시한 것이다. 1 illustrates unit pixels of a 3-TR structure.

3-TR구조는 도 1에서 도식한 것과 같이 이미지를 감지하는 포토다이오드와 이를 전 기적 신호로 바꿔주는 소스 팔로워(source follower), 그리고 포토다이오드를 리셋(reset)하는 리셋트랜지스터 그리고 라인(Line)을 선택하는 라인선택(LS) 트랜지스터로 구성된다.As shown in Fig. 1, the 3-TR structure includes a photodiode for sensing an image, a source follower for converting it into an electrical signal, a reset transistor and a line for resetting the photodiode. It consists of the line selection (LS) transistor to select.

현재 카메라 폰에 내장하기 위하여 칩 사이즈의 소형화가 필수적이며 이를 위하여 단위 픽셀 사이즈가 작아져야 한다. 단위 픽셀 사이즈가 작아지면 픽셀구조는 4-TR구조에서 3-TR구조가 유리하나, 3-TR인 경우 포토다이오드와 소스 팔로워(source follower)를 연결하는 리셋 트랜지스터의 소스영역이 헤비 이온(Heavy Ion)을 가지고 높은 도즈(dose)로 인하여 실리콘 표면에 임플란트(implant)됨으로써 누설전류(leakage current) 및 데드 픽셀(dead pixel)을 유발한다. Chip size miniaturization is essential in order to be embedded in a camera phone. To do this, the unit pixel size must be small. If the unit pixel size is small, the pixel structure is advantageous in the 4-TR structure and the 3-TR structure, but in the case of 3-TR, the source region of the reset transistor connecting the photodiode and the source follower is heavy ion. With high dose, the implant is implanted into the silicon surface, causing leakage current and dead pixel.

도 2는 종래의 3-TR 구조의 단위 픽셀에서 리셋 트랜지스터의 물리적 구성을 도시한 것이다.2 illustrates the physical configuration of a reset transistor in a unit pixel of a conventional 3-TR structure.

리셋 트랜지스터(RT)의 드레인(drain) 영역(210)과 소스(source) 영역(220)이 동일한 구조로 구성된 구조로서, 헤비 이온(Heavy Ion)으로 임플란트(implant)되어 이로 인한 노이즈(noise) 증가로 이미지 질이 현저히 떨어진다. The drain region 210 and the source region 220 of the reset transistor RT have the same structure, and are implanted with heavy ions, thereby increasing noise. Image quality is significantly reduced.

즉, 3TR인 경우의 단위픽셀구조(unit pixel structure)에서는 포토다이오드와 소스 팔로우를 연결이 필요하여 헤비 이온(heavy ion)으로 높은 도즈(high dose)로 임플란트(implant)를 하여야만 한다. 이로 인하여 발생하는 임플란트 손상(implant damage)으로 인한 누설전류(Leakage current)발생으로 암전류 증가 및 데드 픽셀(dead pixel)증가로 인한 이미지 질 저하가 발생한다.That is, in the unit pixel structure in the case of 3TR, the photodiode and the source follow-up need to be connected, and a high dose of heavy ions must be implanted. As a result, leakage current due to implant damage occurs and image quality deterioration due to an increase in dark current and an increase in dead pixels occurs.

본 발명이 이루고자 하는 기술적 과제는 노이즈 증가로 인한 이미지 질 저하와 임플란트 손상을 막기 위하여 소스 영역과 드레인 영역이 비대칭으로 구성되는 리셋트랜지스터 구조를 구비하는 이미지 센서의 단위픽셀을 제공하는 것이다. An object of the present invention is to provide a unit pixel of an image sensor having a reset transistor structure in which the source region and the drain region are asymmetrically configured to prevent image degradation and implant damage due to increased noise.

상기 기술적 과제를 해결하기 위한 본 발명에 의한 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀은 상기 단위픽셀을 구성하는 리셋트랜지스터는 헤비 이온(Heavy ion)으로 제1 도즈(dose)로 임플란트(implant)된 드레인 영역; 및 상기 드레인 영역의 제1 도즈(dose) 보다 낮은 제2 도즈(dose)로 임플란트(implant)된 소스 영역을 포함하고, 상기 소스 영역과 상기 드레인 영역이 비대칭적인 구성을 갖는 것을 특징으로 한다.In order to solve the above technical problem, a unit pixel of a CMOS image sensor having an asymmetric reset transistor structure according to the present invention is a reset transistor constituting the unit pixel, which is a heavy ion and is implanted at a first dose. an implanted drain region; And a source region implanted with a second dose lower than a first dose of the drain region, wherein the source region and the drain region have an asymmetrical configuration.

이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3a는 본 발명에 의한 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀의 물리적 구조의 일실시예를 도시한 것이다.FIG. 3A illustrates an embodiment of a physical structure of a unit pixel of a CMOS image sensor having an asymmetric reset transistor structure according to the present invention.

드레인(drain) 영역(310)은 헤비 이온(Heavy ion)으로 소정의 제1 도즈(dose)(N++)로 임플란트(implant)되며, 소스(source) 영역(320)은 상기 제1 도즈(dose)(N++)보다 낮은 제2 도즈(dose)(N+)로 임플란트 된다.The drain region 310 is implanted with a predetermined first dose (N ++) with heavy ions, and the source region 320 is the first dose. Implant with a second dose (N +) lower than (N ++).

즉, 리셋 트랜지스터(RT)의 소스(source) 영역을 드레인(drain) 영역과 다른 구조를 갖도록 소스 영역에 소정의 마스크(mask)를 사용하여 낮은 도즈(dose)(N+)를 임플란트(implant)함으로써 임플란트 손상(damage)을 최소화시킬 수 있으며, LDD를 형성시키지 않음으로써 사이드 월(Side wall) 아래 실리콘표면에서 발생하는 표면 노이즈를 제거할 수 있다. That is, by implanting a low dose (N +) using a predetermined mask in the source region so that the source region of the reset transistor RT has a structure different from that of the drain region. Implant damage can be minimized and surface noise generated on the silicon surface under the side wall can be eliminated by not forming LDD.

도 3b는 본 발명에 의한 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀의 물리적 구조의 다른 일실시예를 도시한 것이다. 3B illustrates another embodiment of a physical structure of a unit pixel of a CMOS image sensor having an asymmetric reset transistor structure according to the present invention.

도 3a에서 제1 도즈(dose)(N++) 보다 낮은 제2 도즈(dose)(N+)로 임플란트된 소스 영역(320)에 더 낮은 제 3 도즈(dose)(N-) 및 더 큰 에너지로 임플란트 함으로써 E-field를 감소시킬 수 있다. The lower third dose (N−) and the larger energy implant in the source region 320 implanted with a second dose (N +) lower than the first dose (N ++) in FIG. 3A This can reduce the E-field.

따라서, 상기 소스 영역(320)에 더 낮은 도즈(dose)가 주입된 N- 영역(325)이 있으므로 포토다이오드(PD) 영역을 더 크게 만들어 Qsat를 크게 하여 광자효율을 높일 수 있어 감도를 향상시킬 수 있다. Therefore, since there is an N-region 325 in which a lower dose is injected into the source region 320, the photodiode region may be made larger to increase the Qsat to increase photon efficiency, thereby improving sensitivity. Can be.

이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments illustrated in the drawings, which are merely exemplary, and it should be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명에 의하면, 리셋 트랜지스터의 소스영역에 드레인 영역보다 낮은 도즈(dose)를 주입함으로써 픽셀 패턴 노이즈를 저감시킴으로써 이미지 질을 크게 향상시킬 수 있다. According to the present invention, the image quality can be greatly improved by reducing the pixel pattern noise by injecting a dose lower than the drain region into the source region of the reset transistor.

Claims (4)

씨모스 이미지 센서의 단위픽셀에 있어서, In the unit pixel of the CMOS image sensor, 상기 단위픽셀을 구성하는 리셋 트랜지스터는 The reset transistor constituting the unit pixel 헤비 이온(Heavy ion)으로 제1 도즈(dose)로 임플란트(implant)된 드레인 영역; 및 A drain region implanted with a first dose with heavy ions; And 상기 드레인 영역의 제1 도즈(dose) 보다 낮은 제2 도즈(dose)로 임플란트(implant)된 소스 영역을 포함하고,A source region implanted with a second dose lower than a first dose of the drain region, 상기 소스 영역과 상기 드레인 영역이 비대칭적인 구성을 갖는 것을 특징으로 하는 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀.The unit pixel of the CMOS image sensor having an asymmetric reset transistor structure, characterized in that the source region and the drain region have an asymmetric configuration. 제1항에 있어서, The method of claim 1, 상기 드레인 영역에는 LDD 임플란트가 주입되나 포토다이오드와 소스 팔로워 트랜지스터를 연결하기 위한 상기 소스영역에는 LDD 임플란트가 주입되지 않는 비대칭적인 구성을 갖는 것을 특징으로 하는 비대칭 리셋트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀.An LDD implant is implanted in the drain region, but the source region for connecting the photodiode and the source follower transistor has an asymmetrical configuration in which the LDD implant is not implanted. Unit pixel. 제1항에 있어서, 상기 소스 영역은 The method of claim 1, wherein the source region is 소정의 마스크(mask)를 사용하여 제2 도즈(dose)를 임플란트(implant)하는 것을 특징으로 하는 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀.A unit pixel of a CMOS image sensor having an asymmetric reset transistor structure, characterized in that the implant implants a second dose using a predetermined mask. 제1항에 있어서, 상기 소스 영역은 The method of claim 1, wherein the source region is 상기 제2 도즈(dose)로 임플란트된 상태에서 상기 제2 도즈(dose) 보다 더 낮은 제3 도즈(dose)가 연속해서 더 큰 에너지로 임플란트 됨을 특징으로 하는 비대칭 리셋 트랜지스터 구조를 구비하는 씨모스 이미지 센서의 단위픽셀.CMOS image having an asymmetric reset transistor structure characterized in that the third dose, which is lower than the second dose, is continuously implanted with greater energy in the implanted state with the second dose The unit pixel of the sensor.
KR1020050032374A 2005-04-19 2005-04-19 Unit pixel of CMOS image sensor with asymmetric reset transistor structure Ceased KR20060110146A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050032374A KR20060110146A (en) 2005-04-19 2005-04-19 Unit pixel of CMOS image sensor with asymmetric reset transistor structure
PCT/KR2006/001246 WO2006112626A1 (en) 2005-04-19 2006-04-05 Unit pixel of cmos image sensor having asymmetric reset transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032374A KR20060110146A (en) 2005-04-19 2005-04-19 Unit pixel of CMOS image sensor with asymmetric reset transistor structure

Publications (1)

Publication Number Publication Date
KR20060110146A true KR20060110146A (en) 2006-10-24

Family

ID=37115313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032374A Ceased KR20060110146A (en) 2005-04-19 2005-04-19 Unit pixel of CMOS image sensor with asymmetric reset transistor structure

Country Status (2)

Country Link
KR (1) KR20060110146A (en)
WO (1) WO2006112626A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910936B1 (en) * 2007-08-09 2009-08-06 (주)실리콘화일 Unit pixels to enhance video sensitivity and dynamic range

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758884B2 (en) * 1998-03-30 2006-03-22 Ｎｅｃエレクトロニクス株式会社 Solid-state imaging device
JP3886297B2 (en) * 1999-06-24 2007-02-28 Ｎｅｃエレクトロニクス株式会社 Photoelectric conversion device and manufacturing method thereof
JP2002190586A (en) * 2000-12-22 2002-07-05 Mitsubishi Electric Corp Solid-state imaging device and manufacturing method thereof
US7250647B2 (en) * 2003-07-03 2007-07-31 Micron Technology, Inc. Asymmetrical transistor for imager device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910936B1 (en) * 2007-08-09 2009-08-06 (주)실리콘화일 Unit pixels to enhance video sensitivity and dynamic range

Also Published As

Publication number Publication date
WO2006112626A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
US8598638B2 (en) Solid-state image capturing element and electronic information device
CN102208424B (en) The manufacture method of solid camera head, solid camera head and electronic installation
JP5564909B2 (en) SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
US8363141B2 (en) Solid-state image pickup device, image pickup system including the same, and method for manufacturing the same
JP5489570B2 (en) Photoelectric conversion device and imaging system
JP5723094B2 (en) Solid-state imaging device and camera
US7154137B2 (en) Image sensor and pixel having a non-convex photodiode
WO2015129226A1 (en) Imaging device and electronic apparatus
JP2011222708A (en) Solid-state imaging apparatus, method of manufacturing the same, and electronic device
CN101853867A (en) Solid-state imaging device, manufacturing method thereof, and electronic device
US7825444B2 (en) Image sensor pixel having a lateral doping profile formed with indium doping
TWI413246B (en) Peninsula-shaped transfer gate in a complementary MOS pixel
CN100557808C (en) Image sensor for reducing dark current and manufacturing method thereof
US6982186B2 (en) CMOS image sensor and method for manufacturing the same
US20100214464A1 (en) Solid-state imaging apparatus
US20100133596A1 (en) Solid-state imaging device
US8013365B2 (en) CMOS image sensor configured to provide reduced leakage current
CN100511694C (en) CMOS image sensor and method for fabricating the same
KR20060110146A (en) Unit pixel of CMOS image sensor with asymmetric reset transistor structure
KR20090072290A (en) CMOS image sensor
KR20060083851A (en) Solid state imaging device and manufacturing method thereof
JP2006237381A (en) Solid-state imaging device and driving method thereof
CN102576714B (en) Peninsula transfer gate in a cmos pixel
KR100700268B1 (en) CMOS image sensor and its manufacturing method
JP4729939B2 (en) Solid-state image sensor

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050419

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060714

Patent event code: PE09021S01D

PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20061031

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060714

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I