KR20060087635A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20060087635A KR20060087635A KR1020050008338A KR20050008338A KR20060087635A KR 20060087635 A KR20060087635 A KR 20060087635A KR 1020050008338 A KR1020050008338 A KR 1020050008338A KR 20050008338 A KR20050008338 A KR 20050008338A KR 20060087635 A KR20060087635 A KR 20060087635A
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- electrode
- electrodes
- disposed
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/26—Address electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/36—Spacers, barriers, ribs, partitions or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/26—Address electrodes
- H01J2211/265—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/323—Mutual disposition of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/36—Spacers, barriers, ribs, partitions or the like
- H01J2211/361—Spacers, barriers, ribs, partitions or the like characterized by the shape
- H01J2211/365—Pattern of the spacers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
플라즈마 디스플레이 패널을 개시한다. 본 발명은 다수의 제 1 방전 전극이 배치된 제 1 패널;과, 제 1 방전 전극과 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과, 제 1 및 제 2 패널 사이에 배치되어서, 방전 셀을 한정하는 격벽;과, 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고, 인접한 방전 셀내에 배치된 제 2 방전 전극의 간격(a)과, 제 2 방전 전극의 폭(b)은 0.4 ≤ a/b ≤ 2.5을 만족하여서, 어드레싱 방전시에 오방전을 방지할 수 있다. 이에 따라, 방전의 안정화를 도모할 수가 있다.A plasma display panel is disclosed. The present invention provides a battery comprising: a first panel having a plurality of first discharge electrodes disposed thereon; a second panel having a second discharge electrode addressed with the first discharge electrode; and a first panel disposed between the first and second panels. A partition wall defining a cell; and a red, green, and blue phosphor layer applied in the discharge cell; the gap a of the second discharge electrode disposed in the adjacent discharge cell; and the width of the second discharge electrode ( b) satisfies 0.4 < a / b < 2.5 to prevent erroneous discharge during addressing discharge. As a result, the discharge can be stabilized.
Description
도 1은 종래의 플라즈마 디스플레이 패널의 방전 셀을 도시한 단면도,1 is a cross-sectional view showing a discharge cell of a conventional plasma display panel;
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구성도,2 is a configuration diagram of a plasma display panel according to an embodiment of the present invention;
도 3은 도 2의 플라즈마 디스플레이 패널의 일부를 절제하여 도시한 분리 사시도,3 is an exploded perspective view illustrating a portion of the plasma display panel of FIG. 2;
도 4는 도 3의 방전 전극이 배치된 상태를 도시한 평면도,4 is a plan view illustrating a state in which the discharge electrode of FIG. 3 is disposed;
도 5눈 도 4의 전극 라인에 인가되는 신호들의 파형도.5 is a waveform diagram of signals applied to an electrode line of FIG. 4.
<도면의 주요 부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
300...플라즈마 디스플레이 패널 310...전면 패널300 ...
311...전면 기판 312...X 전극311 ...
313...Y 전극 314...M 전극313 ...
316...전면 유전체층 360...배면 패널316 ... front
361...배면 기판 362...어드레스 전극361 ...
362a...어드레스 전극 라인 362b...면적 확대부362a ...
363...배면 유전체층 364...격벽363 back
365...형광체층365 ... phosphor layer
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 어드레스 전극의 폭과, 인접한 한 쌍의 어드레스 전극간의 간격을 특정한 수치로 한정한 플라즈마 디스플레이 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which a width of an address electrode and a distance between an adjacent pair of address electrodes are limited to a specific value.
통상적으로, 플라즈마 디스플레이 패널(plasma display panel)은 복수의 방전 전극이 형성된 두 기판 사이에 방전 가스를 주입하여 방전시키고, 이로 인하여 발생되는 자외선에 의하여 형광체층의 형광 물질을 여기시켜 소망하는 숫자, 문자 또는 그래픽을 구현하는 평판 표시 장치(flat display device)를 말한다.In general, a plasma display panel injects and discharges a discharge gas between two substrates on which a plurality of discharge electrodes are formed, and excites the fluorescent material of the phosphor layer by the generated ultraviolet rays, thereby causing desired numbers and letters. Or a flat display device for implementing graphics.
이러한 플라즈마 디스플레이 패널은 방전 셀에 인가하는 구동 전압의 형식, 예컨대, 방전 형식에 따라 직류형과 교류형으로 분류하고, 전극들의 구성 형태에 따라서 대향 방전형 및 면 방전형으로 구분할 수 있다.Such a plasma display panel may be classified into a direct current type and an alternating current type according to a type of driving voltage applied to a discharge cell, for example, a discharge type, and may be classified into a counter discharge type and a surface discharge type according to the configuration of the electrodes.
도 1을 참조하면, 종래의 3전극 면방전형 플라즈마 디스플레이 패널(100)은 전면 기판(101)과, 이와 평행하게 배치된 배면 기판(102)과, 상기 전면 기판(101)의 내면에 교대로 배치된 X 및 Y 전극(103)(104)과, 상기 X 및 Y 전극(103)(104)을 매립하는 전면 유전체층(105)과, 상기 전면 유전체층(105)의 표면에 증착된 보호막층(106)과, 상기 배면 기판(102)의 내면에 형성되며, 상기 X 및 Y 전극(103)(104)과 교차하는 방향으로 배치된 어드레스 전극(107)과, 상기 어드레스 전극(107)을 매립하는 배면 유전체층(108)과, 상기 배면 유전체층(108) 상에 배치된 격벽(109)과, 상기 격벽(109)의 내측으로 도포된 적,녹,청색의 형광체층(110)을 포함하고 있 다.Referring to FIG. 1, the conventional three-electrode surface discharge
상기와 같은 구조의 플라즈마 디스플레이 패널(100)의 작용을 간략하게 살펴보면, Y 전극(104)과 어드레스 전극(107)에 전기적 신호를 인가하여 방전 셀을 선택한 다음에 X 및 Y 전극(103)(104)에 교대로 전기적 신호를 인가하여 전면 기판(101)의 표면으로부터 면방전이 일어나서 자외선이 발생되고, 선택된 방전 셀의 형광체층(110)으로부터 가시광이 방출되어서 정지 화상 또는 동 영상을 구현할 수가 있다.The operation of the
최근 들어서는, 소비자의 요구에 의하여 평판 표시 장치가 대형화됨에 따라서, 플라즈마 디스플레이 패널(100)은 복수의 X 및 Y 전극(103)(104) 사이의 방전 갭 사이에 별도의 방전 전극을 개재시킨 다전극 구조를 채용하여서, X 및 Y 전극(103)(104) 사이에 롱갭 방전(long gap discharge)을 발생시켜서 휘도를 향상시킬 수 있는 구조가 개발중이다. In recent years, as the flat panel display device is enlarged by the demand of the consumer, the
이때, 어드레싱 방전을 일으키는 어드레스 전극(107)의 폭이나, 인접한 방전 셀에 배치된 한 쌍의 어드레스 전극(107)간의 간격을 특정한 수치를 가지도록 설계하여서 어드레싱 방전이 제대로 발생하는 것이 요구된다.At this time, it is required to design the width of the
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 디스플레이 유지 방전을 일으키는 X 및 Y 전극 사이에 별도의 방전 전극이 설치된 다전극을 가지는 패널에서 어드레싱 방전을 일으키는 어드레스 전극의 폭이나 간격을 특정한 수치로 한정하여서 어드레싱 방전의 오방전을 방지한 플라즈마 디스플레이 패널을 제공하 는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in the panel having a multi-electrode provided with separate discharge electrodes between the X and Y electrodes causing display sustain discharge, the width or spacing of the address electrodes causing addressing discharge to a specific value. It is an object of the present invention to provide a plasma display panel which is limited to prevent the erroneous discharge of the addressing discharge.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 측면에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to an aspect of the present invention,
다수의 제 1 방전 전극이 배치된 제 1 패널;과,A first panel on which a plurality of first discharge electrodes are disposed;
상기 제 1 방전 전극과 어드레싱되는 제 2 방전 전극이 배치된 제 2 패널;과,A second panel on which a second discharge electrode is disposed, the second discharge electrode being addressed;
상기 제 1 및 제 2 패널 사이에 배치되어서, 방전 셀을 한정하는 격벽;과,A partition wall disposed between the first and second panels to define a discharge cell;
상기 방전 셀내에 도포된 적,녹,청색의 형광체층;을 포함하고,And a red, green, and blue phosphor layer coated in the discharge cell.
인접한 방전 셀내에 배치된 제 2 방전 전극의 간격(a)과, 제 2 방전 전극의 폭(b)은 하기 식을 만족하는 것을 특징으로 하는 플라즈마 디스플레이 패널.A plasma display panel, wherein a distance a of the second discharge electrodes disposed in the adjacent discharge cells and a width b of the second discharge electrodes satisfy the following equation.
<수학식>Equation
0.4 ≤ a/b ≤ 2.50.4 ≤ a / b ≤ 2.5
여기서, a는 인접한 제 2 방전 전극간의 간격이고, b는 각각의 제 2 방전 전극의 폭이다.Where a is the interval between adjacent second discharge electrodes and b is the width of each second discharge electrode.
또한, 상기 제 2 방전 전극은 상기 제 2 패널의 일방향으로 배치된 스트립형의 방전 전극 라인과, 상기 방전 전극 라인으로부터 각 방전 셀내에 일체로 연장된 방전 확대부를 포함하는 것을 특징으로 한다.The second discharge electrode may include a strip-shaped discharge electrode line arranged in one direction of the second panel, and a discharge enlargement unit integrally extending from the discharge electrode line into each discharge cell.
게다가, 상기 방전 확대부는 사각 형상인 것을 특징으로 한다.In addition, the discharge expanding portion is characterized in that the rectangular shape.
더욱이, 상기 제 1 방전 전극은 상기 제 1 방전 전극과 교차하는 방향으로 교대로 배치된 X 및 Y 전극과, 상기 X 및 Y 전극 사이의 방전 갭에 배치된 M 전극을 포함하는 것을 특징으로 한다.Furthermore, the first discharge electrode may include X and Y electrodes alternately arranged in a direction crossing the first discharge electrode, and an M electrode disposed in a discharge gap between the X and Y electrodes.
아울러, 상기 X 및 M 전극간에는 트리거 방전 전압이 인가되고, X 및 Y 전극 간에는 유지 방전 전압이 인가되는 것을 특징으로 한다.In addition, a trigger discharge voltage is applied between the X and M electrodes, and a sustain discharge voltage is applied between the X and Y electrodes.
또한, 상기 격벽은 패널의 일방향으로 배치된 제 1 격벽과, 상기 패널의 타방향으로 배치된 제 2 격벽을 구비하고, 상기 제 1 격벽은 인접한 한 쌍의 제 2 격벽의 내측벽으로부터 대향되는 방향으로 연장되어서 델타형의 방전 셀을 형성하도록 배치된 것을 특징으로 한다.In addition, the partition wall has a first partition wall disposed in one direction of the panel and the second partition wall disposed in the other direction of the panel, the first partition wall facing the inner wall of the pair of adjacent second partition wall Extend so as to form a delta discharge cell.
게다가, 상기 제 2 방전 전극은 제 2 격벽과 나란한 방향으로 소정 간격 이격되게 배치되고, 각 방전 전극은 제 2 격벽과 중첩된 곳에 연장된 스트립형의 방전 전극 라인과, 상기 각 방전 전극 라인으로부터 일체로 형성되어서 각각의 방전 셀내에 배치된 방전 확대부으로 이루어진 것을 특징으로 한다.
In addition, the second discharge electrodes are arranged to be spaced apart from each other by a predetermined interval in a direction parallel to the second partition walls, and each discharge electrode is integral with each of the discharge electrode lines of a strip type extending from an overlapping position with the second partition walls. And an enlarged discharge portion formed in each discharge cell.
이하에서, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명하고자 한다.
Hereinafter, a plasma display panel according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시예에 따른 4전극을 채용한 면방전형 플라즈마 디스플레이 패널(300)을 채용한 플라즈마 표시장치(200)의 구성도이다.2 is a block diagram of a
도면을 참조하면, 상기 플라즈마 표시장치(200)는 플라즈마 디스플레이 패널(300)과, 영상 처리부(201)와, 논리 제어부(202)와, X 구동부(204)와, Y 구동부 (205) 및 M 구동부(206)를 포함하고 있다.Referring to the drawings, the
상기 영상 처리부(201)는 외부 영상 신호를 처리하여 적,녹,청색의 디지털 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 포함하는 내부 영상 신호를 발생시킨다. 논리 제어부(202)는 영상 처리부(201)로부터의 내부 영상 신호에 따라 구동-제어 신호들(SM, SA, SX, SY)을 발생시킨다.The
상기 어드레스 구동부(203)는 논리 제어부(202)로부터의 어드레스 신호들(SA)을 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스 전극 라인(A1, ... Am)에 인가한다.The
X 구동부(204)는 논리 제어부(202)로부터 X 구동-제어 신호(SX)에 따라 동작하여 X 전극 라인(X1, ..., Xm)을 구동한다. 상기 Y 구동부(205)는 논리 제어부(202)로부터의 Y 구동-제어 신호(SY)에 따라 동작하여 Y 전극 라인(Y1, ..., Y
n)을 구동한다. 상기 M 구동부(206)는 논리 제어부(202)로부터 M 구동-제어 신호(SM)에 따라 동작하여 M 전극 라인(M1, ..., Mn)을 구동한다.
이때, M 전극 라인(M1, ..., Mn) 각각에 주사 펄스가 순차적으로 인가됨과 동시에 어드레스 전극 라인(A1, ... Am) 중에서 선택된 어드레스 전극 라인에 데이터 펄스가 인가되는 어드레싱이 수행된다.At this time, scanning pulses are sequentially applied to each of the M electrode lines M 1 ,..., And M n , and at the same time, a data pulse is applied to an address electrode line selected from among the address electrode lines A 1 , ... Am. This is done.
다음에, 어드레싱에 의하여 선택된 방전 셀들이 디스플레이-유지 방전을 일 으키도록 모든 X 전극 라인(X1, ..., Xn)과 모든 Y 전극 라인(Y1, ..., Yn) 사이에 교류 전압이 인가된다.Next, between all X electrode lines (X 1 , ..., X n ) and all Y electrode lines (Y 1 , ..., Y n ) such that the discharge cells selected by the addressing cause display-holding discharges. AC voltage is applied.
이에 따라, 모든 X 및 Y 전극 라인쌍(X1Y1, X2Y2, ..., X nYn) 및 모든 Y 및 X 전극 라인쌍(Y1X2, Y2X3, ..., Yn-1Xn ) 에 의하여 방전 셀들이 설정될 수가 있다.Accordingly, all X and Y electrode line pairs (X 1 Y 1 , X 2 Y 2 ,..., X n Y n ) and all Y and X electrode line pairs (Y 1 X 2 , Y 2 X 3 ,. ..., Y n-1 X n ), the discharge cells can be set.
또한, 상기 어드레싱에 의하여, 선택된 방전 셀의 X 및 Y 전극 공히 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되고, 선택되지 않은 방전 셀의 X 및 Y 전극중 적어도 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. Further, by the addressing, a wall charge state necessary for display-holding discharge is formed for both the X and Y electrodes of the selected discharge cell, and at least one of the X- and Y electrodes of the unselected discharge cell is required for display-holding discharge. No wall charge is formed.
예컨대, 연속적으로 배열된 4개의 M 전극 라인에 있어서, 선택된 두 방전 셀들 사이에 선택되지 않은 두 방전 셀들이 있는 경우, 선택되지 않은 두 방전 셀 각각의 X 및 Y 전극중 어느 하나에 디스플레이-유지 방전에 필요한 벽전하 상태가 형성되지 않는다. 따라서, 모든 X 및 Y 전극 라인 및 모든 Y 및 X 전극 라인에 의하여 방전 셀들이 설정되면서도 순차적(progressive) 구동 방식이 적용될 수가 있다. For example, in four M electrode lines arranged in series, if there are two unselected discharge cells between two selected discharge cells, display-maintained discharge at either of the X and Y electrodes of each of the two unselected discharge cells. The wall charge state necessary for Therefore, while the discharge cells are set by all the X and Y electrode lines and all the Y and X electrode lines, a progressive driving method can be applied.
도 3의 도 2의 4전극 면방전형 플라즈마 디스플레이 패널(300)을 도시한 것이고, 도 4는 도 3의 방전 전극이 배치된 상태를 도시한 것이다.FIG. 3 illustrates a four-electrode surface discharge
도 3 및 도 4를 참조하면, 상기 플라즈마 디스플레이 패널(300)은 전면 패널(310)과, 상기 전면 패널(310)과 결합되는 배면 패널(360)을 포함하고 있다. 상기 전면 및 배면 패널(310)(360)의 대향되는 내면 가장자리에는 이들을 밀폐시켜서 방전 공간을 형성하도록 프릿트 글래스(frit glass)가 도포되어진다.
3 and 4, the
상기 전면 패널(310)에는 투명한 기판, 이를테면 소다 라임 글래스(soda lime glass)와 같은 전면 기판(311)이 마련되어 있다. 상기 전면 기판(311)의 내표면에는 X 및 Y 전극(312)(313)이 배치되어 있다. The
상기 X 및 Y 전극(312)(313)은 패널(300)의 Y 방향을 따라서 교대로 배치되어 있으며, 단위 방전 셀내에 서로 대향되게 한 쌍씩 위치하고 있다. 상기 X 전극(312)은 제 1 전극 라인(312a)과, 상기 제 1 전극 라인(312a)의 측벽으로부터 방전 셀내로 돌출된 제 1 돌출부(312b)로 이루어지며, 상기 Y 전극(313)은 제 2 전극 라인(313a)과, 상기 제 2 전극 라인(312a)의 측벽으로부터 방전 셀내에 돌출된 제 2 돌출부(313b)로 이루어져 있다. 상기 제 1 돌출부(312b)와, 제 2 돌출부(313b)는 방전 셀내에서 서로 대향되게 배치되어 있다. The X and
또한, 상기 X 및 Y 전극(312)(313)은 제 1 및 제 2 전극 라인(312a)(313a)의 양 측벽으로부터 제 1 및 제 2 돌출부(312b)(313b)가 돌출되어서 패널(300)의 Y 방향으로 인접한 방전 셀내에 다같이 배치되어 있는 구조로서, Y 방향으로 인접한 방전 셀에서 공용으로 방전 전압이 인가되는 구조이다. In addition, the X and
대안으로는, 상기 X 및 Y 전극(312)(313)은 패널(300)의 Y 방향으로 인접한 방전 셀에만 동시에 방전 전압이 인가되고, X 방향으로 인접한 방전 셀에는 개별적인 방전 전압이 인가되도록, X 및 Y 전극(312)(313)의 일측벽으로부터만 제 1 및 제 2 돌출부(312b)(313b)이 일체로 연장될 수가 있다. Alternatively, the X and
이러한 한 쌍의 X 및 Y 전극(312)(313) 사이에는 이들의 롱갭 방전(long gap discharge)을 유도하기 위하여 또 다른 방전 전극인 M 전극(314)이 배치되어 있다. 상기 M 전극(314)은 상기 X 및 Y 전극(312)(313)과 나란한 방향으로 배치되어 있다. 또한, 상기 M 전극(314)은 스트립형이며, 상기 X 및 Y 전극(312)(313)과는 다른 방전 전압이 인가된다. Between the pair of X and
상기 X 및 Y 전극(312)(313)과 M 전극(314)은 이들이 각 단위 방전 셀내에 배치되어서 전극간의 갭(gap)으로부터 방전을 개시할 수 있는 구조라면 어느 하나의 형상이나 구조에 한정되는 것은 아니다. The X and
상기 X 및 Y 전극(312)(313)과, 그 사이에 개재되는 M 전극(314)은 전면 유전체층(315)에 의하여 매립되어 있다. 상기 전면 유전체층(315)은 투명한 유전체, 이를테면, PbO-B2O3-SiO2와 같은 고유전성의 소재를 이용하여서 전면 기판(311)의 S내면에 전면 인쇄되어 있다. 대안으로는, 상기 전면 유전체층(315)은 X 및 Y 전극(312)(313)과, M 전극(314)이 형성된 부분에만 선택적으로 형성될 수도 있을 것이다. The X and
상기 전면 유전체층(315)의 표면에는 2차 전자 방출량을 증대시키기 위하여 마그네슘 옥사이드(MgO)로 이루어진 보호막층(316)이 형성되어 있다. 상기 보호막층(316)은 전면 유전체층(315)의 표면에 전체적으로 증착되어 있다.A
상기 배면 패널(360)에는 투명한 유리 기판, 예컨대 소다 라임 글래스로 된 배면 기판(361)이 마련되어 있다. 상기 배면 기판(361)은 상기 전면 기판(311)과 대향되게 배치되어 있다.The
상기 배면 기판(361)의 내표면에는 어드레스 전극(362)이 형성되어 있다. 상 기 어드레스 전극(362)은 상기 X 및 Y 전극(312)(313)과 교차하는 방향으로 배치되어 있다. 상기 어드레스 전극(362)은 패널(300)의 X 방향으로 인접하게 배치된 방전 셀을 가로질러 연장되어 있다. 상기 어드레스 전극(362)은 도전성이 우수한 금속재, 예컨대 은 페이스트로 이루어져 있다.An
상기 어드레스 전극(362)은 배면 유전체층(363)에 의하여 매립되어 있다. 상기 배면 유전체층(363)은 상기 전면 유전체층(316)처럼 고유전성의 소재로 이루어져 있다.The
상기 전면 및 배면 패널(310)(360) 사이에는 격벽(364)이 배치되어 있다. 상기 격벽(364)은 어드레스 전극(362)이 배치된 방향과 교차하는 방향으로 배치된 제 1 격벽(364a)과, 상기 어드레스 전극(362)이 배치된 방향과 나란한 방향으로 배치된 제 2 격벽(364b)을 포함하고 있다. 상기 제 2 격벽(364b)은 인접한 한 쌍의 제 1 격벽(364a)의 내측벽으로부터 대향되는 방향으로 연장되어서 델타형(delta type)의 방전 셀을 한정하고 있다. A
상기 제 1 및 제 2 격벽(364a)(364b)은 일체로 결합되어 있으며, 한정된 방전 셀은 사각 형상이다. 대안으로는, 상기 격벽(364)은 와플형(waffle type)이나, 미앤더형(meander type)이나, 매트릭스형(matrix type)등 다양한 형상으로 제조가능하며, 이에 따른 방전 공간도 원형, 삼각형, 육각형등 다양한 실시예가 존재한다고 할 것이다.The first and
한편, 상기 격벽(364)의 내측벽과 배면 유전체층(363)의 윗면에는 방전 셀별로 적,녹,청색의 형광체층(365)이 코팅되어 있다. 또한, 상기 전면 및 배면 패널 (310)(360)과 격벽(364)에 의하여 한정된 방전 공간에는 네온(Ne)-크세논(Xe)의 방전 가스를 주입하게 된다.On the other hand, red, green, and blue phosphor layers 365 are coated on the inner wall of the
여기서, 상기 어드레스 전극(362)는 인접한 방전 셀내에 배치된 전극간의 간격과, 각각의 전극 폭이 특정한 수치로 한정되어서, 오방전을 방지하게 된다.In this case, the
보다 상세하게는 다음에 설명하는 바와 같다.In more detail, it is as following.
상기 격벽(364)은 패널의 Y 방향으로 배치된 제 1 격벽(364a)과, 상기 제 1 격벽(364a)과 일체로 연결되며 패널의 X 방향으로 배치된 제 2 격벽(364b)으로 이루어져 있으며, 상기 격벽(364)으로 한정된 방전 셀은 델타형을 이루고 있다.The
이러한 각 방전 셀내에는 X 전극(312)의 제 1 전극 라인(312a)의 측벽으로부터 돌출된 제 1 돌출부(312b)와, Y 전극(313)의 제 2 전극 라인(313a)의 측벽으로부터 돌출된 제 2 돌출부(313b)이 서로 대향되게 배치되어 있으며, 상기 제 1 돌출부(312b)와 제 2 돌출부(313b) 사이의 방전 갭에는 M 전극(314)이 배치되어 있다.In each of these discharge cells, the
이때, 상기 X 및 Y 전극(312)(313)과 교차하는 방향으로 어드레스 전극(362)이 배치되어 있으며, 제 2 격벽(364b)과 나란한 방향으로 소정 간격 이격되게 배치된다. 상기 격벽(364)은 델타형 구조, 즉, 패널의 X 방향으로 인접하게 배치된 방전 셀과, 이와 Y 방향으로 인접하게 배치된 방전 셀이 서로 엇갈리게 배치된 구조이므로, 하나의 어드레스 전극(362)은 패널의 Y 방향을 따라서 방전 셀과 제 2 격벽(364b)을 가로질러 연장되어 있다.In this case, the
이러한 어드레스 전극(362)은 제 2 격벽(364b)과 중첩된 곳에 배치된 스트립형의 어드레스 전극 라인(362a)과, 상기 어드레스 전극 라인(362a)으로부터 일체로 형성되어서 패널의 X 방향으로 배치된 방전 셀내에 배치된 방전 확대부(362b)로 이루어진다. 이때, 상기 방전 확대부(362b)는 사각 형상으로 이루어져 있으며, 이러한 방전 확대부(362b)가 배치된 방전 셀도 격자형이다.The
이에 따라, 하나의 어드레스 전극(362)은 제 2 격벽(364b)에 중첩되게 어드레스 전극 라인(362a)이 배치되고, 이와 일체로 패널의 X 방향을 따라서 방전 셀내에 면적 확대부(362b)가 배치되고, 다시 이와 일체로 제 2 격벽(364b)과 중첩되게 어드레스 전극 라인(362a)이 배치되고, 이로부터 패널의 X 방향을 따라서 방전 셀내에 면적 확대부(362b)에 반복되는 구조가 반복되어진다. Accordingly, the
이때, 패널의 Y 방향을 따라서 인접한 방전 셀에 배치된 어드레스 전극(362)의 면적 확대부(362b)간의 간격(a)과, 하나의 어드레스 전극(362)의 면적 확대부(362b)의 폭(b)은 하기 수학식을 만족하고 있다.At this time, the distance a between the area enlarged
<수학식>Equation
0.4 ≤ a/b ≤ 2.50.4 ≤ a / b ≤ 2.5
여기서, a는 인접한 어드레스 전극(362)간의 간격이고, b는 하나의 어드레스 전극(362)의 폭이다.Here, a is an interval between
상기 수학식에 기재된 바와 같은 특정한 범위를 가지도록 어드레스 전극(362)의 폭이나, 인접한 어드레스 전극(362)간의 간격을 설계해야 어드레싱 방전시에 인접한 셀간의 어드레스 영향이 없다고 할 수 있다.The width of the
이하, 본 출원인의 실험에 의한 어드레스 전극의 간격과 폭 변화에 따른 오방전 상태는 표 1에 도시된 바와 같다. Hereinafter, the misdischarge state according to the change in the distance and the width of the address electrode according to the experiment of the applicant is as shown in Table 1.
<표 1>TABLE 1
여기서, 인접한 방전 셀에 배치된 어드레스 전극의 간격은 60 마이크로미터순으로 증가시켰으며, 어드레스의 폭은 30 마이크로미터순으로 감소시켜서 어드레싱 방전시에 오방전 셀을 조사하였다.Here, the spacing of the address electrodes arranged in the adjacent discharge cells was increased in the order of 60 micrometers, and the width of the addresses was decreased in the order of 30 micrometers, so that the misdischarge cells were irradiated at the addressing discharge.
표 1을 참조하면, 비교예 1과 2에서처럼, 인접한 방전 셀에 배치된 어드레스 전극간의 간격(a)이 각각 60, 120 마이크로미터이고, 어드레스 전극의 폭(b)은 각각 501, 480이고, a/b는 각각 0.12, 0.25일 때, 오방전 방전 셀은 각각 9와 3이였다. 또한, 비교예 3에서처럼, 어드레스 전극간의 간격(a)이 660이고, 어드레스의 폭(b)이 210이고, a/b가 3.14일 때, 오방전 방전 셀은 3이였다.Referring to Table 1, as in Comparative Examples 1 and 2, the distance a between the address electrodes disposed in adjacent discharge cells is 60 and 120 micrometers, respectively, and the width b of the address electrodes is 501 and 480, respectively. When / b was 0.12 and 0.25, respectively, the misdischarge discharge cells were 9 and 3, respectively. In addition, as in Comparative Example 3, when the distance a between the address electrodes was 660, the width b of the address was 210, and a / b was 3.14, the erroneous discharge discharge cell was 3.
반면에, 실시예 1 내지 8에서처럼, 인접한 방전 셀에 배치된 어드레스 전극간의 간격(a)이 각각 180, 240, 300, 360, 420, 480, 540, 600 마이크로미터이고, 어드레스 전극의 폭(b)은 각각 450, 420, 390, 360, 330, 300, 270, 240 마이크로미터이고, a/b는 각각 0.4, 0.57, 0.77, 1, 1.27, 1.6, 2, 2.5일 때, 오방전 방전 셀은 0였다.On the other hand, as in Embodiments 1 to 8, the spacing a between address electrodes disposed in adjacent discharge cells is 180, 240, 300, 360, 420, 480, 540, 600 micrometers, respectively, and the width b of the address electrode. ) Are 450, 420, 390, 360, 330, 300, 270, and 240 micrometers, respectively, and a / b is 0.4, 0.57, 0.77, 1, 1.27, 1.6, 2, and 2.5, respectively. 0.
이러한 결과에서 알 수 있는 바와 같이, 인접한 방전 셀에 배치된 어드레스 전극간의 간격(a)과, 어드레스 전극의 폭(b)에 대한 비(a/b)가 0.4 보다 크거나 같고, 2.5 보다 작거나 같을 경우에는 어드레싱 방전시에 인접한 방전 셀에 영향을 미치지 않아서 어드레스 오방전이 발생하지 않음을 알 수 있다.As can be seen from these results, the spacing a between the address electrodes disposed in adjacent discharge cells and the ratio a / b to the width b of the address electrodes are greater than or equal to 0.4 and less than 2.5 In the same case, it can be seen that address mis-discharge does not occur because the adjacent discharge cells are not affected during addressing discharge.
한편, 어드레스 전극간의 간격(a)에 비하여 어드레스 전극의 폭(b)이 너무 큰 경우(비교예 1과 비교예 2의 경우)나, 이와 반대로 어드레스 전극의 폭(b)에 비하여 어드레스 전극간의 간격(a)이 너무 큰 경우(비교예 3)는 어드레스 방전이 제대로 되지 않는다는 것을 알 수 있다. On the other hand, when the width b of the address electrode is too large (comparative example 1 and comparative example 2) compared with the spacing a between the address electrodes, or on the contrary, the spacing between the address electrodes compared to the width b of the address electrode. If (a) is too large (Comparative Example 3), it can be seen that the address discharge is not properly performed.
이하, 본 발명의 일 실시예에 따른 다전극형의 플라즈마 디스플레이 패널의 작용을 살펴보면 다음과 같다.Hereinafter, the operation of the multi-electrode plasma display panel according to an embodiment of the present invention will be described.
도 5는 도 3의 플라즈마 디스플레이 패널(300)의 방전 전극에 인가되는 신호를 나타낸 것이다. 5 illustrates a signal applied to the discharge electrode of the
도면을 참조하면, 단위 서브필드의 최종 시점(t12)의 직전에 최종 디스플레이-유지 펄스가 모든 X 전극 라인에 인가되므로 , 어느 한 단위 서브필드의 최종 시점(t12) 즉, 단위 서브 필드에 이어지는 단위 서브필드의 최초 시점(t1)에서는 이전 서브 필드에서 선택되었던 방전 셀들의 X 전극 주위의 부극(-)성의 벽전하들이 형성되고, 이전 서브필드에서 선택되었던 방전 셀들의 Y 전극 주위에 정극(+)성의 벽전하들이 형성된다.Referring to the drawings, the final display to the immediately preceding unit in the last point in time (t 12) of the sub-field sustain pulse is the so applied to all the X electrode lines, any one unit in the last point in time (t 12) of the sub-field that is, units of the sub-fields At the first time point t 1 of the subsequent unit subfield, negative (−) wall charges are formed around the X electrode of the discharge cells selected in the previous subfield, and the positive electrode is around the Y electrode of the discharge cells selected in the previous subfield. (+) Wall charges are formed.
이어서, 단위 서브필드의 리셋팅 시간(R)의 벽전하 소거 시간(t1 ∼ t2)에서는 모든 Y 전극라인에 제 2 전압(Vs)의 펄스가 인가되는 동안에 모든 M 전극 라인 에 인가되는 전압이 제 2 전압(Vs)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 이 시간(t1 ∼ t2)에서, X 전극 라인과 어드레스 전극 라인에는 접지 전압(VG)이 인가된다. 이에 따라, 모든 방전 셀들의 전극들 사이에서 약한 방전들이 일어나면서 모든 방전 셀들의 벽전하들이 소거된다.Subsequently, in the wall charge erase time t 1 to t 2 of the reset time R of the unit subfield, the voltages applied to all the M electrode lines while the pulses of the second voltage Vs are applied to all the Y electrode lines. The voltage is continuously lowered from the second voltage Vs to the ground voltage V G as the third voltage. At this time t 1 to t 2 , the ground voltage V G is applied to the X electrode line and the address electrode line. Accordingly, wall discharges of all the discharge cells are erased while weak discharges occur between the electrodes of all the discharge cells.
다음으로, 벽전하 축적 시간(t2 ∼ t3) 에서는 X 전극 라인 및 Y 전극 라인 및 어드레스 전극 라인에서는 접지 전압(VG)이 인가된 상태에서 모든 M 전극 라인에 인가되는 전압이 제 2 전압(Vs)보다 제 4 전압(VSET)만큼 더 높은 제 1 전압(VSET+Vs)까지 지속적으로 상승된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 상승되거나, 점선으로 도시된 바와 같이 선형적으로 상승될 수가 있다. 이에 따라, 모든 방전 셀들의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위에 부극(-)성 벽전하들이 많이 형성되고, 나머지 전극들 주위에 정극(+)성 벽전하들이 형성된다.Next, at the wall charge accumulation time t 2 to t 3 , the voltages applied to all the M electrode lines while the ground voltage V G is applied to the X electrode line, the Y electrode line, and the address electrode line are the second voltage. The voltage is continuously raised to the first voltage V SET + Vs which is higher by the fourth voltage V SET than Vs. Here, it may be raised nonlinearly as shown by the solid line, or it may be raised linearly as shown by the dotted line. Accordingly, while a weak discharge occurs between the electrodes of all the discharge cells, a large number of negative (−) wall charges are formed around the M electrode, and positive (+) wall charges are formed around the remaining electrodes.
이어서, 벽전하 배분 시간(t3 ∼ t4)에서는, 모든 X 전극 라인과 Y 전극 라인에 인가되는 전압이 제 2 전압(VS)으로 유지되고, 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 M 전극 라인에 인가되는 전압이 제 2 전압(VS)으로부터 제 3 전압으로서의 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 실선으로 도시된 바와 같이 비선형적으로 하강되거나, 점선으로 도시된 바와 같이 선형적으 로 하강될 수 있다. 이에 따라, 모든 방전 셀의 전극들 사이에서 약한 방전이 일어나면서, M 전극 주위의 부극(-)성 벽전하의 일부가 X 및 Y 전극 주위로 이동한다. 또한, 어드레스 전극들 주위의 정극(+)성 벽전하가 보다 많아진다.Subsequently, at the wall charge distribution time t 3 to t 4 , the voltages applied to all the X electrode lines and the Y electrode lines are maintained at the second voltage V S , and the ground voltage V G is applied to the address electrode line. In the applied state, the voltage applied to all M electrode lines is continuously lowered from the second voltage V S to the ground voltage V G as the third voltage. Here, it may be nonlinearly lowered as shown by the solid line or linearly lowered as shown by the dotted line. As a result, a weak discharge occurs between the electrodes of all the discharge cells, and a part of the negative (−) wall charges around the M electrode moves around the X and Y electrodes. In addition, more positive wall charges around the address electrodes.
이에 따라, X 전극 라인 및 Y 전극 라인의 벽전위가 어드레스 전극 라인의 벽전위보다 낮고 M 전극 라인의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간(A)에서 선택된 어드레스 전극 라인과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다.Accordingly, the wall potentials of the X electrode line and the Y electrode line are lower than the wall potential of the address electrode line and higher than the wall potential of the M electrode line. Accordingly, the addressing voltages V A -V G required for the counter discharge between the selected address electrode line and the Y electrode line may be lowered at the subsequent addressing time A. FIG.
다음으로, 이어지는 어드레싱 시간(A)에서, 어드레스 전극 라인에 디스플레이 데이터 신호가 인가되고, 제 2 전압(VS)보다 낮은 제 5 전압(VSCAN)으로 바이어싱된 M 전극 라인에 접지 전압(VG)의 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인에 인가되는 디스플레이 데이터 신호는 방전 셀을 선택할 경우에 정극(+)성 어드레싱 전압을, 그렇지 않을 경우에 접지 전압을 가진다. 여기서, 모든 X 전극 라인에는 접지 전압이 인가되고, 모든 Y 전극 라인에는 상기 제 2 전압(VS)이 인가된다. 이에 따라, 선택된 방전 셀에 있어서, 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극(+)성 어드레싱 전압(VA)의 디스플레이 데이터 신호가 인가되면, 어드레싱 방전이 일어난다. 이 어드레싱 방전으로 인하여 선택된 방전 셀의 X 및 M 전극 주위에는 정극(+)성의 벽전하가 형성되고, 선택된 방전 셀의 Y 및 어드레스 전극 주위에는 부극(-)성의 벽전하가 형성된다. Next, at a subsequent addressing time A, the display data signal is applied to the address electrode line, and the ground voltage V is applied to the M electrode line biased with the fifth voltage V SCAN lower than the second voltage V S. G ) scan pulses are sequentially applied. The display data signal applied to each address electrode line has a positive addressing voltage when a discharge cell is selected and a ground voltage when it is not. Here, the ground voltage is applied to all the X electrode lines, and the second voltage V S is applied to all the Y electrode lines. Accordingly, in the selected discharge cell, when the display data signal of the positive polarity addressing voltage V A is applied while the scan pulse of the ground voltage V G is applied, addressing discharge occurs. Due to this addressing discharge, positive wall charges are formed around the X and M electrodes of the selected discharge cells, and negative wall charges are formed around the Y and address electrodes of the selected discharge cells.
이어지는 디스플레이-유지 시간(S)에 있어서, 모든 M 전극 라인에 제2 전압(VS)이 인가되고 모든 어드레스 전극 라인에 접지 전압(VG)이 인가된 상태에서, 모든 X 전극 라인과 모든 Y 전극 라인에 상기 제 2 전압(VS)의 디스플레이-유지 펄스가 교호하게 인가된다. 이에 따라, 어드레싱 시간(A)에서 상기 상태로 벽전하가 형성되었던 방전 셀에서 디스플레이-유지를 위한 방전을 일으킨다. 이처럼, 어드레스 방전에 의하여 선택된 방전 셀에 X 전극 라인과 M 전극간에 트리거 방전이후에 X 및 Y 전극 라인에 롱갭 방전이 일어나게 된다. In the subsequent display-hold time S, with all the M electrode lines applied with the second voltage V S and the ground voltage V G applied with all the address electrode lines, all X electrode lines and all Y display of the second voltage (V S) to the electrode line is applied to the sustain pulse is alternately. This causes a discharge for display-holding in the discharge cell in which the wall charge was formed in this state at the addressing time A. FIG. As such, long-gap discharge occurs in the X and Y electrode lines after the trigger discharge between the X electrode line and the M electrode in the discharge cell selected by the address discharge.
이상의 설명에서와 같이 본 발명의 플라즈마 디스플레이 패널은 다전극을 채용한 패널에서 인접한 방전 셀에 배치된 어드레스 전극간의 간격과, 어드레스 전극의 폭을 특정한 수치로 한정함으로써, 어드레싱 방전시에 오방전을 방지할 수 있다. 이에 따라, 방전의 안정화를 도모할 수가 있다.As described above, in the plasma display panel according to the present invention, the distance between the address electrodes disposed in the adjacent discharge cells and the width of the address electrode are limited to a specific value in the panel employing the multi-electrode, thereby preventing erroneous discharge during addressing discharge. can do. As a result, the discharge can be stabilized.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050008338A KR20060087635A (en) | 2005-01-29 | 2005-01-29 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050008338A KR20060087635A (en) | 2005-01-29 | 2005-01-29 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060087635A true KR20060087635A (en) | 2006-08-03 |
Family
ID=37176341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050008338A Withdrawn KR20060087635A (en) | 2005-01-29 | 2005-01-29 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060087635A (en) |
-
2005
- 2005-01-29 KR KR1020050008338A patent/KR20060087635A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3688055B2 (en) | Surface discharge type PDP | |
US7133005B2 (en) | Plasma display panel and method and apparatus for driving the same | |
KR100749602B1 (en) | Method for driving plasma display panel and plasma display device | |
KR100670297B1 (en) | Plasma display panel | |
US7499005B2 (en) | Plasma display panel and driving method thereof | |
KR20060087635A (en) | Plasma display panel | |
KR100581921B1 (en) | Plasma display panel | |
KR100544125B1 (en) | Display panel with improved electrode structure | |
KR100719545B1 (en) | Plasma display panel | |
KR100469697B1 (en) | Plasma Display Panel | |
KR100647632B1 (en) | Plasma display panel | |
KR101095822B1 (en) | Plasma display panel | |
KR100612238B1 (en) | Plasma Display Panel and Driving Method thereof | |
KR100615269B1 (en) | Plasma display panel | |
KR100715626B1 (en) | Plasma display panel having an electrode arrangement structure suitable for long gap discharge and its driving method | |
KR100581932B1 (en) | Plasma display panel | |
KR20060003640A (en) | Plasma display panel with different electrode spacing | |
KR100592244B1 (en) | Plasma display panel | |
JP3630576B2 (en) | Plasma display panel | |
KR100581938B1 (en) | Plasma display panel | |
US7545346B2 (en) | Plasma display panel and a drive method therefor | |
KR100787426B1 (en) | Plasma display panel | |
KR20060067420A (en) | Multi-electrode Plasma Display Panel and Plasma Display Device | |
KR20060092759A (en) | Multi-electrode Plasma Display Panel | |
KR20080024389A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050129 |
|
PG1501 | Laying open of application | ||
PC1203 | Withdrawal of no request for examination | ||
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |