[go: up one dir, main page]

KR20060079428A - Printed circuit board for chip on board package and chip on board package using the same - Google Patents

Printed circuit board for chip on board package and chip on board package using the same Download PDF

Info

Publication number
KR20060079428A
KR20060079428A KR1020040117619A KR20040117619A KR20060079428A KR 20060079428 A KR20060079428 A KR 20060079428A KR 1020040117619 A KR1020040117619 A KR 1020040117619A KR 20040117619 A KR20040117619 A KR 20040117619A KR 20060079428 A KR20060079428 A KR 20060079428A
Authority
KR
South Korea
Prior art keywords
insulating substrate
hole
chip
semiconductor chip
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020040117619A
Other languages
Korean (ko)
Inventor
손관후
노영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040117619A priority Critical patent/KR20060079428A/en
Publication of KR20060079428A publication Critical patent/KR20060079428A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩의 크기 및 형태에 제한 없이 조립이 가능한 절연 기판을 구비하는 인쇄회로 기판 및 이를 이용하는 칩 온 보드 패키지를 개시한다. 상기 인쇄회로 기판에 구비되는 절연 기판은 복수개의 비아홀들을 구비하되, 상기 비아홀은 상기 절연 기판의 중심부로부터 소정거리씩 이격되되 서로 연결되는 적어도 2개의 개구홀들을 구비하는 것을 특징으로 한다.

Figure 112004063036017-PAT00001

COB, PCB

Disclosed are a printed circuit board having an insulating substrate capable of assembling without limiting the size and shape of a semiconductor chip and a chip on board package using the same. The insulating substrate provided in the printed circuit board may include a plurality of via holes, and the via holes may include at least two opening holes spaced apart by a predetermined distance from the center of the insulating substrate and connected to each other.

Figure 112004063036017-PAT00001

COB, PCB

Description

칩 온 보드 패키지용 인쇄 회로 기판 및 이를 이용한 칩 온 보드 패키지{Printed circuit board for chip on board package and chip on board package using the same}Printed circuit board for chip on board package and chip on board package using the same}

도 1은 종래 기술의 일 예에 따른 반도체 칩 및 그에 따른 인쇄회로기판을 구성하는 절연 기판 및 외부 접속 단자를 나타낸다. 1 illustrates an insulating substrate and an external connection terminal constituting a semiconductor chip and a printed circuit board according to an example of the prior art.

도 2는 도 1에 개시된 반도체 칩, 인쇄회로기판을 구성하는 절연 기판 및 외부 접속 단자가 결합되는 모습을 나타내는 사시도이다.FIG. 2 is a perspective view illustrating a state in which the semiconductor chip disclosed in FIG. 1, an insulating substrate constituting a printed circuit board, and an external connection terminal are coupled to each other.

도 3은 도 2를 I-I'선으로 자른 단면을 나타낸다. 3 is a cross-sectional view taken along line II ′ of FIG. 2.

도 4는 종래 기술의 다른 예에 따른 반도체 칩 및 그에 따른 인쇄회로기판을 구성하는 절연 기판 및 외부 접속 단자를 나타낸다. 4 illustrates an insulating substrate and an external connection terminal constituting a semiconductor chip and a printed circuit board according to another example of the related art.

도 5는 본 발명의 일 실시예에 따른 인쇄 회로 기판을 구성하는 절연 기판의 평면도를 나타낸다. 5 is a plan view of an insulating substrate constituting a printed circuit board according to an embodiment of the present invention.

도 6a는 도 5의 절연기판이 구비된 인쇄회로 기판이 와이어 본딩으로 도 1에 개시된 반도체 칩과 결합된 모습을 나타내는 평면도이다. FIG. 6A is a plan view illustrating a printed circuit board having the insulating substrate of FIG. 5 combined with the semiconductor chip of FIG. 1 by wire bonding.

도 6b는 도 6a를 II-II'선으로 자른 단면을 나타낸다. FIG. 6B is a cross-sectional view of FIG. 6A taken along line II-II '.

도 7a는 도 5의 절연기판이 구비된 인쇄회로 기판이 와이어 본딩으로 도 2에 개시된 반도체 칩과 결합된 모습을 나타내는 평면도이다. FIG. 7A is a plan view illustrating a printed circuit board having the insulating substrate of FIG. 5 combined with the semiconductor chip of FIG. 2 by wire bonding.                 

도 7b는 도 7a를 III-III'선으로 자른 단면을 나타낸다. FIG. 7B is a cross-sectional view taken along line III-III ′ of FIG. 7A.

본 발명은 칩 온 보드 패키지에 관한 것으로, 더욱 상세하게는 칩 온 보드 패키지용 인쇄 회로 기판 및 이를 이용한 칩 온 보드 패키지에 관한 것이다. The present invention relates to a chip on board package, and more particularly, to a printed circuit board for a chip on board package and a chip on board package using the same.

반도체 패키지의 기술 발전의 추이를 보면 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지를 구성한 후 인쇄 회로 기판(Printed Circuit Board, PCB)에 실장하는 과정을 생략하여 반도체 칩을 직접 인쇄 회로 기판 상에 실장하는 새로운 패키지 방법이 주목받고 있다. 이처럼 반도체 칩을 직접 인쇄 회로 기판 상에 실장한 패키지를 칩 온 보드(Chip on Board; COB) 패키지라 한다. According to the trend of technology development of semiconductor package, according to the trend of high density and miniaturization, the process of constructing a package using a lead frame and then mounting it on a printed circuit board (PCB) is omitted. A new package method for mounting is attracting attention. Such a package in which a semiconductor chip is directly mounted on a printed circuit board is called a chip on board (COB) package.

칩 온 보드 패키지는 스마트 카드(Smart Card) 또는 반도체 칩 카드(IC card)에 이용된다. 스마트 카드 또는 반도체 칩 카드는 기존의 메모리 카드에 비해 크기가 작고, 세대간에 동일한 핀수를 갖기 때문에 확장성이 높으며, 휴대가 간편하다는 장점을 갖아 수요가 증가되는 추세이다. The chip on board package is used for a smart card or a semiconductor chip card. Smart cards or semiconductor chip cards are smaller in size than conventional memory cards, have the same pin count among generations, and have high scalability and easy portability.

도 1은 종래 기술의 일 예에 따른 반도체 칩 및 그에 따른 인쇄회로기판을 구성하는 절연 기판 및 외부 접속 단자를 나타낸다. 도 2는 도 1에 개시된 반도체 칩, 인쇄회로기판을 구성하는 절연 기판 및 외부 접속 단자가 결합되는 모습을 나타내는 사시도이다. 도 3은 도 2를 I-I'선으로 자른 단면을 나타낸다. 1 illustrates an insulating substrate and an external connection terminal constituting a semiconductor chip and a printed circuit board according to an example of the prior art. FIG. 2 is a perspective view illustrating a state in which the semiconductor chip disclosed in FIG. 1, an insulating substrate constituting a printed circuit board, and an external connection terminal are coupled to each other. 3 is a cross-sectional view taken along line II ′ of FIG. 2.

도 1을 참조하면, 도1(a)은 특정 크기 및 형태를 갖는 반도체 칩(101)의 평 면도이고, 도 1(b)는 도 1(a)의 반도체 칩(101)을 패키지에 필요한 인쇄 회로 기판에 구비되는 절연기판(201)을 나타내며, 도 1(c)는 상기 절연 기판(201)의 하부면에 위치하는 외부 접속 단자(301)을 나타낸다. 도시하지는 않았지만, 상기 반도체 칩(101)은 복수개의 전극 패드들을 구비한다. 상기 절연 기판(201)은 절연 몸체(21)와 상기 절연 몸체(21)를 관통하는 복수개의 비아홀(22)들을 구비한다. 상기 외부 접속단자(301)은 도전영역(31)과 절연 영역(32)을 구비한다. Referring to FIG. 1, FIG. 1 (a) is a flat view of a semiconductor chip 101 having a specific size and shape, and FIG. 1 (b) is a printing required for a package of the semiconductor chip 101 of FIG. 1 illustrates an insulating substrate 201 provided in a circuit board, and FIG. 1C illustrates an external connection terminal 301 positioned on a lower surface of the insulating substrate 201. Although not shown, the semiconductor chip 101 includes a plurality of electrode pads. The insulating substrate 201 includes an insulating body 21 and a plurality of via holes 22 penetrating through the insulating body 21. The external connection terminal 301 includes a conductive region 31 and an insulating region 32.

도 2 및 3을 참조하면, 상기 반도체 칩(101)은 상기 절연 기판(201) 상에 접착되며, 상기 절연 기판(21)의 하부면에 외부 접속 단자(301)가 부착된다. 상기 절연 기판(201)의 비아홀(22)들은 상기 외부 접속 단자(301)의 도전 영역(31)들을 각각 노출시키도록 위치한다. 따라서 도 3에서와 같이 상기 반도체 칩(101)의 전극 패드와 상기 비아홀(22)에 의해 노출되는 상기 도전 영역(31)은 와이어(11)에 의해 연결(본딩)된다. 2 and 3, the semiconductor chip 101 is adhered to the insulating substrate 201 and an external connection terminal 301 is attached to a lower surface of the insulating substrate 21. The via holes 22 of the insulating substrate 201 are positioned to expose the conductive regions 31 of the external connection terminal 301, respectively. Therefore, as shown in FIG. 3, the electrode pad of the semiconductor chip 101 and the conductive region 31 exposed by the via hole 22 are connected (bonded) by the wire 11.

도 4는 종래 기술의 다른 예에 따른 반도체 칩 및 그에 따른 인쇄회로기판을 구성하는 절연 기판 및 외부 접속 단자를 나타낸다. 도 4를 참조하면, 도4(a)은 도 1(a)에 개시된 반도체 칩(101)과 다른 크기 및 형태를 갖는 반도체 칩(102)의 평면도이고, 도 4(b)는 도 4(a)의 반도체 칩(102)을 패키지에 필요한 인쇄 회로 기판에 구비되는 절연기판(202)을 나타내며, 도 4(c)는 상기 절연 기판(202)의 하부면에 위치하는 외부 접속 단자(302)을 나타낸다. 도시하지는 않았지만, 상기 반도체 칩(102)은 상기 반도체 칩(101)에 구비된 전극 패드들과 다른 위치에 있는 복수개의 전극 패드들을 구비한다. 상기 절연 기판(202)은 절연 몸체(23)와 상기 절연 몸체 (23)를 관통하되 도 1(b)의 비아홀(22)과 다른 위치에 있는 복수개의 비아홀(24)들을 구비한다. 상기 외부 접속단자(303)은 도전영역(33)과 절연 영역(34)을 구비하나 그 형태는 도 1(c)와 다르다. 4 illustrates an insulating substrate and an external connection terminal constituting a semiconductor chip and a printed circuit board according to another example of the related art. Referring to FIG. 4, FIG. 4A is a plan view of a semiconductor chip 102 having a different size and shape than the semiconductor chip 101 disclosed in FIG. 1A, and FIG. 4B is a view of FIG. 4A. Insulation substrate 202 is provided on a printed circuit board required to package the semiconductor chip 102 of Fig. 4, (c) shows an external connection terminal 302 located on the lower surface of the insulation substrate 202. Indicates. Although not shown, the semiconductor chip 102 includes a plurality of electrode pads at different positions from the electrode pads provided in the semiconductor chip 101. The insulating substrate 202 has a plurality of via holes 24 penetrating through the insulating body 23 and the insulating body 23, but different from the via holes 22 in FIG. 1B. The external connection terminal 303 includes a conductive region 33 and an insulating region 34, but the shape thereof is different from that of FIG. 1C.

도 1 및 4를 참조하면, 반도체 칩(101, 102)의 크기와 형태에 따라 필요한 절연 기판(201, 202) 및 외부 접속 단자(301, 302)의 형태도 달라진다. 그 이유는 와이어 본딩 공정시 상기 절연 기판(201, 202)의 상기 비아홀(22, 24)을 통해 상기 반도체 칩(101, 102)에 구비된 전극 패드들과 상기 비아홀(22, 24)에 의해 노출되는 상기 외부접속 단자의 도전 영역(31, 33)과 연결하는 와이어의 길이에 제한이 있기 때문이다. 상기 와이어의 길이에 변동이 크게 되면 패키지 공정에서 안정성과 생산성이 떨어질 수 있다. Referring to FIGS. 1 and 4, the shapes of the insulating substrates 201 and 202 and the external connection terminals 301 and 302 required also vary according to the sizes and shapes of the semiconductor chips 101 and 102. The reason is that the electrode pads provided in the semiconductor chips 101 and 102 and the via holes 22 and 24 are exposed through the via holes 22 and 24 of the insulating substrate 201 and 202 during the wire bonding process. This is because there is a limitation in the length of the wire connecting to the conductive regions 31 and 33 of the external connection terminal. If the variation in the length of the wire is large, the stability and productivity in the packaging process may be reduced.

따라서, 본 발명의 기술적 과제는 반도체 칩의 크기 및 형태에 제한 없이 조립이 가능한 절연 기판을 구비하는 인쇄회로 기판 및 이를 이용하는 칩 온 보드 패키지를 제공하는데 있다. Accordingly, an object of the present invention is to provide a printed circuit board having an insulating substrate that can be assembled without limiting the size and shape of a semiconductor chip and a chip on board package using the same.

상기 기술적 과제를 달성하기 위한 본 발명의 인쇄회로 기판에 구비되는 절연 기판은 복수개의 비아홀들을 구비하되, 상기 비아홀은 상기 절연 기판의 중심부로부터 소정거리씩 이격되되 서로 연결되는 적어도 2개의 개구홀들을 구비하는 것을 특징으로 한다. The insulating substrate provided in the printed circuit board of the present invention for achieving the above technical problem is provided with a plurality of via holes, the via holes are provided at least two opening holes spaced apart from the center of the insulating substrate by a predetermined distance and connected to each other Characterized in that.

상기 기술적 과제를 달성하기 위한 본 발명의 인쇄회로 기판은 상부면과 하 부면을 구비하는 절연 기판; 상기 절연 기판을 관통하여 형성되는 복수개의 비아홀; 상기 절연 기판의 상기 상부면에 위치하며 반도체 칩이 접착되는 칩 접착부; 상기 절연 기판의 상기 하부면에 위치하며, 외부 장치와의 전기적 연결을 위한 외부 접속 단자를 구비하되, 상기 비아홀은 상기 절연 기판의 중심부로부터 소정거리씩 이격되되 서로 연결되는 적어도 2개의 개구홀들을 구비한다. The printed circuit board of the present invention for achieving the technical problem is an insulating substrate having an upper surface and a lower surface; A plurality of via holes formed through the insulating substrate; A chip adhesive part disposed on the upper surface of the insulating substrate and to which a semiconductor chip is bonded; Located on the lower surface of the insulating substrate, and provided with an external connection terminal for electrical connection with an external device, the via hole has at least two opening holes spaced apart from the center of the insulating substrate by a predetermined distance and connected to each other do.

상기 개구홀들은 서로 중첩되어 연결될 수 있다. 또는, 상기 비아홀은 상기 개구홀들을 연결하는 바형 개구부를 더 구비할 수 있다. The opening holes may overlap each other and be connected to each other. Alternatively, the via hole may further include a bar opening that connects the opening holes.

상기 기술적 과제를 달성하기 위한 본 발명의 칩 온 보드 패키지는 복수개의 전극 패드가 형성된 반도체 칩; 상부면과 하부면을 구비하는 절연 기판, 상기 절연 기판을 관통하여 형성되는 복수개의 비아홀, 상기 절연 기판의 상기 상부면에 위치하며 상기 반도체 칩이 접착되는 칩 접착부, 상기 절연 기판의 상기 하부면에 위치하며, 외부 장치와의 전기적 연결을 위한 외부 접속 단자를 구비하되, 상기 비아홀은 상기 절연 기판의 외곽쪽에 위치하는 제 1 홀, 및 상기 절연 기판의 중심쪽에 위치하는 제 2 홀을 구비하며 상기 제 1 홀과 상기 제 2 홀은 연결되는 것을 특징으로 하는 인쇄 회로 기판; 상기 반도체 칩의 전극 패드와 상기 비아홀에 노출되는 상기 외부 접속 단자를 전기적으로 연결하는 본딩 와이어를 구비한다. The chip on board package of the present invention for achieving the above technical problem is a semiconductor chip formed with a plurality of electrode pads; An insulating substrate having an upper surface and a lower surface, a plurality of via holes formed through the insulating substrate, a chip bonding portion disposed on the upper surface of the insulating substrate, to which the semiconductor chip is bonded, and a lower surface of the insulating substrate. And an external connection terminal for electrical connection with an external device, wherein the via hole includes a first hole located at an outer side of the insulating substrate, and a second hole located at a center side of the insulating substrate. A printed circuit board, wherein the first hole and the second hole are connected to each other; And a bonding wire electrically connecting the electrode pad of the semiconductor chip to the external connection terminal exposed to the via hole.

상기 칩 접착부에 접착되는 상기 반도체 칩의 폭이 좁아 상기 제 2 홀이 모두 노출될 경우, 상기 본딩 와이어는 상기 제 2 홀을 통해 상기 외부 접속 단자와 연결된다. 한편, 상기 칩 접착부에 접착되는 상기 반도체 칩의 폭이 넓어 상기 제 2 홀의 일부가 상기 반도체 칩으로 덮일 경우, 상기 본딩 와이어는 상기 제 1 홀을 통해 상기 외부 접속 단자와 연결된다. When the width of the semiconductor chip adhered to the chip bonding part is narrow and all the second holes are exposed, the bonding wire is connected to the external connection terminal through the second hole. On the other hand, when a portion of the second hole is covered with the semiconductor chip because the width of the semiconductor chip bonded to the chip bonding part is wide, the bonding wire is connected to the external connection terminal through the first hole.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. Portions denoted by like reference numerals denote like elements throughout the specification.

도 5는 본 발명의 일 실시예에 따른 인쇄 회로 기판을 구성하는 절연 기판의 평면도를 나타낸다. 도 5를 참조하면, 본 실시예의 절연기판(401)은 절연 몸체(41)과 비아홀(43)들을 구비한다. 상기 비아홀(43)들은 상기 절연 몸체(41)의 중심부로부터 바깥쪽에 위치하는 제 1 홀(42a)과 안쪽에 위치하는 제 2 홀(42b)을 구비하여 눈사람 형태를 갖을 수 있으며, 또는 상기 제 1 홀(42a)과 제 2 홀(42b)을 연결하는 바(bar)형 개구부(42c)을 더 구비하여 아령 형태를 갖을 수 있다. 5 is a plan view of an insulating substrate constituting a printed circuit board according to an embodiment of the present invention. Referring to FIG. 5, the insulating substrate 401 of the present embodiment includes an insulating body 41 and via holes 43. The via holes 43 may have a first snow hole 42a located outside the center of the insulating body 41 and a second hole 42b located inside thereof to have a snowman shape, or the first The bar 42 may further include a bar-shaped opening 42c connecting the second hole 42b to have a dumbbell shape.

도 6a는 도 5의 절연기판이 구비된 인쇄회로 기판이 와이어 본딩으로 도 1에 개시된 반도체 칩과 결합된 모습을 나타내는 평면도이다. 도 6b는 도 6a를 II-II'선으로 자른 단면을 나타낸다. FIG. 6A is a plan view illustrating a printed circuit board having the insulating substrate of FIG. 5 combined with the semiconductor chip of FIG. 1 by wire bonding. FIG. 6B is a cross-sectional view of FIG. 6A taken along line II-II '.

도 6a 및 도 6b를 참조하면, 본 실시예에 따른 인쇄 회로 기판(450)은 상기 절연 기판(401) 하부에 제 1 형의 외부 접속 단자(301)가 접합되어 구성된다. 상기 제 1 형의 외부 접속 단자(301)는 반도체 칩(101)의 형태에 따라 결정된다. 바(bar)형 반도체 칩(101)이 상기 인쇄 회로 기판(450)의 상기 절연 기판(401)의 중 심부인 칩 접착부(미도시)에 접착된다. 여기서, 상기 칩(101)의 모서리 부분 하부에 상기 제 2 홀(42b)이 위치하게 된다. 이 경우 본딩 와이어(11)는 상기 칩(101)의 전극 패드들과 상기 제 1 홀(42a)에 노출되는 상기 외부 접속 단자(301)의 도전 영역(31)에 연결된다. 6A and 6B, the printed circuit board 450 according to the present exemplary embodiment is configured by bonding an external connection terminal 301 of the first type to the lower portion of the insulating substrate 401. The external connection terminal 301 of the first type is determined according to the shape of the semiconductor chip 101. A bar type semiconductor chip 101 is bonded to a chip bonding portion (not shown), which is a center portion of the insulating substrate 401 of the printed circuit board 450. Here, the second hole 42b is positioned below the edge of the chip 101. In this case, the bonding wire 11 is connected to the electrode pads of the chip 101 and the conductive region 31 of the external connection terminal 301 exposed to the first hole 42a.

도 7a는 도 5의 절연기판이 구비된 인쇄회로 기판이 와이어 본딩으로 도 2에 개시된 반도체 칩과 결합된 모습을 나타내는 평면도이다. 도 7b는 도 7a를 III-III'선으로 자른 단면을 나타낸다. FIG. 7A is a plan view illustrating a printed circuit board having the insulating substrate of FIG. 5 combined with the semiconductor chip of FIG. 2 by wire bonding. FIG. 7B is a cross-sectional view taken along line III-III ′ of FIG. 7A.

도 7a 및 도 7b를 참조하면, 본 실시예에 따른 인쇄 회로 기판(450)은 상기 절연 기판(401) 하부에 제 2 형의 외부 접속 단자(302)가 접합되어 구성된다. 정사각형 반도체 칩(102)이 상기 인쇄 회로 기판(450)의 상기 절연 기판(402)의 중심부인 칩 접착부(미도시)에 접착된다. 이 경우 본딩 와이어(11)는 상기 칩(102)의 전극 패드들과 가까운 곳에 위치하는 상기 제 2 홀(42b)에 노출되는 상기 외부 접속 단자(302)의 도전 영역(33)에 연결된다. 7A and 7B, the printed circuit board 450 according to the present exemplary embodiment is configured by bonding an external connection terminal 302 of the second type to the lower portion of the insulating substrate 401. A square semiconductor chip 102 is bonded to a chip bonding portion (not shown) which is the center of the insulating substrate 402 of the printed circuit board 450. In this case, the bonding wire 11 is connected to the conductive region 33 of the external connection terminal 302 exposed to the second hole 42b positioned near the electrode pads of the chip 102.

본 발명에 따른 인쇄 회로 기판에 구비되는 절연 기판은 중심으로부터 소정 거리씩 이격되는 복수개의 개구홀들로 구성되는 비아홀을 구비하므로, 다양한 형태의 반도체 칩을 패키지 할때 본딩 와이어의 길이에 제한 없이 상기 절연 기판을 이용할 수 있다. 따라서 한 종류의 절연 기판만을 생산할 수 있으며 이에 따라 공정 효율 및 생산성을 향상시킬 수 있다. Since the insulating substrate provided in the printed circuit board according to the present invention has a via hole composed of a plurality of opening holes spaced apart by a predetermined distance from the center, the packaging wire is not limited to the length of the bonding wire when packaging various types of semiconductor chips. An insulated substrate can be used. Therefore, only one type of insulating substrate can be produced, thereby improving process efficiency and productivity.

Claims (12)

상부면과 하부면을 구비하는 절연 기판;An insulating substrate having an upper surface and a lower surface; 상기 절연 기판을 관통하여 형성되는 복수개의 비아홀;A plurality of via holes formed through the insulating substrate; 상기 절연 기판의 상기 상부면에 위치하며 반도체 칩이 접착되는 칩 접착부;A chip adhesive part disposed on the upper surface of the insulating substrate and to which a semiconductor chip is bonded; 상기 절연 기판의 상기 하부면에 위치하며, 외부 장치와의 전기적 연결을 위한 외부 접속 단자를 구비하되,Located on the lower surface of the insulating substrate, and provided with an external connection terminal for electrical connection with an external device, 상기 비아홀은 상기 절연 기판의 외곽쪽에 위치하는 제 1 홀; 및 상기 절연 기판의 중심쪽에 위치하는 제 2 홀을 구비하며 상기 제 1 홀과 상기 제 2 홀은 연결되는 것을 특징으로 하는 인쇄 회로 기판.The via hole may include a first hole located at an outer side of the insulating substrate; And a second hole positioned at the center of the insulating substrate, wherein the first hole and the second hole are connected to each other. 제 1 항에 있어서,The method of claim 1, 상기 제 1 홀과 상기 제 2 홀은 중첩되어 연결되는 것을 특징으로 하는 인쇄 회로 기판.The first and second holes are overlapped and connected. 제 1 항에 있어서,The method of claim 1, 상기 비아홀은 상기 제 1 홀과 상기 제 2 홀을 연결하는 바형 개구부를 더 구비하는 것을 특징으로 하는 인쇄 회로 기판.The via hole further includes a bar-shaped opening connecting the first hole and the second hole. 복수개의 전극 패드가 형성된 반도체 칩; A semiconductor chip in which a plurality of electrode pads are formed; 상부면과 하부면을 구비하는 절연 기판, 상기 절연 기판을 관통하여 형성되는 복수개의 비아홀, 상기 절연 기판의 상기 상부면에 위치하며 상기 반도체 칩이 접착되는 칩 접착부, 상기 절연 기판의 상기 하부면에 위치하며, 외부 장치와의 전기적 연결을 위한 외부 접속 단자를 구비하되, 상기 비아홀은 상기 절연 기판의 외곽쪽에 위치하는 제 1 홀, 및 상기 절연 기판의 중심쪽에 위치하는 제 2 홀을 구비하며 상기 제 1 홀과 상기 제 2 홀은 연결되는 것을 특징으로 하는 인쇄 회로 기판;An insulating substrate having an upper surface and a lower surface, a plurality of via holes formed through the insulating substrate, a chip bonding portion disposed on the upper surface of the insulating substrate, to which the semiconductor chip is bonded, and a lower surface of the insulating substrate. And an external connection terminal for electrical connection with an external device, wherein the via hole includes a first hole located at an outer side of the insulating substrate, and a second hole located at a center side of the insulating substrate. A printed circuit board, wherein the first hole and the second hole are connected to each other; 상기 반도체 칩의 전극 패드와 상기 비아홀에 노출되는 상기 외부 접속 단자를 전기적으로 연결하는 본딩 와이어를 구비하는 칩 온 보드 패키지.And a bonding wire electrically connecting the electrode pad of the semiconductor chip to the external connection terminal exposed to the via hole. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 홀과 상기 제 2 홀은 중첩되어 연결되는 것을 특징으로 하는 칩 온 보드 패키지.And the first hole and the second hole are overlapped and connected. 제 4 항에 있어서,The method of claim 4, wherein 상기 비아홀은 상기 제 1 홀과 상기 제 2 홀을 연결하는 바형 개구부를 더 구비하는 것을 특징으로 하는 칩 온 보드 패키지.The via hole further includes a bar-shaped opening connecting the first hole and the second hole. 제 4 항에 있어서,The method of claim 4, wherein 상기 칩 접착부에 접착되는 상기 반도체 칩의 폭이 좁아 상기 제 2 홀이 모 두 노출될 경우, 상기 본딩 와이어는 상기 제 2 홀을 통해 상기 외부 접속 단자와 연결되는 것을 특징으로 하는 칩 온 보드 패키지.The chip-on-board package, characterized in that the bonding wire is connected to the external connection terminal through the second hole when the width of the semiconductor chip bonded to the chip bonding portion is narrow and all the second holes are exposed. 제 4 항에 있어서,The method of claim 4, wherein 상기 칩 접착부에 접착되는 상기 반도체 칩의 폭이 넓어 상기 제 2 홀의 일부가 상기 반도체 칩으로 덮일 경우, 상기 본딩 와이어는 상기 제 1 홀을 통해 상기 외부 접속 단자와 연결되는 것을 특징으로 하는 칩 온 보드 패키지.A chip on board, wherein the bonding wire is connected to the external connection terminal through the first hole when a portion of the second hole is covered with the semiconductor chip because the width of the semiconductor chip bonded to the chip bonding part is wide. package. 상부면과 하부면을 구비하는 절연 기판;An insulating substrate having an upper surface and a lower surface; 상기 절연 기판을 관통하여 형성되는 복수개의 비아홀;A plurality of via holes formed through the insulating substrate; 상기 절연 기판의 상기 상부면에 위치하며 반도체 칩이 접착되는 칩 접착부;A chip adhesive part disposed on the upper surface of the insulating substrate and to which a semiconductor chip is bonded; 상기 절연 기판의 상기 하부면에 위치하며, 외부 장치와의 전기적 연결을 위한 외부 접속 단자를 구비하되,Located on the lower surface of the insulating substrate, and provided with an external connection terminal for electrical connection with an external device, 상기 비아홀은 상기 절연 기판의 중심부로부터 소정거리씩 이격되되 서로 연결되는 적어도 2개의 개구홀들을 구비하는 것을 특징으로 하는 인쇄 회로 기판.The via hole may include at least two opening holes spaced apart from the center of the insulating substrate by a predetermined distance and connected to each other. 제 9 항에 있어서,The method of claim 9, 상기 개구홀들은 서로 중첩되어 연결되는 것을 특징으로 하는 인쇄 회로 기판.The openings of the printed circuit board, characterized in that overlapping and connected to each other. 제 9 항에 있어서,The method of claim 9, 상기 비아홀은 상기 개구홀들을 연결하는 바형 개구부를 더 구비하는 것을 특징으로 하는 인쇄 회로 기판.The via hole further comprises a bar-shaped opening connecting the openings. 칩 온 보드 패키지에 이용되는 인쇄 회로 기판에 구비되는 절연 기판으로서, An insulated substrate provided in a printed circuit board used for a chip on board package, 상부면과 하부면을 구비하는 절연 몸체;An insulating body having an upper surface and a lower surface; 상기 상부면에 위치하며 반도체 칩이 접착되는 칩 접착부;A chip adhesive part disposed on the upper surface and to which a semiconductor chip is bonded; 상기 절연 몸체를 관통하는 복수개의 비아홀을 구비하되,A plurality of via holes penetrating the insulating body, 상기 비아홀은 상기 절연 기판의 중심부로부터 소정거리씩 이격되되 서로 연결되는 적어도 2개의 개구홀들을 구비하는 것을 특징으로 하는 절연 기판.The via hole may include at least two opening holes spaced apart from the center of the insulating substrate by a predetermined distance and connected to each other.
KR1020040117619A 2004-12-31 2004-12-31 Printed circuit board for chip on board package and chip on board package using the same Withdrawn KR20060079428A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117619A KR20060079428A (en) 2004-12-31 2004-12-31 Printed circuit board for chip on board package and chip on board package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117619A KR20060079428A (en) 2004-12-31 2004-12-31 Printed circuit board for chip on board package and chip on board package using the same

Publications (1)

Publication Number Publication Date
KR20060079428A true KR20060079428A (en) 2006-07-06

Family

ID=37171063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117619A Withdrawn KR20060079428A (en) 2004-12-31 2004-12-31 Printed circuit board for chip on board package and chip on board package using the same

Country Status (1)

Country Link
KR (1) KR20060079428A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385007B1 (en) * 2012-05-29 2014-04-15 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈 Multilayer electronic structures with vias having different dimensions
US9440135B2 (en) 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
KR20200098783A (en) * 2019-02-12 2020-08-21 삼성전자주식회사 Printed circuit board and semconductor package including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385007B1 (en) * 2012-05-29 2014-04-15 액세스 어드밴스드 칩 캐리어즈 앤드 이-서브스트레이트 솔루션즈 Multilayer electronic structures with vias having different dimensions
US8816218B2 (en) 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions
US9440135B2 (en) 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
KR20200098783A (en) * 2019-02-12 2020-08-21 삼성전자주식회사 Printed circuit board and semconductor package including the same

Similar Documents

Publication Publication Date Title
US7547963B2 (en) Semiconductor device and its wiring method
TW515078B (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic machine
KR100723491B1 (en) Universal Printed Circuit Boards and Smart Cards Using the Same
US7180182B2 (en) Semiconductor component
JP2872825B2 (en) Package for semiconductor device
JP4020795B2 (en) Semiconductor device
US6498308B2 (en) Semiconductor module
KR20060079428A (en) Printed circuit board for chip on board package and chip on board package using the same
US7126219B2 (en) Small memory card
US6552422B1 (en) Data carrier with an integrated electronic component and with a transmission coil which comprises turn portions arranged directly against said component
KR100610144B1 (en) Manufacturing method of chip-on-board package having flip chip assembly structure
US7741648B2 (en) Penetrating hole type LED chip package structure using a ceramic material as a substrate and method for manufacturing the same
KR100792146B1 (en) Semiconductor package
JP4577686B2 (en) Semiconductor device and manufacturing method thereof
JP4064579B2 (en) Infrared data communication module manufacturing method
JP2004139207A (en) Ic module circuit board
KR101332873B1 (en) Interposer for providing capacitance and lead frame type semiconductor package using the same
JPH10150065A (en) Chip size package
JP2004031432A (en) Semiconductor device
JPH115384A (en) Thin electronic device and method of manufacturing the same
TW548804B (en) Semiconductor device and its manufacturing method
KR19990075853A (en) Power Module Board
JPH11260959A (en) Semiconductor package
JP2006252283A (en) Ic module and ic card
JP2010238081A (en) Ic card and communication apparatus

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041231

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid