KR20060028220A - 반도체장치의 제조 방법 - Google Patents
반도체장치의 제조 방법 Download PDFInfo
- Publication number
- KR20060028220A KR20060028220A KR1020040077287A KR20040077287A KR20060028220A KR 20060028220 A KR20060028220 A KR 20060028220A KR 1020040077287 A KR1020040077287 A KR 1020040077287A KR 20040077287 A KR20040077287 A KR 20040077287A KR 20060028220 A KR20060028220 A KR 20060028220A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bonding layer
- forming
- water
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 125000001475 halogen functional group Chemical group 0.000 claims abstract description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 6
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229920000058 polyacrylate Polymers 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- -1 halo ion Chemical class 0.000 claims 1
- 239000011800 void material Substances 0.000 abstract description 4
- 239000003504 photosensitizing agent Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 85
- 150000004767 nitrides Chemical class 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 10
- 229910021342 tungsten silicide Inorganic materials 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 보이드없이 감광제를 매립하면서도 잔류물을 발생시키지 않는 이온주입 공정을 진행하여 리프레시 타임을 증가시킬 수 있는 반도체장치의 제조 방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 복수개의 게이트라인을 형성하는 단계, 상기 게이트라인 외측의 반도체 기판에 이온주입을 진행하여 접합층을 형성하는 단계, 상기 복수개의 게이트라인 사이의 골을 일부 채우는 형태의 수용성 반사방지층을 형성하는 단계, 상기 수용성 반사방지층을 포함한 전면에 감광제를 도포하는 단계, 상기 감광제에 대해 노광 공정을 진행하는 단계, 상기 수용성 반사방지층을 녹이는 현상액을 이용하여 상기 노광된 감광제를 현상하여 상기 접합층 중 비트라인 콘택지역을 오픈시키는 마스크를 형성하는 단계, 및 상기 오픈된 접합층에 할로이온주입을 진행하는 단계를 포함한다.
할로이온주입, 감광제, 수용성반사방지층, ARC, 보이드, 리프레시 타임
Description
도 1a 및 도 1b는 종래기술에 따른 반도체장치의 제조 방법을 도시한 공정 단면도,
도 2a는 종래기술에 따른 잔류물(Scum)을 나타낸 도면,
도 2b는 종래기술에 따른 보이드 현상을 나타낸 도면,
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도,
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 필드산화막
23 : 게이트절연막 24 : 폴리실리콘막
25 : 텅스텐실리사이드막 26 : 하드마스크질화막
27 : 제1접합층 28 : 제2접합층
29 : 수용성 반사방지층 30 : 감광제
30a : 마스크 200 : 게이트라인
본 발명은 반도체 제조 기술에 관한 것으로, 특히 리프레시타임을 증가시킨 반도체 장치의 제조 방법에 관한 것이다.
최근에 DRAM에서 반도체장치의 피치가 작아짐으로써 리프레시타임(Refresh time)또한 짧아지는 문제가 있다. 이에 리프레시 타임을 증가시키기 위해 스토리지노드콘택 지역은 감광제로 막고 비트라인콘택 지역만 선택적으로 오픈시켜 이온주입하는 방법이 제안되었다.
도 1a 및 도 1b는 종래기술에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이고, 도 2a는 종래기술에 따른 잔류물(Scum)을 나타낸 도면이며, 도 2b는 종래기술에 따른 보이드 현상을 나타낸 도면이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)의 소정 영역에 필드산화막(12)을 형성한 후, 필드산화막(12)에 의해 정의된 반도체 기판(11)의 활성 영역 상부에 복수개의 게이트라인(100)을 형성한다. 이때, 게이트라인(100)은 게이트절연막(13), 폴리실리콘막(14), 텅스텐실리사이드막(15) 및 하드마스크질화막(16)의 순서로 적층된 패턴이다.
다음으로, 게이트라인(100)을 이온주입마스크로 이용한 이온주입공정을 진행 하여 반도체기판(11)의 활성영역에 제1,2접합층(17, 18)을 형성한다. 이때, 접합층 중에서 제1접합층(17)은 비트라인콘택이 연결될 것이고, 나머지 제2접합층(18)은 스토리지노드콘택이 연결될 것이다.
도 1b에 도시된 바와 같이, 게이트라인(100)을 포함한 전면에 감광제를 도포하고 노광 및 현상으로 패터닝하여 비트라인콘택이 연결될 제1접합층(17)은 오픈시키고 스토리지노드콘택이 연결될 제2접합층(18)을 덮는 마스크(19)를 형성한다. 이상의 마스크(19)를 셀(Cell) 지역에서 할로(HALO) 이온주입을 진행하기 위한 "Chalo mask"라고 일컫는다.
다음으로, 마스크(19)를 이온주입마스크로 이용한 할로 이온주입을 진행하여 비트라인콘택이 연결될 제1접합층(17)에 불순물을 도핑시킨다.
위와 같이, 종래기술은 DRAM 셀의 데이터 유지 특성을 향상시키기 위해 캐패시터의 스토리지노드에 연결되는 제2접합층(18)에는 할로이온주입을 적용하지 않고 비트라인콘택이 연결될 제1접합층(17)에만 할로 이온주입을 적용하고 있다.
그러나, 종래기술은 게이트라인(100)과 게이트라인(100)간의 간격(Space, S)이 75nm로 매우 좁고 게이트라인(100)의 높은 높이에 의한 단차가 커 게이트라인(100) 사이의 골(H)이 3800Å 정도로 매우 깊다.
이와 같이, 좁은 간격(S)과 깊은 골(H)에 의해 마스크(19)로 사용된 감광제의 매립이 어려워지고, 심하게는 구멍이 생기는 보이드(Void) 현상(도 2b 참조)과 현상후 감광제의 잔류물(Scum)이 남는 문제(도 2a 참조)가 발생한다. 여기서, 보이 드 현상은 감광제가 깊은 골의 바닥까지 충분히 매립하지 못하여 발생하는 것이고, 감광제 잔류물은 노광에너지가 깊은 골의 바닥까지 충분히 도달하지 못하여 발생하는 것이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 보이드없이 감광제를 매립하면서도 잔류물을 발생시키지 않는 이온주입 공정을 진행하여 리프레시 타임을 증가시킬 수 있는 반도체장치의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 제조 방법은 반도체 기판 상부에 복수개의 게이트라인을 형성하는 단계, 상기 게이트라인 외측의 반도체 기판에 이온주입을 진행하여 접합층을 형성하는 단계, 상기 복수개의 게이트라인 사이의 골을 일부 채우는 형태의 반사방지층을 형성하는 단계, 상기 반사방지층을 포함한 전면에 감광제를 도포하는 단계, 상기 감광제에 대해 노광 및 현상 공정을 진행하여 상기 접합층 중 비트라인콘택 지역을 오픈시키는 마스크를 형성하는 단계, 상기 마스크에 의해 노출된 반사방지층을 선택적으로 제거하여 상기 접합층 표면을 완전히 오픈시키는 단계, 및 상기 반사방지층 식각후 오픈된 접합층에 할로이온주입을 진행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체장치의 제조 방법은 반도체 기판 상부에 복수개의 게이트라인을 형성하는 단계, 상기 게이트라인 외측의 반도체 기판에 이온주입을 진행하여 접합층을 형성하는 단계, 상기 복수개의 게이트라인 사이의 골을 일부 채우는 형태의 수용성 반사방지층을 형성하는 단계, 상기 수용성 반사방지층을 포함한 전면에 감광제를 도포하는 단계, 상기 감광제에 대해 노광 공정을 진행하는 단계, 상기 수용성 반사방지층을 녹이는 현상액을 이용하여 상기 노광된 감광제를 현상하여 상기 접합층 중 비트라인 콘택지역을 오픈시키는 마스크를 형성하는 단계, 및 상기 오픈된 접합층에 할로이온주입을 진행하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(21)의 소정 영역에 필드산화막(22)을 형성한다. 이때, 필드산화막(22)은 잘 알려진 것과 같은 STI(Shallow Trench Isolation) 공정을 이용하여 형성한 것으로, 트렌치에 고밀도플라즈마산화막(High Density Plasma oxide)을 매립시킨 것이다.
다음으로, 필드산화막(22)에 의해 정의된 반도체 기판(21)의 활성 영역 상부 에 복수개의 게이트라인(200)을 형성한다. 이때, 게이트라인(200)은 게이트절연막(23), 폴리실리콘막(24), 텅스텐실리사이드막(25) 및 하드마스크질화막(26)의 순서로 적층된 패턴이다. 여기서, 폴리실리콘막(24)은 700Å 두께로 형성하고, 텅스텐실리사이드막(25)은 1100Å 두께로 형성하며, 하드마스크질화막(26)은 1800Å 두께로 형성한 것이다.
상기한 게이트라인(200)의 형성 방법은, 먼저 폴리실리콘막(24), 텅스텐실리사이드막(25) 및 하드마스크질화막(26)의 순서로 적층한 후, 하드마스크질화막(26) 상부에 감광제를 도포하고 노광 및 현상으로 패터닝하여 게이트마스크(도시 생략)를 형성하고, 이 게이트마스크를 식각마스크로 하드마스크질화막(26), 텅스텐실리사이드막(25), 폴리실리콘막(24) 및 게이트절연막(22)을 식각한다.
다음으로, 게이트라인(200)을 이온주입마스크로 이용한 이온주입공정을 진행하여 반도체기판(21)의 활성영역에 제1,2접합층(27, 28)을 형성한다. 이때, 접합층 중에서 제1접합층(27)은 비트라인콘택이 연결될 것이고, 나머지 제2접합층(28)은 스토리지노드콘택이 연결될 것이다. 예컨대, 제1접합층(27)과 제2접합층(28)은 N형 불순물인 비소(As) 또는 인(P)을 이온주입하여 형성한다.
도 3b에 도시된 바와 같이, 게이트라인(200)을 포함한 전면에 반사방지층(Anti-Reflective-Coating layer, 29)을 도포한다. 이러한 반사방지층(29)은 게이트라인(200)간 골을 일부 채우는 두께로서, 노광에너지 부족으로 감광제 잔류물이 발생하거나 감광제의 매립불량이 발생하는 게이트라인(200)간 골의 바닥 지역을 채우는 형태이다.
특히, 반사방지층(29)은 후속 감광제의 노광공정시 반사를 줄여주는 특성이 우수하며, SiON과 같은 물질로 형성한다.
상기 반사방지층(29)은 게이트라인(200)의 높이가 3600Å인 것을 감안하면, 적어도 600Å보다 두꺼운 두께로 도포하며, 게이트라인(200)의 표면보다 낮은 두께로 도포한다.
도 3c에 도시된 바와 같이, 반사방지층(29)을 포함한 전면에 감광제(30)를 도포한다. 이때, 게이트라인(200) 사이의 깊은 골을 반사방지층(29)이 일부 채우고 있으므로, 매립될 깊이가 감소하여 감광제(30)의 매립 불량으로 인한 보이드 현상이 방지된다. 즉, 감광제(30)가 매립될 깊이가 반사방지층(29)에 의해 일부 낮아진 상태이므로 감광제(30)의 매립 불량이 발생하지 않는다.
상기 감광제(30)는 i-라인, DUV(KrF, ArF)를 포함하는 모든 포토레지스트가 적용 가능하다.
도 3d에 도시된 바와 같이, 감광제(30)를 노광 및 현상으로 패터닝하여 비트라인콘택이 연결될 제1접합층(27)은 오픈시키고 스토리지노드콘택이 연결될 제2접합층(28)을 덮는 마스크(30a)를 형성한다. 이상의 마스크(30a)를 셀(Cell) 지역에서 할로(HALO) 이온주입을 진행하기 위한 "Chalo mask"라고 일컫는다.
상기 마스크(30a) 형성을 위한 노광 공정시에 감광제(30) 아래에 반사방지층(29)이 위치하므로 노광에너지가 감광제(30)까지 충분히 도달하여 충분한 노광이 가능하다.
그리고, 충분한 노광공정이 진행된 상태이므로 현상 공정시에 감광제(30)의 잔류물이 발생하지 않는다.
도 3e에 도시된 바와 같이, 마스크(30a) 형성후에 드러난 반사방지층(29)을 습식식각하여 제1접합층(27)을 완전히 오픈시킨다. 이때, 반사방지층(29)의 습식식각은 KOH 수용액과 같은 물이 포함된 용액을 이용한다.
도 3f에 도시된 바와 같이, 반사방지층(29)의 습식식각후에 오픈된 제1접합층(27)에 할로 이온주입을 진행한다. 이때, 마스크(30a)가 이온주입마스크로 사용된다.
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체 기판(41)의 소정 영역에 필드산화막(42)을 형성한다. 이때, 필드산화막(42)은 잘 알려진 것과 같은 STI(Shallow Trench Isolation) 공정을 이용하여 형성한 것으로, 트렌치에 고밀도플라즈마산화막(High Density Plasma oxide)을 매립시킨 것이다.
다음으로, 필드산화막(42)에 의해 정의된 반도체 기판(41)의 활성 영역 상부에 복수개의 게이트라인(400)을 형성한다. 이때, 게이트라인(400)은 게이트절연막(43), 폴리실리콘막(44), 텅스텐실리사이드막(45) 및 하드마스크질화막(46)의 순서로 적층된 패턴이다. 여기서, 폴리실리콘막(44)은 700Å 두께로 형성하고, 텅스텐실리사이드막(45)은 1100Å 두께로 형성하며, 하드마스크질화막(46)은 1800Å 두께로 형성한 것이다.
상기한 게이트라인(400)의 형성 방법은, 먼저 폴리실리콘막(44), 텅스텐실리사이드막(45) 및 하드마스크질화막(46)의 순서로 적층한 후, 하드마스크질화막(46) 상부에 감광제를 도포하고 노광 및 현상으로 패터닝하여 게이트마스크(도시 생략)를 형성하고, 이 게이트마스크를 식각마스크로 하드마스크질화막(46), 텅스텐실리사이드막(45), 폴리실리콘막(44) 및 게이트절연막(42)을 식각한다.
다음으로, 게이트라인(400)을 이온주입마스크로 이용한 이온주입공정을 진행하여 반도체기판(41)의 활성영역에 제1,2접합층(47, 48)을 형성한다. 이때, 접합층 중에서 제1접합층(47)은 비트라인콘택이 연결될 것이고, 나머지 제2접합층(48)은 스토리지노드콘택이 연결될 것이다. 예컨대, 제1접합층(47)과 제2접합층(48)은 N형 불순물인 비소(As) 또는 인(P)을 이온주입하여 형성한다.
도 4b에 도시된 바와 같이, 게이트라인(400)을 포함한 전면에 수용성 반사방지층(Water-soluble Anti-Reflective-Coating layer, 49)을 도포한다. 이러한 수용성 반사방지층(49)은 게이트라인(400)간 골을 일부 채우는 두께로서, 노광에너지 부족으로 감광제 잔류물이 발생하거나 감광제의 매립불량이 발생하는 게이트라인(400)간 골의 바닥 지역을 채우는 형태이다.
특히, 수용성 반사방지층(49)은 그 특성이 수용성이므로 게이트라인(400)간골의 매립 특성이 감광제에 비해 상대적으로 우수하며, 노광공정시 반사를 줄여주는 특성이 우수하다.
상기 수용성 반사방지층(49)은 게이트라인(400)의 높이가 3600Å인 것을 감안하면, 적어도 600Å보다 두꺼운 두께로 도포하며, 게이트라인(400)의 표면보다 낮은 두께로 도포한다.
위와 같은 수용성 반사방지층(49)으로는 약산성인 아크릴레이트폴리머(Acrylate polymer)와 물(H2O)로 구성된 물질을 이용한다. 이때, 조성비를 살펴보면, 아크릴레이트폴리머가 1% 수준이고, 물이 99% 수준이다. 이러한 수용성 반사방지층(49)은 감광제의 현상공정 과정에서 녹아 사라지는 것이다.
도 4c에 도시된 바와 같이, 수용성 반사방지층(49)을 포함한 전면에 감광제(50)를 도포한다. 이때, 게이트라인(400) 사이의 깊은 골을 수용성 반사방지층(49)이 일부 채우고 있으므로, 매립될 깊이가 감소하여 감광제(50)의 매립 불량으로 인한 보이드 현상이 방지된다. 즉, 감광제(50)가 매립될 깊이가 수용성 반사방지층(49)에 의해 일부 낮아진 상태이므로 감광제(50)의 매립불량이 발생하지 않는다.
상기 감광제(50)는 i-라인, DUV(KrF, ArF)를 포함하는 모든 포토레지스트가 적용 가능하다.
도 4d에 도시된 바와 같이, 감광제(50)를 노광 및 현상으로 패터닝하여 비트라인콘택이 연결될 제1접합층(47)은 오픈시키고 스토리지노드콘택이 연결될 제2접합층(48)을 덮는 마스크(50a)를 형성한다. 이상의 마스크(50a)를 셀(Cell) 지역에서 할로(HALO) 이온주입을 진행하기 위한 "Chalo mask"라고 일컫는다.
상기 마스크(50a) 형성을 위한 노광 공정시에 감광제(50) 아래에 수용성 반사방지층(49)이 위치하므로 노광에너지가 감광제(50)까지 충분히 도달하여 충분한 노광이 가능하다.
그리고, 충분한 노광공정이 진행된 상태이므로 현상 공정시에 감광제(40)의 잔류물이 발생하지 않는다.
더불어, 현상 공정시에 수용성 반사방지층(49)이 제거된다. 즉, 수용성 반사방지층(49)이 노광 공정없이도 감광제(50)의 현상공정시에 현상액에 의해 녹는다. 예컨대, 감광제(50)의 현상공정시 사용하는 현상액은 KOH 수용액이며, 이 KOH 수용액에 수용성 반사방지층(49)이 쉽게 녹는다.
따라서, 마스크(50a) 공정후에 제1접합층(47)을 완전히 노출시키기 위한 추가의 수용성 반사방지층(49) 식각공정이 불필요하여, 부가적으로 공정 단순화 효과를 얻는다.
도 4e에 도시된 바와 같이, 마스크(50a)를 형성하기 위한 노광 및 현상 공정후에 드러나는 제1접합층(47)에 할로 이온주입을 진행한다. 이때, 마스크(50a)가 이온주입마스크로 사용된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 비트라인콘택이 연결될 접합층의 할로 이온주입 공정을 위해 도입된 감광제의 보이드 및 잔류물을 근본적으로 방지하므로써, 공정 안정성을 향상시켜 공정 마진을 증가시킬 수 있는 효과가 있다.
또한, 본 발명은 감광제의 도포 불량이 감소함에 따라 재작업률을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 접합층에 대해 할로이온주입을 안정적으로 진행하므로써 안정적인 리프레시 타임 확보, 소자특성 및 수율을 향상시킬 수 있는 효과가 있다.
Claims (8)
- 반도체 기판 상부에 복수개의 게이트라인을 형성하는 단계;상기 게이트라인 외측의 반도체 기판에 이온주입을 진행하여 접합층을 형성하는 단계;상기 복수개의 게이트라인 사이의 골을 일부 채우는 형태의 반사방지층을 형성하는 단계;상기 반사방지층을 포함한 전면에 감광제를 도포하는 단계;상기 감광제에 대해 노광 및 현상 공정을 진행하여 상기 접합층 중 비트라인콘택 지역을 오픈시키는 마스크를 형성하는 단계;상기 마스크에 의해 노출된 반사방지층을 선택적으로 제거하여 상기 접합층 표면을 완전히 오픈시키는 단계; 및상기 반사방지층 식각후 오픈된 접합층에 할로이온주입을 진행하는 단계를 포함하는 반도체장치의 제조 방법.
- 제1항에 있어서,상기 반사방지층은,상기 복수개 게이트라인 사이의 골을 채우면서 상기 게이트라인의 상부 표면보다 낮은 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제1항에 있어서,상기 반사방지층을 선택적으로 제거하는 단계는,습식식각으로 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제3항에 있어서,상기 습식식각은, 수용액을 이용하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 반도체 기판 상부에 복수개의 게이트라인을 형성하는 단계;상기 게이트라인 외측의 반도체 기판에 이온주입을 진행하여 접합층을 형성하는 단계;상기 복수개의 게이트라인 사이의 골을 일부 채우는 형태의 수용성 반사방지층을 형성하는 단계;상기 수용성 반사방지층을 포함한 전면에 감광제를 도포하는 단계;상기 감광제에 대해 노광 공정을 진행하는 단계;상기 수용성 반사방지층을 녹이는 현상액을 이용하여 상기 노광된 감광제를 현상하여 상기 접합층 중 비트라인 콘택지역을 오픈시키는 마스크를 형성하는 단 계; 및상기 오픈된 접합층에 할로이온주입을 진행하는 단계를 포함하는 반도체장치의 제조 방법.
- 제5항에 있어서,상기 수용성 반사방지층은,상기 복수개 게이트라인 사이의 골을 채우면서 상기 게이트라인의 상부 표면보다 낮은 두께로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제5항 또는 제6항에 있어서,상기 수용성 반사방지층은,아크릴레이트폴리머와 물이 포함된 물질로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
- 제5항에 있어서,상기 마스크를 형성하는 단계에서,상기 현상액은 수용액을 이용하는 것을 특징으로 하는 반도체장치의 제조 방 법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077287A KR20060028220A (ko) | 2004-09-24 | 2004-09-24 | 반도체장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077287A KR20060028220A (ko) | 2004-09-24 | 2004-09-24 | 반도체장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060028220A true KR20060028220A (ko) | 2006-03-29 |
Family
ID=37139027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040077287A Withdrawn KR20060028220A (ko) | 2004-09-24 | 2004-09-24 | 반도체장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060028220A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761764B1 (ko) * | 2006-06-27 | 2007-09-28 | 삼성전자주식회사 | 포토레지스트 패턴 제거 방법, 이를 이용한 듀얼폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법 |
| WO2008109198A1 (en) * | 2007-03-07 | 2008-09-12 | Brewer Science Inc. | Anti-reflective coatings using vinyl ether crosslinkers |
| US7601483B2 (en) | 2004-04-29 | 2009-10-13 | Brewer Science Inc. | Anti-reflective coatings using vinyl ether crosslinkers |
| US9373698B2 (en) | 2013-12-27 | 2016-06-21 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices and electronic devices |
| US9379019B2 (en) | 2014-10-06 | 2016-06-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
-
2004
- 2004-09-24 KR KR1020040077287A patent/KR20060028220A/ko not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7601483B2 (en) | 2004-04-29 | 2009-10-13 | Brewer Science Inc. | Anti-reflective coatings using vinyl ether crosslinkers |
| US9110372B2 (en) | 2004-04-29 | 2015-08-18 | Brewer Science Inc. | Anti-reflective coatings using vinyl ether crosslinkers |
| KR100761764B1 (ko) * | 2006-06-27 | 2007-09-28 | 삼성전자주식회사 | 포토레지스트 패턴 제거 방법, 이를 이용한 듀얼폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법 |
| WO2008109198A1 (en) * | 2007-03-07 | 2008-09-12 | Brewer Science Inc. | Anti-reflective coatings using vinyl ether crosslinkers |
| US9373698B2 (en) | 2013-12-27 | 2016-06-21 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices and electronic devices |
| US9379019B2 (en) | 2014-10-06 | 2016-06-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030056601A (ko) | 플래시 메모리 소자의 소스 라인 형성 방법 | |
| KR20060028220A (ko) | 반도체장치의 제조 방법 | |
| KR101076777B1 (ko) | 반도체 소자의 제조 공정 | |
| KR20080004215A (ko) | 반도체 소자의 형성 방법 | |
| KR100685598B1 (ko) | 이온주입용 마스크 패턴 형성 방법 | |
| KR19990052529A (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR20060134596A (ko) | 반도체 소자의 제조방법 | |
| JP3173652B2 (ja) | 半導体装置およびその製造方法 | |
| KR101139484B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100529637B1 (ko) | 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법 | |
| KR100232198B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR100638959B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100827490B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100596422B1 (ko) | 반도체소자의 제조 방법 | |
| KR101076812B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100598169B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100244266B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20010065305A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100764426B1 (ko) | 이온 주입용 마스크 패턴 제조방법을 포함하는 반도체 소자제조방법 | |
| KR100672784B1 (ko) | 반도체 소자 제조 방법 | |
| KR101168938B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100672161B1 (ko) | 플래쉬 메모리 소자의 메탈 라인 형성 방법 | |
| KR100570057B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080050018A (ko) | 이온주입용 마스크 패턴 형성 방법 | |
| KR20050079806A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040924 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |