KR20060019552A - 반도체 집적회로 테스트용 테스터 구조 - Google Patents

Abstract

모듈형 테스터 구조(100)는 최종-사용자로 하여금 스캔 체인 모듈들 및 클록 드라이버 모듈들을 혼합-및-조합하도록 허용한다. 모듈들은 동기화 버스(118)를 이용하여 서로 연결되고, 동기화 버스는 테스트 모듈들이 서로 동기화되어 그 결과 각각이 다른 모듈들에 의해 수행되는 테스트에 비해 적정한 시간에 전체 테스트의 각각의 부분을 수행할 수 있도록 한다. 모듈들은 BIST 드라이버 모듈, 데이터 습득 모듈(208), 네트워킹 인터페이스 모듈(202), 제어기 모듈(204), 전류 측정 모듈(210) 및 DC 파라메트릭스 모듈을 포함할 수 있다.

Description

반도체 집적회로 테스트용 테스터 구조{Tester architecture for testing semiconductor integrated circuits}

(관련 출원에 대한 상호 참조)

본 출원은 2003년 5월 22일 출원되고 참조에 의해 여기에 첨부된 미국 가출원번호 60/472,979호의 우선권을 주장한다.

(기술 분야)

본 발명의 실행 및 실시예들은 다음의 하나 또는 그 이상의 상태에 있는 반도체 소자(집적회로 또는 IC)의 전기적인 특징을 테스트하고 확인하고 그리고 측정하기 위한 장치들에 관한 것이다.

1. 반도체 웨이퍼 상에 제조되는 소자가 여전히 그 반도체 웨이퍼의 일 부분인 경우.

2. 반도체 웨이퍼가 분리된 개개의 소자들로 절단되고, 각 소자가 최종 응용장치에서 사용될 패키지(package) 내로 설치된 경우.

3. 소자가 최종 사용자 응용장치, 예컨대 인쇄회로보드 내에 설치된 경우.

단일 집적회로 소자 상으로 집적될 계속적으로 증가하는 수의 트랜지스터들은 시스템-온-칩(system on Chip; SOC)을 탄생시켰다. 불행히도, SOC는 유용한 만 큼 계속 복잡해지고, 그것을 테스트하기 위한 비용, 시간 지연, 및 어려움이 또한 가중되었다. 이러한 상황이 칩 제조자, 및 SOC 및 다른 집적회로(IC)를 과중한 관련 테스트 비용 없이 테스트하기 위한 다른 사람들에게 계속적으로 증가하는 부담을 지웠다.

웨이퍼 소트(wafer sort)는 웨이퍼 단계에서 IC를 테스트하는 것을 지칭한다. "웨이퍼"는 반도체 물질의 얇은 디스크, 예컨대, 그 위에 식각 및 증착 프로세스에 의해 집적회로가 제조될 수 있는 실리콘, 실리콘 게르마늄, 갈륨 아세나이드(gallium arsenide), 인듐 포스파이드(indium phosphide)를 지칭한다. 현재, 웨이퍼는 전형적으로 6 인치 및 12 인치 사이의 직경을 갖는다.

각 웨이퍼는 다수의 분리된 IC들을 포함하고, IC들은 종종 정사각형 또는 직사각형 모양을 갖고 웨이퍼의 표면상으로 포장된다. 이러한 IC들은 그것들이 개개의 IC들로 물리적으로 절단되고 패키지 되기 전에는 "다이(die)"라고 불린다. IC 제조자들은 집적회로가 여전히 웨이퍼의 일부분일 때, 그 집적회로를 테스트한다.

다이를 테스트하기 위해, 웨이퍼 프로버(wafer prober)라고 불리는 장치가 마무리된 웨이퍼를 프로브 카드(probe card) 아래에 매우 정밀하게 위치시킨다. 프로브 카드는 각 다이의 각 패드에 하나에 대응하는 많은 프로브들을 포함한다. 프로브는 바늘(needle)과 같거나 또는 다른 접근, 예컨대 멤브레인(membrane) 기술을 이용할 수 있다. 프로브는 관심 있는 모든 패드들과 전기적인 접촉을 형성하기 위해, 테스트될 특정 다이의 패드들에 정밀하게 대응하도록 물리적으로 배열되어야 한다. 다이는 IC를 그 패키지의 그 핀들 또는 다른 소자들에 물리적으로 그리고 전 기적으로 연결하기 위한 패드들을 포함한다. 마이크로프로세서-베이스 SOC와 같은 보다 복잡한 IC는 그러한 소자들이 요구하는 핀들의 수에 대응하는 수십 또는 심지어 수백의 패드들을 종종 포함한다. 프로브 카드, 그 자체는 전형적으로 6" 및 12" 사이의 직경을 갖는 환상의 인쇄회로보드이다. 웨이퍼 프로버의 제어 하에서, 웨이퍼는 프로브 카드 방향으로 압착되고 그 결과 다이의 패드들과 프로브들 사이에 전기적인 접촉이 만들어진다. 파워를 포함하는 일련의 전기 신호가 프로브를 통해서 다이의 테스트용 패드들의 일부로 주입된다. 결과적인 전기 신호는 다른 패드를 통하여 대응하는 프로브 내로 피드백 되고 분석을 위해 프로브 카드로 피드백 된다. 다이에 대한 테스트가 완료될 때, 웨이퍼 프로버는 프로브 카드와 테스트될 다음 다이 사이에 전기적인 접촉이 형성되도록 웨이퍼를 위치시킨다.

전형적으로, 하나의 다이가 한번에 테스트되나, 그럼에도 불구하고, 어떤 경우에 프로브 카드는 하나 이상의 다이와 접촉을 형성하여 하나 이상의 다이가 동시에 테스트될 수 있다. 이러한 접근은 프로브 카드의 수 및 프로브 카드를 제어하기 위해 사용되는 관련 일렉트로닉스(electronics)의 크기 및 하중뿐만 아니라 하나의 카드에 경제적으로 부착될 수 있는 프로브의 수에 의해 제한된다.

현재의 IC 웨이퍼 테스터에 있어서, 프로브 카드는 고정 보드(fixture board) 상의 특별 커넥터를 통해서 테스트 헤드(test head) 내 핀 일렉트로닉스에 연결된다. 고정 보드는 프로브 카드 및 테스트 헤드에 물리적으로 그리고 전기적으로 부착된다. 하나의 실시예에서, 고정 보드 상에 또는 고정 보드에 접속되고 포고 핀(pogo pin)이라고 불리는 특별 커넥터가 있다. 포고 핀을 통해서 고정 보드는 프 로브 카드 상의 프로브들에 연결된다. 이러한 방식으로, 테스터 내 테스트 일렉트로닉스들은 프로브 카드 상의 프로브들을 통하여 다이의 패드들에 연결되어, 다이를 테스트하기 위해 필요한 전기적인 연결을 제공한다.

기계적인 안정성을 위해, 테스트 헤드는 웨이퍼 프로버의 기계 프레임에 부착된다. 전형적인 테스트 헤드는 매우 크고 무겁기 때문에, 그것들은 테스트 헤드를 조정하기 쉽게 하는 반대-균형(counter-balancing) 무게를 이용하는 큰 고정 장치 상에 전형적으로 탑재된다.

전통적인 IC 웨이퍼 소트 테스터는 또한 자동 테스트 장치(automatic test equipment; ATE)라고 알려진 큰 테스트 헤드를 갖는다. 테스트 헤드의 크기는 전형적인 의류 건조기의 크기로부터 그 크기의 몇 배의 어떤 것 사이이다. 과거 수년 동안, 테스트 헤드 내에 전체 테스터를 갖는 어떤 집적회로 테스터가 있었다. 그러나, 심지어 그런 경우에도, 테스트 헤드는 매우 크고, IC 공장에서 비용이 높은 바닥 공간의 많은 양을 차지하였다.

매우 클 뿐만 아니라, 전통적인 테스터의 테스트 헤드는 매우 무겁고, 또한 테스트 헤드가 필요에 따라 움직이고 위치되는 것이 가능하도록 반대-균형 무게를 이용하는 매우 비싸고 특정화된 고정 장치를 요한다.

전술한 ATE를 이용한 웨이퍼 소트에 대한 전통적인 접근은 몇 가지의 단점들을 갖는다:

1. 현재의 ATE는 많은 비싼 바닥 공간을 차지한다(종종 25 제곱 피트 또는 그 이상).

2. 전형적인 ATE 테스트 헤드는 매우 부피가 크고 무겁고, 조종하기 어렵다.

3. 웨이퍼 프로버로부터 테스트 헤드의 연결을 끊고 스위치 프로브 카드에 테스트 헤드를 재 연결하는 프로세스는 수 분이 걸리고, 그에 따라 테스트-바닥 생산성 및 쓰루풋이 감소된다.

4. 전통적인 테스트 헤드가 ATE에 부착된 경우, 작업자는 프로브 카드에 직접적으로 접근할 수 없다. 그는 문제를 쉽게 관찰하고 고칠 수 없다.

5. 전통적인 테스트 헤드( 및 ATE 시스템)는 테스트되는 IC의 생산비용에 영향을 미칠 만큼 매우 비싸다.

6. 프로브 카드 상의 프로브들에 큰 테스트 헤드를 접속시키는 것은 테스터 핀들로부터 소자 패드들까지의 수 인치의 신호 길이를 요한다. 이러한 경로 길이는 테스터 및 소자의 출력 핀 모두에 심각한 로딩 효과를 초래하고, 신호 품질의 저하를 초래한다. 이러한 로딩은 또한, 테스터가 긴 신호 경로의 로딩 효과를 극복할 수 있도록 고-전류 구동을 갖게 할 필요를 만든다. 그것은 차례로 파워 소모를 증가시키고 열 방출 필요를 증가시킨다.

7. 포고 핀 연결은 산화 및 포고 핀 스프링의 절단과 같은 효과 때문에 실패하기 쉽다.

어느 정도까지, 이러한 문제들의 각각은 일반적으로 IC 그리고 구체적으로 SOC의 증가하는 복잡성으로 최근 악화되었다. 최근 테스트 방법 및 SOC의 복잡성의 증가의 조합은, 증가되는 수의 패드들, 신호들 및 회로의 테스트가 증가하는 양의 시간, 공간, 파워 및 궁극적으로 돈을 필요로 한다는 것을 의미했다. 전통적인 IC 테스트 패러다임과 계속적으로 증가되는 칩의 복잡성이 결부되어, 철저한 IC 테스트가 보다 어렵게 되고 비싸졌다. 이러한 문제들을 해결하는 것이 유리하다.

여기에 설명된 유일한 테스터는 종래의 테스트 장치 및 방법에서의 전술한 한계들의 많은 것을 극복한다. 설명된 테스터는 모듈형 테스터 자원 유닛들(modular tester resource units)이 네트웍을 통해 서로 연결되는 구조를 갖고, 그 결과 상기 테스터 자원 유닛들은 상기 네트웍을 통해 연속적으로 보내진 정보에 의해 제어된다. 각 모듈은 상기 네트웍을 모니터링하고 언제 그 주소의 데이터가 도착하는 지를 결정할 수 있다. 주소가 인식될 때, 상기 자원 유닛은 데이터를 수신하고 이에 따라 행동한다. 이러한 구조는 상기 모듈들을 사용자가 설치할 수 있는 쉬운 테스터 배치 및 재배치를 또한 제공한다. 상기 네트웍은 여하의 다양한 네트워킹 프로토콜 또는 수단들을 이용할 수 있다.

상기 모듈형 테스터 자원 유닛들을 서로 연결하기 위한 일련의 네트웍의 사용은 상기 테스터의 시스템 구조를 간편하게 하는 장점이 있고, 그 결과 (동기화 이슈 및 상호 연결의 이슈의 소스일 있는) ATE 테스터에 전형적인 백플레인(backplane) 상호 연결이 상기 시스템 구조로부터 제거될 수 있다. 상기 네트웍은 상기 테스터 자원 유닛 모듈들 사이에 다양한 정보, 예컨대, 지시(예로, 명령 목록 및 지시 순서), 배치 데이터 및 자극(stimulus) 및 응답 데이터를 통신한다.

상기 테스터의 구조는 아래에 열거된 몇 가지 새로운 장점을 가능하게 한다.

1. 제품 개발 흐름을 통한 테스트 방법 및 장치의 공통성, 그 결과, 새로운 IC 디자인이 연구 개발에서부터 최종 생산 테스트에 이르기까지 동일한 장치 및 소프트웨어 상에서 테스트될 수 있다.

2. 다른 DFT-가능 디자인(DFT는 "테스트용 디자인(Design-For-Test)"을 대표함)은 다른 수의 스캔 체인 드라이버 핀들(scan chain driver pins) 및 클록 도메인들(clock domains)을 필요로 한다. 상기 테스터 구조의 모듈성은 최종-사용자가 스캔 체인 모듈들 및 클록 드라이버 모듈들을 혼합-및-조합할 수 있도록 허용한다.

3. 상기 구조는 BIST(Built-In Self Test) 드라이버 모듈을 포함할 수 있다. 이것은 DUT(Device under Test) 상의 다양한 범위의 BIST 엔진을 뒷받침하는 다른 소자들을 위해 프로그램 될 수 있다.

4. 일반적-목적의 데이터 습득 모듈(data acquisition module)이 상기 테스터 구조에 제공될 수 있다. 이것은 상기 DUT의 아날로그 부분을 검증할 목적의 샘플 아날로그 데이터의 습득을 가능하게 한다.

5. 현재의 반도체 소자들 내의 공통 아날로그 인터페이스에 맞는 특정 인터페이스, 예컨대 802.11g 무선 네트워킹 프로토콜을 포함하는 부가적인 모듈들이 포함될 수 있다.

6. 레거시(legacy) 제어 인터페이스, 예컨대 RS-232, IEEE-1149 및 GPIB를 구동하는 제어기 모듈이 제공될 수 있다. 이러한 수단에 의해, 넓은 어레이의 보조 테스트 장치, 예컨대 파워 공급기가 동일한 테스트 환경으로부터 제어될 수 있다.

7. 사용자가 DUT 상에 정지 전류 측정을 수행하는 것을 허용하기 위해 현재의 측정 모듈이 제공될 수 있다.

8. DC 특성에 대한 측정을 허용하기 위해, DC 파라메트릭스 모듈(parametrics module)이 제공될 수 있다.

9. 이러한 모든 모듈들을 작업 벤치 소프트웨어(122)(예로, 테세다 코퍼레이션으로부터 이용 가능한 테세다 작업 벤치(Teseda Work Bench; TWB))가 실행되는 컴퓨터에 또한 연결된 네트웍(110) 상에 함께 네트웍하기 위한 기구가 제공된다. 이러한 수단에 의해, 작업 벤치 소프트웨어는 전술한 모든 모듈들을 동기화된 방법으로 제어할 수 있다.

이러한 시스템 구조에 기초한 다양한 테스터들은 선택적으로 전술한 테스터 자원 유닛 모듈들의 일부를 생략하거나 위에서 요약한 것 외에 다른 부가적인 모듈을 추가할 수 있다.

상기 테스트 모듈들이 각각 동기화 되어, 그 결과 각각이 다른 모듈에 의해 수행되는 테스트에 비해 상대적으로 적절한 시간에 전체 테스트의 각각의 부분을 수행할 수 있도록 허용하는 기구가 제공된다. 이러한 테스터 동기화 버스(tester synchronization bus, 118)(테세다 코퍼레이션에 의해 제공된 테세다 동기화 버스 규정에 맞는 적당한 예)는 또한 도면에 도시된다.

본 발명의 부가적인 특징 및 장점은 첨부된 도면들을 참조하여 서술되는 다음의 실시예들에 대한 상세한 설명으로부터 명확해질 것이다.

도 1은 DFT 반도체 IC의 테스터용 시스템 구조의 블록도이다.

도 2는 도 1의 테스터 시스템 구조 내 모듈의 블록도이다.

도 3은 그 위에 도 2에 도시된 모듈과 같은 모듈이 탑재된 도 1의 테스터 시스템 구조 내 회로보드를 보여준다.

도 4는 도 1의 테스터 시스템 구조 내의 동기화 버스의 블록도이다.

도 5는 도 1의 테스터 시스템 구조에 기초한 제 1 변형예에 따른 테스터 시스템의 블록도이다.

도 6은 도 1의 테스터 시스템 구조에 기초한 제 2 변형예에 따른 테스터 시스템의 블록도이다.

도 7은 도 1의 테스터 시스템 구조에 기초한 제 3 변형예에 따른 테스터 시스템의 블록도이다.

도 8은 도 1의 테스터 시스템 구조에 기초한 제 4 변형예에 따른 테스터 시스템의 블록도이다.

하기의 설명은 반도체 집적회로의 테스트에 사용하기 위한 테스터 구조에 관한 것이다. 상기 테스터는 모듈형 테스터 자원 유닛들이 네트웍을 통해 서로 연결되고 상기 네트웍을 통해 연속적으로 전달된 정보에 의해 제어되는 시스템 구조를 갖는다.

용어 개략

하기의 용어는 상기 테스터 시스템 구조의 구성들을 설명하기 위해 아래에 사용된다.

테스트 시스템 자원: 테스트 시스템 "자원(resource)"은 단일 기능 회로 또는 하나의 직무를 수행하기 위해 디자인 된 회로들의 집합일 수 있다. "모듈"이라고 불리는 다양한 형태의 자원들이 있다.

테스트 모듈: 테스트 도구를 포함하고 모듈 네트웍 통신 인터페이스 및 동기화 버스에 의해 제어되는 테스트 시스템 자원. 그것은 DUT에 테스트 자극을 인가하고 그리고/또는 DUT로부터 응답을 수집하기 위한 DUT로의 하나 또는 그 이상의 연결을 갖도록 디자인된다.

파워 모듈: 모듈 네트웍 통신 인터페이스 및 동기화 버스에 의해 제어되는 테스트 시스템 자원. 그것은 테스트를 촉진하기 위해 DUT로 전기적인 파워를 제공하도록 디자인된다.

시스템 모듈(스토리지 모듈, 제어 모듈): 모듈 네트웍에 의해 또한 제어되나 DUT에 연결되지 않은 테스트 시스템 자원. 이것들은 스토리지 모듈, 제어 모듈 등을 포함할 수 있다.

모듈 네트웍: 테스트 시스템 자원들 간에 데이터 교환을 위한 통신 인터페이스. 전형적인 실시예는 고속 직렬 통신 인터페이스, 예컨대 IEEE 1394 파이어와이어(FireWire)일 수 있다.

테스트 동기화 버스(test synchronization bus; TSB): 복수의 모듈들의 동작을 정시에 정확히 동기화하기 위한 고속 제어 인터페이스.

테스트 시스템: 직렬로 또는 병렬의 하나 또는 그 이상의 DUT들을 테스트하기 위해 배치된 테스트 모듈들 및 시스템 모듈들의 집합.

테스트 헤드: 구내 또는 서브-어셈블리로 탑재된 테스트 모듈들 및 시스템 모듈들의 집합.

테스트 시스템 제어기: DUT로의 테스트 자극의 인가 및 응답들의 수집을 제어하는 소자. 이것의 전형적인 예는 테스트 응용 소프트웨어를 동작시키는 컴퓨터 워크스테이션, 예컨대 테세다 코퍼레이션으로부터 이용 가능한 테세다 워크벤치(TWB)이다. 그러나, 다른 실시예들이 또한 가능하다.

테스트 헤드 제어기: 모듈 네트웍 및 테스트 헤드 내 모듈용 로컬 제어기로서 동작하는 제어 모듈의 예.

테스터 시스템 구조(tester system architecture)

테스터의 하나의 실시예가 도 1에 도시된다. 도시된 테스터 실시예는 DFT 테스터 셋업(100)의 적절한 부분들, 반도체 웨이퍼(102), DFT 프로브 카드(104), 테스트 모듈 소켓들(106), 소켓들에 설치된 테스트 모듈들(108), 모든 모듈들을 서로 연결하기 위한 네트웍(110), 및 네트웍에 연결된 컴퓨터(112)를 포함한다. 컴퓨터(112)는 테스트 데이터를 갖는 테스트 모듈들(108)을 초기화하고, 테스트 결론에서 테스트 결과를 추출하고, 또한 테스트 실행 중 제어 명령들을 제공하기 위해 이러한 네트웍(110)을 이용한다. 그러나, 네트웍(110)은 선택적으로 또는 부가적으로 다른 목적으로 사용될 수 있다.

도 1에 도시된 네트웍(110)은 유선 네트웍, 예컨대 파이어와이어(FireWire, IEEE-1394)이고, 그러나 무선 네트워킹 기술, 예컨대 IEEE 802.11b 뿐만 아니라 다 른 유선 네트워킹 기술, 예컨대 USB가 선택적으로 이용될 수 있다.

도 1은 네 개의 소켓들(및 4 모듈들)을 포함하는 테스터의 셋업을 도시하나, 그러나 다른 실시예들은 이러한 방식으로 설치된 여하의 수의 모듈들을 포함할 수 있다. 설치 가능한 모듈들(그것들의 소켓들 내)의 수는 단지 프로브 카드의 크기에 제한되고, 그것은 이러한 장치의 사용자에 의해 결정될 것이다.

프로브 카드(104)는 중앙 개구(116, central aperture)를 갖는 환상이고, 중앙 개구(116)는 테스트 프로브들(114)이 중앙 개구(116)를 통해서 신장하고 테스트 될 웨이퍼(120) 상에 제조된 하나 또는 그 이상의 IC 다이(120)와 접촉할 수 있도록 해준다.

다른 실시예에서, 테스트 프로브들(114)은 중앙 개구(116)를 통하여 신장하지 않도록 그렇게 탑재된다. 그러한 실시예에서, 프로브 카드(104)는 중앙 개구(116)가 없는 디스크이고 프로브들(114)은 테스트를 위한 웨이퍼(102)에 가장 가깝게 이끌린 디스크의 면상에 탑재된다. 또 다른 실시예에서, 테스트 프로브들(114)은 프로브 카드(104)에 연결된 소켓으로 대치된다. 패키지 된 다이가 패키징 후 테스트를 위해 이러한 소켓 내로 설치된다. 또한 더 다른 실시예는 이러한 프로브 배치들의 다양한 조합을 포함한다.

테스트를 수행하기 위해, 프로브 카드(104)는 반도체 웨이퍼(102)에 근접하여 배치되고, 그 결과 프로브들(114)은 웨이퍼(102) 상에 제조된 하나 또는 그 이상의 IC 다이(120) 상의 패드들과 전기적으로 접촉된다. 이러한 패드들은 다이 상의 어느 곳에나 배치될 수 있다. 일단 전기적인 콘택이 이루어진다면, 테스트는 TWB 소프트웨어(122)가 테스트 모듈들(108)에 명령을 보냄으로써 시작된다. 이러한 명령의 방향 하에서, 모듈들은 프로브들(114)이 전기적인 접촉을 형성하고 있는 다이(120) 내로 (모듈 내에 저장된) 적절한 테스트 자극을 생성한다. 모듈들(108)의 조합에 의해 생성된 이러한 테스트 자극은 동기화 프로토콜 및 물리적 버스 규정인 (예로, 테세다 코퍼레이션에 의해 제공된 테세다 동기화 버스 규정에 맞는) 테스터 동기화 버스(TSB, 118)를 이용하여 동기화 된다. 다이의 출력이 검사되고 테스트 모듈들 내에 저장된 예견된 값과 비교되고, 차이가 TWB 122에 의한 추후 검사 및 평가를 위해 기록되고 저장된다.

이러한 테스트를 촉진하기 위해, 다음과 같은 타입의 모듈들(108)이 계획된다:

1. 스캔 체인 데이터 드라이버 모듈 - DFT-가능 DUT 내로 스캔 체인 데이터를 구동하고 테스트의 결론에서 출력을 기록한다.

2. 클록 드라이버 모듈 - 클록 및 스캔-가능 신호를 DUT 내로 구동한다.

3. 명령/제어 모듈 - TWB(122)가 보조 장치, 예컨대 RS-232, GPIB 및 다른 것과 같은 레거시 인터페이스들에 대한 파워 공급기를 제어하도록 허용한다. 다른 실시예에서, 이러한 모듈들은 보조 장치로의 단순한 연결을 돕기 위해 프로브 카드(104) 외의 물리적인 위치에 탑재되고 파워를 공급받는다. 명령/제어 모듈들의 다른 조합들은 테스터의 다른 실시예에 포함될 수 있다.

4. BIST 제어 및 진단 모듈 - TWB(122)가 내장 자가 테스트(Built In Self Test; BIST) 엔진을 제어하고 상호 작용하도록 허용한다. 이러한 BIST 제어 모듈은 프로그램 가능하고, 그 결과 다른 BIST 엔진들이 BIST 제어 모듈을 재 프로그램 함으로써 제어될 수 있다. 이러한 모듈은 또한 DUT 내부의 BIST 엔진 내의 디자인 및 실행 결점에 대한 진단이 가능하게 한다.

5. 전류 측정 모듈 - DUT 상에서 전류 측정이 이루어지도록 허용한다.

6. 아날로그 데이터 자극 및 습득 모듈 - DUT로부터의 아날로그 데이터 출력의 디지털화 및 포획을 가능하게 한다. 또한, 정적 또는 시변(time-varing) 아날로그 전압이 DUT 내로 구동되도록 한다.

7. 특정 RF(radio frequency) 표준 인터페이스 모듈 - 각각의 그러한 타입의 모듈은 특정 RF 표준, 예컨대 3G 무선 전화 또는 802.11g 무선 네트워킹 표준으로 조절된다. DUT의 디자인에 따라서, 하나 또는 그 이상의 그러한 모듈들이 이용 가능한 모듈들의 많은 선택으로부터 선택될 수 있다.

8. DC 파라메트릭스 모듈 - DUT 상의 DC 특성 측정을 허용한다.

그러나, 이러한 구조 내에서 동작하는 다른 다양한 모듈들이 또한 포함될 수 있다.

전술한 모듈들(108)은 공통 구조를 갖고 있고, 공통 구성에 부가된 단일 회로에 의해 서로 구분된다. 모듈 구조의 블록도가 도 2에 도시된다.

모듈은 네트웍 인터페이스(202), 제어기(204), 제어기 프로그램 스토어(206), 테스트 메모리(208), 테스터 동기화 버스(TSB) 인터페이스(214), 커넥터(212) 및 모듈-단일 회로(210)로 구성된다. 이러한 구성 요소들의 기능은 아래에 설명된다.

1. 네트웍 인터페이스(202) - 모듈이 원격 컴퓨터 상에 상주하는 소프트웨어에 의해 제어될 수 있도록, 모듈을 유선 또는 무선 네트웍으로 연결한다.

2. 제어기(204) - 모듈의 전체적인 제어를 제공하고 네트웍 상의 외부 대상과 통신을 위한 통신 콘딧(communication conduit)으로서 기능한다.

3. 저장된 프로그램(206) - 모듈을 동작시키고 제어하는 프로그램이 여기에 저장되고, 네트웍 상에서 업데이트 될 수 있다.

4. 테스트 메모리(208) - DUT 내로 구동될 테스트 데이터를 저장하기 위해 그리고 또한, 추후 평가를 위해 기록될 DUT의 출력을 저장하기 위해 사용된다.

5. 모듈-단일(module-unique) 회로(210) - 이것은 사용 가능한 다양한 모듈 타입들에 대한 전술한 기능을 충족시키는 단일 회로이다.

6. 커넥터(212) - 모듈이 매칭 소켓들(106)이 설치되는 프로브 카드(104) 내로 플러그 되는 것을 허용한다.

이러한 기능들은 도 2에 분리된 블록들로서 표시됨에도 불구하고, 테스터 구조의 다른 실행은 이러한 블록들의 하나 또는 그 이상을 단일 블록으로 조합할 수 있다.

반도체 웨이퍼 상에서 다이를 테스트 한 후, 그 웨이퍼는 개개의 다이로 절단된다. 이것들은 그 다음, 보호 패키지 내로 삽입되고 다이 상의 전기적인 콘택 패드들이 (사용된 패키지의 스타일에 따라서) 핀, 패드, 범프로 다양하게 알려진 패키지 상의 전기적인 콘택점들에 연결된다. 일단, 이 프로세스가 완성되면, 패키징 프로세스가 패키지된 다이를 고장냈는지 검증하고 (다이로부터 패키지로의) 부 가적인 상호연결이 올바르고 수용할 수 없는 정도로 전체 패키지의 성능을 저하시키지 않았나를 검증하기 위해 패키지된 다이를 다시 테스트할 필요가 있다. 이러한 테스트를 돕기 위해, 설명된 테스터 구조는 반도체 웨이퍼 상에서 다이 테스트 동안에 사용된 것과 동일한 모듈들을 사용하는 패러다임을 포함한다. 이것은 도 3에 도시된다.

도 3은 인쇄회로보드(PCB, 300)를 보여주고, 그 위에 모듈 소켓들(304)이 (이것들은 도 1의 소켓들(106)과 동일하다) 탑재되고, 그 내로 도 1의 모듈들(108)과 동일한 모듈인 테스터 모듈들(306)이 설치된다. 모듈/소켓 조합은 네트웍(310)(유선 버전이 여기에 도시되었음에도 불구하고, 유선 또는 무선일 수 있다)을 경유하여 함께 네트웍 되고, 또한 (도 1의 테스터 동기화 버스(118)와 동일한) 테스터 동기화 버스(308)에 연결된다. PCB는 또한 그 내부로 패키지된 다이가 테스트를 위해 설치되는 DUT-소켓(300)을 포함한다. 제어 소프트웨어(314)를 동작시키는 컴퓨터(312)는 네트웍(310)에 또한 연결되어 테스트 프로세스를 운영하고 제어한다.

테스트를 수행하기 위해, 기계적인 핸들러가 테스트될 각 칩을 DUT-소켓(302) 내로 이동시킨다. 제어 소프트웨어(314)는 칩이 올바르게 DUT-소켓(300) 내에 설치되고 테스트를 시작할 때를 통지받는다(또는 감지한다). 테스트가 완료될 때, 결과들은 모듈들(306)로부터 추출되고, 그리고 기계적인 핸들러는 테스트된 칩을 제거하도록 지시받고 그것을 다른 것으로 교체한다.

다른 실시예에서, DUT-소켓(302)은 모듈 소켓들(304), 모듈들(306)이 탑재되는 면이 기계적인 핸들러와 융합되는 것을 돕기 위해, 인쇄회로보드(300)의 반대편 상에 탑재될 수 있다. 소켓들은 테스터 구조의 다른 실시예에서 다른 배치 내에 탑재될 수 있다.

또 다른 실시예에서, 모듈들(306)은 서브-어셈블리 내에 탑재되고, 서브-어셈블리는 (동봉되거나 또는 그렇지 않다면) 패키지된 소자들을 테스트하기 위한 목적의 현존하는 패키지된 파트 핸들러 내로 설치된다.

도 4는 도 1의 테스터 시스템 구조의 실시예에서 사용된 동기화 버스(도 1의 118, 도 3의 308)를 보여준다. TSB의 주요한 목적은, 특정 DUT의 정확한 테스트를 보장하기 위해, 테스터 시스템 구조 내의 모든 테스트 모듈들에 거쳐 동기화를 유지하는 것이다.

동기화 버스를 구비함으로써, 테스터 시스템 구조는 위상-고정(phase-locked) 클록을 이용하는 동기화를 달성할 수 있다. 두 클록들, 고주파 및 저주파 클록이 사용된다. 시스템은 원하는 클록 가장자리 정렬을 달성하기 위해 회로의 위상-고정 특성 및 철저한 PCB 신호 라우팅에 의존한다.

개별 모듈들의 참조 클록들을 동기화하는 것에 부가하여, 동기화 버스는 예컨대 DUT 테스트의 시작 및 중단, 또는 테스트 실패의 포착과 같은 단일 펄스 이벤트의 정렬, 및 테스트 클록 주기 내에 모듈로부터 모듈로 통신될 필요가 있는 여하의 부가적인 특성 정보를 보장하기 위해 또한 동작한다. 이것은 참조 클록, 프레임 펄스 및 데이터 버스로 이루어진 단일 버스 신호 및 시-분할 다중 채널 버스(tim-division muliplexed bus)의 조합에 의해 달성된다.

테스터 시스템 구조의 변형

설명된 테스터 시스템 구조는 테스터 시스템 자원들의 다양한 가능한 배열들을 포함할 수 있다. 이러한 변형은, 제한 없이, 테스트 시스템 내의 모듈들의 테스트 시스템 제어기에 의한 직접 제어(도 5에 도시된 테스터 시스템의 제 1 변형예), 또는 로컬 테스트 헤드 제어기에 의한 명령 및 정보의 해석 및 재전송(도 6에 도시된 테스터 시스템의 제 2 변형예)을 포함한다. 나아가, 위에 설명되고 도 1 내지 도 3에 도시된 실시예에서, 테스터 시스템 구조는 프로브 카드 또는 테스트 헤드 내 부하 보드 상에 모두 배치된 모듈형 테스터 자원 유닛들과 정렬된다. 테스터 시스템 구조의 어떤 다른 변형에서, 테스트 모듈들의 일부는 테스트 헤드의 외부에 배치될 수 있다. 전술한 테스터 시스템의 제 1 및 제 2 변형예에서(도 5 및 도 6), 어떤 테스트 도구 모듈들이 DUT 프로브 카드 또는 부하 보드 상에 존재할 수 있고 모듈 네트웍 연결을 통해 테스트 시스템의 제어 하에 있을 수 있다.

도 5는 시스템 구조의 "플랫(flat)" 변형을 적용한, 테스터 시스템 구조(도 1의 100)의 제 1 변형예(500)를 보여준다. 보다 구체적으로, 시스템 구조의 이러한 플랫 버전에서, 테스트 시스템 제어기는 시스템 내의 모든 모듈과 직접 통신한다. 또한, 제 1 변형예(500)에서, 테스트 헤드 섀시(chassis)의 외부에 배치된 모듈들은 DUT 카드에 물리적으로 연결된다.

도 6은 그 내부에 테스터 시스템 구조(도 1의 100)가 계층적으로 존재하는 제 2 변형예(600)를 보여준다. 이 경우에서, 테스트 시스템 제어기는, 전체적인 테스트 시스템의 효율 및 쓰루풋을 향상시키기 위해, 분리된 테스트 헤드들 내에 제 공된 복수의 테스트 헤드 제어기들과 통신한다. 테스트 헤드 제어기들은 그 자체로 구조(100)의 테스트 모듈들일 수 있다.

도 7은 어떤 DUT 제어 요구를 촉진하기 위해, 테스터 시스템 구조(도 1의 100)와 함께 다른 표준 제어 기구(예로, 1990년, IEEE의 "IEEE Std 1149.1-1190 IEEE Standard Test Access Port and Boundary-Scan Architecture"에 설명된 IEEE 1149.1 표준 테스트 억세스 포트)를 이용하는 제 3 변형예(700)를 도시한다. 예를 들어, 테스터 시스템 구조는 DUT를 "테스트" 상태로 변환시키고, 이어서 DUT 상의 고속 테스트 인터페이스 및 프로토콜을 동작시킨다. 이러한 방식에서, 테스터 구조(100)는 예를 들어, 임베디드 코어 테스트용 표준(Standard for Embedded Core Test; SECT)에 대한 IEEE P1500 작업 그룹의 임베디드 코어 테스트용 IEEE P1500 표준을 포함하는 다른 표준, 및 다른 IC 테스트 표준과 호환성을 유지할 수 있다. 예를 들어, 일단 소자가 PC 보드 내로 설치되면, 그것은 여전히 테스트 모드 및 그 접근된 포트 내로 이동될 수 있다.

도 8은 테스터 시스템 구조(100)의 부가적인 변형예(800)를 보여주고, 그것은 테스트 시스템이 생산 테스트 동안 테스트 쓰루풋 시간에 최소의 영향을 미치면서 복수의 DUT들로부터 많은 양의 데이터를 수집하는 능력을 도와준다. 테스터 시스템 구조는 그러한 응용 장치에 한정되지 않지만, 테스터 시스템 구조의 이러한 변형예의 전형적인 응용은 빠른 분석 및 실패의 원인의 분리를 돕기 위해 모든 결함 소자들에 대한 상세한 정보를 조건부로 수집하는 것이다. 이것은 "진행/진행하지 않음(go/no-go)" 테스트에 최적화되고 진행 중 많은 양의 진단 데이터를 수집할 능력을 전형적으로 제공하지 않는 전통적인 ATE 시스템 구조와 대조를 이룬다. 변형예(800)에서, 스토리지 모듈은 초기에 진단 데이터를 저장한다. 스토리지 모듈은 테스트 모듈 내의 임베디드 메모리에서 디스크 드라이브와 같은 전용 스토리지 소자에 이르기까지 다양한 방식으로 충족될 수 있다. DUT 진단 데이터는 테스트 쓰루풋에 최소한의 영향을 끼치기 위해, 고속 경로, 예컨대 DMA 채널을 경유하여 로그된다. 데이터는 그 다음, 일단의 소자들이 테스트된 다음 분석을 위해, 모듈 네트웍을 거쳐서 테스트 시스템 제어기로 보다 천천히 언로딩될 수 있다.

본 발명의 원리가 적용될 수 있는 많은 가능한 실시예들에 비추어, 하기의 청구항 및 그 등가물의 범위 및 정신 내의 본 발명의 모든 그러한 실시예들이 본 발명으로서 청구된다.

Claims (7)

1. 복수의 테스트 모듈들;

   복수의 테스트 모듈 소켓들을 소지하는 회로 보드; 및

   상기 테스트 모듈 소켓들을 서로 연결하는 동기화 버스를 포함하고;

   상기 테스트 모듈들은 네트웍 인터페이스, 제어기, 프로그램 스토리지, 테스트 메모리, 모듈-특정 회로 및 상기 각각의 테스트 모듈 소켓 내의 상기 각각의 테스트 모듈을 연결하기 위한 소켓 커넥터를 포함하는 공통 구조를 갖는, 반도체 집적회로의 테스트용 테스터 소자.
2. 제 1 항에 있어서, 테스트 중인 반도체 소자의 BIST 엔진을 작동시키도록 프로그램 가능한 BIST 드라이버 모듈을 포함하는 것을 특징으로 하는 반도체 집적회로의 테스트용 테스터 소자.
3. 제 1 항에 있어서, 테스트 중인 상기 반도체 소자의 아날로그 부분을 검증할 목적의 샘플 아날로그 데이터를 얻기 위해 동작하는 데이터 습득 모듈을 포함하는 것을 특징으로 하는 반도체 집적회로의 테스트용 테스터 소자.
4. 제 1 항에 있어서, 테스트 중인 상기 반도체 소자의 아날로그 인터페이스와의 접속용 인터페이스를 갖는 인터페이스 모듈을 포함하는 것을 특징으로 하는 반 도체 집적회로의 테스트용 테스터 소자.
5. 제 1 항에 있어서, 테스트 중인 상기 반도체 소자의 제어 인터페이스의 구동용 구동 회로를 갖는 제어기 모듈을 포함하는 것을 특징으로 하는 반도체 집적회로의 테스트용 테스터 소자.
6. 제 1 항에 있어서, 테스트 중인 상기 반도체 소자의 정지 전류 측정값의 측정용 전류 측정 모듈을 포함하는 것을 특징으로 하는 반도체 집적회로의 테스트용 테스터 소자.
7. 제 1 항에 있어서, 테스트 중인 상기 반도체 소자의 DC 특성의 측정을 수행하기 위한 DC 파라메트릭스 모듈을 포함하는 것을 특징으로 하는 반도체 집적회로의 테스트용 테스터 소자.

Images